DE60320492T2

DE60320492T2 - Vergleicheranordnung mit Mittel zur schnellen Metastabilitätsauflösung

Info

Publication number: DE60320492T2
Application number: DE60320492T
Authority: DE
Inventors: Jan Mulder; Franciscus M. L. Van Der Goes
Original assignee: Broadcom Corp
Current assignee: Broadcom Corp
Priority date: 2002-08-23
Filing date: 2003-08-25
Publication date: 2009-06-10
Anticipated expiration: 2023-08-26
Also published as: EP1391994B1; EP1391994A2; US20040036644A1; US20050162195A1; EP1391994A3; US6727839B2; DE60320492D1; US7129865B2; US20040169597A1; US6876318B2

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft Vergleicher mit hoher Geschwindigkeit und niedrigem Energiebedarf.
Stand der Technik
Die Kommerzialisierung des Internets hat sich als treibende Kraft hinter dem Ansporn erwiesen, Netzwerktechnologien zu verbessern. Entwicklungsprogramme haben verschiedene Ansätze verfolgt, die Strategien umfassen, um aus der Verwendung des bestehenden öffentlichen leitungsvermittelten Telefonnetzwerks (Public Switched Telephone Network – PSTN) und Plänen zur Ausweitung der Verwendung drahtloser Technologien für Vernetzungsanwendungen vollen Nutzen zu ziehen. Diesen beiden Ansätze (und andere) machen die Umwandlung von Daten zwischen analogen und digitalen Formaten erforderlich. Man geht daher davon aus, dass Analog-/Digital-Umsetzer (ADUs) und Digital-/Analog-Umsetzer (DAUs) auch weiterhin bei vielen Netzwerkanwendungen kritische Funktionen ausführen werden.
Da ADUs bei einer großen Vielzahl von Anwendungen Verwendung finden, hat sich die Ausführung dieser Schaltungen auf vielerlei Wegen entwickelt, um mehrere unterschiedliche Architekturen hervorzubringen, die "Delta-Sigma-", "Sukzessive Approximations-", "Pipelined-", "Subranging-". "Folding-" und "Flash-" Architekturen umfassen. Vergleicher sind die Grundbausteine bei jeder dieser Ausführungen, wobei manche Architekturen, wie etwa Pipelined-, Subranging-, Folding- und Flash-Architekturen, eine Vergleicheranordnung verwenden.
1 beispielsweise ist ein Blockdiagramm eines beispielhaften herkömmlichen Zwei-Bit-Flash-ADU 100. Der ADU 100 umfasst einen ersten Vergleicher "A" 102, einen zweiten Vergleicher "B" 104, einen dritten Vergleicher "C" 106, einen Prioritätscodierer 108, einen ersten Widerstand "R₁" 110, einen zweiten Widerstand "R₂" 112, einen dritten Widerstand "R₃" 114 und einen vierten Widerstand "R₄" 116. Jeder der Widerstände R₁ 110, R₂ 112, R₃ 114 und R₄ 116 weist dasselbe Widerstandsmaß auf. R₁ 110, R₂ 112, R₃ 114 und R₄ 116 sind zwischen einer analogen Masse "V_AG" 118 und einer ersten Versorgungsspannung "V_DD" 120 in Reihe geschaltet.
(Alternativ dazu kann die analoge Masse V_AG 118 durch eine zweite Versorgungsspannung "V_SS" ersetzt werden.) R₁ 110 ist zwischen V_AG 118 und einem ersten Knoten "N₁" 122 angeschlossen. R₂ 112 ist zwischen N₁ 122 und einem zweiten Knoten "N₂" 124 angeschlossen. R₃ 114 ist zwischen N₂ 124 und einem dritten Knoten "N₃" 126 angeschlossen. R₄ 116 ist zwischen N₃ 126 und V_DD 120 angeschlossen. Bei dieser Konfiguration ist die Spannung an N₁ 122 (die Referenzspannung des Vergleichers A 102) gleich V_DD/4, die Spannung an N₂ 124 (die Referenzspannung des Vergleichers B 104) gleich V_DD/2 und die Spannung an N₃ 126 (die Referenzspannung des Vergleichers C 106) gleich 3V_DD/4.
Die invertierenden Anschlüsse der Vergleicher A 102, B 104 und C 106 sind mit N₁ 122, N₂ 124 bzw. N₃ 126 verbunden. Ein analoges Signal "x" 128" wird am Eingang 130 empfangen, der mit den nicht invertierenden Anschlüssen der Vergleicher A 102, B 104 und C 106 verbunden ist. Ein quantisiertes Signal wird jeweils am Ausgangsanschluss eines jeden Vergleichers erzeugt. Die quantisierten Signale "w₁" 132, "w₂" 134 und "w₃" 136 werden an den Ausgangsanschlüssen der Vergleicher A 102, B 104 bzw. C 106 erzeugt. Jedes quantisierte Signal hat eine Spannung mit einem Wert "LOW" (niedrig) oder einem Wert "HIGH" (hoch), in Abhängigkeit davon, ob ein entsprechender Wert der Spannung des analogen Signals × 128 kleiner (oder gleich) oder größer ist als die Spannung am invertierenden Anschluss des entsprechenden Vergleichers (d. h. die Referenzspannung des Vergleichers). Wenn beispielsweise der Wert der Spannung des analogen Signals × 128 kleiner oder gleich V_DD/4 ist, sind die Werte der Spannungen von w₃ 136, w₂ 134 und w₁ 132 gleich LOW, LOW bzw. LOW. Wenn der Wert der Spannung des analogen Signals × 128 kleiner oder gleich V_DD/2, aber größer als V_DD/4 ist, sind die Werte der Spannungen von w₃ 136, w₂ 134 und w₁ 132 gleich LOW, LOW bzw. HIGH. Wenn der Wert der Spannung des analogen Signals × 128 kleiner oder gleich 3V_DD/4, aber größer als V_DD/2 ist, sind die Werte der Spannungen von w₃ 136, w₂ 134 und w₁ 132 gleich LOW, HIGH bzw. HIGH. Wenn der Wert der Spannung des analogen Signals × 128 kleiner oder gleich V_DD, aber größer als 3V_DD/4 ist, sind die Werte der Spannungen von w₃ 136, w₂ 134 und w₁ 132 gleich HIGH, HIGH bzw. HIGH.
Die Ausgangsanschlüsse der Vergleicher A 102, B 104 und C 106 sind mit dem Prioritätscodierer 108 verbunden. Die quantisierten Signale w₁ 132, w₂ 134 und w₃ 136 werden vom Prioritätscodierer 108 empfangen, der sie verarbeitet, um an einem Ausgang 138 ein digitales Zwei-Bit-Signal "y" zu erzeugen, das ein am wenigsten signifikantes Bit-(LSB-/least significant bit)Signal "y₁" 140 und ein signifikantestes Bit-(MSB-/most significant bit)Signal "y₂" 142 umfasst.
Ein Fachmann wird erkennen, dass der Flash-ADU 100 mittels zusätzlicher Vergleicher und Widerstände und durch Verwendung eines Prioritätscodierers, der dazu in der Lage ist, weitere quantisierte Signale zu verarbeiten, so modifiziert werden kann, dass das digitale Signal y mehr als zwei Bitsignale umfasst. Alternativ kann der Flash-ADU 100 so modifiziert werden, dass das digitale Signal y ein Bitsignal umfasst.
Implementierungen der Vergleicher A 102, B 104 und C 106 verwenden häufig Strommodus-Halteschaltungen (current-mode latch circuits). 2 ist eine schematische Darstellung einer beispielhaften herkömmlichen Strommodus-Halteschaltung 200, die bei einer Implementierung eines jeden der Vergleicher A 102, B 104 oder C 106 verwendet werden kann. Die Halteschaltung 200 umfasst ein kreuzweise gekoppeltes Transistorpaar 202, das zwischen einem Reset-Schalter (Rücksetzschalter) 204 und der ersten Versorgungsspannung V_AG 118 angeschlossen ist. Das kreuzweise gekoppelte Paar 202 umfasst bevorzugt einen ersten NMOSFET (n-Kanal-Metalloxid-Halbleiter-Feldeffekttransistor) "M₁" 206 und einen zweiten NMOSFET "M₂" 208. Idealerweise sind M₁ 206 und M₂ 208 angepasste Transistoren. Bevorzugt haben M₁ 206 und M₂ 208 jeweils eine Verstärkung, die größer als eins ist. Das kreuzweise gekoppelte Paar 202 kann jedoch auch dann arbeiten, wenn das Produkt der einzelnen Verstärkungen von M₁ 206 und M₂ 208 (d. h. die Schleifenverstärkung) größer als eins ist. Der Gate-Anschluss von M₂ 208 ist an einem ersten Port "N₄" 210 mit dem Drain-Anschluss von M₁ 206 verbunden. Der Gate-Anschluss von M₁ 206 ist an einem zweiten Port "N₅" 212 mit dem Drain-Anschluss von M₂ 208 verbunden. Die Source-Anschlüsse von M₁ 206 und M₂ 208 sind miteinander und mit der analogen Masse V_AG 118 verbunden. Der Reset-Schalter 204 umfasst bevorzugt einen dritten NMOSFET "M₃" 214. Der Source-Anschluss von M₃ 214 ist mit dem Drain-Anschluss von M₁ 206 oder M₂ 208 verbunden, der Drain-Anschluss von M₃ 214 ist mit dem Drain-Anschluss des jeweils anderen, M₁ 206 oder M₂ 208, verbunden. Eine Taktwellenform "Ck" 216 wird an den Gate-Anschluss von M₃ 214 angelegt. Ck 216 verläuft auf einer Abtastfrequenz zyklisch zwischen einer "UP"-Spannung (oberen Spannung) und einer "DOWN"-Spannung (unteren Spannung).
Ein Fachmann wird erkennen, dass M₁ 206, M₂ 208 und M₃ 214 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden können. Im Allgemeinen kann der Reset-Schalter 204 mit einer Vielzahl von Schaltertechnologien umgesetzt werden, die mikroelektromechanische Ausführungsfor men umfassen. Die Halteschaltung 200 kann ebenfalls für andere Anwendungen verwendet werden.
Bei jeder Halteschaltung 200 im ADU 100 wird an N₄ 210 oder N₅ 212 ein quantisiertes Signal "w" (z. B. w₁ 132, w₂ 134 oder w₃ 136) als Ausgangsspannung erzeugt. Der Halteschaltung 200 geht oft eine Eingangsstufe (nicht gezeigt) voraus, die einen Differenzverstärker umfasst, so dass die Spannung des analogen Signals × 128, die am nicht invertierenden Anschluss des Vergleichers angelegt wird, mit der Spannung am invertierenden Anschluss des Vergleichers verglichen werden kann. Die Spannung des analogen Signals × 128 wird beispielsweise beim Vergleicher A 102 mit V_DD/4, beim Vergleicher B 104 mit V_DD/2 und beim Vergleicher C 106 mit 3V_DD/4 verglichen.
Bei jeder Halteschaltung 200 im ADU 100 erzeugt die Eingangsstufe ein differentielles Stromsignal, das ein erstes Stromsignal "i₁" 218 und ein zweites Stromsignal "i₂" 220 umfasst. Das erste und das zweite Stromsignal i₁ 218 und i₂ 220 umfassen jeweils einen Vormagnetisierungsstrom "i_b" und einen Signalstrom "i_s". Das Verhältnis zwischen dem Vormagnetisierungsstrom i_b und dem Signalstrom i_s im ersten Stromsignal i₁ 218 kann wie in Gleichung (1) dargestellt ausgedrückt werden: i1 = ib + (1/2)(is), Gleichung (1)während das Verhältnis zwischen dem Vormagnetisierungsstrom i_b und dem Signalstrom i_s im zweiten Stromsignal i₂ 220 wie in Gleichung (2) dargestellt ausgedrückt werden kann: i2 = ib – (1/2)(is) Gleichung (2).
Der Differenzverstärker ist so konfiguriert, dass das erste Stromsignal i₁ 218 in Antwort auf den Anstieg bzw. Abfall der Spannung des analogen Signals × 128 zunimmt bzw. abnimmt, während das zweite Stromsignal i₂ 220 in Antwort auf den Abfall bzw. Anstieg der Spannung des analogen Signals × 128 zunimmt bzw. abnimmt. Somit ändern das erste und das zweite Stromsignal i₁ 218 und i₂ 220 ihre Ströme immer in entgegengesetzter Richtung, wobei jedoch die Summe des ersten und zweiten Stromsignals i₁ 218 und i₂ 220 gleich dem Zweifachen des Vormagnetisierungsstroms i_b bleibt.
Bei jeder Halteschaltung 200 im ADU 100 ist der Differenzverstärker so konfiguriert, dass kein Signalstrom i_s erzeugt wird, wenn die Spannung des analogen Signals × 128, die am nicht invertierenden Anschluss des Vergleichers angelegt wird, gleich der Spannung am invertierenden Anschluss des Vergleichers ist. Bei dem Vergleicher A 102 wird kein Signalstrom i_s erzeugt, wenn die Spannung des analogen Signals × 128 gleich V_DD/4 ist, bei dem Vergleicher B 104 wird kein Signalstrom i_s erzeugt, wenn die Spannung des analogen Signals × 128 gleich V_DD/2 ist und bei dem Vergleicher C 106 wird kein Signalstrom i_s erzeugt, wenn die Spannung des analogen Signals × 128 gleich 3V_DD/4 ist.
Bei der Halteschaltung 200 werden das erste Stromsignal i₁ 218 und das zweite Stromsignal i₂ 220 an N₄ 210 bzw. N₅ 212 als Eingangsstromsignale empfangen. Wenn die Spannung von Ck 216 UP (d. h. in der Reset- oder Rücksetzphase) ist, verbindet M₃ 214 N₄ 210 mit N₅ 212, so dass die stabilen Spannungen an beiden Knoten gleich sind und der Vormagnetisierungsstrom i_b jeweils durch M₁ 206 und M₂ 208 fließt. Parasitäre Kapazitäten an jedem der Knoten N₄ 210 und N₅ 212 werden durch den Vormagnetisierungsstrom i_b aufgeladen, der jeweils durch M₁ 206 und M₂ 208 fließt. Ein Fachmann wird erkennen, dass die parasitäre Kapazität beispielsweise an N₄ 210 die Gate-/Source-Kapazität von M₂ 208, die Drain-/Substrat-Kapazität von M₁ 206, die Drain-/Substrat-Kapazität von M₃ 214 und die Kapazität der Verdrahtung umfasst, die die Schaltungsbauteile miteinander verbindet. Der Vormagnetisierungsstrom i_b lädt die parasitären Kapazitäten an jedem der Knoten N₄ 210 und N₅ 212 auf, so dass sich die Spannungen an N₄ 210 und N₅ 212 auf einem metastabilen "MID-"Wert (Mittelwert) befinden, der zwischen LOW und HIGH liegt. Die Gate- und Drain-Anschlüsse von M₁ 206 und M₂ 208 sind miteinander verbunden. M₁ 206 und M₂ 208 sind so bemessen, dass sie unter diesen Bedingungen in einem "AN-" Zustand arbeiten.
Wenn die Spannung von Ck 216 DOWN (d. h. in der Abtastphase) ist, werden die Zustände von M₁ 206 und M₂ 208 durch das erste und das zweite Stromsignal i₁ 218 und i₂ 220 gesteuert. Wenn beispielsweise das erste Stromsignal i₁ 218 größer als der Vormagnetisierungsstrom i_b und das zweite Stromsignal i₂ 220 kleiner als der Vormagnetisierungsstrom i_b ist, wird ein Übergang initiiert, um M₁ 206 dazu zu zwingen, in einem "AUS-"Zustand zu arbeiten, während M₂ 208 weiterhin in einem AN-Zustand arbeitet. Der Verlauf dieses Übergangs hängt davon ab, wie sich das erste und das zweite Stromsignal i₁ 218 und i₂ 220 während der Abtastphase verändern. Wenn M₁ 206 ausgeschaltet wird und die parasitären Kapazitäten an N₄ 210 durch das erste Stromsignal i₁ 218 vollständig aufgeladen werden (d. h. auf einen neuen stabilen Zustand), ist die Spannung an N₄ 210 HIGH und die Spannung an N₅ 212 LOW.
Es ist charakteristisch für die Halteschaltung 200, dass der Port (d. h. N₄ 210 oder N₅ 212), der das Stromsignal (d. h. i₁ 218 oder i₂ 220) empfängt, das größer als der Vormagnetisierungsstrom i_b ist, mehr Zeit benötigt, um seine neue stabile Spannung zu erreichen als der Port, der das Stromsignal empfängt, das kleiner als der Vormagnetisierungsstrom i_b ist. Wenn jedoch das erste und das zweite Stromsignal i₁ 218 und i₂ 220 beide nahe demjenigen des Vormagnetisierungsstroms i_b liegende Werte haben (d. h. kleiner Signalstrom i_s), ist es möglich, dass die Ausgangsspannung (an N₄ 210 oder N₅ 212) LOW oder HIGH nicht vor dem Ende der Abtastphase erreicht, sondern in einem metastabilen Zustand verbleibt. Es ist wahrscheinlicher, dass eine solche Situation auftritt, wenn Ck 216 zyklisch auf einer hohen Abtastfrequenz verläuft. In dieser Situation wird das quantisierte Signal (d. h. w₁ 132, w₂ 134 oder w₃ 136), das durch den der Halteschaltung 200 zugeordneten Vergleicher (d. h. den Vergleicher A 102, B 104 oder C 106) erzeugt wird, nicht als digitaler Eingang des Prioritätscodierers 108 registriert. Folglich erzeugt der ADU 100 kein digitales Signal y. Eine solche "Nicht-Entscheidung" wird als "Bitfehler" bezeichnet. Bitfehler können die Leistung eines Systems, das den digitalen Ausgang des ADU 100 verwendet, nachteilig beeinflussen.
Bitfehler können durch Erhöhen des Vormagnetisierungsstroms i_b verringert werden, so dass nur ein kleiner Signalstrom i_s nötig ist, um den Port (d. h. N₄ 210 oder N₅ 212), der das Stromsignal (d. h. i₁ 218 oder i₂ 220) empfängt, das größer als der Vormagnetisierungsstrom i_b ist, dazu zu zwingen, seine neue stabile Spannung zu erreichen. Dies erhöht die Gesamtgeschwindigkeit der Halteschaltung 200. Eine Erhöhung des Vormagnetisierungsstroms i_b kann jedoch den Rauschabstand des ADU 100 verringern. Darüber hinaus bewirkt das Erhöhen des Vormagnetisierungsstroms i_b bei allen Vergleichern des ADU 100, dass der ADU 100 mehr Energie verbraucht, insbesondere da jeder Vergleicher sowohl während der Abtastphase als auch während der Rücksetzphase das Zweifache des Vormagnetisierungsstroms i_b entnimmt. Eine solche Situation ist unerwünscht, wenn der ADU 100 in einem System eingesetzt wird, das einen niedrigen Energieverbrauch verlangt, wie etwa bei einer tragbaren, drahtlosen Anwendung. Es besteht Bedarf an einer Technik zur Ermittlung welcher Vergleicher in der Vergleicheranordnung sich in einem metastabilen Zustand befindet und zum Erhöhen der Rate, mit der der ermittelte Vergleicher in einen stabilen Zustand übergeht.
WO 96/37962 beschreibt einen Analog-/Digital-Umsetzer, bei dem ein analoger Vergleicher ein umzuwandelndes analoges Signal mit einem analogen Sägezahnsignal vergleicht. Der Ausgang des Vergleichers aktiviert einen digitalen Haltekreis mit einem binären Gray-Code-Zählereingang. Wenn das analoge Sägezahnsignal gleich dem analogen Signal ist, erfasst der digitale Haltekreis den Zustand des Gray-Code-Zählers. Die Metastabilität in dem digitalen Haltekreis wird durch eine Haltekreisverkettung aufgelöst. Der Gray-codierte Ausgang wird dann durch einen Gray-Decoder zu einem normalen binären Ausgang decodiert.
US 5,721,503 beschreibt einen Flash-Analog-/Digital-Umsetzer, bei dem die Anzahl an Eingangshaltevergleichern verringert wird, indem die Eingangshaltefunktion in exklusive OR-Gates (ODER-Gatter) verlegt wird, die in einem Decodierabschnitt des Umsetzers verwendet werden.
Erfindungsgemäß wird eine Vergleicheranordnung bereitgestellt, wie durch den unabhängigen Anspruch 1 definiert, sowie ein Verfahren zum Erhöhen einer Rate, mit der ein Vergleicher in einen stabilen Zustand übergeht, wie durch den unabhängigen Anspruch 15 definiert.
Weitere vorteilhafte Merkmale der Erfindung sind durch die abhängigen Unteransprüche definiert.
Die vorliegende Erfindung betrifft Vergleicher mit hoher Geschwindigkeit und niedrigem Energiebedarf. Bei einer Vergleicheranordnung stellt vorliegende Erfindung eine Technik zur Ermittelung welcher Vergleicher sich in einem metastabilen Zustand befindet und zum Erhöhen der Rate bereit, mit der der ermittelte Vergleicher in einen stabilen Zustand übergeht. Ein Vormagnetisierungsstrom wird dem ermittelten, im metastabilen Zustand befindlichen Vergleicher zugeführt, so dass die Rate, mit der der im metastabilen Zustand befindliche Vergleicher in den stabilen Zustand übergeht, erhöht wird.
Weitere Ausführungsformen, Merkmale und Vorteile der vorliegenden Erfindung sowie der Aufbau und Betrieb der verschiedenen Ausführungsformen der vorliegenden Erfindung sind nachfolgend unter Bezugnahme auf die zugehörigen Figuren genauer beschrieben.
KURZBESCHREIBUNG DER FIGUREN
Die begleitenden Zeichnungen, die hierin eingearbeitet sind und einen Teil der Beschreibung darstellen, veranschaulichen die vorliegende Erfindung und dienen, zusammen mit der Beschreibung, ferner dazu, die Grundlagen der Erfindung zu erläutern und es einem Fachmann auf dem relevanten Gebiet zu ermöglichen, die Erfindung herzustellen und anzuwenden.
1 ist ein Blockdiagramm eines beispielhaften herkömmlichen Zwei-Bit-Flash-ADU 100.
2 ist eine schematische Darstellung einer beispielhaften herkömmlichen Strommodus-Halteschaltung 200, die bei einer Implementierung eines jeden der Vergleicher A 102, B 104 oder C 106 verwendet werden kann.
3 ist ein Blockdiagramm einer Anordnung 300 von Strommodus-Vergleichern, die gemäß einer Ausführungsform der vorliegenden Erfindung konfiguriert ist.
4A ist eine schematische Darstellung einer Eingangsstufe 400, die mit der Halteschaltung 200 bei einer Implementierung eines jeden der Vergleicher A 102, B 104 oder C 106 verwendet werden kann.
4B ist eine schematische Darstellung einer Eingangsstufe 450, die mit der Halteschaltung 200 bei einer Implementierung eines jeden der Vergleicher A 102, B 104 oder C 106 verwendet werden kann.
5 ist ein Blockdiagramm eines Abschnitts einer Anordnung 500 von Strommodus-Vergleichern, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung konfiguriert ist.
6 ist ein Blockdiagramm eines Abschnitts einer Anordnung 600 von Strommodus-Vergleichern, die gemäß einer weiteren Ausführungsform der vorliegenden Erfindung konfiguriert ist.
7 ist eine schematische Darstellung einer anderen Strommodus-Halteschaltung 700, die bei einer Ausführung eines erfindungsgemäßen Vergleichers verwendet werden kann.
8 zeigt ein Flussdiagramm eines Verfahrens 800 zum Erhöhen einer Rate, mit der ein in einem metastabilen Zustand befindlicher Vergleicher in einen stabilen Zustand übergeht, in einer Vergleicheranordnung.
9 zeigt ein Flussdiagramm eines bevorzugten Verfahrens zum Ermitteln des im metastabilen Zustand befindlichen Vergleichers.
10 zeigt ein Flussdiagramm eines Verfahrens 1000 zum Erhöhen einer Rate, mit der der dritte Vergleicher in einen stabilen Zustand übergeht, in einer Vergleicheranordnung, die einen ersten, einen zweiten und einen dritten Vergleicher umfasst.
Die bevorzugten Ausführungsformen der Erfindung sind unter Bezugnahme auf die Figuren beschrieben, wobei gleiche oder ähnliche Bezugszeichen identische oder funktionell ähnliche Elemente angeben. Außerdem gibt in den Figuren die Ziffer ganz links in jedem Bezugszeichen die Figur an, in der das Bezugszeichen erstmals verwendet wird.
GENAUE BESCHREIBUNG DER ERFINDUNG
Die vorliegende Erfindung betrifft Vergleicher mit hoher Geschwindigkeit und niedrigem Energiebedarf. Wenn eine Funktionskomponente eines Systems – wie etwa ein Pipelined-, Subranging-, Folding- oder Flash-ADU, ohne jedoch darauf beschränkt zu sein – eine Vergleicheranordnung verwendet, stellt die vorliegende Erfindung eine Technik zur Ermittelung welcher Vergleicher sich in einem metastabilen Zustand befindet und zum Erhöhen der Rate bereit, mit der der ermittelte Vergleicher in einen stabilen Zustand übergeht.
3 ist ein Blockdiagramm einer Anordnung 300 von Strommodus-Vergleichern, die gemäß einer Ausführungsform der vorliegenden Erfindung konfiguriert ist. Die Anordnung 300 umfasst den Vergleicher A 102, den Vergleicher B 104, den Vergleicher C 106, ein exklusives OR-Gate "XOR" 302 und eine einstellbare Stromquelle "I_v" 304. Die quantisierten Signale w₁ 132 und w₃ 136 werden als Eingänge des XOR 302 empfangen. Das XOR 302 erzeugt ein Logiksignal "s" 306, das die einstellbare Stromquelle I_v 304 steuert. Die einstellbare Stromquelle I_v 304 erhöht den Vormagnetisierungsstrom i_b für die dem zweiten Vergleicher B 104 zugeordnete Halteschaltung in Antwort auf den Wert des Logiksignals s 306.
Ein Fachmann wird erkennen, dass das Logiksignal s 306 nur gleich eins ist, wenn die quantisierten Signale w₁ 132 und w₃ 136 unterschiedliche Werte aufweisen. Wenn die quantisierten Signale w₁ 132 und w₃ 136 dieselben Werte aufweisen, ist das Logiksignal s 306 gleich null. Wenn beispielsweise die Werte der Spannungen von w₁ 132 und w₃ 136 gleich LOW bzw. LOW sind, beträgt das Logiksignal s 306 null. Wenn die Werte der Spannungen von w₁ 132 und w₃ 136 gleich LOW bzw. HIGH sind, beträgt das Logiksignal s 306 eins. Wenn die Werte der Spannungen von w₁ 132 und w₃ 136 gleich HIGH bzw. LOW sind, beträgt das Logiksignal s 306 eins. Wenn die Werte der Spannungen von w₁ 132 und w₃ 136 gleich HIGH bzw. HIGH sind, beträgt das Logiksignal s 306 null. Ein Fachmann wird außerdem erkennen, dass ein solcher Vergleich der quantisierten Signale w₁ 132 und w₃ 136 auch durchgeführt werden kann, indem sie an andere Arten von Logikgattern angelegt werden, die derart konfiguriert sind, dass sie dasselbe Ergebnis wie das XOR 302 erzeugen.
Die vorliegende Erfindung basiert auf der Wahrscheinlichkeit, dass sich beispielsweise der Vergleicher B 104 in einem metastabilen Zustand befindet, wenn der Vergleicher A 102 das quantisierte Signal w₁ 132 mit einem HIGH-Wert und der Vergleicher C 106 das quantisierte Signal w₃ 136 mit einem LOW-Wert erzeugt. In dieser Situation beträgt das Logiksignal s 306 eins, wobei die einstellbare Stromquelle I_v 304 in Antwort auf darauf, den Vormagnetisierungsstrom i_b für die dem Vergleicher B 104 zugeordnete Halteschaltung erhöht. Ein Erhöhen des Vormagnetisierungsstroms i_b erhöht sowohl das erste als auch das zweite Stromsignal i₁ 218 und i₂ 220 und verkürzt die Zeitdauer, die der Port (d. h. N₄ 210 oder N₅ 212), der das Stromsignal (d. h. i₁ 218 oder i₂ 220) empfängt, das größer als der Vormagnetisierungsstrom i_b ist, benötigt, um seine neue stabile Spannung zu erreichen. Dies verringert die Wahrscheinlichkeit, dass der Vergleicher B 104 in einem metastabilen Zustand verbleibt und reduziert somit die Bitfehlerrate (BFR).
In dem ADU 100 wird beispielsweise, wenn das analoge Signal × 128 nahezu gleich V_DD/2 ist, ein kleiner Signalstrom i_s für den Vergleicher B 104, ein großer positiver Signalstrom i_s für den Vergleicher A 102 und ein großer negativer Signalstrom i_s für den Vergleicher C 106 erzeugt. In dieser Situation erzeugt der Vergleicher A 102 schnell das quantisierte Signal w₁ 132 mit dem HIGH-Wert und der Vergleicher C 106 erzeugt schnell das quantisierte Signal w₃ 136 mit dem LOW-Wert, der Vergleicher B 104 kann jedoch bei der Erzeugung eines digitalen Werts für das quantisierte Signal w₂ 134 vor dem Ende der Abtastphase langsam sein. Eine Erhöhung des Vormagnetisierungsstroms i_b zu der dem Vergleicher B 104 zugeordneten Halte schaltung steigert deren Gesamtgeschwindigkeit, verringert jedoch die Wahrscheinlichkeit, dass sie in einem metastabilen Zustand verbleibt und reduziert die BFR.
4A ist eine schematische Darstellung einer Eingangsstufe 400, die mit der Halteschaltung 200 bei einer Implementierung eines jeden der Vergleicher A 102, B 104 oder C 106 verwendet werden kann. Die Eingangsstufe 400 empfängt das analoge Signal × 128 und erzeugt das erste und das zweite Stromsignal i₁ 218 und i₂ 220, die von der Halteschaltung 200 empfangen werden. Die Eingangsstufe 400 umfasst die Verstärker-MOSFETs "M₄" 402 und "M₅" 404, die Last-MOSFETs "M₆" 406 und "M₇" 408, die Stromspiegel-MOSFETs "M₈" 410 und "M₉" 412 sowie die einstellbare Stromquelle I_v 304.
Die Verstärker-MOSFETs M₄ 402 und M₅ 404 sind als Differenzpaar konfiguriert, wobei ihre Source-Anschlüsse miteinander verbunden sind. Ein Last-MOSFET ist jeweils mit dem Drain-Anschluss eines jeden der Verstärker-MOSFETs verbunden. Der Drain-Anschluss von M₆ 406 ist mit dem Drain-Anschluss von M₄ 402 und der Drain-Anschluss von M₇ 408 mit dem Drain-Anschluss von M₅ 404 verbunden. Die Source-Anschlüsse von M₆ 406 und M₇ 408 sind miteinander und mit der ersten Versorgungsspannung V_DD 120 verbunden. Die Source-Anschlüsse der Stromspiegel-MOSFETs M₈ 410 und M₉ 412 sind ebenfalls miteinander und mit der ersten Versorgungsspannung V_DD 120 verbunden. Der Gate-Anschluss von M₈ 410 ist mit dem Gate- und dem Drain-Anschluss von M₆ 406 und der Gate-Anschluss von M₉ 412 mit dem Gate- und dem Drain-Anschluss von M₇ 408 verbunden. Die einstellbare Stromquelle I_v 304 ist zwischen den Source-Anschlüssen von M₄ 402 und M₅ 404 und der analogen Masse V_AG 118 angeschlossen. In der Eingangsstufe 400 sind M₄ 402 und M₅ 404 NMOSFETs, während M₆ 406, M₇ 408, M₈ 410 und M₉ 412 PMOSFETs (p-Kanal-MOSFETs) sind. Diese Konfiguration kann jedoch in Abhängigkeit von der Gesamtkonfiguration des der Halteschaltung 200 zugeordneten Vergleichers umgekehrt werden. Des Weiteren wird ein Fachmann erkennen, dass M₄ 402, M₅ 404, M₆ 406, M₇ 408, M₈ 410 und M₉ 412 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden können.
Die Spannung des analogen Signals × 128 wird von der Eingangsstufe 400 an dem nicht invertierenden Anschluss des Vergleichers (z. B. A 102, B 104 oder C 106) empfangen. Dies ermöglicht es, die Spannung des analogen Signals × 128 mit einer Referenzspannung "ref" 414 zu vergleichen, die an dem invertierenden Anschluss des Vergleichers empfangen wird. Die Spannung des analogen Signals × 128 wird beispielsweise bei dem Vergleicher A 102 mit V_DD/4, bei dem Vergleicher B 104 mit V_DD/2 und bei dem Vergleicher C 106 mit 3V_DD/4 verglichen. Der nicht invertierende Anschluss des Vergleichers ist mit dem Gate-Anschluss von M₄ 402 verbunden. Der invertierende Anschluss des Vergleichers ist mit dem Gate-Anschluss von M₅ 404 verbunden.
Die Verstärker-MOSFETs M₄ 402 und M₅ 404 arbeiten derart, dass sie die Verteilung des durch die einstellbare Stromquelle I_v 304 bereitgestellten Stroms steuern. Die Summe des Stroms, der sowohl durch M₄ 402 als auch durch M₅ 404 fließt, gleicht dem durch die einstellbare Stromquelle I_v 304 bereitgestellten Strom, welcher gleich dem Zweifachen des Vormagnetisierungsstroms i_b ist. Wenn beispielsweise die am Gate-Anschluss von M₄ 402 empfangene Spannung bezogen auf die am Gate-Anschluss von M₅ 404 empfangene Spannung ansteigt, nimmt der Teil des Gesamtstroms zu, der durch M₄ 402 und M₆ 406 fließt, während der Teil des Gesamtstroms, der durch M₅ 404 und M₇ 408 fließt, abnimmt. M₈ 410 spiegelt die Zunahme des durch M₆ 406 fließenden Stroms wider, um das erste Stromsignal i₁ 218 am Drain-Anschluss von M₈ 410 zu erzeugen. M₉ 412 spiegelt die Abnahme des durch M₇ 408 fließenden Stroms wider, um das zweite Stromsignal i₂ 220 am Drain-Anschluss von M₉ 412 zu erzeugen.
Die einstellbare Stromquelle I_v 304 wird durch das exklusive OR-Gate XOR 302 gesteuert. Wenn das von dem exklusiven OR-Gate XOR 302 erzeugte Logiksignal s 306 eins beträgt, wird der durch die einstellbare Stromquelle I_v 304 erzeugte Strom erhöht, wodurch der Vormagnetisierungsstrom i_b für die Halteschaltung 200 zunimmt. Eine Zunahme des Vormagnetisierungsstroms i_b erhöht sowohl das erste als auch das zweite Stromsignal i₁ 218 und i₂ 220 und verkürzt die Zeitdauer, die der Port (d. h. N₄ 210 oder N₅ 212), der das Stromsignal (d. h. i₁ 218 oder i₂ 220) empfängt, das größer als der Vormagnetisierungsstrom i_b ist, benötigt, um seine neue stabile Spannung zu erreichen. Dies erhöht die Gesamtgeschwindigkeit der Halteschaltung 200 und verringert die Wahrscheinlichkeit, dass sie in einem metastabilen Zustand verbleibt.
4B ist eine schematische Darstellung einer Eingangsstufe 450, die mit der Halteschaltung 200 bei einer Implementierung eines jeden der Vergleicher A 102, B 104 oder C 106 verwendet werden kann. Die Eingangsstufe 450 ist genauso konfiguriert wie die Eingangsstufe 400, außer dass: (1) eine nicht einstellbare Stromquelle "2i_b" 416 zwischen den Source-Anschlüssen von M₄ 402 und M₅ 404 und der analogen Masse V_AG 118 parallel mit der einstellbaren Stromquelle I_v 304 geschaltet ist und (2) ein Schalter "S" 418 zwischen den Source-Anschlüssen von M₄ 402 und M₅ 404 und der analogen Masse V_AG 118 in Reihe mit der einstellbaren Stromquelle I_v 304 geschaltet ist.
Die nicht einstellbare Stromquelle 2i_b 416 erzeugt einen Strom, der gleich dem Zweifachen des Vormagnetisierungsstroms i_b ist. Der Schalter S 418 wird durch das exklusive OR-Gate XOR 302 gesteuert. Wenn das durch das exklusive OR-Gate XOR 302 erzeugte Logiksignal s 306 null beträgt, wird der Schalter S 418 geöffnet, wenn das durch das exklusive OR-Gate XOR 302 erzeugte Logiksignal s 306 eins beträgt, wird der Schalter S 418 geschlossen. Wenn der Schalter S 418 geschlossen ist, ist die Summe des Stromes, der sowohl durch M₄ 402 als auch durch M₅ 404 fließt, gleich dem Strom, der in Summe durch die nicht einstellbare Stromquelle 2ib 416 und die einstellbare Stromquelle I_v 304 bereitgestellt wird. Dieser Summenstrom erhöht sowohl das erste als auch das zweite Stromsignal i₁ 218 und i₂ 220 und verkürzt die Zeitdauer, die der Port (d. h. N₄ 210 oder N₅ 212), der das Stromsignal (d. h. i₁ 218 oder i₂ 220) empfängt, das größer als der Vormagnetisierungsstrom i_b ist, benötigt, um seine neue stabile Spannung zu erreichen. Dies erhöht die Gesamtgeschwindigkeit der Halteschaltung 200 und verringert die Wahrscheinlichkeit, dass sie in einem metastabilen Zustand verbleibt.
Wie die Eingangsstufen 400 und 450 zeigen, könnte ein Fachmann eine beliebige Anzahl an Schaltungen konzipieren, die basierend auf den hierin angegebenen Lehren den Vormagnetisierungsstrom i_b erhöhen könnten. Daher ist die vorliegende Erfindung nicht auf die Lehren bezüglich der Eingangsstufen 400 und 450 beschränkt.
5 ist ein Blockdiagramm eines Abschnitts einer Anordnung 500 von Strommodus-Vergleichern, die gemäß einer anderen Ausführungsform der vorliegenden Erfindung konfiguriert ist. Der Abschnitt der Anordnung 500 umfasst einen Vergleicher "O" 502, den Vergleicher A 102, den Vergleicher B 104, den Vergleicher C 106, einen Vergleicher "D" 504, einen Vergleicher "E" 506, ein exklusives OR-Gate "XOR_A" 508, das exklusive OR-Gate XOR 302, ein exklusives OR-Gate "XOR_C" 510, ein exklusives OR-Gate "XOR_D" 512, eine einstellbare Stromquelle "I_vo" 514, eine einstellbare Stromquelle "I_vA" 516, die einstellbare Stromquelle I_v 304, eine einstellbare Stromquelle "I_vC" 518, eine einstellbare Stromquelle "I_vD" 520 und eine einstellbare Stromquelle "I_vE" 522.
Wie bei der Anordnung 300 sind die Vergleicher, die exklusiven OR-Gates und die einstellbaren Stromquellen des Abschnitts der Anordnung 500 so konfiguriert, dass ein exklusives OR-Gate ein Logiksignal erzeugt, das eine einstellbare Stromquelle steuert, die den Vormagnetisierungsstrom für eine Halteschaltung eines Vergleichers der Anordnung erhöht. Das exklusive OR-Gate empfängt als Eingang quantisierte Signale von anderen Vergleichern der Anordnung, die benachbart auf jeder Seite des Vergleichers angeordnet sind, dessen Vormagnetisierungsstrom erhöht worden ist. Somit erweitert der Abschnitt der Anordnung 500 die Lehren der Anordnung 300, um zu zeigen, wie die vorliegende Erfindung in einer Umgebung mit mehreren exklusiven OR-Gates arbeitet.
Wenn beispielsweise das analoge Signal × 128 nahezu gleich der Referenzspannung des Vergleichers B 104 ist, dann erzeugen die Vergleicher O 502 und A 102 schnell quantisierte Signale mit HIGH-Werten und die Vergleicher C 106, D 504 und E 506 erzeugen schnell quantisierte Signale mit LOW-Werten, wobei jedoch der Vergleicher B 104 bei der Erzeugung eines digitalen Werts für sein quantisiertes Signal vor dem Ende der Abtastphase langsam sein kann.
In dieser Situation erzeugt XOR_A 508, das Eingänge von den Vergleichern O 502 und B 104 empfängt, keinen digitalen Ausgang, XOR 302, das Eingänge von den Vergleichern A 102 und C 106 empfängt, erzeugt einen digitalen Ausgang von eins, XOR_C 510, das Eingänge von den Vergleichern B 104 und D 504 empfängt, erzeugt keinen digitalen Ausgang und XOR_D 512, das Eingänge von den Vergleichern C 106 und E 506 empfängt, erzeugt einen digitalen Ausgang von null. Somit arbeitet XOR 302 so, dass bewirkt wird, dass die einstellbare Stromquelle I_v 304 den Vormagnetisierungsstrom i_b für die dem Vergleicher B 104 zugeordnete Halteschaltung erhöht.
Wenn, in Antwort auf eine Erhöhung des Vormagnetisierungsstroms i_b für die dem Vergleicher B 104 zugeordnete Halteschaltung, der Vergleicher B 104 in einen neuen stabilen Zustand von z. B. HIGH übergeht, dann erzeugt XOR_A 508 einen digitalen Ausgang von null und XOR_C 510 einen digitalen Ausgang von eins. Somit arbeitet XOR_C 510 so, dass bewirkt wird, dass die einstellbare Stromquelle I_VC 518 den Vormagnetisierungsstrom i_b für die dem Vergleicher C 106 zugeordnete Halteschaltung erhöht.
Die restlichen exklusiven OR-Gates veranlassen ihre jeweiligen einstellbaren Stromquellen nicht dazu, die Vormagnetisierungsströme für die ihren Vergleichern zugeordneten Halteschaltungen zu erhöhen. Dadurch wird in vorteilhafter Weise: (1) die Geschwindigkeit des Vergleichers B 104 erhöht und die Wahrscheinlichkeit verringert, dass er in einem metastabilen Zustand verbleibt, (2) die BFR eines anhand der Anordnung 500 umgesetzten ADU reduziert und (3) die Zunahme des durch die Anordnung 500 zur Erreichung der erhöhten Geschwindigkeit des Vergleichers B 104 entnommenen Stroms (und somit der verbrauchten Energie) begrenzt.
6 ist ein Blockdiagramm eines Abschnitts einer Anordnung 600 von Strommodus-Vergleichern, die gemäß einer weiteren Ausführungsform der vorliegenden Erfindung konfiguriert ist. Der Abschnitt der Anordnung 600 umfasst den Vergleicher O 502, den Vergleicher A 102, den Vergleicher B 104, den Vergleicher C 106, den Vergleicher D 504, den Vergleicher E 506, ein exklusives OR-Gate "XOR_AB" 602, ein exklusives OR-Gate "XOR_BC" 604, ein exklusives OR-Gate "XOR_CD" 606, die einstellbare Stromquelle I_vO 514, die einstellbare Stromquelle I_vA 516, die einstellbare Stromquelle I_v 304, die einstellbare Stromquelle I_vC 518, die einstellbare Stromquelle I_vD 520 und die einstellbare Stromquelle I_vE 522.
Der Abschnitt der Anordnung 600 erweitert die Lehren der Anordnung 500, um zu zeigen, wie die vorliegende Erfindung dem Konstrukteur einen Kompromiss zwischen verbrauchter Energie und verbrauchter Halbleiterfläche zur Verfügung stellen kann. In dem Abschnitt der Anordnung 600 empfängt XOR_AB 602 Eingänge von den Vergleichern O 502 und C 106 und steuert die einstellbaren Stromquellen I_vA 516 und I_v 304, XOR_BC 604 empfängt Eingänge von den Vergleichern A 102 und D 504 und steuert die einstellbaren Stromquellen I_v 304 und I_vC 518 und XOR_CD 606 empfängt Eingänge von den Vergleichern B 104 und E 506 und steuert die einstellbaren Stromquellen I_vC 518 und I_vD 520.
Wenn das analoge Signal × 128 beispielsweise nahezu gleich der Referenzspannung des Vergleichers B 104 ist, erzeugen bei dieser Konfiguration die Vergleicher O 502 und A 102 schnell quantisierte Signale mit HIGH-Werten und die Vergleicher C 106, D 504 und E 506 schnell quantisierte Signale mit LOW-Werten, wobei jedoch der Vergleicher B 104 bei der Erzeugung eines digitalen Werts für sein quantisiertes Signal vor dem Ende der Abtastphase langsam sein kann.
In dieser Situation erzeugt XOR_AB 602 einen digitalen Ausgang von eins, XOR_BC 604 einen digitalen Ausgang von eins und XOR_CO 606 keinen digitalen Ausgang. Somit arbeiten XOR_AB 602 und XOR_BC 604 so, dass die einstellbaren Stromquellen I_vA 516, I_v 304 und I_vC 518 veranlasst werden, die Vormagnetisierungsströme i_b für die den Vergleichern A 102, B 104 und C 106 zugeordneten Halteschaltungen zu erhöhen.
Wenn der Vergleicher B 104, in Antwort auf eine Zunahme des Vormagnetisierungsstroms i_b für die dem Vergleicher B 104 zugeordnete Halteschaltung, in einen neuen stabilen Zustand von z. B. HIGH übergeht, dann erzeugt XOR_CD 606 einen digitalen Ausgang von eins. Somit arbeitet XOR_CD 606 so, dass die einstellbare Stromquelle I_vD 520 veranlasst wird, den Vormagnetisierungsstrom i_b für die dem Vergleicher D 504 zugeordnete Halteschaltung zu erhöhen.
Die restlichen exklusiven OR-Gates veranlassen ihre jeweiligen einstellbaren Stromquellen nicht dazu, die Vormagnetisierungsströme für die ihren Vergleichern zugeordneten Halteschaltungen zu erhöhen. Somit entnimmt, bei vergleichbaren Ausführungen der Anordnungen 500 und 600, die Anordnung 600 mehr Strom (und verbraucht somit mehr Energie) als die Anordnung 500. Da die Anordnung 600 jedoch weniger exklusive OR-Gates verwendet, verbraucht die Anordnung 600 weniger Halbleiterfläche als die Anordnung 500.
7 ist eine schematische Darstellung einer anderen Strommodus-Halteschaltung 700, die bei einer Ausführung eines erfindungsgemäßen Vergleichers verwendet werden kann. Die Halteschaltung 700 umfasst die Halteschaltung 200, einen ersten vertikalen Haltekreis 702 mit einem ersten Vertikal-Haltekreis-Reset-Schalter 704, einen zweiten vertikalen Haltekreis 706 mit einem zweiten Vertikal-Haltekreis-Reset-Schalter 708 und ein zweites Paar kreuzweise gekoppelter Transistoren 710.
Der erste vertikale Haltekreis 702 ist zwischen der analogen Masse V_AG 118 und der ersten Versorgungsspannung V_DD 120 angeschlossen. Der erste vertikale Haltekreis 702 umfasst einen vierten NMOSFET "M₁₀" 712 und einen ersten PMOSFET "M₁₁" 714. M₁₀ 712 und M₁₁ 714 haben bevorzugt jeweils eine Verstärkung, die größer als eins ist. Der erste vertikale Haltekreis 702 kann jedoch auch dann arbeiten, wenn das Produkt der einzelnen Verstärkungen von M₁₀ 712 und M₁₁ 714 (d. h. die Schleifenverstärkung) größer als eins ist. Der Source-Anschluss von M₁₀ 712 ist mit der analogen Masse V_AG 118 verbunden. Der Drain-Anschluss von M₁₀ 712 ist mit dem Gate-Anschluss von M₁₁ 714 verbunden. Der Gate-Anschluss von M₁₀ 712 ist mit dem Gate-Anschluss von M₂ 208 verbunden. Der Source-Anschluss von M₁₁ 714 ist mit der ersten Versorgungsspannung V_DD 120 verbunden. Der Drain-Anschluss von M₁₁ 714 ist mit dem Gate-Anschluss von M₁₀ 712 verbunden. Ein Fachmann wird erkennen, dass M₁₀ 712 und M₁₁ 714 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden können.
Der erste Vertikal-Haltekreis-Reset-Schalter 704 umfasst bevorzugt einen zweiten PMOSFET "M₁₂" 716. Der Source-Anschluss von M₁₂ 716 ist mit der ersten Versorgungsspannung V_DD 120 verbunden. Der Drain-Anschluss von M₁₂ 716 ist mit dem Gate-Anschluss von M₁₁ 714 verbunden. Eine inverse Taktwellenform "Ck.bar" 718 wird an den Gate-Anschluss von M₁₂ 716 angelegt. Ck.bar 718 verläuft auf der Abtastfrequenz zyklisch zwischen einer DOWN-Spannung und einer UP-Spannung, und zwar auf solche Weise dass, wenn die Spannung von Ck 216 UP ist, die Spannung von Ck.bar 718 DOWN ist und umgekehrt. Ein Fachmann wird erkennen, dass M₁₂ 716 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden kann. Im Allgemeinen kann der erste Vertikal-Haltekreis-Reset-Schalter 704 mit einer Vielzahl von Schaltertechnologien umgesetzt werden, welche mikroelektromechanische Ausführungsformen umfassen.
Der zweite vertikale Haltekreis 706 ist zwischen der analogen Masse V_AG 118 und der ersten Versorgungsspannung V_DD 120 angeschlossen. Der zweite vertikale Haltekreis 706 umfasst bevorzugt einen fünften NMOSFET "M₁₃" 720 und einen dritten PMOSFET "M₁₄" 722. M₁₃ 720 und M₁₄ 722 haben bevorzugt jeweils eine Verstärkung, die größer als eins ist. Der zweite vertikale Haltekreis 706 kann jedoch auch dann arbeiten, wenn das Produkt der einzelnen Verstärkungen von M₁₃ 720 und M₁₄ 722 (d. h. die Schleifenverstärkung) größer als eins ist. Der Source-Anschluss von M₁₃ 720 ist mit der analogen Masse V_AG 118 verbunden. Der Drain-Anschluss von M₁₃ 720 ist mit dem Gate-Anschluss von M₁₄ 722 verbunden. Der Gate-Anschluss von M₁₃ 720 ist mit dem Gate-Anschluss von M₁ 206 verbunden. Der Source-Anschluss von M₁₄ 722 ist mit der ersten Versorgungsspannung V_DD 120 verbunden. Der Drain-Anschluss von M₁₄ 722 ist mit dem Gate-Anschluss von M₁₃ 720 verbunden. Ein Fachmann wird erkennen, dass M₁₃ 720 und M₁₄ 722 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden können.
Der zweite Vertikal-Haltekreis-Reset-Schalter 708 umfasst bevorzugt einen vierten PMOSFET "M₁₅" 724. Der Source-Anschluss von M₁₅ 724 ist mit der ersten Versorgungsspannung V_DD 120 verbunden. Der Drain-Anschluss von M₁₅ 724 ist mit dem Gate-Anschluss von M₁₄ 722 verbunden. Eine inverse Taktwellenform "Ck.bar" 718 wird an den Gate-Anschluss von M₁₅ 724 angelegt. Ein Fachmann wird erkennen, dass M₁₃ 720, M₁₄ 722 und M₁₅ 724 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden kann. Im Allgemeinen kann der zweite Vertikal-Haltekreis-Reset-Schalter 708 mit einer Vielzahl von Schalter technologien umgesetzt werden, welche mikroelektromechanische Ausführungsformen umfassen.
Das zweite kreuzweise gekoppelte Paar 710 umfasst einen fünften PMOSFET "M₁₆" 726 und einen sechsten PMOSFET "M₁₇" 728, wobei M₁₆ 726 und M₁₇ 728 angepasste Transistoren sind. M₁₆ 726 und M₁₇ 728 haben jeweils eine Verstärkung, die größer als eins ist. Das zweite kreuzweise gekoppelte Paar 710 kann jedoch auch dann arbeiten, wenn das Produkt der einzelnen Verstärkungen von M₁₆ 726 und M₁₇ 728 (d. h. die Schleifenverstärkung) größer als eins ist. Der Gate-Anschluss von M₁₇ 728 ist mit dem Drain-Anschluss von M₁₆ 726 und dem Gate-Anschluss von M₁₄ 722 verbunden. Der Gate-Anschluss von M₁₆ 726 ist mit dem Drain-Anschluss von M₁₇ 728 und dem Gate-Anschluss von M₁₁ 714 verbunden. Die Source-Anschlüsse von M₁₆ 726 und M₁₇ 728 sind miteinander und mit der ersten Versorgungsspannung V_DD 120 verbunden. Ein Fachmann wird erkennen, dass M₁₆ 726 und M₁₇ 728 auch mit anderen Feldeffekt-, Flächen- oder Kombinationstransistortechnologien umgesetzt werden können.
Der erste vertikale Haltekreis 702 und der zweite vertikale Haltekreis 706 arbeiten so, dass die Rate erhöht wird, mit der der Port (d. h. N₄ 210 oder N₅ 212), der das Stromsignal (d. h. i₁ 218 oder i₂ 220) empfängt, das größer als der Vormagnetisierungsstrom i_b ist, seine neue stabile Spannung erreicht.
Wenn beispielsweise die Spannung von Ck 216 DOWN (d. h. in der Abtastphase) ist, werden die Zustände von M₁ 206 und M₂ 208 durch das erste und das zweite Stromsignal i₁ 218 und i₂ 220 gesteuert. Wenn das erste Stromsignal i₁ 218 größer als der Vormagnetisierungsstrom i_b ist, fährt das erste Stromsignal i₁ 218 fort, an N₄ 210 die parasitären Kapazitäten aufzuladen, was bewirkt, dass die Spannung an N₄ 210 ansteigt. Gleichzeitig beginnen, wenn das zweite Stromsignal i₂ 220 kleiner als der Vormagnetisierungsstrom i_b ist, die parasitären Kapazitäten sich an N₅ 212 zu entladen, was bewirkt, dass die Spannung an N₅ 212 abfällt.
Da die Spannung an N₅ 212 auch die Spannung am Gate-Anschluss von M₁ 206 ist, fällt die Spannung am Gate-Anschluss von M₁ 206 um denselben Betrag ab wie beim Abfall der Spannung an N₅ 212. Da die Spannung am Source-Anschluss von M₁ 206 auf der analogen Masse V_AG 118 gehalten wird, nimmt die Gate-/Source-Spannung von M₁ 206 um denselben Betrag ab, wie beim Abfall der Spannung am Gate-Anschluss von M₁ 206. Die Abnahme der Gate-/Source-Spannung von M₁ 206 bewirkt, dass sein Drain-Strom abnimmt. In Antwort auf die Abnahme der Gate- /Source-Spannung von M₁ 206 und die Abnahme seines Drain-Stroms erhöht sich die Drain-/Source-Spannung von M₁ 206 um einen größeren Betrag als bei der Abnahme seiner Gate-/Source-Spannung.
Unterdessen steigt die Spannung am Gate-Anschluss von M₂ 208, da die Spannung an N₄ 210 auch die Spannung am Gate-Anschluss von M₂ 208 ist, um denselben Betrag wie beim Anstieg der Spannung an N₄ 210. Ebenso steigt die Spannung am Gate-Anschluss von M₁₀ 712, da die Spannung an N₄ 210 auch die Spannung am Gate-Anschluss von M₁₀ 712 ist, um denselben Betrag wie beim Anstieg der Spannung an N₄ 210.
Da die Spannung am Source-Anschluss von M₂ 208 auf der analogen Masse V_AG 118 gehalten wird, nimmt die Gate-/Source-Spannung von M₂ 208 um denselben Betrag zu wie beim Anstieg der Spannung am Gate-Anschluss von M₂ 208. Die Zunahme der Gate-/Source-Spannung von M₂ 208 bewirkt, dass sein Drain-Strom zunimmt. In Antwort auf die Zunahme der Gate-/Source-Spannung von M₂ 208 und die Zunahme seines Drain-Stroms nimmt die Drain-/Source-Spannung von M₂ 208 um einen größeren Betrag ab als bei der Zunahme seiner Gate-/Source-Spannung. Ebenso nimmt die Gate-/Source-Spannung von M₁₀ 712, da die Spannung am Source-Anschluss von M₁₀ 712 auf der analogen Masse V_AG 118 gehalten wird, um denselben Betrag zu wie beim Anstieg der Spannung am Gate-Anschluss von M₁₀ 712. Die Zunahme der Gate-/Source-Spannung von M₁₀ 712 bewirkt, dass sein Drain-Strom zunimmt. In Antwort auf die Zunahme der Gate-/Source-Spannung von M₁₀ 712 und die Zunahme seines Drain-Stroms nimmt die Drain-/Source-Spannung von M₁₀ 712 um einen größeren Betrag ab als bei der Zunahme seiner Gate-/Source-Spannung.
Da die Spannung am Source-Anschluss von M₁₀ 712 auf der analogen Masse V_AG 118 gehalten wird, bewirkt die Abnahme der Drain-/Source-Spannung von M₁₀ 712, dass die Spannung am Drain-Anschluss von M₁₀ 712 um denselben Betrag abfällt. Da die Spannung am Drain-Anschluss von M₁₀ 712 auch die Spannung am Gate-Anschluss von M₁₁ 714 ist, fällt die Spannung am Gate-Anschluss von M₁₁ 714 um denselben Betrag ab wie beim Abfall der Spannung am Drain-Anschluss von M₁₀ 712. Da die Spannung am Source-Anschluss von M₁₁ 714 auf der ersten Versorgungsspannung V_DD 120 gehalten wird, bewirkt der Spannungsabfall am Gate-Anschluss von M₁₁ 714 (d. h. einem PMOSFET), dass seine Source-/Gate-Spannung um denselben Betrag zunimmt. Die Zunahme der Source-/Gate-Spannung von M₁₁ 714 bewirkt, dass sein Drain-Strom zunimmt. In Antwort auf die Zunahme der Source-/Gate-Spannung von M₁₁ 714 und die Zunahme seines Drain-Stroms nimmt die Source-/Drain-Spannung von M₁₁ 714 um einen größeren Betrag ab als bei der Zunahme seiner Source-/Gate-Spannung.
Da die Spannung am Source-Anschluss von M₂ 208 auf der analogen Masse V_AG 118 gehalten wird, fällt die Spannung an N₅ 212 um denselben Betrag ab wie bei der Abnahme der Drain-/Source-Spannung von M₂ 208. Somit fällt die Spannung an N₅ 212 unter der relativ geringen Wirkung des zweiten Stromsignals i₂ 220, das kleiner als der Vormagnetisierungsstrom i_b ist, und der relativ großen Wirkung der Abnahme der Drain-/Source-Spannung von M₂ 208 ab.
Da die Spannung an N₄ 210 auch die Spannung am Drain-Anschluss von M₁₁ 714 ist und da die Spannung am Source-Anschluss von M₁₁ 714 auf der ersten Versorgungsspannung V_DD 120 gehalten wird, steigt die Spannung an N₄ 210 um denselben Betrag an wie bei der Abnahme der Source-/Drain-Spannung von M₁₁ 714. Des Weiteren steigt die Spannung an N₄ 210, da die Spannung am Source-Anschluss von M₁ 206 auf der analogen Masse V_AG 118 gehalten wird, um denselben Betrag an wie bei der Zunahme der Drain-/Source-Spannung von M₁ 206. Somit steigt die Spannung an N₄ 210 unter der relativ geringen Wirkung des ersten Stromsignals i₁ 218, das größer als der Vormagnetisierungsstrom i_b ist, der relativ großen Wirkung der Zunahme der Drain-/Source-Spannung von M₁ 206 und der relativ größeren Wirkung der Abnahme der Source-/Drain-Spannung von M₁₁ 714 an.
Die Zunahme der Drain-/Source-Spannung von M₁ 206 und die Abnahme der Drain-/Source-Spannung von M₂ 208 verstärken einander. Die Gate-/Source-Spannung von M₁ 206 nimmt mit der Source-/Drain-Spannung von M₂ 208 ab, bis M₁ 206 ausgeschaltet wird.
Wenn M₁ 206 AUS ist, leitet er keinen Strom. Ohne Drain-Strom beeinflusst die Abnahme der Gate-/Source-Spannung von M₁ 206 nicht länger seine Drain-/Source-Spannung. Die Spannung an N₄ 210 steigt jedoch unter der relativ geringen Wirkung des ersten Stromsignals i₁ 218, das größer als der Vormagnetisierungsstrom i_b ist, und der relativ größeren Wirkung der Abnahme der Source-/Drain-Spannung von M₁₁ 714 weiter an, bis die parasitären Kapazitäten an N₄ 210 vollständig aufgeladen sind und die Spannung an N₄ 210 HIGH ist.
Es ist ersichtlich, dass M₁₀ 712 und M₁₁ 714 eine positive Rückkopplungsschleife bilden, die das erste Stromsignal i₁ 218 verstärkt und einen exponentiell zunehmen den Strom an den Drain-Anschluss von M₁ 206 anlegt. Somit werden die parasitären Kapazitäten an N₄ 210 unter der kombinierten Wirkung des ersten Stromsignals i₁ 218 und des exponentiell zunehmenden Stroms aufgeladen, der durch M₁₁ 714 der ersten Versorgungsspannung V_DD 120 entnommen wird.
Der erste Vertikal-Haltekreis-Reset-Schalter 704 und der zweite Vertikal-Haltekreis-Reset-Schalter 708 arbeiten so, dass die durch den ersten vertikalen Haltekreis 702 bzw. den zweiten vertikalen Haltekreis 706 während der Reset-Phase verbrauchte Energie reduziert wird. Wenn beispielsweise die Spannung von Ck.bar 718 DOWN (d. h. in der Reset-Phase) ist, verbindet M₁₂ 716 (d. h. ein PMOSFET) den Gate-Anschluss von M₁₁ 714 mit der ersten Versorgungsspannung V_DD 120. Wenn die Gate- und Source-Anschlüsse von M₁₁ 714 miteinander verbunden sind, wird die Gate-/Source-Spannung von M₁₁ 714 gleich null gesetzt, wobei M₁₁ 714 im AUS-Zustand gehalten wird. Dies unterbricht die Haltetätigkeit des ersten vertikalen Haltekreises 702, so dass das kreuzweise gekoppelte Paar 202 einen Zustand annehmen kann, der vom Zustand des ersten vertikalen Haltekreises 702 unabhängig ist.
Nach dem Start der Abtastphase können jedoch die Source-/Gate-Spannungen von M₁₂ 716 und M₁₅ 724 (d. h. PMOSFETs) auf Werte abweichen, die größer als ihre Schwellenspannungen sind, so dass sich M₁₁ 714 und M₁₄ 722 einschalten. Wenn M₁ 206, M₂ 208, M₁₀ 712, M₁₁ 714, M₁₃ 720 und M₁₄ 722 alle AN sind, bevor die MOSFETs ihren Zustand ändern, kann dies bewirken, dass die Halteschaltung 700 eine große Strommenge entnimmt. Die Halteschaltung 700 arbeitet, in Antwort auf das erste und das zweite Stromsignal i₁ 218 und i₂ 220, derart, dass ein MOSFET des zweiten kreuzweise gekoppelten Paars 710 (z. B. M₁₆ 726) gezwungen wird, sich einzuschalten, während der andere MOSFET des zweiten kreuzweise gekoppelten Paars 710 (z. B. M₁₇ 728) AUS bleibt. Der MOSFET des zweiten kreuzweise gekoppelten Paars 710 (z. B. M₁₆ 726), der sich einschaltet, verbindet den Gate-Anschluss seines entsprechenden Vertikal-Haltekreis-MOSFET (z. B. M₁₄ 722) mit der ersten Versorgungsspannung V_DD 120. Wenn die Gate- und Source-Anschlüsse des entsprechenden Vertikal-Haltekreis-MOSFET miteinander verbunden sind, wird die Gate-/Source-Spannung des entsprechenden Vertikal-Haltekreis-MOSFET gleich null gesetzt, wobei der entsprechende Vertikal-Haltekreis-MOSFET im AUS-Zustand gehalten wird. Auf diese Weise arbeitet das zweite kreuzweise gekoppelte Paar 710 so, dass verhindert wird, dass die Halteschaltung 700 unnötig Strom entnimmt, bevor die MOSFETs während der Abtastphase ihren Zustand ändern.
Wenn beispielsweise zu Beginn der Abtastphase das erste Stromsignal i₁ 218 etwas größer als der Vormagnetisierungsstrom i_b ist (d. h. kleiner positiver Signalstrom i_s), fährt das erste Stromsignal i₁ 218 langsam fort, die parasitären Kapazitäten an N₄ 210 aufzuladen, was bewirkt, dass die Spannung an N₄ 210 geringfügig ansteigt. Da die Spannung an N₄ 210 auch die Spannung am Gate-Anschluss von M₁₀ 712 ist, steigt die Spannung am Gate-Anschluss von M₁₀ 712 um denselben Betrag an wie beim Anstieg der Spannung an N₄ 210.
Da die Spannung am Source-Anschluss von M₁₀ 712 auf der analogen Masse V_AG 118 gehalten wird, nimmt die Gate-/Source-Spannung von M₁₀ 712 um denselben Betrag zu wie beim Anstieg der Spannung am Gate-Anschluss von M₁₀ 712. Die Zunahme der Gate-/Source-Spannung von M₁₀ 712 bewirkt, dass sein Drain-Strom zunimmt. In Antwort auf die Zunahme der Gate-/Source-Spannung von M₁₀ 712 und die Zunahme seines Drain-Stroms nimmt die Drain-/Source-Spannung von M₁₀ 712 um einen größeren Betrag ab als bei der Zunahme seiner Gate-/Source-Spannung. Da die Spannung am Source-Anschluss von M₁₀ 712 auf der analogen Masse V_AG 118 gehalten wird, bewirkt Abnahme der Drain-/Source-Spannung von M₁₀ 712, dass die Spannung am Drain-Anschluss von M₁₀ 712 um denselben Betrag abfällt.
Da die Spannung am Drain-Anschluss von M₁₀ 712 auch die Spannung am Gate-Anschluss von M₁₆ 726 ist, fällt die Spannung am Gate-Anschluss von M₁₆ 726 um denselben Betrag ab wie beim Spannungsabfall am Drain-Anschluss von M₁₀ 712.
Da die Spannung am Source-Anschluss von M₁₆ 726 auf der ersten Versorgungsspannung V_DD 120 gehalten wird, bewirkt der Spannungsabfall am Gate-Anschluss von M₁₆ 726 (d. h. ein PMOSFET), dass seine Source-/Gate-Spannung um denselben Betrag zunimmt. Die Zunahme der Source-/Gate-Spannung von M₁₆ 726 bewirkt, dass sein Drain-Strom zunimmt. In Antwort auf die Zunahme der Source-/Gate-Spannung von M₁₆ 726 und die Zunahme seines Drain-Stroms nimmt die Source-/Drain-Spannung von M₁₆ 726 um einen größeren Betrag ab als bei der Abnahme seiner Source-/Gate-Spannung. Da die Spannung am Source-Anschluss von M₁₆ 726 auf der ersten Versorgungsspannung V_DD 120 gehalten wird, bewirkt die Abnahme der Source-/Drain-Spannung von M₁₆ 726 (d. h. ein PMOSFET), dass die Spannung am Drain-Anschluss von M₁₆ 726 um denselben Betrag ansteigt.
Da die Spannung am Drain-Anschluss von M₁₆ 726 auch die Spannung am Gate-Anschluss von M₁₄ 722 ist, steigt die Spannung am Gate-Anschluss von M₁₄ 722 um denselben Betrag an, wie beim Anstieg der Spannung am Drain-Anschluss von M₁₆ 726. Da die Spannung am Source-Anschluss von M₁₄ 722 auf der ersten Versorgungsspannung V_DD 120 gehalten wird, bewirkt der Spannungsanstieg am Gate-Anschluss von M₁₄ 722 (d. h. ein PMOSFET), dass seine Source-/Gate-Spannung um denselben Betrag abnimmt.
Die Abnahme der Source-/Gate-Spannung von M₁₄ 722 stellt sicher, dass sie kleiner als ihre Schwellenspannung ist, so dass M₁₄ 722 im AUS-Zustand gehalten wird. Wenn M₁₄ 722 im AUS-Zustand gehalten wird, bis das erste Stromsignal i₁ 218 die parasitären Kapazitäten an N₄ 210 auf eine neue stabile Spannung von HIGH auflädt, wird verhindert, dass die Halteschaltung 700 während der Abtastphase unnötig Strom entnimmt.
Bei einem ADU, der eine Anordnung von auf der Halteschaltung 700 basierenden Vergleichern umfasst, wobei die die Halteschaltung 700 definierenden Parameter (d. h. Versorgungsspannungen, Taktfrequenz, etc.) spezifische Werte hatten, und wobei der ADU erfindungsgemäß mit exklusiven OR-Gates konfiguriert war, zeigte eine Simulation eine Verbesserung der BFR von 10^–50 auf 10^–100. Die Halteschaltung 700 ist in der Anmeldung Nr. 10/083,463, eingereicht am 27. Februar 2002, die hierin durch Bezugnahme gewürdigt wird, näher beschrieben.
Obgleich die vorliegende Erfindung in Bezug auf Vergleicher beschrieben ist, die mit Strommodus-Halteschaltungen ausgeführt sind, wird ein Fachmann erkennen, dass die Lehren der vorliegenden Erfindung nicht auf diese Ausführungsform beschränkt sind. Ein auf einem beliebigen Merkmal (z. B. Spannung, Widerstand, etc.) basierendes Signal, das angibt, dass sich ein Vergleicher in einem stabilen Zustand befindet, kann bei einer Ausführungsform der vorliegenden Erfindung dazu verwendet werden, einen in einem metastabilen Zustand befindlichen Vergleicher zu ermitteln. Tatsächlich muss ein solches Signal nicht der Ausgang des Vergleichers sein. Daher ist die vorliegende Erfindung nicht auf Ausführungsformen begrenzt, die auf Strommodus-Halteschaltungsvergleichern basieren.
8 zeigt ein Flussdiagramm eines Verfahrens 800 zum Erhöhen einer Rate, mit der ein in einem metastabilen Zustand befindlicher Vergleicher in einen stabilen Zustand übergeht, in einer Vergleicheranordnung. Bei dem Verfahren 800 wird, in Schritt 802, der im metastabilen Zustand befindliche Vergleicher in der Vergleicheranordnung ermittelt. In Schritt 804 wird dem ermittelten, im metastabilen Zustand befindlichen Vergleicher ein Vormagnetisierungsstrom zugeführt, so dass die Rate, mit der der im metastabilen Zustand befindliche Vergleicher in den stabilen Zustand übergeht, erhöht wird. Der Vormagnetisierungsstrom wird bevorzugt durch Steuern eines Stromausgangs einer einstellbaren Stromquelle zugeführt, die den Vormagnetisierungsstrom für eine Halteschaltung des ermittelten, im metastabilen Zustand befindlichen Vergleichers bereitstellt.
Zur näheren Erläuterung von Schritt 802 zeigt 9 ein Flussdiagramm eines bevorzugten Verfahrens zum Ermitteln des im metastabilen Zustand befindlichen Vergleichers. In Schritt 902 wird ein Merkmal eines ersten Vergleichers der Vergleicheranordnung mit einem Merkmal eines zweiten Vergleichers der Vergleicheranordnung verglichen. Der erste Vergleicher und der zweite Vergleicher sind in der Vergleicheranordnung durch einen dritten Vergleicher in der Vergleicheranordnung voneinander getrennt. In Schritt 904 wird basierend auf den verglichenen Merkmalen bestimmt, ob der dritte Vergleicher der im metastabilen Zustand befindliche Vergleicher ist. Die Merkmale werden bevorzugt durch Empfangen der Merkmale als Eingänge eines exklusiven OR-Gates miteinander verglichen.
Bei einer Ausführungsform wird der Vormagnetisierungsstrom bereitgestellt, indem ein Stromausgang einer einstellbaren Stromquelle, die den Vormagnetisierungsstrom für eine Halteschaltung des ermittelten, im metastabilen Zustand befindlichen Vergleichers bereitstellt, mittels eines Ausgangs eines exklusiven OR-Gates gesteuert wird.
Bei einer anderen Ausführungsform wird der Vormagnetisierungsstrom bereitgestellt, indem eine erste Stromquelle parallel mit einer zweiten Stromquelle geschaltet wird, um den Vormagnetisierungsstrom für eine Halteschaltung des ermittelten, im metastabilen Zustand befindlichen Vergleichers zu erhöhen. Ein Schalter, der die erste Stromquelle parallel mit der zweiten Stromquelle schaltet, wird durch einen Ausgang eines exklusiven OR-Gates gesteuert.
10 zeigt ein Flussdiagramm eines Verfahrens 1000 zum Erhöhen einer Rate, mit der der dritte Vergleicher in einen stabilen Zustand übergeht, in einer Vergleicheranordnung, die einen ersten, einen zweiten und einen dritten Vergleicher umfasst. Bei dem Verfahren 1000 wird, in Schritt 1002, ein Ausgang des ersten Vergleichers mit einem Ausgang des zweiten Vergleichers verglichen. In Schritt 1004 wird dem dritten Vergleicher ein Vormagnetisierungsstrom zugeführt.
Bei einer Ausführungsform werden die Ausgänge durch Empfangen des ersten und des zweiten Ausgangs als Eingänge eines exklusiven OR-Gates miteinander vergli chen. Eine einstellbare Stromquelle, die den Vormagnetisierungsstrom für eine Halteschaltung des dritten Vergleichers bereitstellt, wird bevorzugt basierend auf einem Ausgang eines exklusiven OR-Gates gesteuert.
Bei einer anderen Ausführungsform wird der Vormagnetisierungsstrom dem dritten Vergleicher zugeführt, indem eine erste Stromquelle parallel mit einer zweiten Stromquelle geschaltet wird, um den Vormagnetisierungsstrom für eine Halteschaltung des dritten Vergleichers zu erhöhen. Ein Schalter, der die erste Stromquelle parallel mit der zweiten Stromquelle schaltet, wird bevorzugt basierend auf einem Ausgang eines exklusiven OR-Gates gesteuert.
Der Vormagnetisierungsstrom wird bevorzugt bereitgestellt, indem ein Stromausgang einer einstellbaren Stromquelle, die den Vormagnetisierungsstrom für eine Halteschaltung des ermittelten, im metastabilen Zustand befindlichen Vergleichers bereitstellt, gesteuert wird.

Claims

Vergleicheranordnung, die umfasst: – einen ersten (102), einen zweiten (106) und einen dritten (108) Vergleicher, – ein exklusives OR-Gate (302), das einen ersten Eingang, der mit einem Ausgang des ersten Vergleichers (102) verbunden ist, und einen zweiten Eingang aufweist, der mit einem Ausgang des zweiten Vergleichers (106) verbunden ist, dadurch gekennzeichnet, dass – das exklusive OR-Gate (302) dafür konfiguriert ist, den Ausgang des ersten Vergleichers (102) mit dem Ausgang des zweiten Vergleichers (106) zu vergleichen, um zu bestimmen, ob sich der dritte Vergleicher (104) in einem metastabilen Zustand befindet, und – die Vergleicheranordnung ferner eine einstellbare Stromquelle (304) umfasst, die mit einem Ausgang des exklusiven OR-Gates (302) verbunden ist, wobei die einstellbare Stromquelle (304) dem dritten Vergleicher (104) basierend auf den miteinander verglichenen ersten und zweiten Ausgängen einen Vormagnetisierungsstrom zuführt, um eine Rate zu erhöhen, mit der der dritte Vergleicher (104) von dem metastabilen Zustand in einen stabilen Zustand übergeht.
Vergleicheranordnung nach Anspruch 1, wobei der Ausgang des exklusiven OR-Gates (302) ein Signal (306) erzeugt, das die einstellbare Stromquelle (304) regelt.
Vergleicheranordnung nach Anspruch 2, wobei der Vormagnetisierungsstrom in Übereinstimmung mit dem Signal (306) durch die einstellbare Stromquelle (304) erhöht wird.
Vergleicheranordnung nach Anspruch 1, wobei der dritte Vergleicher (104) in der Vergleicheranordnung zwischen dem ersten Vergleicher (102) und dem zweiten Vergleicher (106) angeordnet ist.
Vergleicheranordnung nach Anspruch 4, wobei das exklusive OR-Gate (302) dafür konfiguriert ist: – eine Charakteristik des ersten Vergleichers (102) an seinem ersten Eingang und eine Charakteristik des zweiten Vergleichers (106) an seinem zweiten Eingang zu empfangen, – die empfangenen Charakteristika des ersten Vergleichers (102) und des zweiten Vergleichers (106) miteinander zu vergleichen, um zu bestimmen, ob sich der dritte Vergleicher (104) in einem metastabilen Zustand befindet.
Vergleicheranordnung nach Anspruch 1, wobei der dritte Vergleicher (104) eine Halteschaltung umfasst, die dafür konfiguriert ist, den Vormagnetisierungsstrom zu empfangen.
Vergleicheranordnung nach Anspruch 6, wobei die Halteschaltung ein kreuzweise gekoppeltes Transistorpaar umfasst, das zwischen einem Reset-Schalter und einer Versorgungsspannung angeschlossen ist, und einen ersten Port, der dazu in der Lage ist, ein erstes Stromsignal zu empfangen und eine erste Ausgangsspannung zu erzeugen, und einen zweiten Port aufweist, der dazu in der Lage ist, ein zweites Stromsignal zu empfangen und eine zweite Ausgangsspannung zu erzeugen.
Vergleicheranordnung nach Anspruch 7, wobei das kreuzweise gekoppelte Transistorpaar umfasst: – einen ersten MOSFET, und – einen zweiten MOSFET, der mit dem ersten MOSFET verbunden ist, wobei: – ein Gate-Anschluss des ersten MOSFET mit einem Drain-Anschluss des zweiten MOSFET verbunden ist, – ein Gate-Anschluss des zweiten MOSFET mit einem Drain-Anschluss des ersten MOSFET verbunden ist, und – die Source-Anschlüsse des ersten und des zweiten MOSFET mit der Versorgungsspannung verbunden sind.
Vergleicheranordnung nach Anspruch 7, wobei der Reset-Schalter einen zwischen dem ersten Port und dem zweiten Port angeschlossenen MOSFET umfasst.
Vergleicheranordnung nach Anspruch 1, die ferner umfasst: – ein zweites exklusives OR-Gate (302), das einen Eingang aufweist, der mit einem Ausgang des dritten Vergleichers (104) verbunden ist, und – eine zweite einstellbare Stromquelle, die mit einem Ausgang des zweiten exklusiven OR-Gates (302) verbunden ist, wobei die zweite einstellbare Stromquelle dem zweiten Vergleicher (106) einen zweiten Vormagnetisierungsstrom zuführt.
Analog-/Digital-Umsetzer, der umfasst: – eine durch einen beliebigen der Ansprüche 1–10 definierte Vergleicheranordnung, wobei die Vergleicheranordnung jeweilige Eingänge, die dafür konfiguriert sind, ein analoges Signal zu empfangen, und jeweilige Ausgänge aufweist, die dafür konfiguriert sind, in Antwort auf das analoge Signal quantisierte Signale zu erzeugen, – einen mit der Vergleicheranordnung verbundenen Prioritätscodierer, der dafür konfiguriert ist, in Antwort auf die quantisierten Signale an einem Ausgang ein digitales Signal zu erzeugen, – eine Anordnung exklusiver OR-Gates, wobei jedes exklusive OR-Gate der Anordnung exklusiver OR-Gates dafür konfiguriert ist, zwei der quantisierten Signale zu empfangen, und – eine Anordnung einstellbarer Stromquellen, wobei jede einstellbare Stromquelle der Anordnung einstellbarer Stromquellen dafür konfiguriert ist, einem entsprechenden Vergleicher der Vergleicheranordnung einen Vormagnetisierungsstrom zuzuführen, und durch einen Ausgang eines entsprechenden exklusiven OR-Gates der Anordnung exklusiver OR-Gates geregelt wird.
Analog-/Digital-Umsetzer nach Anspruch 11, wobei jedes exklusive OR-Gate der Anordnung exklusiver OR-Gates ein Logiksignal erzeugt, das eine entsprechende einstellbare Stromquelle der Anordnung einstellbarer Stromquellen regelt.
Analog-/Digital-Umsetzer nach Anspruch 11, wobei jeder Vergleicher der Vergleicheranordnung eine Halteschaltung umfasst, die dafür konfiguriert ist, einen entsprechenden Vormagnetisierungsstrom zu empfangen.
Analog-/Digital-Umsetzer nach Anspruch 13, wobei der entsprechende Vormagnetisierungsstrom durch eine entsprechende einstellbare Stromquelle der Anordnung einstellbarer Stromquellen erhöht werden kann.
Verfahren zum Erhöhen einer Rate, mit der ein Vergleicher in einen stabilen Zustand übergeht, zur Verwendung in einer Vergleicheranordnung, die einen ersten (102), einen zweiten (106), einen dritten (104) Vergleicher, ein exklusives OR-Gate (302) und eine einstellbare Stromquelle (304) aufweist, wobei das Verfahren die Schritte umfasst: (1) Vergleichen (1002), mittels des exklusiven OR-Gates (302), eines Ausgang des ersten Vergleichers (102) mit einem Ausgang des zweiten Vergleichers (106), um zu bestimmen, ob sich der dritte Vergleicher (104) in einem metastabilen Zustand befindet, und (2) Zuführen (1004), mittels der einstellbaren Stromquelle (304), eines Vormagnetisierungsstroms zum dritten Vergleicher (104) basierend auf den miteinander verglichenen ersten und zweiten Ausgängen, um eine Rate zu erhöhen, mit der der dritte Vergleicher (104) von dem metastabilen Zustand in einen stabilen Zustand übergeht.
Verfahren nach Anspruch 15, wobei der Vergleichsschritt (1002) den Schritt umfasst: – Empfangen des ersten und des zweiten Ausgangs als Eingänge des exklusiven OR-Gates (302).
Verfahren nach Anspruch 16, wobei der Zuführschritt (1004) den Schritt umfasst: – Regeln der einstellbaren Stromquelle (304), die den Vormagnetisierungsstrom für eine Halteschaltung des dritten Vergleichers (104) bereitstellt, basierend auf einem Ausgang des exklusiven OR-Gates (302).
Verfahren nach Anspruch 15, wobei der Ausgang des ersten Vergleichers (102) und der Ausgang des zweiten Vergleichers (106) durch das exklusive OR-Gate (302) miteinander verglichen werden, um zu bestimmen, ob sich der dritte Vergleicher (104) in einem metastabilen Zustand befindet, wobei der erste Vergleicher (102) und der zweite Vergleicher (106) in der Vergleicheranordnung durch den dritten Vergleicher (104) in der Vergleicheranordnung voneinander getrennt sind.
Verfahren nach Anspruch 15, wobei der Zuführschritt (1004) den Schritt umfasst: – Schalten einer ersten Stromquelle parallel mit einer zweiten Stromquelle, um den Vormagnetisierungsstrom für eine Halteschaltung des dritten Vergleichers (104) zu erhöhen.
Verfahren nach Anspruch 19, das ferner den Schritt umfasst: – Steuern eines Schalters, der die erste Stromquelle basierend auf einem Ausgang des exklusiven OR-Gates (302) parallel mit der zweiten Stromquelle schaltet.