DE60031595T2

DE60031595T2 - Leistungsarme einstellbare Schwellwert-Schaltung

Info

Publication number: DE60031595T2
Application number: DE60031595T
Authority: DE
Inventors: Daniel A. Garland Yaklin
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1999-03-29
Filing date: 2000-03-24
Publication date: 2007-08-30
Anticipated expiration: 2020-03-25
Also published as: EP1041718B1; EP1041718A3; EP1041718A2; JP2000307391A; US6157222A; KR100634924B1; TW453030B; DE60031595D1; KR20000076978A

Description

Gebiet der Erfindung
Die Erfindung bezieht sich auf Spannungskomparatoren und bezieht sich insbesondere auf das Einrichten einer Schwellenwertsteuerung an einem Spannungskomparatoreingang.
Hintergrund der Erfindung
Spannungskomparatoren werden in elektronischen Systemen verwendet, um zu erfassen, dass ein interessierendes Signal irgendeinen vorgegebenen Wert erreicht hat, der gewöhnlich als Schwellenpegel bezeichnet wird. Wenn dieses Ereignis eintritt, erzeugt der Komparator an seinem Ausgang eine Änderung im Logikpegel, um anzuzeigen, dass der Schwellenpegel erreicht wurde. Die Schwellenwerterfassungsfunktion eines Spannungskomparators wird üblicherweise dadurch ausgeführt, dass das interessierende Signal elektronisch mit einer extern angelegten Referenzspannung verglichen wird.
Ein Beispiel einer Anwendung eines Spannungskomparators ist die Erfassung, dass eine primäre Leistungsversorgungsspannung Spezifikationsgrenzwerte überschritten hat, sodass eine korrigierende Aktion irgendeiner Art gerechtfertigt ist, wie etwa das Abschalten des Systems. Eine weitere Anwendung ist die Erfassung des Vorhandenseins oder des Fehlens eines Datenübertragungskabels anhand einer im Kabel, wenn es angeschlossen ist, anliegenden Vorspannung, um das Senden oder Empfangen von Daten zu beginnen oder zu stoppen oder ansonsten den Verbindungsstatus des Kabels anzuzeigen.
Die Schwellenwerterfassungsfunktion eines Spannungskomparators wird üblicherweise ausgeführt, indem das interessierende Signal elektronisch mit einer extern angelegten Referenzspannung verglichen wird. Die wichtigsten mit der Verwendung eines Spannungskomparators zusammenhängenden technischen Aspekte sind die Präzision der externen Referenzspannungsversorgung, die Genauigkeit des elektronischen Vergleichs und die Leistungserfordernisse der enthaltenen Komponenten. Daher variiert die Komplexität der Komparatorrealisierung, je nach der spezifischen Anwendung und damit zusammenhängenden Anforderungen, zwischen weiten Extremen. Außerdem tragen Einrichten und Steuern des Schwellenpegels für den Komparator am meisten zur Komplexität und zur Leistungsaufnahme bei, da eine Referenzspannungsversorgung notwendig ist, die üblicherweise während des Systembetriebs mit Leistung versorgt werden muss.
Eine weitere Anforderung an einen Komparator ist die, dass er eine Änderung im Logikzustand an seinem Ausgang erzeugen muss, die dem Erreichen des Schwellenpegels des interessierenden Signals sowohl in ansteigender als auch in abfallender Richtung entspricht. Liegt der Komparatorausgang beispielsweise auf einer logischen "1", wenn das interessierende Signal unter dem Schwellenpegel liegt, dann muss sich der Ausgang zu einer logischen "0" ändern und dort bleiben, wenn der Schwellenpegel erreicht oder überschritten wird. Außerdem muss sich der Komparatorausgang bei diesem Beispiel von einer logischen "0" zu einer logischen "1" ändern und dort bleiben, wenn das interessierende Signal unter den Schwellenpegel sinkt.
Drei Beispiele des Standes der Technik werden nun beschrieben und dienen zum Veranschaulichen verschiedener Ausmaße der Komplexität, die mit dem Einrichten eines Komparatorschwellenpegels zusammenhängen. Die detaillierten Anforderungen einer spezifischen Anwendung bestimmen direkt die Mittel, durch die der Schwellenpegel, mit möglichen Kompromissen zwischen Genauigkeit und Leistungsaufnahme, einzustellen ist.
Der einfachste Ansatz zum Ausführen der Komparatorfunktion, obwohl es gewöhnlich nicht so bezeichnet wird, besteht in der Verwendung eines einfachen Invertierers, wie in 1 gezeigt. Das interessierende Signal V_IN liegt am Eingang des Invertierers 10 an und bewirkt, dass der Ausgang des Invertierers 10 die Logikzustände ändert, wenn der Schwellenpegel des Eingangs-Gates einer Halbleitervorrichtung innerhalb des Invertierers 10 erreicht wird. Der Schwellenpegel wird durch die jeweilige Vorrichtung, mittels der das Eingangs-Gate gebildet wird, sowie durch die Spannung der Leistungsversorgung und die Betriebstemperatur bestimmt. Dieser Ansatz bringt sehr niedrige Leistungsanforderungen mit sich, bietet jedoch keine Mittel zum Einstellen des Schwellenpegels. Außerdem bietet er nicht die Genauigkeit, die von den meisten Komparatoranwendungen beim Bestimmen, dass der Schwellenpegel erreicht wurde, gefordert wird.
2 veranschaulicht eine Differentialkomparatorschaltung, bei der V_OUT die Logikzustände ändert, wenn das interessierende Signal V_IN gleich dem Schwellenpegel Vth ist oder ihn überschreitet. Der Schwellenpegel für den Komparator wird durch Verwendung einer externen Präzisions-Referenzspannungsversorgung 14 als dem zweiten Eingang des Komparators festgesetzt. Um eine höhere Leistungsfähigkeit zu erreichen, wird dieser Ansatz oft erweitert, indem eine Schaltungsanordnung zur Temperaturkompensation und zum Verringern der Spannungsversorgungsdrift hinzugefügt wird, womit aber der Nachteil einer erhöhten Leistungsaufnahme und einer höheren Komplexität einhergeht.
3 zeigt ebenfalls einen Differentialkomparator, jedoch mit dem Zusatz eines Digital-zu-analog-Umsetzers ("DAC") 18, der in Verbindung mit einer externen Referenzspannungsversorgung 20 zum Einrichten des Schwellenpegels Vth dient. Der Schwellenpegel wird mittels eines zum DAC 18 führenden seriellen Programmierungsbus 22 eingestellt und kann geändert werden, wie es die spezifische Anwendung oder die Betriebsbedingungen vorschreiben können. Dieser Ansatz bietet, jedoch mit erhöhter Leistungsaufnahme und höherer Komplexität, eine wesentlich höhere Genauigkeit des Schwellenpegels gegenüber derjenigen, die mit den oben beschriebenen Beispielen erzielbar ist.
Aus diesen Beispielen des Standes der Technik ist leicht ersichtlich, dass die Genauigkeits- und Einstellbarkeitsanforderungen beim Einrichten eines Schwellenpegels das Ausmaß der Schaltungskomplexität und die Leistungsaufnahme vorschreiben, die eine bestimmte Anwendung mit sich bringt.
Das Dokument US-A-5.477.142 offenbart ein weiteres Beispiel eines Komparators.
Zusammenfassung der Erfindung
In Übereinstimmung mit der vorliegenden Erfindung wird gemäß einem ihrer Aspekte ein variabler Schwellenwertkomparator geschaffen, der an einem Eingangsknoten ein Eingangssignal empfängt, das eine Spannung besitzt, und an einem Ausgangsknoten ein Ausgangssignal bereitstellt, wenn die Spannung des Eingangssignals eine wählbare Schwellenspannung des Komparators übersteigt. Der Komparator enthält einen Transistor, der mit seiner Source und seinem Drain zwischen einen Leistungsversorgungsknoten mit einer ersten Polarität und einen Ausgangsknoten geschaltet ist und dessen Gate mit dem Eingangsknoten gekoppelt ist. Außerdem sind mehrere Transistorpaare enthalten, die durch eine Source eines ersten Transistors des Transistorpaars und einen Drain eines zweiten Transistors des Transistorpaars zusammengeschaltet sind und zwischen den Ausgangsknoten und einen Leistungsversorgungsknoten mit einer zweiten Polarität in Reihe geschaltet sind, wobei ein Gate des ersten der Transistoren mit dem Eingangsknoten gekoppelt ist und ein Gate des zweiten der Transistoren mit einem Steuersignal, das für den zweiten der Transistoren spezifisch ist, gekoppelt ist. Die Schwellenspannung des Komparators ist durch Anlegen eines oder mehrerer der Steuersignale entsprechend an einen oder mehrere Transistoren der zweiten Transistoren wählbar.
Gemäß einem weiteren Aspekt der vorliegenden Erfindung wird ein Schwellenwertkomparator geschaffen, der an einem Eingangsknoten ein Eingangssignal empfängt, das eine Spannung besitzt, und an einem Ausgangsknoten ein Ausgangssignal bereitstellt, wenn die Spannung des Eingangssignals eine wählbare Schwellenspannung des Komparators übersteigt. Der Komparator gemäß diesem Aspekt enthält eine erste Mehrzahl von Transistorpaaren, wobei jedes Paar in der ersten Mehrzahl von Transistorpaaren, das als erstes Paar bezeichnet wird, durch eine Source eines ersten Transistors des ersten Transistorpaars und einen Drain eines zweiten Transistors des ersten Transistorpaars zusammengeschaltet ist und zwischen den Ausgangsknoten und einen Leistungsversorgungsknoten mit einer ersten Polarität in Reihe geschaltet ist. Ein Gate des ersten Transistors des ersten Transistorpaars ist mit dem Eingangsknoten gekoppelt, und ein Gate des zweiten Transistors des ersten Transistorpaars ist mit einem Steuersignal, das für den zweiten Transistor des ersten Transistorpaars spezifisch ist, gekoppelt. Außerdem ist eine zweite Mehrzahl von Transistorpaaren enthalten, wobei jedes Paar in der zweiten Mehrzahl von Transistorpaaren, das als zweites Paar bezeichnet wird, durch eine Source eines ersten Transistors des zweiten Transistorpaars und einen Drain eines zweiten Transistors des zweiten Transistorpaars zusammengeschaltet ist und zwischen den Ausgangsknoten und einen Leistungsversorgungsknoten mit einer zweiten Polarität in Reihe geschaltet ist. Ein Gate des ersten Transistors des zweiten Transistorpaars ist mit dem Eingangsknoten gekoppelt, und ein Gate des zweiten Transistors des zweiten Transistorpaars ist mit einem Steuersignal, das für den zweiten Transistor des zwei ten Transistorpaars spezifisch ist, gekoppelt. Die Schwellenspannung des Komparators ist durch Anlegen eines oder mehrerer der Steuersignale entsprechend an einen oder mehrere der zweiten der Transistoren wählbar.
Die Erfindung wird am besten anhand der Ansprüche verstanden, wenn sie in Verbindung mit der hierin gegebenen ausführlichen Beschreibung und der Zeichnung gelesen werden.
Kurzbeschreibung der Zeichnung
1 ist ein erstes Beispiel nach dem Stand der Technik;
2 ist ein zweites Beispiel nach dem Stand der Technik;
3 ist ein drittes Beispiel nach dem Stand der Technik;
4 ist ein Ausschnitt aus einem Prinzipschaltbild eines Spannungskomparators gemäß der vorliegenden Erfindung;
5 ist ein vollständiges Prinzipschaltbild des Spannungskomparators gemäß der vorliegenden Erfindung, wie er in 4 teilweise gezeigt ist;
6 ist ein Ausschnitt aus einem schematischen elektrischen Ersatzschaltbild des in 5 gezeigten Spannungskomparators;
7 ist ein Prinzipschaltbild einer ersten alternativen Ausführungsform eines Spannungskomparators gemäß der vorliegenden Erfindung;
8 ist ein Prinzipschaltbild einer zweiten alternativen Ausführungsform eines Spannungskomparators gemäß der vorliegenden Erfindung;
9 ist ein Blockschaltplan, der den Spannungskomparator von 5 in einem CNA-Block 32 zeigt, zusammen mit einem CNA-Logikblock 34 zum Steuern der Kalibrierung des Spannungskomparators;
10 ist ein Prinzipschaltbild des CNA-Blocks 32 von 9;
11 ist ein Logikdiagramm des CNA-Logikblocks 34 von 9;
12 ist ein Logikdiagramm einer alternativen Ausführungsform des CNA-Logikblocks 34; und
13 ist ein funktioneller Blockschaltplan, der eine Anwendung der bevorzugten Ausführungsform, einer mit IEEE 1394 konformen Kabel-Sender-Empfänger-/Entscheider-Vorrichtung, zeigt.
In der Zeichnung werden durchgehend einheitliche Bezugszeichen verwendet und wiederholt, wo immer es zur Klarheit notwendig ist.
Ausführliche Beschreibung der bevorzugten Ausführungsform
Die bevorzugte Ausführungsform der vorliegenden Erfindung wird hierin im Zusammenhang mit ihrer Verwendung in einer als Kabel-Sender-Empfänger/Entscheider bezeichneten Halbleitervorrichtung offenbart, wie sie durch den IEEE-Standard 1394 definiert ist, der die Anforderungen an die Leistungsfähigkeit für die Funktionen der analogen und der digitalen physikalischen Schicht bei einem seriellen Hochleistungsdatenbus beschreibt. In diesem Zusammenhang führt die bevorzugte Ausführungsform die allgemein als Kabel Nicht Aktiv (CNA) bezeichnete Funktion aus und umfasst dadurch Mittel, um den Verbindungsstatus eines Datenübertragungskabels zu erfassen und diesen Status der Steuerlogik der Halbleitervorrichtung anzuzeigen.
Wie unten ersichtlich wird, verringert die bevorzugte Ausführungsform, verglichen mit derjenigen nach dem Stand der Technik, erheblich die Leistungsaufnahme beim Ausführen einer Funktion vom Typ Spannungskomparator und verringert außerdem erheblich die Ausbreitungsverzögerungszeit der Änderung im Ausgangslogikpegel.
Aus der Erörterung weiter unten wird ersichtlich, dass die bevorzugte Ausführungsform Mittel zum Durchführen eines elektronischen Vergleichs des interessierenden Signals mit einem vorgegebenen Referenz- oder Schwellenwert enthält. Weiterhin wird ersichtlich, dass die bevorzugte Ausführungsform immer dann ein Ausgangssignal mit einem Logikpegel liefert, wenn das interessierende Signal diesem Schwellenwert sowohl in ansteigender als auch in abfallender Richtung gleichgekommen ist oder ihn überschritten hat.
Der Schwellenpegel für den oben erwähnten elektronischen Vergleich wird durch Einbeziehen von Schaltungsbauteilen in einer Kaskadenkonfiguration realisiert, die Transistoren mit entsprechenden unterschiedlichen Leitungskanalabmessungen enthält. Es wird ersichtlich, dass die bevorzugte Ausführungsform Mittel zum Einstellen des Schwellenpegels einer Komparatorschaltung durch Anlegen von extern zugeführten unveränderten Steuerspannungen an die kaskadierten Elemente enthält, wie es notwendig sein kann, um Variationen im Arbeitsgang der Vorrichtung, in der Betriebstemperatur, in der Leistungsversorgungsspannung oder in anderen Betriebsbedingungen zu kompensieren.
Weiterhin wird ersichtlich, dass die bevorzugte Ausführungsform durch Hinzufügen oder Entfernen von nahezu identischen Schaltungsbauteilen zu bzw. von der Kaskadenkonfiguration leicht zu erweitern oder zu verkleinern ist, wobei der Unterschied in diesen Schaltungsbauteilen lediglich in einzelnen Transistorleitungskanal-Abmessungen besteht. Es wird ersichtlich, dass die bevorzugte Ausführungsform dadurch in der Lage ist, die Auswahl unterschiedlicher Schwellenpegel für das interessierende Signal zu übernehmen, wie sie spezifische Anwendungsanforderungen vorschreiben können.
Die bevorzugte Ausführungsform enthält Mittel zum Auswählen des gewünschten Ausmaßes an Genauigkeit beim oben erwähnten elektronischen Vergleich, indem ebenfalls Schaltungsbauteile der Kaskadenkonfiguration zugefügt oder von ihr entfernt werden. Diese Schaltungsbauteile unterscheiden sich ebenfalls nur in einzelnen Transistorleitungskanal-Abmessungen.
Hier ist bezüglich der Terminologie anzumerken, dass der Schwellenpegel für einen einzelnen Transistor, im Gegensatz zu dem für einen Komparator, diejenige Spannung ist, bei der der Transistor durch Anlegen der Spannung an das Transistor-Gate in einen durchgeschalteten Zustand versetzt oder aus ihm entfernt wird. In dieser Beschreibung werden die Größen "Schwellenwert" oder "Schwellenpegel" durchgehend mit "Vth" bezeichnet, wenn sie sich auf das interessierende Signal beziehen, dagegen mit "Vt", wenn sie sich auf einen einzelnen Transistor beziehen.
Der MOS-Transistor kann empirisch als eine nahezu lineare Vorrichtung beschrieben werden, bei der der Drain-Strom proportional zu der an das Transistor-Gate angelegten Spannung ist, wenn die Werte von Schwellenspannung (Vt), Source-zu-Drain-Spannung, Kanalbreite und Kanallänge unverändert sind. Weiterhin ist die Leitfähigkeit eines MOS-Transistors proportional zur Kanalbreite und -länge der Vorrichtung, wenn die der Vorrichtung eigenen Parameter unverändert sind, die vom Materialinhalt und vom Fertigungsverfahren abhängen. Die Leitfä higkeit eines MOS-Transistors oder, umgekehrt, sein spezifischer Widerstand, ist für irgendwelche gegebenen Abmessungen des Leitungskanals auch durch seine Schwellenspannung und die an sein Gate angelegte Spannung bestimmt. Diese Konzepte werden in der nachfolgenden Erörterung verwendet, mit der die Prinzipien des Betriebs der Erfindung veranschaulicht werden.
4 ist ein Prinzipschaltbild eines Abschnitts 24 eines Spannungskomparators gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung. 4 zeigt eine Invertiererschaltung, die Transistoren T1 und T2 sowie einen Transistor T3 in der Konfiguration eines Steuer-Gates enthält. 4 wird besprochen, um wesentliche Prinzipien des Betriebs der Schaltung zu veranschaulichen. Weiter unten wird gezeigt, dass der die Transistoren T2 und T3 enthaltende Schaltungszweig von 4 nur ein Zweig einer Kaskadenkonfiguration eines in 5 gezeigten ausgedehnteren Komparators 30 ist.
Die Durchschaltungszustände der Transistoren T1 und T2 werden durch die Eingangsspannung Vin auf der Signalleitung 26 und die entsprechenden Schwellenspannungen Vt für die Transistoren bestimmt; der Durchschaltungszustand des Transistors T3 wird durch seine Schwellenspannung Vt und die Eingangsspannung Vc bestimmt.
In 4 ist ersichtlich, dass sich die Transistoren T1 und T2 bei irgendeiner unveränderten Spannung Vc, die den Transistor T3 zum Durchschalten veranlasst, wie ein einfacher Invertierer verhalten. An sich bewirkt eine ansteigende Spannung für Vin, dass der Transistor T2 stärker und der Transistor T1 schwächer durchschaltet. Infolgedessen nähert sich die Ausgangsspannung V_OUT auf der Signalleitung 28 bei ansteigender Eingangsspannung V_IN dem Massepotential. Umgekehrt bewirkt eine abfallende Eingangsspannung V_IN, dass der Transistor T1 stärker und der Transistor T2 schwächer durchschaltet, sodass die Ausgangsspannung V_OUT sich V_DD nähert.
In 4 ist weiterhin ersichtlich, dass der Transistor T2 bei irgendeiner unveränderten Spannung Vc, die den Transistor T3 in einen nicht durchgeschalteten Zustand versetzt, wegen der Hintereinanderschaltung des Transistors T3 keinen Strom durchschalten kann. Die unveränderte Eingangsspannung Vc kann dadurch die Wirkung des Transistors T2 im Hinblick auf die Wirkung von Vin auf die Ausgangsspannung V_OUT aufheben.
5 zeigt das vollständige Prinzipschaltbild des Spannungskomparators gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung, wobei Vin auf der Signalleitung 26 das interessierende Signal als Eingang ist, V_OUT auf der Signalleitung 28 ein Ausganglogiksignal ist und die Signale Vc1 bis VcN extern angelegte unveränderte Steuerspannungen sind. Weiter unten wird ausführlich beschrieben, dass das Ausgangssignal V_OUT den Logikzustand immer dann ändert, wenn das Eingangssignal Vin sowohl in ansteigender als auch in abfallender Richtung irgendeinen vorgegebenen Schwellenpegel (Vth) erreicht, wie es bei einer typischen Differentialkomparatorschaltung der Fall ist.
Die Steuerspannungen Vc1 bis VcN werden, wie zuvor erwähnt, extern angelegt. Mögliche Quellen und Merkmale der Spannungen Vc1 bis VcN werden weiter unten ausführlicher besprochen. Weiterhin können die Mittel, durch die die Spannungen Vc1 bis VcN an die Schaltung des Komparators 30 angelegt werden, in Abhängigkeit von der spezifischen Anwendung variieren.
Wie oben erwähnt, ist die in 5 gezeigte Schaltung des Komparators 30 eine Erweiterung des in 4 gezeigten Schaltungsabschnitts 24. Es ist zu beachten, dass der die Transistoren T2 und T3 enthaltende Schaltungszweig von 4 in einer Kaskadenkonfiguration wiederholt wird, wie durch die Transistoren T4 bis T9 in 5 dargestellt. Die Transistoren T1 bis T3 in 5 sind denen in 4 ähnlich oder gleich.
Der Schaltungszweig N von 5 ist gezeigt, um anzudeuten, dass in der Kaskadenkonfiguration irgendeine Anzahl von Zweigen enthalten sein kann. Die Anzahl der verwendeten Schaltungszweige wird durch das Ausmaß an Genauigkeit beim Ausführen der Erfassungsfunktion des Schwellenwerts (Vth) und durch den für den Komparator geforderten Schwellenpegel (Vth) bestimmt, wie von den Anforderungen der spezifischen Anwendung vorgeschrieben. Die Mittel, durch die eine erhöhte Genauigkeit erreicht und der Schwellenpegel (Vth) eingerichtet wird, werden weiter unten vorgestellt.
6 ist ein Ausschnitt aus einer Ersatzschaltung des Komparators von 5 und besteht aus den effektiven spezifischen Widerständen der Transisto ren T1 bis T9, die entsprechend durch R1 bis R9 repräsentiert werden. Der spezifische Widerstand eines MOS-Transistors ist eine Funktion des Durchschaltungszustands des Transistors, der sich, gemäß der früher gegebenen empirischen Beschreibung, bei einer gegebenen Schwellenspannung (Vt) und bei gegebenen Leitungskanalabmessungen mit der Gate-Spannung ändert.
Anhand von 6 kann gezeigt werden, dass die Spannung V_OUT durch die Spannungsteilerbeziehung bestimmt wird, die in Gleichung (1) formuliert ist: VOUT = VDD·(RE)/(R1 + RE) Gl. (1).
Darin ist R1 der spezifische Widerstand des Transistors 1, und RE ist der parallele spezifische Widerstand der Transistoren T2 bis T9.
Der spezifische Widerstand RE ist durch die in Gleichung (2) formulierte Beziehung bestimmt:
Wie in 5 gezeigt ist, steigt der spezifische Widerstand des Transistors T1, eines PMOS-Transistors, bei einer Zunahme der an sein Gate angelegten Spannung. Außerdem sinken die spezifischen Widerstände der Transistoren T2 bis T9, die sämtlich NMOS-Transistoren sind, bei einem Anstieg der an ihre Gates angelegten Spannung. Umgekehrt sinkt der spezifische Widerstand des Transistors T1 und steigen die spezifischen Widerstände der Transistoren T2 bis T9 bei einer Abnahme der entsprechenden Gate-Spannung.
Der obigen Erörterung kann entnommen werden, dass die Spannung V_OUT durch die an die Transistoren T1 bis T9 angelegte Gate-Spannung und ihre jeweiligen spezifischen Widerstände bestimmt wird. An sich kann erreicht werden, dass sich die Spannung V_OUT bei irgendeinem Vin dem Massepotential annähert, indem der effektive spezifische Widerstand zwischen der Signalleitung 28 und der Masse verringert wird, was dadurch bewerkstelligt wird, dass die Transistoren T2 bis T9 in einen durchgeschalteten Zustand versetzt werden. Es kann erreicht werden, dass sich V_OUT der Spannung V_DD annähert, indem der effektive spezifische Widerstand zwischen der Signalleitung 28 und der Masse erhöht wird, was dadurch bewerkstelligt wird, dass die Transistoren T2 bis T9 in einen nicht durchgeschalteten Zustand versetzt werden. Daher kann erreicht werden, dass die Ausgangsspannung V_OUT auf Vin reagiert, indem veranlasst wird, dass die Transistoren T2 bis T9 in einer bestimmten logischen Reihenfolge in durchgeschaltete oder nicht durchgeschaltete Zustände versetzt werden, bis das gewünschte V_OUT erreicht ist.
Die Durchschaltungszustände der Transistoren T2 bis T9 werden, wie zuvor dargelegt wurde, auch durch die Steuerspannungen Vc1 bis Vc4 bestimmt. Es kann erreicht werden, dass sich die Schaltung von 5 wie ein Invertierer mit einer Schwellenspannung verhält, die durch geeignete Wahl dieser Steuerspannungen steuerbar ist.
Die Transistoren T2, T4, T6 und T8 in 5 sind als Gruppe so ausgebaut, dass sie sukzessiv höhere Werte der Leitfähigkeit aufweisen, indem die Abmessungen ihrer jeweiligen Leitungskanäle variieren. Ebenso sind die Transistoren T3, T5, T7 und T9 als Gruppe mit den gleichen Eigenschaften aufgebaut. Jedoch sind die Werte der spezifischen Leitfähigkeit der beiden Gruppen nicht unbedingt die gleichen.
Die Transistoren T2, T4, T6 und T8 sind diejenigen in den Zweigschaltungen von 5, an deren Gates das interessierende Signal Vin anliegt. Die Verwendung von Transistoren mit sukzessiv höheren Werten der Leitfähigkeit schafft eine inkrementale Steuerung des effektiven spezifischen Widerstands zwischen der Signalleitung 28 und der Masse in 5. Daher wird die Reaktion der Ausgangsspannung V_OUT auf die Eingangsspannung Vin inkrementell durch den Durchschaltungszustand des Transistors T1, wie er durch Vin bestimmt wird, und die Durchschaltungszustände der Zweigschaltungstransistoren bestimmt, die ebenfalls durch Vin und die Steuerspannungen Vc1 bis Vc4 bestimmt werden.
Daher kann der Komparator 30 bei der geeigneten Auswahl der einzelnen Transistorleitungskanal-Abmessungen und der Anzahl der verwendeten Zweigschaltungen irgendeinen Schwellenpegel (Vth), der für ein interessierendes Signal erforderlich sein kann, aufnehmen.
Es wurde oben dargelegt, dass eine Erhöhung der Genauigkeit erzielt werden kann, indem die Anzahl der Zweigschaltungen erhöht wird, wie es durch den Zweig N in 5 angedeutet ist. Die Verwendung von vier Zweigschaltungen ermöglicht die Auswahl von bis zu sechzehn möglichen Kombinationen von Durchschaltungszuständen der Zweigschaltungen, wobei angenommen wird, dass jede Zweigschaltung in entweder einen durchgeschalteten oder einen nicht durchgeschalteten Zustand versetzt werden kann. Das Hinzufügen einer fünften Zweigschaltung ermöglicht bis zu zweiunddreißig mögliche Kombinationen. Durch Erhöhen der Anzahl möglicher Durchschaltungszustände wird die inkrementelle Reaktion von V_OUT auf Vin in 5 abgeschwächt, was eine genauere Einrichtung des Schwellenpegels (Vth) der Komparatorschaltung zulässt.
Weiter unten wird gezeigt, dass die Komparatorschaltung der bevorzugten Ausführungsform der vorliegenden Erfindung fünf Zweigschaltungen enthält, von denen eine zu jeder Zeit in einem durchgeschalteten Zustand gehalten wird. Dies ermöglicht die Auswahl von bis zu sechzehn Kombinationen von Durchschaltungszuständen der Zweigschaltungen und setzt einen maximalen Wert für den Schwellenwert (Vth) des Komparators fest. Die restlichen vier Zweige können in einen entweder durchgeschalteten oder nicht durchgeschalteten Zustand versetzt werden, wodurch zwischen dem minimalen und dem maximalen Wert des interessierenden Signals bis zu sechzehn Inkremente der Auswahl für den Schwellenpegel (Vth) erzeugt werden.
Zusätzlich zu der in 5 gezeigten Ausführungsform können zahlreiche Ausführungsformen der vorliegenden Erfindung konstruiert werden. Beispielsweise zeigt 7 einen Komparator 30', der dem Komparator 30 von 5 ähnelt. Doch während in 5 ein einziger PMOS-Transistor T1 zwischen V_DD und V_OUT geschaltet ist, ist in 6 ein einziger NMOS-Transistor T1' zwischen Masse und V_OUT geschaltet. Wie das Gate von T1 ist das Gate des Transistors T1' mit V_IN verbunden. Ähnlich sind die NMOS-Transistoren T2–T9 von 5, die zwischen V_OUT und Masse geschaltet sind, in 6 durch PMOS-Transistoren T2'–T9' ersetzt, die zwischen V_OUT und V_DD geschaltet sind. Die Steuerspannungen Vc1 bis Vc4 sind mit den Gates der Transistoren T3', T5', T7' und T9' verbunden, und V_IN ist mit den Gates von T2', T4', T6' und T8' verbunden. Der Zweig N' ist gezeigt, um zu veranschaulichen, dass eine Erhöhung der Genauigkeit erzielt werden kann, indem die Anzahl der Zweigschaltungen wie gewünscht erhöht wird.
Der Betrieb des Komparators 30' von 6 ähnelt auch dem des Komparators 30 von 5, wobei der Unterschied zwischen den beiden Schaltungen im Wesentlichen darin liegt, dass Vorrichtungen mit entgegengesetzten Leitfähigkeiten verwendet werden und die Polaritäten der erforderlichen Leistungsversorgungsverbindungen folglich umgekehrt sind. Die Überlegungen zur Variation der Schwellenspannungen der Zweigtransistoren T2'–T8' und zu Verfahren zur Einstellung der Schwellenspannung des Komparators 30' sind im Wesentlichen die gleichen wie die für den Komparator 30 von 5.
Ein weiterer beispielhafter Komparator 30'' ist in 8 gezeigt. In dieser Ausführungsform der vorliegenden Erfindung sind vier PMOS-Transistoren F1–F8 enthaltende Zweigschaltungen gezeigt, die den vier Zweigschaltungen von 7, die PMOS-Transistoren T2'–T8' enthalten, ähneln und durch jeweilige Steuerspannungen V_CP1–V_CP4 gesteuert werden. Außerdem sind vier NMOS-Transistoren F9–F16 enthaltende Zweigschaltungen gezeigt, die den vier Zweigschaltungen, die PMOS-Transistoren T2–T8 von 5 enthalten, ähneln und durch jeweilige Steuerspannungen V_CN1–V_CN4 gesteuert werden. Der Zweig S ist gezeigt, um zu veranschaulichen, dass eine Erhöhung der Genauigkeit erzielt werden kann, indem die Anzahl an PMOS-Zweigschaltungen wie gewünscht erhöht wird, während der Zweig R gezeigt ist, um zu veranschaulichen, dass eine Erhöhung der Genauigkeit auch erzielt werden kann, indem die Anzahl an NMOS-Zweigschaltungen wie gewünscht erhöht wird.
Mit den Gates der Transistoren F1, F3, F5 und F7 sind Steuerspannungen V_CP1 bis V_CP4 verbunden, während mit den Gates der Transistoren F10, F12, F14 und F16 Steuerspannungen V_CN1 bis V_CN4 verbunden sind.
Der Betrieb des Komparators 30'' kombiniert im Wesentlichen die Prinzipien des Betriebs des Komparators 30 (5) und des Komparators 30' (7). Die Überlegungen zur Variation der Schwellenspannungen der Zweigtransistoren F1–F16 und zu Verfahren zur Einstellung der Schwellenspannung des Komparators 30'' sind im Wesentlichen die gleichen wie die für die Komparatoren 30 und 30' von 5 bzw. 7. wobei weder bei Überlegungen zum Einrichten der Schwellenspannung für einen bestimmten Transistor noch bei der Auswahl des Transistors für eine aktuelle Einstellung der Komparatorschwellenspannung eine Bevorzugung von NMOS-Transistoren gegenüber PMOS-Transistoren oder umgekehrt erfolgt. Die Schwellenspannungen für alle Transistoren sind einfach sämtlich für das Einrichten und für die Auswahl verfügbar, um, wie gewünscht, eine Einstellbarkeit des Komparatorschwellenwerts zu schaffen.
Um wieder auf eine Beschreibung der bevorzugten Ausführungsform zurückzukommen: Oben wurde festgestellt, dass die Mittel, durch die dem Komparator in 5 die Steuerspannungen Vc1 bis VcN zugeführt werden, je nach der spezifischen Anwendung variieren können. Die einzigen diesen Steuerspannungen auferlegten Beschränkungen sind die, dass sie für den Schwellenpegel (Vt) für die Transistoren geeignet sind, an die sie angelegt werden, und dass sie unverändert bleiben. Weiterhin sind die Steuerspannungen so auszuwählen, dass sie die jeweiligen Zweigtransistoren in entweder einen durchgeschalteten oder einen nicht durchgeschalteten Zustand versetzen, abhängig vom Schwellenwert (Vth) des interessierenden Signals und vom geforderten Ausmaß der Genauigkeit, wie es von den Anforderungen der spezifischen Anwendung vorgeschrieben wird. Weiterhin können die Steuerspannungen durch irgendwelche digitalen Mittel oder andere Schaltungsanordnungsmittel ausgewählt werden, wie es für die spezifische Anwendung als geeignet erachtet wird.
9 ist ein Ausschnitt aus einem funktionellen Blockschaltplan einer Anwendung der bevorzugten Ausführungsform. Der mit CNA beschriftete Block 32 enthält eine Steuerschaltung mit niedrigem Leistungspegel und einstellbarem Eingangsschwellenwert (Vth), und der mit CNA-Logik beschriftete Block 34 enthält die Schaltungsanordnung zum Ausführen einer periodischen Kalibrierung/Einstellung des Schwellenpegels (Vth) für den in 5 gezeigten Komparator 30. 9 zeigt auch das Signal V_SI auf der Signalleitung 36, das bei der bevorzugten Ausführungsform das interessierende Signal ist, und das Signal VL auf der Signalleitung 38, das das Logiksignal ist, das seinen Zustand immer dann ändert, wenn das Signal V_SI einen vorgegebenen Schwellenwert (Vth) erreicht hat. Außerdem sind die extern angelegten Signale V_REF auf der Signalleitung 40, V_CLK auf der Signalleitung 42 und V_CLR auf der Signalleitung 44 gezeigt. Das Signal V_REF ist eine unveränderte Referenzspannung; die Signale V_CLK und V_CLR sind ein Takt- bzw. ein Freigabesignal und werden von (weiter unten be schriebenen) Flipflop-Vorrichtungen innerhalb der CNA-Logik 34 genutzt, um den periodischen Kalibrierungs-/Einstellungszyklus auszuführen.
9 zeigt auf den entsprechenden Signalleitungen 50 bis 53 auch die Signale Vc1 bis Vc4, die die unveränderten Steuerspannungen für die Komparatorschaltung von 5 sind. Außerdem ist das Signal V_CAL auf der Signalleitung 46 gezeigt, das von der CNA-Logik 34 dem CNA 32 zur Verwendung beim Ausführen eines periodischen Kalibrierungs-/Einstellungszyklus zugeführt wird.
Die CNA-Logik 34 enthält die Mittel, um eine periodische Kalibrierung/Einstellung der im CNA 32 enthaltenen Komparatorschaltung von 5 immer dann durchzuführen, wenn die Signale V_CLK und V_CLR aktiv sind. Dies wird weiter unten ausführlicher besprochen. Die CNA-Logik 34 enthält auch die Mittel, um zu veranlassen, dass innerhalb des CNA 32 das Signal V_SI durch das Signal V_REF ersetzt wird, und auch die Mittel, um den Logikpegel des Ausgangssignals V_L zu erfassen. Die CNA-Logik 34 enthält auch die Mittel, um den Wert der Steuerspannungen Vc1 bis Vc4 in Reaktion auf das Signal V_L zu ändern.
Der CNA 32 enthält auch die Mittel, um das Signal V_REF immer dann anstelle des Signals V_SI einzusetzen, wenn das Signal V_CAL aktiv ist. Auch dies wird weiter unten ausführlicher besprochen.
Der periodische Kalibrierungs-/Einstellungszyklus kann wie folgt zusammengefasst werden: Immer dann, wenn die Signale V_CLK und V_CLR aktiv sind, veranlasst V_CAL aus der CNA-Logik 34, dass der CNA 32 V_SI durch V_REF als das interessierende Signal für die Komparatorschaltung ersetzt. Das Ausgangssignal V_L wird durch die CNA-Logik 34 überwacht, die die Werte der Steuerspannungen Vc1 bis Vc4 nacheinander ändert, bis im Logikpegel des Signals V_L eine entsprechende Änderung eintritt. Die CNA-Logik 34 veranlasst dann, wiederum über das Signal V_CAL, dass V_SI wieder als das interessierende Signal für die Komparatorschaltung in CNA 32 eingesetzt wird; die Steuerspannungen Vc1 bis Vc4 werden bei den Werten gehalten, die sich ergaben, als V_L den Logikzustand änderte.
Die Ausführung des oben erwähnten Kalibrierungs-/Einstellungszyklus wird in der bevorzugten Ausführungsform von einer anderen Stelle über die Signale V_CLK und V_CLR gesteuert, wie in einer späteren Erörterung gezeigt wird.
10 ist ein Prinzipschaltbild der Schaltungsanordnung des CNA 32 in 9, der eine Steuerschaltung mit einstellbarem Eingangsschwellenwert (Vth) enthält. Wie ersichtlich ist, umfasst 10 die zuvor beschriebene Komparatorschaltung von 5, die die Transistoren T1 bis T9 enthält, und das Signal V_OUT als Eingang am Invertierer 60, dessen Ausgang das Logiksignal V_L auf der Signalleitung 38 ist. Außerdem sind die Eingangssignale V_SI, V_REF und V_CAL auf den Signalleitungen 36, 40 bzw. 46 gezeigt, die denen von 9 entsprechen. Außerdem ist in der Komparatorschaltung der Transistor T10 enthalten, der dazu dient, die Genauigkeit des elektronischen Vergleichs zu erhöhen, indem er einen maximalen Wert für den Schwellenpegel (Vth) des Komparators festsetzt; im Übrigen arbeitet die Komparatorschaltung wie zuvor beschrieben.
In der nachfolgenden Erörterung werden nur diejenigen Teile von 10 angesprochen, die nicht zuvor beschrieben wurden.
Das Eingangssignal V_CAL liegt normalerweise auf logischem Hochpegel, was bewirkt, dass der Transistor T15 ausgeschaltet und der Transistor T16 eingeschaltet ist, und ferner bewirkt, dass sich die Signalleitung 62 dem Massepotential nähert. Dies wiederum bewirkt, dass sich die Transistoren T22 und T23 in durchgeschalteten Zuständen sowie die Transistoren T20 und T21 in nicht durchgeschalteten Zuständen befinden, wodurch das Signal V_SI zur Signalleitung 26 als Signal Vin zum Komparator durchgelassen wird.
Hier ist anzumerken, dass beide Transistorpaare T20/T21 und T22/T23 Transfergatter sind.
Wenn der oben beschriebene Kalibrierungs-/Einstellungszyklus ausgeführt wird, geht das Eingangssignal V_CAL aus der CNA-Logik 34 auf Tiefpegel, was bewirkt, dass der Transistor T15 eingeschaltet und der Transistor T16 ausgeschaltet ist. Dies wiederum bewirkt, dass die Signalleitung 62 sich dem V_DD-Potential nähert, sodass sich die Transistoren T22 und T23 in nicht durchgeschalteten Zuständen sowie die Transistoren T20 und T21 in durchgeschalteten Zu ständen befinden. Dies bewirkt, dass das Signal V_SI als Vin entfernt und das Signal V_REF an seiner Stelle als Eingang der Komparatorschaltung eingesetzt wird. Beim Abschluss des Kalibrierungs-/Einstellungszyklus geht das Signal V_CAL auf Hochpegel, und das Signal V_SI wird wieder als der Komparatorschaltungseingang eingesetzt.
Wie oben angegeben, werden die Steuerspannungen Vc1 bis Vc4 in 10 auf den entsprechenden Signalleitungen 50 bis 53 während des Kalibrierungs-/Einstellungszyklus durch die CNA-Logik 34 von 9 so ausgewählt, dass sie, gemäß dem ersetzten interessierenden Signal V_REF das beim erforderlichen Schwellenpegel (Vth) liegt, eine entsprechende Änderung im Ausgangssignal V_L bewirken.
11 ist ein Logikdiagramm 34 für die in 9 gezeigte CNA-Logik. Es führt den oben erwähnten Kalibrierungs-/Einstellungszyklus aus, um die geeigneten Steuerspannungen auszuwählen, die den Schwellenpegel (Vth) für die Komparatorschaltung von 10 einrichten. Es ist anzumerken, dass andere Ausführungsformen als die in 11 gezeigte konstruiert werden können, um den Kalibrierungs-/Einstellungszyklus auszuführen, oder dass die Steuerspannungen anderweitig ausgewählt werden können, die den Schwellenpegel (Vth) einrichten, wobei die hierin offenbarten Prinzipien der vorliegenden Erfindung verwendet werden. Weiter unten zeigt 12 beispielsweise eine alternative Ausführungsform der CNA-Logik 34.
Die CNA-Logik 34 von 11 enthält Flipflops 70 bis 78, die aktivierte, mit positiver Flanke an D getriggerte Flipflops mit einem Freigabeeingang sind. Es ist zu beachten, dass die Freigabeeingangslogik negativ ist, wie durch den Strich über der Bezeichnung für den Freigabeeingang, d. h. CLR, angezeigt ist. Weiterhin ist zu beachten, dass der Ausgang in positiver Logik, d. h. als Q, und in negativer Logik, d. h. als Q, bereitgestellt wird. Beim Einleiten des Kalibrierungs-/Einstellungszyklus ist das Eingangssignal V_CLR auf der Signalleitung 44 lange genug auf Hochpegel aktiv, um den Q-Ausgang jedes Flipflops über die Signalleitung 80 auf logischen Tiefpegel zu versetzen. Dies umfasst auf den Signalleitungen 46 und 50 bis 53 das Ausgangssignal V_CAL bzw. die Steuerspannungen Vc1 bis Vc4, die Eingänge des CNA 32 in 9 sind. Gleichzeitig wird das Eingangstaktsignal V_CLK als Eingang dem NOR-Gatter 82 zugeführt. Außerdem werden dem NOR-Gatter 82 das auf Tiefpegel liegende Signal V_CAL sowie über die Signalleitung 86 das Ausgangssignal aus dem UND-Gatter 84 zugeführt, das ebenfalls auf Tiefpegel liegt, da die Signale Vc1 bis Vc4 auf Tiefpegel liegen. Dadurch kann das NOR-Gatter 82 über die Signalleitung 88 jedem Flipflop das Taktsignal V_CLK zuführen. Zu dieser Zeit liegt auch das Eingangssignal V_L aus dem CNA von 10 auf Tiefpegel.
Beim Empfang des Taktsignals V_CLK geht der Q-Ausgang des Flipflops 72 auf Grund des Hochpegels seines Q-Ausgangs auf Hochpegel, da dieser Q-Ausgang auf der Signalleitung 90 als der D-Eingang zugeführt wird. Die Q-Ausgänge der Flipflops 74, 76 und 78 gehen nacheinander ebenfalls auf Hochpegel, wie es durch die Takttriggerung eines jeden Flipflops und den Ausgangszustand der Exklusiv-ODER-Gatter 92, 94 und 96 bestimmt wird, die die entsprechenden D-Eingänge bereitstellen. Die Schaltung von 11 arbeitet insofern als Binärzähler, der auf das Signal V_CLK reagiert, als die Steuerspannungen Vc1 bis Vc4 in einer hochzählenden Folge ausgewählt werden, bis der Kalibrierungs-/Einstellungszyklus beendet ist. Daher kann die Schaltung bis zu sechzehn mögliche Kombinationen der Steuerspannungen auswählen.
Der oben beschriebene sequentielle Vorgang setzt sich fort, bis sämtliche Q-Ausgänge auf Hochpegel liegen, wobei gleichzeitig der Ausgang des UND-Gatters 84 auf Hochpegel geht, was bewirkt, dass der Ausgang des NOR-Gatters 82 auf Tiefpegel geht und dort bleibt, sodass das Eingangstaktsignal von den Flipflops 72, 74, 76 und 78 effektiv entfernt wird. Der sequentielle Vorgang wird jedoch abgebrochen, wenn das Eingangssignal V_L aus dem CNA 32 auf Hochpegel geht, sodass der Q-Ausgang des Flipflops 70 auf Hochpegel geht, was dazu führt, dass auch der Ausgang des NOR-Gatters 82 auf Tiefpegel geht und dort bleibt. Das Eingangssignal V_L aus dem CNA 32 liegt auf Hochpegel, wenn der Schwellenpegel (Vth) der Komparatorschaltung von der Referenzspannung V_REF übertroffen wird.
Es ist anzumerken, dass die Spannungspegel der Signale Vc1 bis Vc4 wie ausgewählt bleiben, wenn der Kalibrierungs-/Einstellungszyklus endet.
12 ist ein Logikdiagramm einer alternativen Ausführungsform des Logikblocks 98 für die in 9 gezeigte CNA-Logik 34. Der Logikblock 98 verwendet aktivierte, mit positiver Flanke an D getriggerte Flipflops sowie andere herkömmliche Logikvorrichtungen, die miteinander verbunden sind, wie in 12 gezeigt ist. Die drei Flipflops oben in der Figur haben einen voreingestellten Eingang, während die zwei Flipflops unten in der Figur einen Freigabeeingang haben. Der Logikblock 98 erzeugt eine Folge von Mustern zur Aktivierung der Steuersignale Vc1–Vc4, wobei die Steuersignale einer binären 4-Bit-Zählung entsprechen. Der Logikblock 98 ist mit dem CNA-Block 32 so verdrahtet, dass eine inkrementelle Zunahme bei dieser binären Zählung eine inkrementelle Abnahme im Schwellenpegel des Komparators 30 im CNA-Block 32 bewirkt. Das vom Logikblock 98 tatsächlich erzeugte Muster ist so beschaffen, dass der CNA-Block 32 anfangs bei einer dazwischen liegenden binären Zählung geprüft wird. Je nach dem Zustand von V_L führt der nächste binäre Sprung entweder aufwärts oder abwärts. Wenn V_L auf Tiefpegel liegt, führt der Zählsprung zu einem höheren Wert. Liegt V_L dagegen auf Hochpegel, führt der Zählsprung zu einem niedrigeren Wert. Indem dafür gesorgt wird, dass jeder derartige Sprung etwa die Hälfte des restlichen Bereichs ausmacht, wird der letzte Wert mit der minimalen Anzahl von Sprüngen erreicht. Wenn sich V_L schließlich in Reaktion auf ein einzelnes binäres Inkrement ändert, dann stoppt die Logik im Block 98 bei einem einzelnen positiven binären Inkrement einfach und hält das dann aktuelle Muster der Steuersignale, oder der Logikblock 98 ändert bei einem einzelnen negativen binären Inkrement das binäre Muster der Steuersignale, sodass die binäre Zählung um ein Inkrement nach oben fortschreitet, und hält dann dieses Muster. Dadurch kann die Logik im Block 98 bewirken, dass eine geringere Anzahl von Mustern geprüft wird, bevor der gewünschte Schwellenwert erreicht ist.
13 ist ein Ausschnitt aus einem funktionellen Blockschaltplan der herstellerspezifischen, mit IEEE 1394 konformen Halbleitervorrichtung 100 des Kabel-Sender-Empfängers/Entscheiders des Anmelders. Diese Figur zeigt eine Ausführungsform der Erfindung in einer beispielhaften Anwendung zum Erfassen des Vorhandenseins oder des Fehlens eines Datenübertragungskabels, das mit einem Kabelport verbunden ist, und zum Anzeigen des Status der Verbindung mit der Steuerlogik für die Vorrichtung.
Es ist anzumerken, dass die Signalleitungen 102 und 104 in 13 mehrfache Signale wie folgt übermitteln: Die Signalleitung 104 besteht aus den in 11 gezeigten Signalleitungen 42 und 44 für die Signale V_CLK bzw. V_CLR; die Signalleitung 102 besteht aus den in 11 gezeigten Signalleitungen 46 sowie 50 bis 53 für die Signale V_CAL bzw. Vc1 bis Vc4.
13 zeigt den CNA 32 mit den Signalen Vc1 bis Vc4 sowie V_CAL auf der Signalleitung 102 von der CNA-Logik 34, dem Signal V_REF auf der Signalleitung 40 von der Referenzspannungsversorgung 106 und dem interessierenden Signal V_SI auf der Signalleitung 36 vom Kabelport 108. Außerdem sind gezeigt: das Logiksignal V_L auf der Signalleitung 38 vom CNA 32 als ein Eingang zur Entscheidungs- und Steuerungs-Zustandsmaschinenlogik ("Steuerlogik") 110 und zur CNA-Logik 34 sowie die Signale V_CLK und V_CLK auf der Signalleitung 104 von der Steuerlogik 110 als Eingänge zur CNA-Logik 34.
Das interessierende Signal V_SI ist eine Gleichtaktspannung, die aus der Vorspannung VTP abgeleitet wird, die von der Kabel-Sender-Empfänger-/Entscheider-Vorrichtung über den Kabelport 108 dem Datenübertragungskabel an den Anschlüssen TPB1+ und TPB1– zugeführt wird. Wenn ein derartiges Kabel angeschlossen ist, wird diese Gleichtaktspannung über die Signalleitung 36 dem CNA 32 zugeführt, der bewirkt, dass das Logiksignal V_L auf Hochpegel geht und damit der Steuerlogik 110 angibt, dass das Kabel angeschlossen und dadurch eine Datenübertragung möglich ist. Wenn ein derartiges Kabel abgetrennt ist, liegt die Gleichtaktspannung nicht vor, sodass das Logiksignal V_L auf Tiefpegel geht und dadurch die Datenübertragung verhindert.
Der oben erwähnte Kalibrierungs-/Einstellungszyklus wird von der Steuerlogik 110 eingeleitet, indem die Signale V_CLK und V_CLR der CNA-Logik 34 zugeführt werden, wie zuvor beschrieben wurde. Eine typische Ausführung des Kalibrierungs-/Einstellungszyklus erfolgt beim Einschalten des Systems und während Leerlaufzeiten des Systems.
Die Steuerung der Referenzspannungsversorgung 106 wird von der Steuerlogik 110 der Vorrichtung ausgeführt und muss lediglich während des Kalibrierungs-/Einstellungszyklus eingeschaltet sein.
Die Ausführung der Prinzipien der vorliegenden Erfindung im CNA 32 und in der damit verbundenen CNA-Logik 34 erzielt eine wesentliche Verringerung der Leistungsaufnahme, indem die Referenzspannungsversorgung lediglich während des Kalibrierungs-/Einstellungszyklus eingeschaltet sein muss und indem eine Schaltungsanordnung verwendet wird, die sich wie ein Invertierer anstatt wie ein Differentialkomparator verhält.
Nach dem Stand der Technik sind bei irgendeiner V_DD für den Komparator 150–250 Mikroampere und für die Referenzspannungsversorgung 200–300 Mikroampere erforderlich, wobei beide ununterbrochen eingeschaltet sind.
Im Gegensatz dazu erfordert die kombinierte Schaltungsanordnung von CNA 32 und CNA-Logik 34 bei irgendeiner V_DD ununterbrochen 10–15 Mikroampere sowie, nur im eingeschalteten Zustand, für die Referenzspannungsversorgung 200–300 Mikroampere.
Der CNA 32 bietet außerdem mit 8–15 Nanosekunden, gegenüber 15–20 Nanosekunden nach dem Stand der Technik, eine Verbesserung bei der Ausbreitungsverzögerung der Logikzustandsänderung.
Obwohl die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben wurden, ist es selbstverständlich, dass hieran verschiedene Änderungen, Ersetzungen und Modifikationen vorgenommen werden können, ohne dass vom Geist und vom Umfang der Erfindung abgewichen wird, wie sie in den beigefügten Ansprüchen definiert ist. Beispielsweise nutzt eine bevorzugte Ausführungsform des in 5 gezeigten Komparators nur eine Konfiguration von NMOS- und PMOS-Transistortypen mit unterschiedlichen Schwellenspannungen, um in der gesamten Beschreibung die Erläuterung zu erleichtern. Der Umfang der Erfindung ist nicht auf diese einzelne Konfiguration beschränkt, sondern umfasst vielmehr irgendeine Anzahl von Konfigurationen oder eine Mischung von Transistortypen, wie sie durch detaillierte Anforderungen an die Leistungsfähigkeit der Anwendung bestimmt sein kann. Die Anzahl der Transistortypen kann auch höher oder geringer sein als die in dieser Beschreibung vorgestellte, wie es ebenfalls durch detaillierte Anforderungen der Anwendung bestimmt sein kann. Zwei zusätzliche Konfigurationen wurden oben in 7 und 8 beispielhaft gezeigt. Andere sind für den Durchschnittsfachmann auf dem Gebiet leicht ersichtlich, sobald die hierin dargelegten Prinzipien verstanden sind.
Gleichermaßen wurde oben in 11 eine bevorzugte Ausführungsform einer Steuerlogik-Schaltungsanordnung gezeigt. Andere Konfigurationen, die beispielsweise für die Abfolge von Steuerspannungsmustern unterschiedliche Folgen bereitstellen, sind für den Durchschnittsfachmann auf dem Gebiet leicht ersichtlich. Eine zusätzliche Konfiguration wurde oben in 12 beispielhaft gezeigt. Andere sind für den Durchschnittsfachmann auf dem Gebiet leicht ersichtlich, sobald die hierin dargelegten Prinzipien verstanden sind.
Sämtliche derartigen Konfigurationen sind als innerhalb des Umfangs der Erfindung anzusehen, der ausschließlich durch Bezug auf die beigefügten Ansprüche definiert ist.

Claims

Variabler Schwellenwertkomparator (30), der an einem Eingangsknoten (26) ein Eingangssignal empfängt, das eine Spannung besitzt, und an einem Ausgangknoten (28) ein Ausgangssignal bereitstellt, wenn die Spannung des Eingangssignals eine wählbare Schwellenspannung des Komparators übersteigt, mit: einem Transistor, der mit seiner Source und seinem Drain zwischen einen Leistungsversorgungsknoten mit einer ersten Polarität und einen Ausgangsknoten geschaltet ist und dessen Gate mit dem Eingangsknoten (26) gekoppelt ist; und mehreren Transistorpaaren, wobei jedes Paar der mehreren Transistorpaare durch eine Source eines ersten Transistors jedes Transistorpaars und einen Drain eines zweiten Transistors jedes Transistorpaars zusammengeschaltet ist und zwischen den Ausgangsknoten (28) und einen Leistungsversorgungsknoten mit einer zweiten Polarität in Reihe geschaltet ist, wobei ein Gate des ersten Transistors jedes Transistorpaars mit dem Eingangsknoten (26) gekoppelt ist und ein Gate des zweiten Transistors jedes Transistorpaars mit einem Steuersignal, das für den zweiten Transistors jedes Transistorpaars spezifisch ist, gekoppelt ist; wobei die Schwellenspannung des Komparators (30) durch Anlegen eines oder mehrerer der Steuersignale entsprechend an einen oder mehrere der zweiten Transistoren jedes Transistorpaars wählbar ist.
Komparator (30) nach Anspruch 1, ferner mit einer Kalibrierungsablaufsteuerung (34), die umfasst: eine Referenzspannungsquelle (106), die als vorübergehender Ersatz des Eingangssignals verwendet wird; Mittel zum automatischen Steuern des Ablaufs verschiedener Auswahlvorgänge der Steuersignale, während das Ausgangssignal überwacht wird; Mittel zum Bestimmen und Halten einer optimalen Auswahl der Steuersignale; und Mittel zum Fortsetzen, um die optimale Auswahl der Steuersignale bereitzustellen, während die Referenzspannung (40) beseitigt wird, derart, dass das Eingangssignal an den Eingangsknoten (26) angelegt werden kann.
Variabler Schwellenwertkomparator (30), der an einem Eingangsknoten (26) ein Eingangssignal empfängt, das eine Spannung besitzt, und an einem Ausgangsknoten (28) ein Ausgangssignal bereitstellt, wenn die Spannung des Eingangssignals eine wählbare Schwellenspannung des Komparators (30) übersteigt, mit: einer ersten Mehrzahl von Transistorpaaren, wobei jedes Paar in der ersten Mehrzahl von Transistorpaaren, das als erstes Paar bezeichnet wird, durch eine Source eines ersten Transistors des ersten Transistorpaars und einen Drain eines zweiten Transistors des ersten Transistorpaars zusammengeschaltet ist und zwischen den Ausgangsknoten (28) und einen Leistungsversorgungsknoten mit einer ersten Polarität in Reihe geschaltet ist, wobei ein Gate des ersten Transistors des ersten Transistorpaars mit dem Eingangsknoten (26) gekoppelt ist und ein Gate des zweiten Transistors des ersten Transistorpaars mit einem Steuersignal, das für den zweiten Transistor des ersten Transistorpaars spezifisch ist, gekoppelt ist; einer zweiten Mehrzahl von Transistorpaaren, wobei jedes Paar in der zweiten Mehrzahl von Transistorpaaren, das als zweites Paar bezeichnet wird, durch eine Source eines ersten Transistors des zweiten Transistorpaars und einen Drain eines zweiten Transistors des zweiten Transistorpaars zusammengeschaltet ist und zwischen den Ausgangsknoten (28) und einen Leistungsversorgungsknoten mit einer zweiten Polarität in Reihe geschaltet ist, wobei ein Gate des ersten Transistors des zweiten Transistorpaars mit dem Eingangsknoten (26) gekoppelt ist und ein Gate des zweiten Transistors des zweiten Transistorpaars mit einem Steuersignal, das für den zweiten Transistor des zweiten Transistorpaars spezifisch ist, gekoppelt ist; wobei die Schwellenspannung des Komparators (30) durch Anlegen eines oder mehrerer der Steuersignale entsprechend an einen oder mehrere der zweiten der Transistoren wählbar ist.
Verfahren zum Kalibrieren des Komparators (30) nach den Ansprüchen 1 oder 3, wobei der Komparator (30) mehrere Steuersignale für eine wählbare Einstellung der Schwellenspannung des Komparators (30) empfangen kann, wobei das Verfahren die folgenden Schritte umfasst: Bereitstellen einer Referenzspannung als einen vorübergehenden Ersatz eines Eingangssignals für den Komparator (30) und dann: automatisches Bereitstellen einer Folge unterschiedlicher Auswahlvorgänge der Steuersignale für den Komparator (30), während das Ausgangssignal überwacht wird; Bestimmen und Halten einer optimalen Auswahl der Steuersignale; und Fortsetzen, um die optimale Auswahl der Steuersignale bereitzustellen, während die Referenzspannung beseitigt wird, so dass das Eingangssignal an den Komparator (30) angelegt werden kann.