DE102012108127B4

DE102012108127B4 - Hochgeschwindigkeits-Pegelumsetzer zwischen niederseitiger Logik und hochseitiger Logik

Info

Publication number: DE102012108127B4
Application number: DE102012108127.1A
Authority: DE
Inventors: Georgi Panov
Original assignee: Intel Mobile Communications GmbH
Current assignee: Apple Inc
Priority date: 2011-08-31
Filing date: 2012-08-31
Publication date: 2014-05-22
Anticipated expiration: 2032-09-01
Also published as: US20130049808A1; CN102970024B; DE102012108127A1; CN102970024A; US8581627B2

Abstract

Pegelumsetzer (200), aufweisend: • eine Mehrzahl schaltbarer Stromspiegelschaltkreise (202, 204), die konfiguriert sind, um selektiv aktiviert zu werden, um empfangene Differenzeingangssignale (VL1_in1, VL1_in2) einer ersten Logikseite auf komplementäre Differenzausgangssignale (Vout1, Vout2) einer zweiten Logikseite zu übertragen; • einen Speicher (206), der konfiguriert ist, um die Differenzausgangssignale (Vout1, Vout2) zu speichern; und • ein oder mehr Schaltelemente (208), die konfiguriert sind, um die gespeicherten Differenzausgangssignale (Vout1, Vout2) aus dem Speicher (206) zu empfangen und um einen aktivierten Stromspiegelschaltkreis (202, 204) zu deaktivieren.

Description

Um einen Drain erweiterte MOSFET-(DEMOS)-Einrichtungen sind derart aufgebaut, dass sie relativ hohe Versorgungsspannungen aufnehmen können, die es ermöglichen, dass Schaltkreise in digitaler CMOS-Standardtechnologie gebaut werden, die direkt mit einer Batterie verbunden werden können. Solche Schaltkreise können einem Verbraucher mittels eines hochseitigen Schalters, der mit der Batterie verbunden ist, Strom bereitstellen. Der hochseitige Schalter wird durch hochseitige digitale Logik angetrieben, die ein hochseitig hohes Niveau (z. B. eine hochseitige Versorgungsspannung), das gleich der Batteriespannung ist, und ein hochseitig niedriges Niveau (z. B. eine hochseitige „Masse”spannung), das gleich der Batteriespannung minus der digitalen Kernnetzspannung ist, aufweist.
Um Signale zwischen einer niederseitigen digitalen Logik eines elektrischen Schaltkreises (z. B. der digitale Kern) mit einem ersten Spannungspotential und einer hochseitigen digitalen Logik eines elektrischen Schaltkreises mit einem zweiten Spannungspotential zu übertragen, das größer ist als das erste Spannungspotential (und umgekehrt), werden Pegelumsetzerschaltkreise verwendet. Beispielsweise werden Pegelumsetzerschaltkreise häufig bei hochseitigen Treiber-Schaltkreisen (high-side driver circuit, HSD) verwendet, um eine ausreichende Gate-Source-Spannung bereitzustellen, um einen hochseitigen Schalter anzutreiben.
1 veranschaulicht ein Blockdiagramm eines Hochspannungs-Gate-Treiber-Schaltkreises 100 mit einem Pegelumsetzerschaltkreis 102, der konfiguriert ist, um Differenzsignale von einer Niederseite (V_in1 und V_in2) auf eine Hochseite (V_out1, V_out2) zu übertragen. Der Hochspannungs-Gate-Treiber-Schaltkreis 100 weist einen hochseitigen Treiber 104 auf, der mit dem Gate eines hochseitigen Schalters 108 (z. B. ein Leistungsfeldeffekttransistor mit einer Source, die mit einer Batteriespannung verbunden ist, und ein Drain, der mit einem Knoten verbunden ist) und einem niederseitigen Treiber 106 verbunden ist, der mit dem Gate eines niederseitigen Schalters 110 verbunden ist (z. B. ein Leistungsfeldeffekttransistor, dessen Source mit dem Knoten und einem Masseanschluss verbunden ist).
Wenn der hochseitige Schalter 108 eine PDEMOS-Einrichtung ist, wird eine Spannung benötigt, die kleiner ist als das Potential an der Source minus der Schwellenspannung, um die Einrichtung einzuschalten (z. B. im Gegensatz zu dem niederseitigen Schalter 110, bei dem die Source mit Masse verbunden ist, so dass eine Spannung, die größer ist als die Schwellenspannung, die Einrichtung einschaltet). Daher ist der Pegelumsetzerschaltkreis 102 konfiguriert, um niederseitige Signale (V_in1, V_in2) auf hochseitige Signale (V_out1, V_out2) zu übertragen, die eine ausreichend Gate-Source-Spannung aufweisen, um einen hochseitigen Schalter 110 anzutreiben.
Aus der US 2007/0146 042 A1 ist ein Pegelumsetzer mit einer Mehrzahl von Stromspiegelschaltkreisen bekannt. Die Stromspiegelschaltkreise sind konfiguriert, um empfangene Differenzeingangssignale einer ersten Logikseite auf komplementäre Differenzausgangssignale einer zweiten Logikseite zu übertragen.
In verschiedenen Ausführungsbeispielen wird ein Pegelumsetzer bereitgestellt, aufweisend: eine Mehrzahl schaltbarer Stromspiegelschaltkreise, die konfiguriert sind, um selektiv aktiviert zu werden, um empfangene Differenzeingangssignale einer ersten Logikseite auf komplementäre Differenzausgangssignale einer zweiten Logikseite zu übertragen; einen Speicher, der konfiguriert ist, um die Differenzausgangssignale zu speichern; und ein oder mehr Schaltelemente, die konfiguriert sind, um die gespeicherten Differenzausgangssignale aus dem Speicher zu empfangen und um einen aktivierten Stromspiegelschaltkreis zu deaktivieren.
In einer Ausgestaltung kann die schaltbaren Stromspiegel aufweisen: einen ersten schaltbaren Stromspiegelschaltkreis, der konfiguriert ist, um selektiv aktiviert zu werden, um ein erstes Differenzeingangssignal der ersten Logikseite auf ein erstes Differenzausgangssignal der zweiten Logikseite zu übertragen; und einen zweiten schaltbaren Stromspiegelschaltkreis, der konfiguriert ist, um selektiv aktiviert zu werden, um ein zweites Differenzaingangssignal der ersten Logikseite auf ein zweites Differenzausgangssignal der zweiten Logikseite zu übertragen, das komplementär zu dem ersten Differenzausgangssignal ist.
In noch einer Ausgestaltung können der erste und der zweite schaltbare Stromspiegelschaltkreis komplementär aktiviert und deaktiviert werden, so dass entweder der erste oder der zweite schaltbare Stromspiegel zu einem Zeitpunkt aktiviert ist, um eines der Differenzausgangssignale zu erzeugen; und der Speicher kann ferner konfiguriert sein, um das andere Differenzausgangssignal auf einen dem einen der Differenzausgangssignale komplementären Wert zu treiben.
In noch einer Ausgestaltung können der erste und der zweite schaltbare Stromspiegelschaltkreis aufweisen: einen ersten PMOS-Transistor mit einem Gate, das mit einem Gate eines ersten um einen Drain erweiterten PMOS-Transistor gekoppelt ist; wobei zumindest eines der ein oder mehr Schaltelemente mit dem Gate des ersten PMOS-Transistors verbunden ist.
In noch einer Ausgestaltung können das eine oder die mehreren Schaltelemente aufweisen: einen ersten um einen Drain erweiterten PMOS-Steuertransistor, aufweisend: ein mit dem ersten Differenzausgangssignal verbundenes Gate; einen mit einer Versorgungsspannung der zweiten Logikseite verbundenen Drain; und eine mit dem Gate des ersten PMOS-Transistors in dem ersten Stromspiegelschaltkreis verbundene Source; einen zweiten um einen Drain erweiterten PMOS-Steuertransistor, aufweisend: ein mit dem zweiten Differenzausgangssignal verbundenes Gate; einen mit der Versorgungsspannung der zweiten Logikseite verbundener Drain; und eine mit dem Gate des ersten PMOS-Transistors in dem zweiten Stromspiegelschaltkreis verbundene Source.
In noch einer Ausgestaltung kann der Pegelumsetzer ferner aufweisen: einen ersten Puffer, der zwischen dem ersten Differenzaungangssignal und dem Gate des ersten um einen Drain erweiterten PMOS-Steuertransistor angeordnet ist; und einen zweiten Puffer, der zwischen dem zweiten Differenzausgangssignal und dem Gate des zweiten um einen Drain erweiterten PMOS-Steuertransistor angeordnet ist.
In noch einer Ausgestaltung kann die erste Logikseite eine niederseitige Logik mit einem ersten Spannungspotentialbereich aufweisen, wobei die erste Logikseite eine hochseitige Logik mit einem zweiten Spannungspotentialbereich aufweisen kann, der größer ist als der erste Spannungspotentialbereich.
In noch einer Ausgestaltung kann der Speicher einen ersten und einen zweiten kreuzgekoppelten Wechselrichter aufweisen, die zwischen Differenzausgängen der zweiten Logikseite verbunden sind.
In verschiedenen Ausführungsbeispielen wird ein Pegelumsetzerschaltkreis bereitgestellt, aufweisend: einen ersten Transistor mit einem Kanal mit einer ersten Dotierungsart, der ein Gate, das mit einem ersten Differenzeingangssignal einer ersten Logikseite verbunden ist, eine Source, die mit einer ersten Logikseitenspannung gekoppelt ist und einen Drain, der mit einem ersten schaltbaren Stromspiegel gekoppelt ist, aufweist; einen zweiten Transistor mit einem Kanal mit der ersten Dotierungsart, der ein Gate, das mit einem zweiten Differenzeingangssignal der ersten Logikseite verbunden ist, eine Source, die mit der ersten Logikseitenspannung gekoppelt ist und einen Drain, der mit einem schaltbaren zweiten Stromspiegel gekoppelt ist, aufweist; wobei der erste schaltbare Stromspiegel einen dritten und einen vierten Transistor mit Kanälen mit einer zweiten Dotierungsart aufweist, wobei Gates des dritten und des vierten Transistors verbunden sind, wobei der Drain des dritten Transistors mit der Source des ersten Transistors gekoppelt ist, und wobei der Drain des vierten Transistors mit einem ersten Differenzausgangsanschluss einer zweiten Logikseite verbunden ist; wobei der zweite schaltbare Stromspiegel einen fünften und einen sechsten Transistor mit Kanälen mit der zweiten Dotierungsart umfasst, wobei Gates des fünften und des sechsten Transistors verbunden sind, wobei der Drain des fünften Transistors mit der Source des zweiten Transistors gekoppelt ist, und wobei der Drain des sechsten Transistors mit einem zweiten Differenzausgangsanschluss der zweiten Logikseite verbunden ist; einen Speicher, der zwischen den Differenzausgangsanschlüssen verbunden ist und konfiguriert ist, um ein erstes Differenzausgangssignal zu speichern, das von entweder dem ersten oder zweiten schaltbaren Stromspiegel erzeugt wird, und um daraus ein zweites Differenzausgangssignal zu erzeugen; und eine Mehrzahl an Steuertransistoren, die konfiguriert sind, um die ersten oder zweiten schaltbaren Stromspiegel zu aktivieren und zu deaktivieren.
In einer Ausgestaltung kann die Mehrzahl an Steuertransistoren konfiguriert sein, den ersten und den zweiten schaltbaren Stromspiegel komplementär zu aktivieren und zu deaktivieren, so dass entweder der erste oder der zweite schaltbare Stromspiegel zu einem Zeitpunkt aktiviert ist, um eines der Differenzausgangssignale zu erzeugen.
In noch einer Ausgestaltung kann die Mehrzahl von Steuertransistoren aufweisen: einen ersten Steuertransistor, der konfiguriert ist, um den ersten schaltbaren Stromspiegel basierend auf einem Wert der ersten oder zweiten Differenzausgänge zu aktivieren; und einen zweiten Steuertransistor, der konfiguriert ist, um den zweiten schaltbaren Stromspiegel basierend auf dem Wert der ersten oder zweiten Differenzausgänge zu aktivieren.
In noch einer Ausgestaltung kann der erste Steuertransistor einen um einen Drain erweiterten Transistor mit einer Source aufweisen, die mit dem Drain des ersten Transistors verbunden ist; und der zweite Steuertransistor kann einen um einen Drain erweiterten Transistor mit einer Source aufweisen, die mit dem Drain des zweiten Transistors verbunden ist.
In noch einer Ausgestaltung kann der Pegelumsetzerschaltkreis ferner aufweisen: einen ersten Puffer, der einen Eingang aufweist, der mit dem ersten Differenzausgang gekoppelt ist, und einen Ausgang aufweist, der mit einem Gate des ersten Steuertransistors gekoppelt ist; und einen zweiten Puffer, der einen Eingang aufweist, der mit dem zweiten Differenzausgang gekoppelt ist, und einen Ausgang aufweist, der mit einem Gate des zweiten Steuertransistors gekoppelt ist.
In noch einer Ausgestaltung kann der Pegelumsetzerschaltkreis ferner aufweisen: einen ersten Widerstand, der zwischen einer Spannung der zweiten Logikseite und den Gates der dritten und vierten Transistoren gekoppelt ist; und einen zweiten Widerstand, der zwischen der Spannung der zweiten Logikseite und den Gates des fünften und des sechsten Transistors gekoppelt ist.
In noch einer Ausgestaltung kann der Pegelumsetzerschaltkreis ferner aufweisen: einen dritten Steuertransistor, der konfiguriert ist, um den ersten schaltbaren Stromspiegel basierend auf dem Wert des ersten oder des zweiten Differenzausgangs zu deaktivieren; und einen vierten Steuertransistor, der konfiguriert ist, um den schaltbaren zweiten Stromspiegel basierend auf dem Wert des ersten oder des zweiten Differenzausgangs zu deaktivieren; wobei der dritte Steuertransistor einen PMOS-Transistor mit einer Source aufweist, die mit einer Versorgungsspannung der hochseitigen Logik verbunden ist, und einen Drain, der mit den Gates des dritten und des vierten Transistors verbunden ist; wobei der vierte Steuertransistor einen PMOS-Transistor mit einer Source aufweist, die mit der Versorgungsspannung der hochseitigen Logik verbunden ist, und einen Drain, der mit den Gates des fünften und des sechsten Transistors verbunden ist.
In noch einer Ausgestaltung kann der Pegelumsetzerschaltkreis ferner aufweisen: einen ersten Puffer mit einem Eingang, der mit dem ersten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit einem Gate des ersten Steuertransistors gekoppelt ist; einen zweiten Puffer mit einem Eingang, der mit dem zweiten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit dem Gate des zweiten Steuertransistors gekoppelt ist; einen dritten Puffer mit einem Eingang, der mit dem ersten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit dem Gate des dritten Steuertransistors gekoppelt ist; und einen vierten Puffer mit einem Eingang, der mit dem zweiten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit dem Gate des vierten Steuertransistors gekoppelt ist.
In verschiedenen Ausführungsbeispielen wird ein Verfahren zum Übertragen von Signalen von einer Logikseite auf eine andere bereitgestellt, das Verfahren aufweisend: ein erstes und ein zweites Differenzeingangssignal einer ersten Logikseite zu empfangen; einen ersten schaltbaren Stromspiegelschaltkreis zu aktivieren, um das erste Differenzeingangssignal auf ein erstes Differenzausgangssignal einer zweiten Logikseite zu übertragen; das erste Differenzausgangssignal der zweiten Logikseite in einer Speichereinheit zu speichern; ein zweites Differenzausgangssignal einer zweiten Logikseite auf einen Wert zu treiben, der komplementär zu dem ersten Differenzausgangssignal ist; und den ersten schaltbaren Stromspiegelschaltkreis basierend auf dem Wert des ersten und des zweiten Differenzausgangssignals zu deaktivieren.
In einer Ausgestaltung kann das Verfahren ferner aufweisen einen zweiten schaltbaren Stromspiegel zu deaktivieren, während der erste schaltbare Stromspiegel aktiviert ist.
In noch einer Ausgestaltung können das erste und das zweite Differenzausgangssignal komplementäre Werte aufweisen.
In noch einer Ausgestaltung kann die erste Logikseite eine niederseitige Logik mit einem ersten Spannungspotentialbereich aufweisen, und die erste Logikseite kann eine hochseitige Logik mit einem zweiten Spannungspotentialbereich aufweisen, der größer ist als der erste Spannungspotentialbereich.
Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
1 veranschaulicht ein Blockdiagramm eines Hochspannungs-Gate-Treiber-Schaltkreises mit einem Pegelumsetzerschaltkreis, der konfiguriert ist, um Differenzsignale von einer Niederseite auf eine Hochseite zu übertragen.
2 veranschaulicht ein Blockdiagramm einer ersten Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signale von einer Logikseite auf eine andere zu übertragen.
3 veranschaulicht ein Blockdiagramm einer ausführlicheren Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signale von einer Logikseite auf eine andere zu übertragen.
4a veranschaulicht eine schematische Darstellung einer Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signale von niederseitiger Logik auf hochseitige Logik zu übertragen.
4b veranschaulicht Signaldiagramme, die dem Pegelumsetzerschaltkreis von 4a entsprechen.
5 veranschaulicht eine schematische Darstellung einer alternativen Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signale von niederseitiger Logik auf hochseitige Logik zu übertragen.
6 veranschaulicht eine schematische Darstellung einer weiteren alternativen Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signale von niederseitiger Logik auf hochseitige Logik zu übertragen.
7 veranschaulicht eine schematische Darstellung einer Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signale von hochseitiger Logik auf niederseitige Logik zu übertragen.
8 veranschaulicht ein Ablaufdiagramm eines ausführlicheren beispielhaften Verfahrens zum Übertragen von Signalen von einer Logikseite auf eine andere.
Die vorliegende Erfindung wird nun unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, wobei gleiche Bezugsnummern verwendet werden, um durchgängig auf gleiche Elemente Bezug zu nehmen, und wobei die veranschaulichten Strukturen und Geräte nicht notwendigerweise maßstabsgetreu sind.
Einige Aspekte der vorliegenden Offenbarung sehen einen Pegelumsetzerschaltkreis mit schaltbaren Stromspiegeln vor, die selektiv komplementär aktiviert (d. h. eingeschaltet) und deaktiviert (d. h. ausgeschaltet) werden können, um Differenzeingangssignale einer ersten Logikseite auf komplementäre Differenzausgangssignale einer zweiten Logikseite zu übertragen (z. B. um ein an einer Hochseite oder einer Niederseite empfangenes Differenzeingangssignal auf eine Niederseite oder eine Hochseite zu übertragen). Ein Speicher ist zwischen den durch die schaltbaren Stromspiegel erzeugten Differenzausgangssignalen verbunden. Der Speicher ist konfiguriert, um ein übertragenes Differenzausgangssignal von einem aktivierten Stromspiegel zu empfangen und das andere Differenzausgangssignal auf einen komplementären Wert zu treiben. Der Speicher ist ebenfalls konfiguriert, um das übertragene Differenzausgangssignal einem oder mehr Schaltelementen bereitzustellen, die den aktivierten schaltbaren Stromspiegel deaktivieren (z. B. ausschalten). Der Speicher speichert die Ausgangssignale, so dass die Stromspiegel deaktiviert bleiben, bis ein neues Eingangssignal dem Pegelumsetzerschaltkreis bereitgestellt wird, wodurch eine Verringerung des statischen Energieverbrauchs des Pegelumsetzers ermöglicht wird.
2 veranschaulicht ein Blockdiagramm einer ersten Ausführungsform eines Pegelumsetzerschaltkreises 200, der konfiguriert ist, um Differenzeingangssignale, V_{L1_in1} und V_{L1_in2}, von einer Logikseite auf eine andere zu übertragen.
Wie in 2 veranschaulicht, weist der Pegelumsetzerschaltkreis 200 einen ersten schaltbaren Stromspiegelschaltkreis 202 auf, der konfiguriert ist, um ein erstes Eingangssignal V_{L1_in1} einer ersten Logikseite (z. B. einer Niederseite) zu empfangen, und einen zweiten schaltbaren Stromspiegelschaltkreis 204, der konfiguriert ist, um ein zweites Eingangssignal V_{L1_in2} der ersten Logikseite, die komplementär ist zu dem ersten Eingangssignal V_{L1_in1} (z. B. ist V_{L1_in1} hoch, wenn V_{L1_in2} niedrig ist, und umgekehrt), zu empfangen. Die schaltbaren Stromspiegelschaltkreise sind konfiguriert, um selektiv komplementär aktiviert (d. h. eingeschaltet) und deaktiviert (d. h. ausgeschaltet) zu werden, sodass entweder der erste oder zweite schaltbare Stromspiegel zu einer Zeit aktiviert ist (d. h. ein Stromspiegelschaltkreis ist aktiviert, wenn der andere deaktiviert ist), um die Differenzeingangssignale V_in1 und V_in2 auf komplementäre Differenzausgangssignale V_out1 und V_out2 einer zweiten Logikseite (z. B. einer Hochseite) zu übertragen.
Ein Speicher 206 ist zwischen den Differenzausgängen der Stromspiegel V_out1 und V_out2 verbunden. Der Speicher 206 ist konfiguriert, um die von den schaltbaren Stromspiegelschaltkreisen erzeugten Ausgangssignale zu empfangen und zu speichern. Der Speicher 206 ist ebenfalls konfiguriert, um ein oder mehr der übertragenen Ausgangssignale einem oder mehr Schaltelementen 208 bereitzustellen. Auf den Empfang des einen oder mehr übertragenen Ausgangssignals von dem Speicher 206 hin deaktivieren (z. B. schalten aus) das eine oder mehr Schaltelemente 208 einen aktivierten schaltbaren Stromspiegel. Die Stromspiegel bleiben deaktiviert, bis ein neues Eingangssignal dem Pegelumsetzerschaltkreis bereitgestellt wird, wodurch eine Verringerung des statischen Energieverbrauchs des Pegelumsetzerschaltkreises 200 ermöglicht wird. Wenn ein neues Eingangssignal empfangen wird, wird ein schaltbarer Stromspiegel aktiviert, um ein neues, von dem neuen Eingangssignal übertragenes Ausgangssignal zu erzeugen.
Bei einer Ausführungsform ist einer der beiden schaltbaren Stromspiegelschaltkreise aktiviert (d. h. eingeschaltet), um ein Eingangssignal der ersten Logikseite (z. B. eine Niederseite) auf ein Ausgangssignal der zweiten Logikseite (z. B. eine Hochseite) zu übertragen, während der andere schaltbare Stromspiegelschaltkreis deaktiviert bleibt. Bei solch einer Ausführungsform empfängt der Speicher 206 ein übertragenes Differenzausgangssignal von dem aktivierten schaltbaren Stromspiegel und treibt das andere Differenzausgangssignal auf einen komplementären Wert. Auf den Empfang des einen oder mehr Differenzausgangssignals von dem Speicher 206 hin deaktiviert (z. B. schalten aus) das Schaltelement 208 den aktivierten schaltbaren Stromspiegel, der das übertragene Differenzausgangssignal erzeugt hat.
Beispielsweise kann der erste schaltbare Stromspiegel 202 konfiguriert sein, um ein erstes niederseitiges Eingangssignal V_in1 zu empfangen, das eine „1” aufweist, und der zweite Stromspiegel 204 kann konfiguriert sein, um ein zweites niederseitiges Eingangssignal V_in2 zu empfangen, das eine „0” aufweist. Der schaltbare erste Stromspiegel 202 ist aktiviert, um das erste niederseitige Eingangssignal „1” zu übertragen, um ein erstes Ausgangssignal v_batt (die Speisung der hochseitigen Logik) zu erzeugen, während der zweite schaltbare Stromspiegel 204 deaktiviert bleibt. Der Speicher 206 speichert das übertragene Ausgangssignal v_batt und treibt das zweite Ausgangssignal auf einen komplementären Wert v_low, (die „Masse” der hochseitigen Logik). Der Speicher 206 stellt ebenfalls dem Schaltelement 208 die Ausgangssignale bereit, welches basierend auf den Ausgangssignalen, den ersten schaltbaren Stromspiegel 202 ausschaltet.
3 veranschaulicht ein ausführlicheres Blockdiagramm eines Pegelumsetzerschaltkreises 300, der konfiguriert ist, um Spannungen von einer Logikseite auf eine andere zu übertragen (z. B. von einem ersten Spannungspotentialbereich auf einen zweiten Spannungspotentialbereich). Es ist selbstverständlich, dass in 3 Transistoren als eine erste Kanal-Dotierungsart (ohne Ableitungssymbol) oder eine zweite Kanal-Dotierungsart (mit Ableitungssymbol, ') gekennzeichnet sind. Beispielsweise weisen Transistoren T1 und T2 einen Kanal mit einer ersten Dotierungsart (z. B. n-Art) auf, während Transistoren T1', T2', T3', T4', T5 und T6' einen Kanal mit einer zweiten Dotierungsart (z. B. p-Art) aufweisen.
Der Pegelumsetzerschaltkreis 300 weist einen ersten und einen zweiten Transistor T1 und T2 auf, die konfiguriert sind, um Differenzeingangssignale V_in1 und V_in2 der ersten Logikseite zu empfangen. Der erste Transistor T1 weist ein mit dem ersten Eingangssignal V_in1 verbundenes Gate, eine mit einer ersten Logikseitenspannung V_L1 (z. B. niederseitige Masse, hochseitige Speisung) gekoppelte Source sowie einen mit einem ersten Stromspiegel 302 gekoppelten Drain auf. Der zweite Transistor T2 weist ein mit dem zweiten Eingangssignal V_in2 der ersten Logikseite verbundenes Gate, eine mit der ersten Logikseitenspannung V_L1 gekoppelte Source sowie einen mit einem zweiten Stromspiegel 304 gekoppelten Drain auf.
Der erste Stromspiegel 302 weist zwei Transistoren T1' und T5' auf, die eine gemeinsame Gatespannung gemeinsam benutzen. Der Drain von Transistor T1' ist mit der Source des ersten Transistors T1 gekoppelt, der Drain von Transistor T5' ist mit einem ersten Differenzausgangsanschluss gekoppelt und die Sources von Transistoren T1' und T5' sind mit einer zweiten Logikseitenspannung V_L2 gekoppelt. Der erste Stromspiegel 304 weist zwei Transistoren T2' und T6' auf, die eine gemeinsame Gatespannung gemeinsam benutzen. Der Drain von Transistor T2' ist mit der Source des zweiten Transistors T2 gekoppelt, der Drain von Transistor T6' ist mit einem zweiten Differenzausgangsanschluss gekoppelt und die Sources von Transistoren T2' und T6' sind mit der zweiten Logikseitenspannung V_L2 gekoppelt. Bei einer Ausführungsform weisen die Transistoren der Stromspiegel ungleiche Gatebreiten auf, um einen spezifizierten Ausgangsstrom zu erzeugen. Beispielsweise kann Transistor T5' konfiguriert sein, um eine größere Gatebreite aufzuweisen als Transistor T1', so dass, wenn ein Strom durch Transistor T1' bereitgestellt wird, der Strom durch Transistor T5' größer ist (da er eine größere Gatebreite aufweist).
Der erste und der zweite Stromspiegel 302 und 304 können selektiv durch Steuertransistoren T3' bzw. T4' aktiviert und deaktiviert werden. Bei einer Ausführungsform sind die Steuertransistoren T3' und T4' konfiguriert, um gleichzeitig einen Stromspiegel einzuschalten und den anderen Stromspiegel auszuschalten (z. B. den ersten Stromspiegel 302 einzuschalten und den zweiten Stromspiegel 304 auszuschalten). Bei einer Ausführungsform ist das Gate von Steuertransistor T3' mit einem ersten Differenzausgangssignal V_out1 verbunden, und das Gate von Steuertransistor T4' ist mit einem zweiten Differenzausgangssignal V_out2 verbunden. Da Differenzausgangssignale V_out1 und V_out2 komplementär sind, wird entweder Transistor T3' oder T4' eingeschaltet, während der andere ausgeschaltet wird, wobei gleichzeitig der erste und zweite Stromspiegel ein- und ausgeschaltet werden.
Wenn ein Stromspiegel aktiviert wird, erzeugt er basierend auf der zweiten Logikseitenspannung VL2 ein Ausgangssignal. Bei einer Ausführungsform beispielsweise erzeugt ein aktivierter Stromspiegel basierend auf der zweiten Logikseitenspannung VL2 ein hohes Ausgangssignal gleich der Versorgungsspannung der Hochseite, während bei einer weiteren Ausführungsform ein aktivierter Stromspiegel ein niedriges Ausgangssignal basierend auf der zweiten Logikseitenspannung VL2 gleich der Massespannung der Niederseite erzeugt. Das Ausgangssignal wird in dem Speicher 306 gespeichert und treibt das andere Ausgangssignal auf einen komplementären Wert. Beispielsweise in einem Fall, in dem V_in1 hoch ist, ist der erste Stromspiegel 302 eingeschaltet und kann das erste Ausgangssignal V_out1 auf einen hohen Wert treiben, während die Wechselrichter des Speichers 306 das zweite Ausgangssignal V_out2 auf einen komplementären niedrigen Wert treiben.
Die Ausgangssignale, die in Speicher 306 gespeichert sind, werden über Puffer B1 und B2 an die Gates der Steuertransistoren T3' und T4' bereitgestellt. Auf den Empfang einer Zustandsänderung der Ausgangsspannungen (z. B. Empfang einer hohen Ausgangsspannung von einem anderen aktiven Stromspiegel) hin stellt der Speicher 306 Signale über Puffer B1 und B2 den Gates der Steuertransistoren T3' und T4' bereit, die die Steuertransistoren veranlassen, den aktiven Stromspiegel auszuschalten.
4a veranschaulicht eine schematische Darstellung eines Pegelumsetzerschaltkreises 400, der konfiguriert ist, um Signale von niederseitiger Logik auf hochseitige Logik zu übertragen.
Wie in 4a veranschaulicht, weist der Pegelumsetzerschaltkreis um Drains erweiterte NMOS-Transistoren (NDEMOS) N1 und N2 auf mit Gates, die konfiguriert sind, um Differenzeingangssignale V_in1 und V_in2 einer niederseitigen Logik zu empfangen (wenn eines hoch ist, ist das andere niedrig). Insbesondere ist das Gate von NDEMOS-Transistor N1 mit einem ersten niederseitigen Eingangssignal V_in1 verbunden, und das Gate von NDEMOS-Transistor N2 ist mit einem zweiten niederseitigen Eingangssignal V_in2 verbunden, das komplementär zu dem ersten niederseitigen Eingangssignal ist. Die Sources von Transistoren N1 und N2 sind mit der Masse der niederseitigen Logik GND_LS (z. B. 0 V) verbunden und die Drains von Transistoren N1 und N2 sind mit den ersten und zweiten Stromspiegeln 402 bzw. 404 verbunden.
Die Transistoren N1, N2 und P1–P4 sind um Drains erweiterte MOSFETs (DEMOS). DEMOS werden im Pegelumsetzerschaltkreis 400 verwendet, da DEMOS typischerweise derart aufgebaut sind, um relativ hohe Drain-Source- oder Drain-Gate-Spannungen zu handhaben, die die digitale Kern-Versorgungsspannung übersteigen (z. B. mit einer Drain-Source-Spannung, die gleich der Differenz zwischen der niederseitigen Masse von 0 V und der hochseitigen Speisung von Vbatt ist).
Der erste Stromspiegel 402 weist einen DEMOS-Transistor P1 der p-Art und einen PMOS-Transistor P5. Das Gate von Transistoren P1 und P5 ist mit dem Drain von Steuertransistoren P3 und P7 verbunden und gekoppelt. Steuertransistor P3 ist ein um einen Drain erweiterter PMOS-Transistor, der konfiguriert ist, um den ersten Stromspiegel 402 zu aktivieren (d. h. einzuschalten), indem ein niedriges Signal (z. B. durch Verbinden der Masse der niederseitigen Logik) den Gates von Transistoren P1 und P5 bereitgestellt wird. Steuertransistor P7 ist ein PMOS-Transistor, der konfiguriert ist, um den ersten Stromspiegel 402 zu deaktivieren (d. h. auszuschalten), indem ein hohes Signal (z. B. durch Verbinden der Speisung der hochseitigen Logik) den Gates von Transistoren P1 und P5 bereitgestellt wird.
Wenn der erste Stromspiegel 402 eingeschaltet ist und Transistor N1 eingeschaltet ist, fließt ein Strom durch einen ersten Zweig des Stromspiegels von der Versorgungsspannung der Hochseite V_{DD_HS} zur Masse der Niederseite GND_LS. Der Stromspiegel 402 entspricht dem Strom auf dem zweiten Zweig des Stromspiegels (durch Transistor P5), wodurch die erste Ausgangsspannung V_out1 auf einen hohen Wert (z. B. auf Vbatt) getrieben wird.
Der zweite Stromspiegel 404 weist einen DEMOS-Transistor P2 der p-Art und einen PMOS-Transistor P6 auf. Das Gate von Transistoren P2 und P6 ist mit dem Drain von Transistoren P4 und P8 verbunden und gekoppelt. Steuertransistor P4 ist ein um einen Drain erweiterter PMOS-Transistor, der konfiguriert ist, um den zweiten Stromspiegel 404 zu aktivieren (d. h. einzuschalten), indem ein niedriges Signal (z. B. durch Verbinden der Masse der niederseitigen Logik) den Gates von Transistoren P2 und P6 bereitgestellt wird. Steuertransistor P8 ist ein PMOS-Transistor, der konfiguriert ist, um den zweiten Stromspiegel 404 zu deaktivieren (d. h. auszuschalten), indem ein hohes Signal (z. B. durch Verbinden der Speisung der hochseitigen Logik) den Gates von Transistoren P2 und P6 bereitgestellt wird.
Wenn der zweite Stromspiegel 404 eingeschaltet ist und der Transistor N2 eingeschaltet ist, fließt ein Strom durch einen ersten Zweig des Stromspiegels von der Versorgungsspannung der Hochseite V_{DD_HS} zur Masse der Niederseite GND_LS. Der Stromspiegel 404 entspricht dem Strom auf dem zweiten Zweig des Stromspiegels (durch Transistor P6), wodurch die zweite Ausgangsspannung V_out2 auf einen hohen Wert (z. B. auf Vbatt) getrieben wird.
Der Ausgang des ersten oder des zweiten Stromspiegels ist an einen Speicher 406 angelegt, der kreuzgekoppelte Wechselrichter I1 und I2 aufweist. Der Speicher 406 ist konfiguriert, um die Differenzausgangssignale V_out1 und V_out2 zu speichern. Insbesondere empfängt der Speicher 406 ein Differenzausgangssignal von einem aktivierten Stromspiegel und treibt sodann das komplementäre Differenzausgangssignal auf einen komplementären Wert. Wenn beispielsweise die V_out1 durch den ersten Stromspiegel 402 auf einen niedrigen Wert eingestellt wird, sodann wird V_out2 durch den Speicher 406 auf einen hohen Wert eingestellt, da der Eingang des ersten Wechselrichters I1 niedrig ist und der Ausgang des ersten Wechselrichters I1 hoch ist. Da der hohe Ausgang des ersten Wechselrichters I1 in den Eingang des zweiten Wechselrichters I2 eingespeist wird, der ein niedriges Signal ausgibt, halten die kreuzgekoppelten Wechselrichter I1 und I2 das erste Ausgangssignal V_out1 auf einem niedrigen Wert und das zweite Ausgangssignal V_out2 auf einem hohen Wert.
Ein erster Puffer B1 weist einen mit dem ersten Differenzsignal V_out1 gekoppelten Eingang und einen mit den Gates der Steuertransistoren P3 und P8 gekoppelten Ausgang auf. Der erste Puffer B1 ist konfiguriert, um den Gates der Transistoren der p-Art P3 und P8 ein Signal bereitzustellen, das einen Stromspiegel einschaltet, während der andere Stromspiegel ausgeschaltet wird.
Ein zweiter Puffer B2 weist einen mit dem zweiten Differenzausgang V_out2 gekoppelten Eingang und einen mit dem Gate der Steuertransistoren P4 und P8 gekoppelten Ausgang auf. Der zweite Puffer B2 ist konfiguriert, um den Gates der Transistoren der p-Art P4 und P7 ein Signal bereitzustellen, das einen Stromspiegel einschaltet, während der andere Stromspiegel ausgeschaltet wird.
Wenn beispielsweise V_out1 niedrig ist und V_out2 hoch ist, stellt der Puffer B1 den Gates der Steuertransistoren P3 und P8 ein niedriges Signal bereit, und der Puffer B2 stellt den Gates von Steuertransistoren P4 und P7 ein hohes Signal bereit. Das niedrige Signal schaltet den zweiten Stromspiegel 404 aus, indem die Versorgungsspannung der hochseitigen Logik mit den Gates der Transistoren der p-Art P2 und P6 verbunden wird. Das niedrige Signal ermöglicht es ebenfalls dem ersten Stromspiegel 402, durch ein geeignetes Eingangssignal eingeschaltet zu werden, da es den Transistor P3 einschaltet. Wenn alternativ V_out1 hoch ist und V_out2 niedrig ist, stellt der Puffer B2 den Gates der Steuertransistoren P4 und P7 ein niedriges Signal bereit, und der Puffer B1 stellt den Gates von Steuertransistoren P3 und P8 ein hohes Signal bereit. Das niedrige Signal schaltet den ersten Stromspiegel 402 aus, indem die Versorgungsspannung der hochseitigen Logik mit den Gates der Transistoren der p-Art P1 und P5 verbunden wird. Das niedrige Signal ermöglicht es ebenfalls dem zweiten Stromspiegel 404, durch ein geeignetes Eingangssignal eingeschaltet zu werden, da es den Transistor P4 einschaltet.
4b veranschaulicht Signaldiagramme, die dem Pegelumsetzerschaltkreis 400 von 4a entsprechen. Die Signaldiagramme veranschaulichen einen Betrieb des Pegelumsetzerschaltkreises 400 während drei beispielhafter Zeiträume an Eingangsdaten 422, 424 und 426. Es ist selbstverständlich, dass die Signaldiagramme nicht einschränkende Diagramme sind, die dem Leser helfen sollen, den Pegelumsetzerschaltkreis 400 zu verstehen. Beispielsweise sind die in 4b gezeigten Zeiten und Spannungen lediglich Beispiele.
Wenn der Pegelumsetzerschaltkreis 400 zum ersten Mal eingeschaltet wird, ist der Inhalt von dem Speicher 406 nicht gut definiert (z. B. entweder Differenzausgangssignal V_out1 oder V_out2 kann hoch oder niedrig sein). Wenn jedoch Eingangssignale V_in1 und V_in2 angelegt werden, wird der Inhalt des Speichers 406 gemäß der empfangenen Eingangssignale eingestellt.
Beispielsweise kann sich der Speicher 406 anfangs in einem Zustand befinden, der ein erstes Ausgangssignal V_out1 bereitstellt, das niedrig ist, und ein zweites Ausgangssignal V_out2, das hoch ist. Da V_out1 niedrig ist, wird der Transistor P3 eingeschaltet und der Stromspiegel 404 wird ausgeschaltet. Wenn das erste Eingangssignal V_in1 niedrig ist und das zweite Eingangssignal V_in2 hoch ist, wird der Transistor N1 ausgeschaltet und die Ausgangssignale V_out1 und V_out2 bleiben gleich, da der Speicher 406 sich bereits in einem geeigneten Zustand befindet. Wenn jedoch das erste Eingangssignal V_in1 hoch ist und das zweite Eingangssignal V_in2 niedrig ist, dann werden die Signale des Niveauschaltkreises auf Werte getrieben, die denjenigen entsprechen, die in dem ersten Zeitraum an Eingangsdaten 422 von 4b gezeigt sind.
Wie in dem ersten Zeitraum an Eingangsdaten 422 von 4b gezeigt, weist das erste Eingangssignal V_in1 einen hohen Wert auf, und das zweite Eingangssignal V_in2 weist einen niedrigen Wert auf (Graph 408). Der niedrige Wert des zweiten Eingangssignals V_in2 schaltet den Transistor N2 aus. Da der Transistor P2 ausgeschaltet ist (von V_out2, die im anfänglichen Zustand des Speichers hoch ist) und der Transistor N2 ausgeschaltet ist, bleibt die Spannung bei Vb hoch (Graph 412). Der hohe Wert des ersten Eingangssignals V_in1 schaltet den Transistor N1 ein, wobei Va mit Masse verbunden wird (Graph 410). Da der Transistor P1 eingeschaltet ist (von V_out1, die im anfänglichen Zustand des Speichers niedrig ist), fließt Strom von VDD_HS durch die Transistoren P1 und N1 zu Masse GND_LS. Dieser Strom fließt durch den ersten Stromspiegel 402, was zu einem großen Strom durch Transistor P5 führt, der den Zustand des Speichers 406 ändert, um das Differenzausgangssignal V_out1 hoch und Differenzausgangssignal V_out2 niedrig zu haben (Graph 420).
Die Zustandsänderung des Speichers veranlasst den Eingang von dem Puffer 31 (Ve) nach oben getrieben zu werden (Graph 420) und den Eingang von dem Puffer B2 (Vf) nach unten getrieben zu werden (Graph 420). Wenn die Eingangsspannung von dem Puffer B1 nach oben geht, werden die Transistoren P3 und P8 ausgeschaltet. Wenn die Eingangsspannung von dem Puffer B2 nach unten geht, werden die Transistoren P4 und P7 eingeschaltet, und der Stromspiegel 402 wird ausgeschaltet, so dass kein weiterer Strom durch den Transistor N1 fließt. Da N2 ausgeschaltet ist, bleibt Vd hoch, wodurch der zweite Stromspiegel 404 ausgeschaltet bleibt. Beide Stromspiegel bleiben ausgeschaltet, wodurch der statische Energieverbrauch des Nivellierungsschaltkreises verringert wird, bis eine Änderung des Differenzeingangssignals bei einem zweiten Zeitraum an Eingangsdaten 424 stattfindet.
Während des zweiten Zeitraumes an Eingangsdaten 424 ändert sich das erste Eingangssignal V_in1 von einem hohen Wert in einen niedrigen Wert, und das komplementäre zweite Eingangssignal V_in2 ändert sich von einem niedrigen Wert in einen hohen Wert (Graph 408).
Die Änderung der Werte der Eingangssignale schaltet den Transistor N1 aus und schaltet den Transistor N2 ein. Der Transistor N2 verbindet Vb mit Masse, wodurch der Stromspiegel 404 eingeschaltet wird. Da der Transistor P1 eingeschaltet ist (von V_out2, die im ersten Zeitraum an Eingangsdaten 422 niedrig ist), fließt Strom von V_{DD_HS} durch die Transistoren P2 und N2 zu Masse GND_LS, was zu einem großen Strom durch den Transistor P6 führt, der den Speicher 406 auf einen Zustand treibt, in dem V_out1 niedrig ist und V_out2 hoch ist (Graph 420). Die Zustandsänderung des Speichers veranlasst den Eingang von dem Puffer B1 (Ve) nach unten getrieben zu werden, und den Eingang von dem Puffer B2 (Vf) nach oben getrieben zu werden.
Wenn der Eingang von dem Puffer B1 niedrig ist, werden die Transistoren P3 und P8 eingeschaltet, da die Gatespannungen niedrig sind aber kein Strom durch den ersten Stromspiegel fließt, da der Transistor N1 ausgeschaltet ist (da V_in1 niedrig ist). Wenn der Eingang von dem Puffer B2 hoch ist, sind die Transistoren P4 und P7 ausgeschaltet, da die Gatespannungen hoch sind und kein Strom durch den zweiten Stromspiegel 404 fließt. Beide Stromspiegel bleiben ausgeschaltet, wodurch der statische Energieverbrauch des Nivellierungsschaltkreises verringert wird, bis eine Änderung des Differenzeingangssignals bei einem dritten Zeitraum an Eingangsdaten 426 stattfindet.
Während eines dritten Zeitraumes an Eingangsdaten 426 geht der erste Eingang V_in1 auf einen hohen Wert zurück und der zweite Eingang V_in2 geht auf einen niedrigen Wert zurück. Der niedrige Wert des zweiten Eingangssignals V_in2 schaltet den Transistor N2 aus, aber es ändert sich nichts, da der Transistor P2 ausgeschaltet ist. Der hohe Wert von V_in1 schaltet den Transistor N1 ein. Da der Transistor P1 eingeschaltet ist (von V_out1, die im anfänglichen Zustand des Speichers niedrig ist), fließt Strom von VDD_HS durch die Transistoren P1 und N1 zu Masse GND_LS. Dieser Strom fließt durch den ersten Stromspiegel 402, was zu einem großen Strom durch P5 führt und den Zustand des Speichers 406 ändert.
Die Zustandsänderung des Speichers 406 veranlasst den Eingang von dem Puffer B1 (Ve) nach oben getrieben zu werden (Graph 420) und den Eingang von dem Puffer B2 (Vf) nach unten getrieben zu werden. Wenn der Eingang von dem Puffer B1 nach oben geht, werden die Transistoren P3 und P8 ausgeschaltet. Wenn der Eingang von dem Puffer B2 nach unten geht, werden die Transistoren P4 und P7 eingeschaltet, und der Stromspiegel 402 wird ausgeschaltet, so dass kein weiterer Strom durch den Transistor N1 fließt. Der Stromspiegel 404 wird eingeschaltet, da aber der Transistor N2 bereits ausgeschaltet ist, fließt kein Strom.
5 veranschaulicht eine alternative Ausführungsform eines Pegelumsetzerschaltkreises, der konfiguriert ist, um Signals von niederseitiger Logik auf hochseitige Logik zu übertragen.
Der Pegelumsetzerschaltkreis 500 weist im Allgemeinen dieselbe Architektur wie der Pegelumsetzerschaltkreis von 4a auf, mit der Ausnahme, dass getrennte Puffer verwendet werden, um den Gates von den Steuertransistoren P3, P4, P7 und P8 ein Signal bereitzustellen.
Die Verwendung getrennter Puffer, um jedem Steuertransistor ein Signal bereitzustellen, erhöht die Geschwindigkeit des Pegelumsetzerschaltkreises 500, indem es ihm ermöglicht wird, die mit jedem Puffer verbundene Verzögerung spezifisch zu wählen. Beispielsweise kann jeder der getrennten Puffer B1y, B1x, B2y und B2tx unterschiedliche, ungleiche Verzögerungen aufweisen, die gewählt werden, um den Betrieb des Pegelumsetzerschaltkreises 500 zu optimieren.
Wie in 5 veranschaulicht, weist der Puffer B1y einen mit dem ersten Differenzausgang V_out1 gekoppelten Eingang und einen mit dem Gate des Steuertransistors P3 gekoppelten Ausgang auf. Puffer B1y ist konfiguriert, um dem Gate von Steuertransistor P3 ein Steuersignal bereitzustellen, das den ersten Stromspiegel einschaltet. Puffer B1x weist einen mit dem ersten Differenzausgang V_out1 gekoppelten Eingang und einen mit dem Gate des Steuertransistors P8 gekoppelten Ausgang auf. Der Puffer B1x ist konfiguriert, um dem Gate von Steuertransistor P8 ein Steuersignal bereitzustellen, das den zweiten Stromspiegel ausschaltet.
Gleichermaßen weist der Puffer B2y einen mit dem zweiten Differenzausgang V_out1 gekoppelten Eingang und einen mit dem Gate des Steuertransistors P3 gekoppelten Ausgang auf. Der Puffer B2y ist konfiguriert, um dem Gate von Steuertransistor P3 ein Steuersignal bereitzustellen, das den zweiten Stromspiegel einschaltet. Der Puffer B2x weist einen mit dem zweiten Differenzausgang V_out1 gekoppelten Eingang und einen mit dem Gate von Steuertransistor P7 gekoppelten Ausgang auf. Der Puffer B2x ist konfiguriert, um dem Gate von Steuertransistor P7 ein Steuersignal bereitzustellen, das den ersten Stromspiegel ausschaltet.
6 veranschaulicht eine schematische Darstellung einer weiteren alternativen Ausführungsform eines Pegelumsetzerschaltkreises 600, der konfiguriert ist, um Signale von niederseitiger Logik auf hochseitige Logik zu übertragen.
Bei dem Pegelumsetzerschaltkreis 600 sind Widerstände R1 und R2 zwischen den Gates der Stromspiegeltransistoren und der Versorgungsspannung der Hochseite angeordnet. Beispielsweise ist ein erster Widerstand R1 zwischen den Gates von den Transistoren P1 und P5 des ersten Stromspiegels und der Versorgungsspannung der Hochseite V_{DD_HS} angeordnet, und ein zweiter Widerstand R2 ist zwischen den Gates von den Transistoren P2 und P6 des zweiten Stromspiegels und der Versorgungsspannung der Hochseite V_{DD_HS} angeordnet.
Bei solch einer Ausführungsform arbeiten die Widerstände als Schalter, die eingeschaltet sind, aber den Betrieb des Schaltkreises nicht beeinträchtigen. Bei einem ersten Zeitraum an Eingangsdaten beispielsweise, wenn V_out1 hoch ist und Vout2 niedrig, kann der erste Stromspiegel ausgeschaltet werden und der zweite Stromspiegel kann eingeschaltet werden. Wenn der erste Stromspiegel ausgeschaltet ist und der Transistor P3 ausgeschaltet ist und kein Strom auf der linken Seite des Schaltkreises fließt. Wenn der zweite Stromspiegel eingeschaltet ist und die Transistoren P4 und P6 eingeschaltet sind, ist der Transistor N2 ausgeschaltet und kein Strom fließt. Bei einem zweiten Zeitraum an Eingangsdaten, wenn Vin1 und Vin2 geändert sind, schaltet der Transistor N2 aus und der Transistor N1 ist eingeschaltet und Strom fließt durch die Transistoren P1 und P3 und R1. Der Strom durch den Transistor P1 wird auf den Transistor P5 gespiegelt und ändert den Zustand des Speichers und der Strom durch den Widerstand R1 beeinträchtigt nicht den Betrieb.
Es ist selbstverständlich, dass die hierin offenbarten Verfahren und Vorrichtungen auf einen Pegelumsetzerschaltkreis angewandt werden können, der konfiguriert ist, um Signale von einer niederseitigen Logik auf eine hochseitige Logik zu übertragen (z. B. wie in 4a und 5 veranschaulicht) oder einen Pegelumsetzerschaltkreis, der konfiguriert ist, um Signale von einer hochseitigen Logik auf eine niederseitige Logik zu übertragen. Um einen Pegelumsetzer bereitzustellen, der konfiguriert ist, um Signale von einer hochseitigen Logik auf eine niederseitige Logik zu übertragen, werden die in 4a und 5 veranschaulichten Transistorenarten (z. B. p-Art, n-Art) vertauscht.
Beispielsweise veranschaulicht 7 eine erste Ausführungsform eines Pegelumsetzerschaltkreises 700, der konfiguriert ist, um Signale von einer hochseitigen Logik auf eine niederseitige Logik zu übertragen.
Wie in 7 veranschaulicht, weist der Pegelumsetzerschaltkreis 700 um Drains erweiterte PMOS-Transistoren (PDEMOS) P1 und P2 auf mit Gates, die konfiguriert sind, hochseitige Differenzeingangssignale V_in1 und V_in2 zu empfangen. Die Sources von den Transistoren P1 und P2 sind mit der Versorgungsspannung der hochseitigen Logik verbunden und die Drains von den Transistoren P1 und P2 sind mit ersten bzw. zweiten Stromspiegeln. verbunden.
Der erste Stromspiegel weist einen NDEMOS-Transistor N1 und einen NMOS-Transistor N5 auf. Ein um einen Drain erweiterter Steuertransistor N3 ist konfiguriert, um den ersten Stromspiegel einzuschalten, indem ein hohes Signal (d. h. durch Verbinden der Gates von den Transistoren N1 und N5 mit der Speisung der hochseitigen Logik) den Gates von den Transistoren N1 und N5 bereitgestellt wird. Der Steuertransistor N7 ist konfiguriert, um den ersten Stromspiegel auszuschalten, indem ein niedriges Signal (d. h. durch Verbinden der Gates von den Transistoren N1 und N5 mit der Masse der niederseitigen Logik) den Gates von den Transistoren N1 und N5 bereitgestellt wird.
Ein zweiter Stromspiegel weist einen NDEMOS-Transistor N2 und einen NMOS-Transistor N6 auf. Ein um einen Drain erweiterter Steuertransistor N4 ist konfiguriert, um den zweiten Stromspiegel einzuschalten, indem ein hohes Signal (d. h. durch Verbinden der Gates von den Transistoren N2 und N6 mit der Speisung der hochseitigen Logik) den Gates von den Transistoren N2 und N6 bereitgestellt wird. Der Steuertransistor N8 ist konfiguriert, um den zweiten Stromspiegel auszuschalten, indem ein niedriges Signal (d. h. durch Verbinden der Gates von den Transistoren N2 und N6 mit der Masse der niederseitigen Logik) den Gates von den Transistoren N2 und N6 bereitgestellt wird.
Der Ausgang des ersten und des zweiten Stromspiegels wird an einen Speicher angelegt, der kreuzgekoppelte Wechselrichter I1 und I2 aufweist, der konfiguriert ist, um Differenzausgangssignale V_out1 und V_out2 zu speichern, die von dem ersten oder dem zweiten Stromspiegel erzeugt wurden.
Die Puffer B1x und B1y weisen mit dem ersten Ausgang V_out1 gekoppelte Eingänge und mit dem Gate des Steuertransistors N8 bzw. dem Gate des Steuertransistors N3 gekoppelte Ausgänge auf. Die Puffer B2x und B2y weisen mit dem zweiten Ausgang V_out2 gekoppelte Eingänge und mit dem Gate des Steuertransistors N7 bzw. dem Gate des Steuertransistors N4 gekoppelte Ausgänge auf.
8 ist ein Ablaufdiagramm eines ausführlicheren beispielhaften Verfahrens zum Übertragen von Signalen von einer Logikseite auf eine andere Logikseite.
Obwohl Verfahren veranschaulicht und nachstehend als eine Reihe von Vorgängen oder Ereignissen beschrieben sind, ist es selbstverständlich, dass die veranschaulichte Reihenfolge solcher Vorgänge oder Ereignisse nicht einschränkend ausgelegt werden soll. Beispielsweise können einige Vorgänge in unterschiedlicher Reihenfolge und/oder gleichzeitig mit anderen Vorgängen oder Ereignissen außer den hierin veranschaulichten und/oder beschriebenen stattfinden. Zusätzlich können nicht alle veranschaulichten Vorgänge zur Umsetzung eines oder mehr Aspekte oder Ausführungsformen der Offenbarung hierin erforderlich sein. Ebenfalls können ein oder mehr der hierin dargestellten Vorgänge in einem oder mehr getrennten Vorgängen und/oder Phasen durchgeführt werden.
Des Weiteren kann der beanspruchte Gegenstand als ein Verfahren, eine Vorrichtung oder Herstellungsgegenstand unter Verwendung von Standardprogrammier- und/oder Standardingenieurstechniken zur Herstellung von Software, Firmware, Hardware oder jeder Kombination davon umgesetzt sein, um einen Computer zu steuern, um den offenbarten Gegenstand umzusetzen (z. B. die in 2, 3 etc. gezeigten Schaltkreise sind nicht einschränkende Beispiele von Schaltkreisen, die zur Umsetzung von Verfahren 800 verwendet werden können). Der Begriff „Herstellungsgegenstand”, wie hierin verwendet, soll ein Computerprogramm umfassen, auf das von jedem computerlesbaren Gerät, Träger oder Medien zugegriffen werden kann. Natürlich werden Fachleute erkennen, dass viele Modifikationen an dieser Konfiguration gemacht werden können, ohne vom Umfang oder Sinn des beanspruchten Gegenstandes abzuweichen.
Bei 802 werden erste und zweite Differenzeingangssignale einer ersten Logikseite empfangen. Die ersten und zweiten Differenzeingangssignale weisen komplementäre Eingangssignale auf (z. B. ein erstes hohes Eingangssignal und ein zweites niedriges Eingangssignal). Bei einer Ausführungsform, bei der das Verfahren ein Signal von einer niederseitigen Logik auf eine hochseitige Logik überträgt, kann die erste Logikseite eine niederseitige Logik aufweisen. Bei einer weiteren Ausführungsform, bei der das Verfahren ein Signal von einer hochseitigen Logik auf eine niederseitige Logik überträgt, kann die erste Logikseite eine hochseitige Logik aufweisen.
Bei 804 ist ein schaltbarer Stromspiegelschaltkreis aktiviert, um ein Differenzeingangssignal auf ein Differenzausgangssignal einer zweiten Logikseite zu übertragen. Der schaltbare Stromspiegelschaltkreis kann einen ersten schaltbaren Stromspiegelschaltkreis aufweisen, der aktiviert ist, um ein erstes Differenzeingangssignal auf ein erstes Differenzausgangssignal zu übertragen, oder einen zweiten schaltbaren Stromspiegelschaltkreis, der aktiviert ist, um ein zweites Differenzeingangssignal auf ein zweites Differenzausgangssignal zu übertragen. Bei einer Ausführungsform beispielsweise kann ein erster schaltbarer Stromspiegel ein niederseitiges Eingangssignal von „1” auf ein hochseitiges Ausgangssignal von Vbatt übertragen.
Bei 806 speichert eine Speichereinheit das übertragene Differenzausgangssignal. Bei einer Ausführungsform umfasst die Speichereinheit einen Speicher mit zwei kreuzgekoppelten Wechselrichtern, die derart zwischen den Differenzausgangssignalen konfiguriert sind, dass der Eingang des einen Wechselrichters das erste Differenzausgangssignal ist und der Eingang des anderen Wechselrichters das zweite komplementäre Differenzausgangssignal ist.
Bei 808 wird ein komplementäres Differenzausgangssignal der zweiten Logikseite auf einen Wert getrieben, der komplementär zu dem übertragenen Differenzausgangssignal ist. Daher weisen das komplementäre Differenzausgangssignal und das übertragene Differenzausgangssignal erste und zweite Differenzausgangssignale der zweiten Logikseite auf, die von den ersten und zweiten Differenzeingangssignalen der ersten Logikseite erzeugte Ausgänge sind. Bei einer Ausführungsform, bei der die Speichereinheit einen Speicher aufweist, wird das zweite Differenzausgangssignal automatisch durch Betrieb der Wechselrichter auf einen komplementären Wert des ersten Differenzausgangssignals getrieben.
Bei 810 ist der aktivierte Stromspiegelschaltkreis deaktiviert. Bei einer Ausführungsform ist der aktivierte Stromspiegelschaltkreis durch Erzeugen einer Vielzahl an Steuersignalen aus den Differenzausgangssignalen deaktiviert (Schritt 812). Zeitverzögerungen werden sodann in die Vielzahl an Steuersignalen eingeführt (Schritt 814). Bei einer Ausführungsform wird eine andere Zeitverzögerung in jede der Vielzahl an Steuersignalen eingeführt. Steuersignale werden sodann Steuertransistoren bereitgestellt, die konfiguriert sind, um den ersten Stromspiegelschaltkreis zu deaktivieren (Schritt 816).
Es ist selbstverständlich, dass Verfahren 800 durch einen Pegelumsetzerschaltkreis wiederholend durchgeführt wird, wobei zwischen den Wiederholungen der Stromspiegelschaltkreis deaktiviert ist, wodurch eine Verringerung des statischen Energieverbrauchs des Pegelumsetzers ermöglicht wird.
Obwohl die Erfindung in Bezug auf eine oder mehr Implementierungen veranschaulicht und beschrieben wurde, können Änderungen und/oder Modifikationen an den veranschaulichten Beispielen vorgenommen werden, ohne vom Sinn und Umfang der angefügten Ansprüche abzuweichen. Insbesondere bei den verschiedenen Funktionen, die durch die vorstehend beschriebenen Komponenten oder Strukturen (Aufbauten, Geräte, Schaltkreise, Systeme etc.) ausgeführt werden, sollen die Begriffe (einschließlich einer Bezugnahme auf ein „Mittel”), die verwendet werden, um solche Komponenten zu beschreiben, jeder Komponente oder Struktur, die die angegebene Funktion der beschriebenen Komponente ausführt (die z. B. funktionell äquivalent ist), entsprechen (es sei denn, dass es anderweitig angezeigt ist), wenn sie auch nicht strukturell zur offenbarten Struktur, welche die Funktion in den hierin veranschaulichten beispielhaften Implementierungen der Erfindung ausführt, äquivalent ist. Obwohl zusätzlich ein bestimmtes erfindungsgemäßes Merkmal vielleicht lediglich in Bezug auf eine von mehreren Implementierungen offenbart wurde, kann solch ein Merkmal mit einem oder mehr anderen Merkmalen der anderen Implementierungen kombiniert werden, wie es für jegliche vorgegebene oder bestimmte Anwendung gewünscht oder vorteilhaft sein kann. Des Weiteren sind die Begriffe „einschließlich”, „beinhaltet” „aufweisen”, „mit” oder Varianten davon, soweit sie entweder in der ausführlichen Beschreibung und den Ansprüchen verwendet werden, dazu beabsichtigt, ähnlich dem Begriff „umfassend” einschließend zu sein.

Claims

Pegelumsetzer (200), aufweisend: • eine Mehrzahl schaltbarer Stromspiegelschaltkreise (202, 204), die konfiguriert sind, um selektiv aktiviert zu werden, um empfangene Differenzeingangssignale (V_{L1_in1}, V_{L1_in2}) einer ersten Logikseite auf komplementäre Differenzausgangssignale (V_out1, V_out2) einer zweiten Logikseite zu übertragen; • einen Speicher (206), der konfiguriert ist, um die Differenzausgangssignale (V_out1, V_out2) zu speichern; und • ein oder mehr Schaltelemente (208), die konfiguriert sind, um die gespeicherten Differenzausgangssignale (V_out1, V_out2) aus dem Speicher (206) zu empfangen und um einen aktivierten Stromspiegelschaltkreis (202, 204) zu deaktivieren.
Pegelumsetzer (200) gemäß Anspruch 1, wobei die schaubaren Stromspiegel (202, 204) aufweisen: • einen ersten schaltbaren Stromspiegelschaltkreis (202), der konfiguriert ist, um selektiv aktiviert zu werden, um ein erstes Differenzeingangssignal (V_{L1_in1}) der ersten Logikseite auf ein erstes Differenzaungangssignal (V_out2) der zweiten Logikseite zu übertragen; und • einen zweiten schaltbaren Stromspiegelschaltkreis (204), der konfiguriert ist, um selektiv aktiviert zu werden, um ein zweites Differenzeingangssignal (V_{L1_in2}) der ersten Logikseite auf ein zweites Differenzaungangssignal (V_out2) der zweiten Logikseite zu übertragen, das komplementär zu dem ersten Differenzausgangssignal (V_out1) ist.
Pegelumsetzer (200) gemäß Anspruch 2, • wobei der erste und der zweite schaltbare Stromspiegelschaltkreis (202, 204) komplementär aktiviert und deaktiviert werden, so dass entweder der erste oder der zweite schaltbare Stromspiegel (202, 204) zu einem Zeitpunkt aktiviert ist, um eines der Differenzausgangssignale (V_out1, V_out2) zu erzeugen; und • wobei der Speicher (206) ferner konfiguriert ist, um das andere Differenzausgangssignal (V_out1, V_out2) auf einen dem einen der Differenzausgangssignale (V_out1, V_out2) komplementären Wert zu treiben.
Pegelumsetzer (200) gemäß Anspruch 3, wobei der erste und der zweite schaltbare Stromspiegelschaltkreis (202, 204) aufweisen: • einen ersten PMOS-Transistor mit einem Gate, das mit einem Gate eines ersten um einen Drain erweiterten PMOS-Transistor gekoppelt ist; • wobei zumindest eines der ein oder mehr Schaltelemente (208) mit dem Gate des ersten PMOS-Transistors verbunden ist.
Pegelumsetzer (200) gemäß Anspruch 4, wobei das eine oder die mehreren Schaltelemente (208) aufweisen: einen ersten um einen Drain erweiterten PMOS-Steuertransistor, aufweisend: • ein mit dem ersten Differenzausgangssignal (V_out1) verbundenes Gate; • einen mit einer Versorgungsspannung der zweiten Logikseite verbundenen Drain; und • eine mit dem Gate des ersten PMOS-Transistors in dem ersten Stromspiegelschaltkreis (202) verbundene Source; einen zweiten um einen Drain erweiterten PMOS-Steuertransistor, aufweisend: • ein mit dem zweiten Differenzausgangssignal (V_out2) verbundenes Gate; • einen mit der Versorgungsspannung der zweiten Logikseite verbundenen Drain; und • eine mit dem Gate des ersten PMOS-Transistors in dem zweiten Stromspiegelschaltkreis (204) verbundene Source.
Pegelumsetzer (200) gemäß Anspruch 5, ferner aufweisend: • einen ersten Puffer, der zwischen dem ersten Differenzausgangssignal (V_out1) und dem Gate des ersten um einen Drain erweiterten PMOS-Steuertransistor angeordnet ist; und • einen zweiten Puffer, der zwischen dem zweiten Differenzausgangssignal (V_out2) und dem Gate des zweiten um einen Drain erweiterten PMOS-Steuertransistor angeordnet ist.
Pegelumsetzer (200) gemäß einem der Ansprüche 1 bis 6, wobei die erste Logikseite eine niederseitige Logik mit einem ersten Spannungspotentialbereich aufweist, und wobei die zweite Logikseite eine hochseitige Logik mit einem zweiten Spannungspotentialbereich aufweist, der größer ist als der erste Spannungspotentialbereich.
Pegelumsetzer (200) gemäß einem der Ansprüche 1 bis 7, wobei der Speicher (206) einen ersten und einen zweiten kreuzgekoppelten Wechselrichter aufweist, die zwischen Differenzausgängen der zweiten Logikseite verbunden sind.
Pegelumsetzerschaltkreis (200), aufweisend: • einen ersten Transistor mit einem Kanal mit einer ersten Dotierungsart, der ein Gate, das mit einem ersten Differenzeingangssignal (V_{L1_in1}) einer ersten Logikseite verbunden ist, eine Source, die mit einer ersten Logikseitenspannung gekoppelt ist und einen Drain, der mit einem ersten schaltbaren Stromspiegel (202) gekoppelt ist, aufweist; • einen zweiten Transistor mit einem Kanal mit der ersten Dotierungsart, der ein Gate, das mit einem zweiten Differenzeingangssignal (V_{L1_in2}) der ersten Logikseite verbunden ist, eine Source, die mit der ersten Logikseitenspannung gekoppelt ist und einen Drain, der mit einem schaltbaren zweiten Stromspiegel (204) gekoppelt ist, aufweist; • wobei der erste schaltbare Stromspiegel (202) einen dritten und einen vierten Transistor mit Kanälen mit einer zweiten Dotierungsart aufweist, wobei Gates des dritten und des vierten Transistors verbunden sind, wobei der Drain des dritten Transistors mit der Source des ersten Transistors gekoppelt ist, und wobei der Drain des vierten Transistors mit einem ersten Differenzausgangsanschluss einer zweiten Logikseite verbunden ist; • wobei der zweite schaltbare Stromspiegel (204) einen fünften und einen sechsten Transistor mit Kanälen mit der zweiten Dotierungsart umfasst, wobei Gates des fünften und des sechsten Transistors verbunden sind, wobei der Drain des fünften Transistors mit der Source des zweiten Transistors gekoppelt ist, und wobei der Drain des sechsten Transistors mit einem zweiten Differenzausgangsanschluss der zweiten Logikseite verbunden ist; • einen Speicher (206), der zwischen den Differenzausgangsanschlüssen verbunden ist und konfiguriert ist, um ein erstes Differenzausgangssignal (V_out1) zu speichern, das von entweder dem ersten oder zweiten schaltbaren Stromspiegel (202, 204) erzeugt wird, und um daraus ein zweites Differenzausgangssignal (V_out2) zu erzeugen; und • eine Mehrzahl an Steuertransistoren, die konfiguriert sind, um die ersten oder zweiten schaltbaren Stromspiegel (202, 204) zu aktivieren und zu deaktivieren.
Pegelumsetzerschaltkreis (200) gemäß Anspruch 9, wobei die Mehrzahl an Steuertransistoren konfiguriert sind, den ersten und den zweiten schaltbaren Stromspiegel (202, 204) komplementär zu aktivieren und zu deaktivieren, so dass entweder der erste oder der zweite schaltbare Stromspiegel (202, 204) zu einem Zeitpunkt aktiviert ist, um eines der Differenzausgangssignale (V_out1, V_out2) zu erzeugen.
Pegelumsetzerschaltkreis (200) gemäß Anspruch 9 oder 10, wobei die Mehrzahl von Steuertransistoren aufweist: • einen ersten Steuertransistor, der konfiguriert ist, um den ersten schaltbaren Stromspiegel (202) basierend auf einem Wert der ersten oder zweiten Differenzausgänge zu aktivieren; und • einen zweiten Steuertransistor, der konfiguriert ist, um den zweiten schaltbaren Stromspiegel (204) basierend auf dem Wert der ersten oder zweiten Differenzausgänge zu aktivieren.
Pegelumsetzerschaltkreis (200) gemäß Anspruch 11, • wobei der erste Steuertransistor einen um einen Drain erweiterten Transistor mit einer Source aufweist, die mit dem Drain des ersten Transistors verbunden ist; und • wobei der zweite Steuertransistor einen um einen Drain erweiterten Transistor mit einer Source aufweist, die mit dem Drain des zweiten Transistors verbunden ist.
Pegelumsetzerschaltkreis (200) gemäß Anspruch 11 oder 12, ferner aufweisend: • einen ersten Puffer, der einen Eingang aufweist, der mit dem ersten Differenzausgang gekoppelt ist, und einen Ausgang aufweist, der mit einem Gate des ersten Steuertransistors gekoppelt ist; und • einen zweiten Puffer, der einen Eingang aufweist, der mit dem zweiten Differenzausgang gekoppelt ist, und einen Ausgang aufweist, der mit einem Gate des zweiten Steuertransistors gekoppelt ist.
Pegelumsetzerschaltkreis (200) gemäß einem der Ansprüche 11 bis 13, ferner aufweisend: • einen ersten Widerstand, der zwischen einer Spannung der zweiten Logikseite und den Gates der dritten und vierten Transistoren gekoppelt ist; und • einen zweiten Widerstand, der zwischen der Spannung der zweiten Logikseite und den Gates des fünften und des sechsten Transistors gekoppelt ist.
Pegelumsetzerschaltkreis (200) gemäß Anspruch 14, ferner aufweisend: • einen dritten Steuertransistor, der konfiguriert ist, um den ersten schaltbaren Stromspiegel (202) basierend auf dem Wert des ersten oder des zweiten Differenzausgangs zu deaktivieren; und • einen vierten Steuertransistor, der konfiguriert ist, um den schaltbaren zweiten Stromspiegel (204) basierend auf dem Wert des ersten oder des zweiten Differenzausgangs zu deaktivieren; • wobei der dritte Steuertransistor einen PMOS-Transistor mit einer Source aufweist, die mit einer Versorgungsspannung der hochseitigen Logik verbunden ist, und einen Drain, der mit den Gates des dritten und des vierten Transistors verbunden ist; • wobei der vierte Steuertransistor einen PMOS-Transistor mit einer Source aufweist, die mit der Versorgungsspannung der hochseitigen Logik verbunden ist, und einen Drain, der mit den Gates des fünften und des sechsten Transistors verbunden ist.
Pegelumsetzerschaltkreis (200) gemäß Anspruch 15, ferner aufweisend: • einen ersten Puffer mit einem Eingang, der mit dem ersten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit einem Gate des ersten Steuertransistors gekoppelt ist; • einen zweiten Puffer mit einem Eingang, der mit dem zweiten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit dem Gate des zweiten Steuertransistors gekoppelt ist; • einen dritten Puffer mit einem Eingang, der mit dem ersten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit dem Gate des dritten Steuertransistors gekoppelt ist; und • einen vierten Puffer mit einem Eingang, der mit dem zweiten Differenzausgangsanschluss gekoppelt ist, und einen Ausgang aufweist, der mit dem Gate des vierten Steuertransistors gekoppelt ist.
Verfahren zum Übertragen von Signalen von einer Logikseite auf eine andere, das Verfahren aufweisend: • ein erstes und ein zweites Differenzeingangssignal (V_{L1_in2}) einer ersten Logikseite zu empfangen; • einen ersten schaltbaren Stromspiegelschaltkreis (202) zu aktivieren, um das erste Differenzeingangssignal (V_{L1_in1}) auf ein erstes Differenzausgangssignal (V_out2) einer zweiten Logikseite zu übertragen; • das erste Differenzausgangssignal (V_out2) der zweiten Logikseite in einer Speichereinheit (206) zu speichern; • ein zweites Differenzausgangssignal der zweiten Logikseite auf einen Wert zu treiben, der komplementär zu dem ersten Differenzausgangssignal (V_out2) ist; und • den ersten schaltbaren Stromspiegelschaltkreis (202) basierend auf dem Wert des ersten und des zweiten Differenzausgangssignals (V_out1, V_out2) zu deaktivieren.
Verfahren gemäß Anspruch 17, ferner aufweisend: einen zweiten schaltbaren Stromspiegel (204) zu deaktivieren, während der erste schaltbare Stromspiegel (202) aktiviert ist.
Verfahren gemäß Anspruch 17 oder 18, wobei das erste und das zweite Differenzausgangssignal (V_out1, V_out2) komplementäre Werte aufweisen.
verfahren gemäß einem der Ansprüche 17 bis 19, • wobei die erste Logikseite eine niederseitige Logik mit einem ersten Spannungspotentialbereich aufweist, und • wobei die zweite Logikseite eine hochseitige Logik mit einem zweiten Spannungspotentialbereich aufweist, der größer ist als der erste Spannungspotentialbereich.