JPH0738408A - バッファ回路 - Google Patents

バッファ回路

Info

Publication number
JPH0738408A
JPH0738408A JP5178365A JP17836593A JPH0738408A JP H0738408 A JPH0738408 A JP H0738408A JP 5178365 A JP5178365 A JP 5178365A JP 17836593 A JP17836593 A JP 17836593A JP H0738408 A JPH0738408 A JP H0738408A
Authority
JP
Japan
Prior art keywords
transistors
inverting
output terminal
output
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5178365A
Other languages
English (en)
Inventor
Kaneo Kawaishi
務雄 河石
Yasuo Torimaru
安雄 鳥丸
Atsushi Semi
淳 瀬見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5178365A priority Critical patent/JPH0738408A/ja
Publication of JPH0738408A publication Critical patent/JPH0738408A/ja
Priority to US08/778,695 priority patent/US5821783A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】 【構成】 ＰチャンネルＭＯＳトランジスタＱP1に並列
接続されたＰＭＯＳ選択回路４の複数のＰチャンネルＭ
ＯＳトランジスタＱP2〜ＱPnの各ゲートと、Ｎチャンネ
ルＭＯＳトランジスタＱN1に並列接続されたＮＭＯＳ選
択回路５の複数のＮチャンネルＭＯＳトランジスタＱN2
〜ＱNnの各ゲートにヒューズ部ＦP1〜ＦPn、ＦN1〜ＦNn
を接続した。 【効果】 適宜ヒューズ部ＦP1〜ＦPn、ＦN1〜ＦNnを切
断して一部のＰチャンネルＭＯＳトランジスタＱP2〜Ｑ
Pn又はＮチャンネルＭＯＳトランジスタＱN2〜ＱNnを切
り離すことにより、インバータの回路特性を最適化する
ことができるようになる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＭＯＳ等のインバー
タを用いたバッファ回路に関する。
【０００２】
【従来の技術】従来のＣＭＯＳ[Complementary Metal-O
xide-Semiconductor]インバータを用いたバッファ回路
の一例を図１７に示す。このバッファ回路は、１組の相
補型のＰチャンネルＭＯＳトランジスタＱPとＮチャン
ネルＭＯＳトランジスタＱNとで構成されている。そし
て、ＰチャンネルＭＯＳトランジスタＱPは、ソースが
電源ＶDDに接続されると共に、ドレインが出力端子２に
接続され、ゲートが入力端子１に接続されている。ま
た、ＮチャンネルＭＯＳトランジスタＱNは、ソースが
接地ＧＮＤに接続されると共に、ドレインが出力端子２
に接続され、ゲートが入力端子１に接続されている。従
って、このバッファ回路は、入力端子１の論理レベルを
反転して出力端子２に出力するインバータとして機能す
る。
【０００３】また、従来のＣＭＯＳインバータを用いた
バッファ回路の他の例を図１８に示す。このバッファ回
路は、相補型のＰチャンネルＭＯＳトランジスタＱPの
ソースが電源ＶDDに接続されゲートが入力端子１に接続
されると共に、ＮチャンネルＭＯＳトランジスタＱNの
ソースが接地ＧＮＤに接続されドレインが出力端子２に
接続されゲートが入力端子１に接続される点は、上記図
１７のバッファ回路と同じである。しかし、この図１８
のバッファ回路は、さらに１組の相補型のＰチャンネル
ＭＯＳトランジスタＱP0とＮチャンネルＭＯＳトランジ
スタＱN0を有し、ＰチャンネルＭＯＳトランジスタＱP0
は、ドレインが出力端子２に接続されると共に、ソース
がＰチャンネルＭＯＳトランジスタＱPのドレインに接
続され、ゲートが制御入力端子３に接続されている。ま
た、ＮチャンネルＭＯＳトランジスタＱN0は、ソースが
接地されると共に、ドレインが出力端子２に接続され、
ゲートが制御入力端子３に接続されている。従って、こ
のバッファ回路は、制御入力端子３がローレベルの場合
には、ＰチャンネルＭＯＳトランジスタＱP0がＯＮとな
りＮチャンネルＭＯＳトランジスタＱN0がＯＦＦとなる
ので、入力端子１の論理レベルを反転して出力端子２に
出力するインバータの機能がアクティブになるが、制御
入力端子３をハイレベルにすると、ＰチャンネルＭＯＳ
トランジスタＱP0がＯＦＦとなりＮチャンネルＭＯＳト
ランジスタＱN0がＯＮとなるので、出力端子２は常時ロ
ーレベルとなってインバータとしての機能が非アクティ
ブになる。 上記図１７や図１８に示したバッファ回路
における主ＰＭＯＳと主ＮＭＯＳとなるＰチャンネルＭ
ＯＳトランジスタＱPとＮチャンネルＭＯＳトランジス
タＱNは、バッファ回路が所望の回路特性を持つように
設計されるが、製造プロセスのバラツキによっては必ず
しもこの所望する回路特性が得られるとは限らない。
【０００４】例えばこのバッファ回路をＣＭＯＳ半導体
記憶装置の入力バッファとして用いる場合には、外部に
接続されるＴＴＬ[Transistor-Transistor-Logic]の論
理レベルとのインターフェイスをとるために、入力反転
電圧ＶINVを１．５Ｖ〜１．６Ｖ程度に設定し、最適な
ノイズマージンが得られるように回路特性を設定する。
ここで、ノイズマージンは、入力反転電圧ＶINVと入力
される論理レベルのハイレベル又はローレベルとの差と
して定義される。そして、ＳＲＡＭ[Static Random Acc
ess Memory]等の半導体記憶装置における標準的なＴＴ
Ｌレベルは、ハイレベルが２．２Ｖでローレベルが０．
８Ｖとなるため、入力反転電圧ＶINVを１．５Ｖに設定
すれば、ハイレベル側とローレベル側にそれぞれ０．７
Ｖずつのノイズマージンを確保することができる。
【０００５】以下に、入力反転電圧ＶINVをこのような
所望の値に設定するためのバッファ回路の設計手順を説
明する。まずバッファ回路の入力電圧をＶI、電源電圧
をＶo、ＰチャンネルＭＯＳトランジスタＱPのゲイン定
数及びしきい値電圧をそれぞれβP、ＶTPとすると、こ
のＰチャンネルＭＯＳトランジスタＱPを流れる電流ＩD
Pは数１で示される。
【０００６】
【数１】
【０００７】また、ＮチャンネルＭＯＳトランジスタＱ
Nのゲイン定数及びしきい値電圧をそれぞれβN、ＶTNと
すると、このＮチャンネルＭＯＳトランジスタＱNを流
れる電流ＩDNは数２で示される。
【０００８】
【数２】
【０００９】そして、入力電圧ＶIが入力反転電圧ＶINV
に一致したときにはＩDP＝ＩDNとなるので、この関係に
基づいて数１と数２から入力電圧ＶI、即ち入力反転電
圧ＶINVを求めると、数３で示すものとなる。
【００１０】
【数３】
【００１１】従って、この数３の右辺の各定数を適宜設
定することにより、所望する入力反転電圧ＶINVを得る
ことができる。
【００１２】ところで、ＭＯＳトランジスタの単位面積
当たりのゲート容量をＣ0、ＰチャンネルＭＯＳトラン
ジスタＱPのチャンネル幅（ゲート幅とほぼ同じ）をＷ
P、チャンネル長（ゲート長とほぼ同じ）をＬP、キャリ
ア移動度をμPとすると、ＰチャンネルＭＯＳトランジ
スタＱPの駆動能力を表す上記ゲイン定数βPは数４で表
され、
【００１３】
【数４】
【００１４】ＮチャンネルＭＯＳトランジスタＱNのチ
ャンネル幅をＷN、チャンネル長をＬN、キャリア移動度
をμNとすると、ＮチャンネルＭＯＳトランジスタＱNの
駆動能力を表す上記ゲイン定数βNは数５で表される。
【００１５】
【数５】
【００１６】そして、上記しきい値電圧ＶTP、ＶTNやキ
ャリア移動度μP、μN及びゲート容量Ｃ0等のプロセス
定数は、製造プロセスに応じて一律に決定される。そこ
で、このキャリア移動度μP、μNが同じで値であるとす
ると、数３の式中のゲイン定数比βN／βPは数６とな
り、
【００１７】
【数６】
【００１８】数３は数７に示すように変形されるので、
【００１９】
【数７】
【００２０】入力反転電圧ＶINVは、チャンネル幅ＷP、
ＷNとチャンネル長ＬP、ＬNによって調整可能であるこ
とが分かる。従って、入力反転電圧ＶINVを所望の値に
設定するには、数４及び数５に示すチャンネル幅ＷP、
ＷNとチャンネル長ＬP、ＬNを適当な値に定めることに
より、ゲイン定数比βN／βPを調整すればよい。
【００２１】即ち、例えば、電源ＶDDが５Ｖであり、し
きい値電圧ＶTN、ＶTPがそれぞれ０．８Ｖ、−０．８Ｖ
である場合には、チャンネル幅ＷP、ＷNとチャンネル長
ＬP、ＬNを適当な値に定めることによりゲイン定数比β
N／βPが１４．９となるように調整すれば、数３から入
力反転電圧ＶINVを最適値の１．５Ｖに設定することが
できる。
【００２２】しかしながら、このようにチャンネル幅Ｗ
P、ＷNとチャンネル長ＬP、ＬNを定めてバッファ回路を
製造したとしても、実際には製造プロセスのバラツキに
よって上記プロセス定数が変動する場合があり、これに
よって入力反転電圧ＶINVが設定とは異なる値になる
と、ノイズマージンが悪化することになる。例えば、上
記設定において、プロセス定数の変動によりしきい値電
圧ＶTN、ＶTPがそれぞれ０．６Ｖ、−１．０Ｖになった
とすると、入力反転電圧ＶINVは数３により１．３Ｖに
変化し、ローレベル側のノイズマージンが０．５Ｖまで
減少する。また、しきい値電圧ＶTN、ＶTPがそれぞれ
１．０Ｖ、−０．６Ｖになったとすると、入力反転電圧
ＶINVは１．７Ｖに変化し、ハイレベル側のノイズマー
ジンが０．５Ｖまで減少する。
【００２３】このように、バッファ回路を半導体集積回
路の入力バッファとして用いる場合には、製造プロセス
のバラツキによって回路特性が変動すると、ノイズマー
ジンが十分に得られなくなることがある。
【００２４】また、このバッファ回路を半導体集積回路
の出力バッファとして用いる場合には、製造プロセスの
バラツキが最悪の状態となった場合にも、少なくとも後
段の回路を駆動し得るだけの駆動能力が得られるように
十分に余裕のある設定を行う必要がある。そして、この
ような設定で製造を行った場合に、バッファ回路の駆動
能力が最大となるようにプロセス定数が変動したとする
と、このバッファ回路に流れる過大な電流によるノイズ
が問題となる。
【００２５】例えば、図１９に示すように、半導体集積
回路内の接地ＧＮＤとなる接地線２１から引き出される
ボンディングワイヤ等に発生する直列寄生インダクタン
スをＬとして、バッファ回路の出力端子２がローレベル
に変化する際にＮチャンネルＭＯＳトランジスタＱNに
電流が流れると、この直列寄生インダクタンスＬの両端
にノイズ電圧ｖsが発生する。そして、このノイズ電圧
ｖsが接地線２１上の接地ノイズとなって、回路動作や
回路機能に悪影響を及ぼす可能性が生じる。このノイズ
電圧ｖsは、ＮチャンネルＭＯＳトランジスタＱNに流れ
る電流ＩDNによる直列寄生インダクタンスＬでの電圧降
下によって発生するので、数８で表されることになり、
電流ＩDNの微分値、即ち変化率が大きいほど大きな値と
なる。
【００２６】
【数８】
【００２７】そして、バッファ回路の出力端子２に接続
する負荷容量をＣLとして、数９の近似を行い、
【００２８】
【数９】
【００２９】かつ、ＮチャンネルＭＯＳトランジスタＱ
Nを流れる電流ＩDNが一定であると仮定すると、数８は
数１０に示すように変形され、
【００３０】
【数１０】
【００３１】さらにこれに上記数２を代入すると、ノイ
ズ電圧ｖsは数１１で表されるようになる。
【００３２】
【数１１】
【００３３】ここで、電源電圧Ｖoと入力電圧ＶIとをそ
れぞれどちらも５Ｖとし、製造プロセスでの標準のプロ
セス定数がしきい値電圧ＶTNについては０．８Ｖであり
βN＝βN0の関係となる場合に、この製造プロセスにお
いてバッファ回路の駆動能力を低下させる方向の最大の
バラツキが発生して、しきい値電圧ＶTNが１．０Ｖとな
りβN＝０．８βN0の関係に変動したとすると、数１１
からこのときのノイズ電圧ｖs1は数１２に示すものとな
る。
【００３４】
【数１２】
【００３５】また、このバッファ回路の駆動能力を向上
させる方向の最大のバラツキが発生して、しきい値電圧
ＶTNが０．６ＶとなりβN＝１．２βN0の関係になった
とすると、数１１からこのときのノイズ電圧ｖs2は数１
３に示すものとなる。
【００３６】
【数１３】
【００３７】従って、製造プロセスのバラツキによって
バッファ回路の駆動能力が最悪となった場合のノイズ電
圧ｖs1に比べ最高となった場合のノイズ電圧ｖs2は、数
１４に示すように３．３倍に達する。
【００３８】
【数１４】
【００３９】この結果、バッファ回路を半導体集積回路
の出力バッファとして用いる場合には、製造プロセスの
バラツキによって駆動能力が最大となったときに３倍以
上のノイズが発生し、これが半導体集積回路の誤動作の
原因となるおそれがある。
【００４０】なお、上記では接地線２１上に発生する接
地ノイズについて説明したが、半導体集積回路内の電源
ＶDDとなる電源線上にも同様に電源ノイズが発生し、こ
れによっても半導体集積回路が誤動作を起こすおそれが
ある。
【００４１】そこで、このようにバッファ回路を出力バ
ッファとして用いた場合に発生するノイズを低減させる
ために、従来から図２０又は図２１に示すようなバッフ
ァ回路の構成が提案されていた。
【００４２】図２０に示す従来のバッファ回路（特開昭
５８−１９６７２５号公報記載）は、各ＰチャンネルＭ
ＯＳトランジスタと各ＮチャンネルＭＯＳトランジスタ
のチャンネル幅とチャンネル長を調整することにより、
これらが同時にＯＮになることがないようにして、出力
レベルの切り替え時に電源ＶDDから接地ＧＮＤに貫通し
て流れる電流を少なくし電源ノイズの発生を抑制するよ
うにしたものである。また、図２１に示す従来のバッフ
ァ回路（特開昭５８−１９６７２６号公報記載）は、出
力トランジスタを分割させて動作させることにより、電
流の立ち上がり時間を長くして電流の変化率を抑制し大
きな電源ノイズが発生しないようにしたものである。
【００４３】
【発明が解決しようとする課題】ところが、上記図２０
及び図２１に示した従来のバッファ回路は、いずれも製
造プロセスでのバラツキがいずれの状態になった場合に
も電源ノイズを抑制し得るようにマージンを広くしたも
のであるため、バラツキの発生具合によっては所望する
回路特性が得られなくなるという問題があった。しか
も、これら従来のバッファ回路では、入力バッファとし
て用いた場合にノイズマージンが十分に得られなくなる
おそれがあるという不都合を解消することができないと
いう問題もあった。
【００４４】また、特開昭６４−５７４９１号公報に
は、半導体集積回路のタイミング設定回路の遅延特性を
ヒューズ手段によって調整する発明が開示されている。
しかしながら、この発明は、直列接続される遅延回路の
数をヒューズ手段によって調整可能にするものにすぎな
いので、バッファ回路の回路特性を直接調整するような
技術はこれまで開発されていなかった。
【００４５】本発明はこのような現状に鑑みてなされた
ものであり、製造プロセスでのバラツキをヒューズ手段
によって修正し所望の回路特性を得ることができるバッ
ファ回路を提供することが本発明の目的である。
【００４６】
【課題を解決するための手段】本発明のバッファ回路
は、入力信号を入力するための入力端子と、該入力信号
を反転させて出力信号に変える反転手段と、該出力信号
を出力するための出力端子とを有するバッファ回路であ
って、該反転手段は、複数のＰＭＯＳトランジスタ及び
複数のＮＭＯＳトランジスタを有し、該複数のＰＭＯＳ
トランジスタのそれぞれのソースは電源に接続され、該
複数のＰＭＯＳトランジスタのそれぞれのドレインは該
出力端子接続され、該複数のＰＭＯＳトランジスタのそ
れぞれのゲートは該入力端子に接続され、該複数のＮＭ
ＯＳトランジスタのそれぞれのソースは接地され、該複
数のＮＭＯＳトランジスタのそれぞれのドレインは該出
力端子に接続され、該複数のＮＭＯＳトランジスタのそ
れぞれのゲートは該入力端子に接続され、該複数のＰＭ
ＯＳトランジスタのうちの少なくとも１つのＰＭＯＳト
ランジスタのゲートは選択的に切断可能なヒューズ手段
を介して該入力端子に接続されており、該複数のＮＭＯ
Ｓトランジスタのうちの少なくとも１つのＮＭＯＳトラ
ンジスタのゲートは選択的に切断可能なヒューズ手段を
介して該入力端子に接続されており、そのことにより上
記目的が達成される。
【００４７】また、前記複数のＰＭＯＳトランジスタの
うちの少なくとも１つのＰＭＯＳトランジスタのゲート
はプルアップ手段を介して前記電源端子に接続され、前
記複数のＮＭＯＳトランジスタのうちの少なくとも１つ
のＮＭＯＳトランジスタのゲートはプルアップ手段を介
して前記接地端子に接続されていてもよい。
【００４８】更に、前記プルアップ手段及び前記プルダ
ウン手段は高抵抗ポリシリコンによって形成された抵抗
体を有していてもよい。
【００４９】本発明の他のバッファ回路は、入力信号を
入力するための入力端子と、該入力信号を反転させて出
力信号に変える反転手段と、該出力信号を出力するため
の出力端子とを有するバッファ回路であって、該反転手
段は、複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳ
トランジスタとを有し、該複数のＰＭＯＳトランジスタ
のそれぞれのソースは電源に接続され、該複数のＰＭＯ
Ｓトランジスタのそれぞれのドレインは該出力端子に接
続され、該複数のＰＭＯＳトランジスタのそれぞれのゲ
ートは該入力端子に接続され、該複数のＮＭＯＳトラン
ジスタのそれぞれのソースは接地され、該複数のＮＭＯ
Ｓトランジスタのそれぞれのドレインは該出力端子に接
続され、該複数のＮＭＯＳトランジスタのそれぞれのゲ
ートは該入力端子に接続され、該複数のＰＭＯＳトラン
ジスタ及び該複数のＮＭＯＳトランジスタのうちの少な
くとも１つのトランジスタのドレインは選択的に切断可
能なヒューズ手段を介して該出力端子に接続されている
ことにより上記目的が達成される。
【００５０】本発明の他のバッファ回路は、入力信号を
入力するための入力端子と、該入力信号を反転させて反
転信号に変える第１の反転手段と、該反転信号を出力す
るための第１の出力端子と、該第１の出力端子から出力
された該反転信号をさらに反転させて出力信号に変える
第２の反転手段と、該出力信号を出力するための第２の
出力端子とを有するバッファ回路であって、該第１の反
転手段及び該第２の反転手段は、複数のＰＭＯＳトラン
ジスタ及び複数のＮＭＯＳトランジスタとを有し、該第
１の反転手段の該複数のＰＭＯＳトランジスタのそれぞ
れのソースは電源に接続され、該第１の反転手段の該複
数のＰＭＯＳトランジスタのそれぞれのドレインは該第
１の出力端子に接続され、該第１の反転手段の該複数の
ＰＭＯＳトランジスタのそれぞれのゲートは該入力端子
に接続され、該第１の反転手段の該複数のＮＭＯＳトラ
ンジスタのそれぞれのソースは接地され、該第１の反転
手段の該複数のＮＭＯＳトランジスタのそれぞれのドレ
インは該第１の出力端子に接続され、該第１の反転手段
の該複数のＮＭＯＳトランジスタのそれぞれのゲートは
該入力端子に接続され、該第１の反転手段の該複数のＰ
ＭＯＳトランジスタ及び該複数のＮＭＯＳトランジスタ
のうちの少なくとも１つのトランジスタのドレインは選
択的に切断可能なヒューズ手段を介して該第１の出力端
子に接続され、該第２の反転手段の該複数のＰＭＯＳト
ランジスタのそれぞれのソースは電源に接続され、該第
２の反転手段の該複数のＰＭＯＳトランジスタのそれぞ
れのドレインは該第２の出力端子に接続され、該第２の
反転手段の該複数のＰＭＯＳトランジスタのそれぞれの
ゲートは該第１の出力端子に接続され、該第２の反転手
段の該複数のＮＭＯＳトランジスタのそれぞれのソース
は接地され、該第２の反転手段の該複数のＮＭＯＳトラ
ンジスタのそれぞれのドレインは該第２の出力端子に接
続され、該第２の反転手段の該複数のＮＭＯＳトランジ
スタのそれぞれのゲートは該第１の出力端子に接続さ
れ、該第２の反転手段の該複数のＰＭＯＳトランジスタ
及び該複数のＮＭＯＳトランジスタのうちの少なくとも
１つのトランジスタのドレインは選択的に切断可能なヒ
ューズ手段を介して該第２の出力端子に接続されている
ことにより上記目的が達成される。
【００５１】本発明の他のバッファ回路は、入力信号を
入力するための入力端子と、該入力信号を反転させて反
転信号に変える第１の反転手段と、該反転信号を出力す
るための第１の出力端子と、該第１の出力端子から出力
された該反転信号をさらに反転させて出力信号に変える
第２の反転手段と、該出力信号を出力するための第２の
出力端子とを有するバッファ回路であって、該第１の反
転手段及び該第２の反転手段は、複数のＰＭＯＳトラン
ジスタ及び複数のＮＭＯＳトランジスタとを有し、該第
１の反転手段の該複数のＰＭＯＳトランジスタのそれぞ
れのソースは電源に接続され、該第１の反転手段の該複
数のＰＭＯＳトランジスタのそれぞれのドレインは該第
１の出力端子に接続され、該第１の反転手段の該複数の
ＰＭＯＳトランジスタのそれぞれのゲートは該入力端子
に接続され、該第１の反転手段の該複数のＮＭＯＳトラ
ンジスタのそれぞれのソースは接地され、該第１の反転
手段の該複数のＮＭＯＳトランジスタのそれぞれのドレ
インは該第１の出力端子に接続され、該第１の反転手段
の該複数のＮＭＯＳトランジスタのそれぞれのゲートは
該入力端子に接続され、該第１の反転手段の該複数のＰ
ＭＯＳトランジスタ及び該複数のＮＭＯＳトランジスタ
のうちの少なくとも１つのトランジスタのソースは選択
的に切断可能なヒューズ手段を介して該第１の出力端子
に接続され、該第２の反転手段の該複数のＰＭＯＳトラ
ンジスタのそれぞれのソースは電源に接続され、該第２
の反転手段の該複数のＰＭＯＳトランジスタのそれぞれ
のドレインは該第２の出力端子に接続され、該第２の反
転手段の該複数のＰＭＯＳトランジスタのそれぞれのゲ
ートは該第１の出力端子に接続され、該第２の反転手段
の該複数のＮＭＯＳトランジスタのそれぞれのソースは
接地され、該第２の反転手段の該複数のＮＭＯＳトラン
ジスタのそれぞれのドレインは該第２の出力端子に接続
され、該第２の反転手段の該複数のＮＭＯＳトランジス
タのそれぞれのゲートは該第１の出力端子に接続され、
該第２の反転手段の該複数のＰＭＯＳトランジスタ及び
該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
のトランジスタのソースは選択的に切断可能なヒューズ
手段を介して該第２の出力端子に接続されていることに
より上記目的が達成される。
【００５２】本発明の他のバッファ回路は、入力信号を
入力するための入力端子と、該入力信号を反転させて出
力信号に変える反転手段と、該出力信号を出力するため
の出力端子とを有するバッファ回路であって、該反転手
段は、複数のＰＭＯＳトランジスタ及び複数のＮＭＯＳ
トランジスタとを有し、該複数のＰＭＯＳトランジスタ
のそれぞれのソースは電源に、該複数のＰＭＯＳトラン
ジスタのそれぞれのドレインは該出力端子に、該複数の
ＰＭＯＳトランジスタのそれぞれのゲートは該入力端子
にそれぞれ接続され、該複数のＮＭＯＳトランジスタの
それぞれのソースは接地され、該複数のＮＭＯＳトラン
ジスタのそれぞれのドレインは該出力端子に接続され、
該複数のＮＭＯＳトランジスタのそれぞれのゲートは該
入力端子に接続され、該複数のＰＭＯＳトランジスタ及
び該複数のＮＭＯＳトランジスタのうちの少なくとも１
つのトランジスタのソースは選択的に切断可能なヒュー
ズ手段を介して該電源端に接続されていることにより上
記目的が達成される。
【００５３】本発明の他のバッファ回路は、第１の入力
信号を入力する第１の入力端子と、該第１の入力信号を
反転させて反転信号に変え得る反転手段と、該反転信号
を出力するための出力端子と、第２の入力信号に応答し
て該反転信号を該出力端子に出力する出力制御手段とを
有するバッファ回路であって、該反転手段は、複数のＰ
ＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタを
有し、該複数のＰＭＯＳトランジスタのそれぞれのソー
スは電源に接続され、該複数のＰＭＯＳトランジスタの
それぞれのドレインは該出力制御手段に接続され、該複
数のＰＭＯＳトランジスタのそれぞれのゲートは該第１
の入力端子に接続され、該複数のＮＭＯＳトランジスタ
のそれぞれのソースは接地され、該複数のＮＭＯＳトラ
ンジスタのそれぞれのドレインは該出力制御手段に接続
され、該複数のＮＭＯＳトランジスタのそれぞれのゲー
トは該第１の入力端子に接続され、該複数のＰＭＯＳト
ランジスタのうちの少なくとも１つのＰＭＯＳトランジ
スタのドレインは選択的に切断することのできるヒュー
ズ手段を介して他の該複数のＰＭＯＳトランジスタのド
レインに接続されており、該複数のＮＭＯＳトランジス
タのうちの少なくとも１つのＮＭＯＳトランジスタのド
レインは選択的に切断することのできるヒューズ手段を
介して他の該複数のＰＭＯＳトランジスタのドレインに
接続されていることにより上記目的が達成される。
【００５４】本発明の他のバッファ回路は、第１の入力
信号を入力する第１の入力端子と、該第１の入力信号を
反転させて反転信号に変え得る反転手段と、該反転信号
を出力するための出力端子と、第２の入力信号に応答し
て該反転信号を該出力端子に出力する出力制御手段とを
有するバッファ回路であって、該反転手段は、複数のＰ
ＭＯＳトランジスタ及び複数のＮＭＯＳトランジスタを
有し、該複数のＰＭＯＳトランジスタは電源端子と該出
力制御手段との間に直列に接続され、該複数のＰＭＯＳ
トランジスタのそれぞれのゲートは該第１の入力端子に
接続され、該複数のＮＭＯＳトランジスタは該接地端子
と該出力制御手段との間に直列に接続され、該複数のＮ
ＭＯＳトランジスタのそれぞれのゲートは該第１の入力
端子に接続され、該複数のＰＭＯＳトランジスタのうち
の少なくとも１つのＰＭＯＳトランジスタのドレインは
選択的に切断することのできるヒューズ手段を介して該
電源端子に接続されており、該複数のＮＭＯＳトランジ
スタのうちの少なくとも１つのＮＭＯＳトランジスタの
ドレインは選択的に切断することのできるヒューズ手段
を介して該接地端子に接続されていることにより上記目
的を達成できる。
【００５５】また、複数のＰＭＯＳトランジスタ及び複
数のＮＭＯＳトランジスタからなる第２の反転回路を更
に有し、該第２の反転回路の該複数のＰＭＯＳトランジ
スタのそれぞれのソースは電源に接続され、該第２の反
転回路の該複数のＰＭＯＳトランジスタのそれぞれのド
レインは前記出力制御手段に接続され、該第２の反転回
路の該複数のＰＭＯＳトランジスタのそれぞれのゲート
は前記第１の入力端子に接続され、該第２の反転回路の
該複数のＮＭＯＳトランジスタのそれぞれのソースは接
地され、該第２の反転回路の該複数のＮＭＯＳトランジ
スタのそれぞれのドレインは該出力制御手段に接続さ
れ、該第２の反転回路の該複数のＮＭＯＳトランジスタ
のそれぞれのゲートは該第１の入力端子に接続され、該
第２の反転回路の該複数のＰＭＯＳトランジスタのうち
の少なくとも１つのＰＭＯＳトランジスタのドレインは
選択的に切断することのできるヒューズ手段を介して他
の該第２の反転回路の該複数のＰＭＯＳトランジスタの
ドレインに接続されており、該第２の反転回路の該複数
のＮＭＯＳトランジスタのうちの少なくとも１つのＮＭ
ＯＳトランジスタのドレインは選択的に切断することの
できるヒューズ手段を介して他の該第２の反転回路の該
複数のＰＭＯＳトランジスタのドレインに接続されてい
てもよい。
【００５６】
【作用】本発明のバッファ回路によれば、反転回路のヒ
ューズ手段が切断されていない状態では、反転回路の全
てのＰＭＯＳトランジスタが電源と出力端子との間で並
列に接続されるので、全てのＰＭＯＳトランジスタは一
体となってＰチャンネルＭＯＳトランジスタとして機能
する。そして、この場合、一体となったＰチャンネルＭ
ＯＳトランジスタの実質のチャンネル幅は、全てのＰＭ
ＯＳトランジスタの各チャンネル幅の総和となる。従っ
て、ヒューズ手段を選択的に切断して一部のＰＭＯＳト
ランジスタを反転回路から切り離すと、一体となったＰ
チャンネルＭＯＳトランジスタの実質のチャンネル幅
は、残ったＰＭＯＳトランジスタの各チャンネル幅の総
和に変更される。
【００５７】また、反転回路のヒューズ手段が切断され
ていない状態では、反転回路の全てのＮＭＯＳトランジ
スタが接地と出力端子との間で並列に接続されるので、
これらの全てのＮＭＯＳトランジスタは一体となってＮ
チャンネルＭＯＳトランジスタとして機能する。そし
て、この場合、一体となったＮチャンネルＭＯＳトラン
ジスタの実質のチャンネル幅は、全てのＮＭＯＳトラン
ジスタの各チャンネル幅の総和となる。従って、ヒュー
ズ手段を選択的に切断して一部のＮＭＯＳトランジスタ
を反転回路から切り離すと、一体となったＮチャンネル
ＭＯＳトランジスタの実質のチャンネル幅は、残ったＮ
ＭＯＳトランジスタの各チャンネル幅の総和に変更され
る。
【００５８】そして、上記一体となったＰチャンネルＭ
ＯＳトランジスタとＮチャンネルＭＯＳトランジスタは
インバータを形成する。
【００５９】この結果、バッファ回路の各ＭＯＳトラン
ジスタの形成後に測定した回路特性が不適当であった場
合に、反転回路のヒューズ手段を適宜切断することによ
り一体となったＰチャンネルＭＯＳトランジスタとＮチ
ャンネルＭＯＳトランジスタのチャンネル幅を変更する
ことができるので、これによって一体となったＭＯＳト
ランジスタの駆動能力を調整し、又はこれらのインバー
タとしての入力反転電圧を調整して回路特性を所望する
値に変更することができるようになる。
【００６０】本発明の他のバッファ回路によれば、反転
回路のヒューズ手段が全て切断された状態では、反転回
路の全てのＰＭＯＳトランジスタを電源と出力端子との
間で直列に接続することができ、これらの全てのＰＭＯ
Ｓトランジスタを一体となってＰチャンネルＭＯＳトラ
ンジスタとして機能させることができる。そして、この
場合、一体となったＰチャンネルＭＯＳトランジスタの
実質のチャンネル長は、全てのＰＭＯＳトランジスタの
各チャンネル長の総和となる。従って、ヒューズ手段を
選択的に切断し又は切断を回避してＰＭＯＳトランジス
タを直列回路から切り離すと、一体となったＰチャンネ
ルＭＯＳトランジスタの実質のチャンネル長は、残った
ＰＭＯＳトランジスタの各チャンネル長の総和に変更さ
れる。
【００６１】また、反転回路のヒューズ手段が全て切断
された状態では、反転回路の全てのＮＭＯＳトランジス
タを接地と出力端子との間で直列に接続することがで
き、全てのＮＭＯＳトランジスタを一体となってＮチャ
ンネルＭＯＳトランジスタとして機能させることができ
る。そして、この場合、一体となったＮチャンネルＭＯ
Ｓトランジスタの実質のチャンネル長は、全てのＮＭＯ
Ｓトランジスタの各チャンネル長の総和となる。従っ
て、ヒューズ手段を選択的に切断し又は切断を回避して
調整用ＮＭＯＳを直列回路から切り離すと、一体となっ
たＮチャンネルＭＯＳトランジスタの実質のチャンネル
長は、残ったＮＭＯＳトランジスタの各チャンネル長の
総和に変更される。
【００６２】そして、上記一体となったＰチャンネルＭ
ＯＳトランジスタとＮチャンネルＭＯＳトランジスタは
インバータを形成する。
【００６３】この結果、バッファ回路の各ＭＯＳトラン
ジスタの形成後に測定した回路特性が不適当であった場
合に、直列ＰＭＯＳ選択回路と直列ＮＭＯＳ選択回路の
ヒューズ手段を適宜切断し又は切断を回避することによ
り一体となったＰチャンネルＭＯＳトランジスタとＮチ
ャンネルＭＯＳトランジスタのチャンネル長を変更する
ことができるので、これによって一体となったＭＯＳト
ランジスタの駆動能力を調整し、又はこれらのインバー
タとしての入力反転電圧を調整して回路特性を所望する
値に変更することができるようになる。
【００６４】直列接続された調整用ＰＭＯＳ及び調整用
ＮＭＯＳは、ソース−ドレイン間を短絡することにより
直列回路から切り離すことができる。
【００６５】
【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。
【００６６】図１及び図２は本発明の第１実施例を示す
ものであって、図１はバッファ回路の概略回路図、図２
はバッファ回路の回路図である。なお、上記図１７に示
した従来例と同様の機能を有する構成部材には同じ番号
を付記する。
【００６７】第１の実施例のバッファ回路は、ＰＭＯＳ
選択回路とＮＭＯＳ選択回路を用い、調整用ＰＭＯＳと
調整用ＮＭＯＳのゲートにヒューズ手段を設けたバッフ
ァ回路である。
【００６８】第１の実施例のバッファ回路は、図１に示
すように、１組の相補型のＰチャンネルＭＯＳトランジ
スタＱP1（主ＰＭＯＳ）及びＮチャンネルＭＯＳトラン
ジスタＱN1（主ＮＭＯＳ）とＰＭＯＳ選択回路４及びＮ
ＭＯＳ選択回路５とで構成されている。ＰチャンネルＭ
ＯＳトランジスタＱP1は、ソースが電源ＶDDに接続され
ると共に、ドレインがバッファ回路の出力端子２に接続
され、ゲートがバッファ回路の入力端子１に接続されて
いる。また、ＮチャンネルＭＯＳトランジスタＱN1は、
ソースが接地ＧＮＤに接続されると共に、ドレインが出
力端子２に接続され、ゲートが入力端子１に接続されて
いる。そして、ＰＭＯＳ選択回路４は、ＰチャンネルＭ
ＯＳトランジスタＱP1のソース、ドレイン及びゲートに
並列に接続され、ＮＭＯＳ選択回路５は、Ｎチャンネル
ＭＯＳトランジスタＱN1のソース、ドレイン及びゲート
に並列に接続されている。
【００６９】ＰＭＯＳ選択回路４は、図２に示すよう
に、ｎ−１個のＰチャンネルＭＯＳトランジスタＱP2〜
ＱPn（調整用ＰＭＯＳ）からなる。これらのＰチャンネ
ルＭＯＳトランジスタＱP2〜ＱPnは、それぞれのソース
がＰチャンネルＭＯＳトランジスタＱP1のソースに共通
に接続されると共に、それぞれのドレインがＰチャンネ
ルＭＯＳトランジスタＱP1のドレインに共通に接続され
る。そして、これらのＰチャンネルＭＯＳトランジスタ
ＱP2〜ＱPnのゲートは、それぞれヒューズ部ＦP2〜ＦPn
を介してＰチャンネルＭＯＳトランジスタＱP1のゲート
に共通に接続されている。また、これらＰチャンネルＭ
ＯＳトランジスタＱP2〜ＱPnのゲートは、それぞれプル
アップ抵抗ＲP2〜ＲPnを介してＰチャンネルＭＯＳトラ
ンジスタＱP1のソースに共通に接続され、結果的に電源
ＶDDに接続されることになる。
【００７０】ＮＭＯＳ選択回路５は、ｎ−１個のＮチャ
ンネルＭＯＳトランジスタＱN2〜ＱNn（調整用ＮＭＯ
Ｓ）からなる。これらのＮチャンネルＭＯＳトランジス
タＱN2〜ＱNnは、それぞれのソースがＮチャンネルＭＯ
ＳトランジスタＱN1のソースに共通に接続されると共
に、それぞれのドレインがＮチャンネルＭＯＳトランジ
スタＱN1のドレインに共通に接続される。そして、これ
らのＮチャンネルＭＯＳトランジスタＱN2〜ＱNnのゲー
トは、それぞれヒューズ部ＦN2〜ＦNnを介してＮチャン
ネルＭＯＳトランジスタＱN1のゲートに共通に接続され
ている。また、これらＮチャンネルＭＯＳトランジスタ
ＱN2〜ＱNnのゲートは、それぞれプルアップ抵抗ＲN2〜
ＲNnを介してＮチャンネルＭＯＳトランジスタＱN1のソ
ースに共通に接続され、結果的に接地ＧＮＤに接続され
ることになる。
【００７１】上記ヒューズ部ＦP2〜ＦPn、ＦN2〜ＦNn
は、チップ表面で切断可能となるように形成された配線
部分である。そして、これらのヒューズ部ＦP2〜ＦPn、
ＦN2〜ＦNnは、製造プロセスの最終段階において必要な
場合に選択され、レーザトリミング等によって切断され
る。また、プルアップ抵抗ＲP2〜ＲPn及びプルダウン抵
抗ＲN2〜ＲNnは、それぞれ高抵抗のポリシリコンによっ
て形成されている。従って、バッファ回路の入力端子１
がプルアップ抵抗ＲP2〜ＲPnを介して電源ＶDDに接続さ
れると共にプルダウン抵抗ＲN2〜ＲNnを介して接地ＧＮ
Ｄに接続されることになるが、このような高抵抗のポリ
シリコンを用いることにより入力インピーダンスが低下
するようなことがほとんどなくなる。なお、ＳＲＡＭ等
においては、メモリセルの負荷に高抵抗のポリシリコン
を用いるものがあり、このようなＳＲＡＭ等に本実施例
のバッファ回路を利用する場合には、これらのプルアッ
プ抵抗ＲP2〜ＲPn及びプルダウン抵抗ＲN2〜ＲNnも同じ
ポリシリコンを用いて同時に形成することができる。
【００７２】上記構成のバッファ回路は、全てのＰチャ
ンネルＭＯＳトランジスタＱP1〜ＱPnと全てのＮチャン
ネルＭＯＳトランジスタＱN1〜ＱNnとがそれぞれ一体と
なってインバータとして動作する。即ち、入力端子１に
入力反転電圧ＶINVより高レベルの電圧が入力される
と、ＰチャンネルＭＯＳトランジスタＱP1〜ＱPnがＯＦ
Ｆとなり電源ＶDDとの間が遮断されると共に、Ｎチャン
ネルＭＯＳトランジスタＱN1〜ＱNnがＯＮとなって接地
ＧＮＤとの間が導通するので、出力端子２からローレベ
ルが出力される。また、入力端子１に入力反転電圧ＶIN
Vより低レベルの電圧が入力されると、ＰチャンネルＭ
ＯＳトランジスタＱP1〜ＱPnがＯＮとなり電源ＶDDとの
間が導通すると共に、ＮチャンネルＭＯＳトランジスタ
ＱN1〜ＱNnがＯＦＦとなって接地ＧＮＤとの間が遮断さ
れるので、出力端子２からハイレベルが出力される。
【００７３】第１の実施例のバッファ回路を入力バッフ
ァとして用いる場合、電源ＶDDを５Ｖとし、製造プロセ
スでの標準のプロセス定数のしきい値電圧ＶTN、ＶPNが
それぞれ０．８Ｖ、−０．８Ｖであったとすると、入力
反転電圧ＶINVの最適な値として１．５Ｖを得るために
は、上記数３より一体となったＰチャンネルＭＯＳトラ
ンジスタＱP1〜ＱPnと一体となったＮチャンネルＭＯＳ
トランジスタＱN1〜ＱNnの実質的なゲイン定数比βN／
βPが１４．９となるように調整すればよい。そして、
これらＰチャンネルＭＯＳトランジスタＱP1〜ＱPnとＮ
チャンネルＭＯＳトランジスタＱN1〜ＱNnはそれぞれ並
列接続されていることから、実質的なチャンネル幅が各
ＭＯＳトランジスタＱのチャンネル幅の和となり、チャ
ンネル長が一定であるとすると上記数４、数５からゲイ
ン定数も各ＭＯＳトランジスタＱの和で定まる。従っ
て、ゲイン定数比βN／βPが１４．９となるようなゲイ
ン定数βN、βPを各ＰチャンネルＭＯＳトランジスタＱ
P1〜ＱPnとＮチャンネルＭＯＳトランジスタＱN1〜ＱNn
に割り当て、数４及び数５に基づいてそれぞれのＭＯＳ
トランジスタＱのチャンネル幅ＷP、ＷN及びチャンネル
長ＬP、ＬNを設定して製造を行う。
【００７４】上記入力バッファの設定を行って半導体集
積回路を製造した場合、ウェーハプロセスの最終段階の
テスト工程において、ウェーハ上のＴＥＧ[Test Elemen
t Group]のトランジスタ特性を測定し、所望した特性が
得られているかどうかの検査を行う。そして、もし製造
プロセスのバラツキによってプロセス定数が変動し所望
の特性が得られなかったときには、トランジスタ特性の
測定によって得たプロセス定数から数３に基づいて入力
反転電圧ＶINVを最適な１．５Ｖとするために必要とさ
れるゲイン定数比βN／βPを再計算し、この修正したゲ
イン定数比βN／βPの値からヒューズ部ＦP2〜ＦPn、Ｆ
N2〜ＦNnの切断箇所を決定する。
【００７５】例えばＴＥＧのトランジスタ特性を測定し
た結果、プロセス定数のしきい値電圧ＶTN、ＶPNがそれ
ぞれ０．６Ｖ、−１．０Ｖになっていたとすると、ゲイ
ン定数比βN／βPが１４．９であるため、数３より入力
反転電圧ＶINVは１．３Ｖとなり、ローレベル側のノイ
ズマージンが０．５Ｖまで減少する。そこで、逆にこの
数３より入力反転電圧ＶINVを１．５Ｖとするために必
要なゲイン定数比βN／βPを求めると７．７１となる。
また、本実施例のバッファ回路に用いる各ＭＯＳトラン
ジスタＱはチャンネル幅ＷP、ＷN及びチャンネル長Ｌ
P、ＬNがそれぞれ全て同じに形成されているとすると、
ｎ−１個のヒューズ部ＦN2〜ＦNnのうちのｍ個を切断し
たときのＮチャンネルＭＯＳトランジスタＱN1〜ＱNnの
全体のゲイン定数βNはｎ分のｎ−ｍに減少する。従っ
て、この場合に、バッファ回路が１０個（ｎ＝１０）ず
つのＭＯＳトランジスタＱで構成されているとして、ヒ
ューズ部ＦN2〜ＦNnのうちの５個を切断すると、ゲイン
定数βNは２分の１に減少し、１４．９であったゲイン
定数比βN／βPが７．４５（＝１４．９／２）に変更さ
れる。そして、このゲイン定数比βN／βPの７．４５の
値は、上記７．７１に近い値となるので、これを数３に
代入して入力反転電圧ＶINVを計算すると１．５１Ｖと
なり、所望する１．５Ｖにほぼ一致することになる。こ
の結果、バッファ回路を入力バッファとして用いた場
合、上記事例では、ヒューズ部ＦN2〜ＦNnのうちの５個
を切断すれば、ほぼ所望する入力反転電圧ＶINVを得る
ことができるようになる。
【００７６】また、第１の実施例のバッファ回路を出力
バッファとして用いる場合には、製造プロセスにおいて
ＭＯＳトランジスタＱの駆動能力を低下させる方向に最
大のバラツキが発生した場合にも、仕様上の最低限の駆
動能力が発揮されるように、ＭＯＳトランジスタＱのチ
ャンネル幅ＷP、ＷN及びチャンネル長ＬP、ＬNを設定す
る必要がある。このため、製造プロセスでのバラツキが
駆動能力を向上させる方向に発生した場合には、出力レ
ベルの切り替え時にＭＯＳトランジスタＱに急速に過大
な電流が流れ、大きなノイズが発生する。例えば、第１
の実施例のバッファ回路の入力端子１の電圧がローレベ
ルからハイレベルに変化すると、ＮチャンネルＭＯＳト
ランジスタＱN1〜ＱNnがＯＮとなって出力端子２がロー
レベルに変化する。そして、この際、駆動能力を向上さ
せる方向のバラツキが発生していると、負荷側から出力
端子２を介してこれらＮチャンネルＭＯＳトランジスタ
ＱN1〜ＱNnに大きな電流ＩDNが流れ、この電流ＩDNの変
化率も大きくなるので、上記数８や数１０に示したノイ
ズ電圧ｖsが大きなものとなる。
【００７７】そこで、このような出力バッファを備えた
半導体集積回路を製造した場合には、ウェーハプロセス
の最終段階のテスト工程において、ウェーハ上のＴＥＧ
のトランジスタ特性を測定し、所望した特性が得られて
いるかどうかの検査を行う。そして、もし製造プロセス
のバラツキによってプロセス定数が変動しＭＯＳトラン
ジスタＱの駆動能力が高くなりすぎたときには、ヒュー
ズ部ＦP2〜ＦPn、ＦN2〜ＦNnを適宜切断して、これらの
ＭＯＳトランジスタＱの全体としての駆動能力を低下さ
せることにより、立ち上がり時間又は立ち下がり時間を
長くして、電流の変化率を小さくしノイズを減少させ
る。
【００７８】例えば、製造プロセスにおいてＮチャンネ
ルＭＯＳトランジスタＱN1〜ＱNnの駆動能力を低下させ
る方向の最大のバラツキが発生して、しきい値電圧ＶTN
が１．０ＶとなりβN＝０．８βN0の関係になったとす
ると、このときのノイズ電圧ｖs1は上記数１２に示すも
のとなる。また、この駆動能力を向上させる方向の最大
のバラツキが発生して、しきい値電圧ＶTNが０．６Ｖと
なりβN＝１．２βN0の関係になったとすると、このと
きのノイズ電圧ｖs2は上記数１３に示すものとなり、ノ
イズ電圧ｖs1に対してこのノイズ電圧ｖs2は、上記数１
４に示すように３．３倍にも達する。
【００７９】そこで、上記入力バッファの場合と同様
に、バッファ回路が１０個ずつのＭＯＳトランジスタＱ
で構成されているとして、ＮチャンネルＭＯＳトランジ
スタＱN1〜ＱNnのゲートに接続されるヒューズ部ＦN2〜
ＦNnのうちの４個を切断すると、ゲイン定数βNは１０
分の１０−４、即ち０．６倍に減少する。そして、数１
３におけるゲイン定数βNに代えて切断後のゲイン定数
０．６βNを代入すると、このときのノイズ電圧ｖs3は
数１５に示すように上記ノイズ電圧ｖs2の０．３６倍
（０．６の２乗）となり、
【００８０】
【数１５】
【００８１】ノイズ電圧ｖs1に対しては、数１６に示す
ように１．１９倍まで改善される。
【００８２】
【数１６】
【００８３】この結果、バッファ回路を出力バッファと
して用いる場合、上記事例では、ヒューズ部ＦN2〜ＦNn
のうちの４個を切断すれば、ノイズの発生を所望する値
近くまで低減することができる。
【００８４】以上説明したように、第１の実施例のバッ
ファ回路は、製造プロセスのバラツキによってプロセス
定数が変動した場合にも、ＰＭＯＳ選択回路４とＮＭＯ
Ｓ選択回路５のヒューズ部ＦP2〜ＦPn、ＦN2〜ＦNnを適
宜切断することにより、所望する回路特性を得ることが
できるようになる。
【００８５】図３は本発明の第２の実施例のバッファ回
路を示す回路図である。なお、上記図２に示した第１の
実施例と同様の機能を有する構成部材には同じ番号を付
記して説明を省略する。
【００８６】第２の実施例のバッファ回路は、ＰＭＯＳ
選択回路とＮＭＯＳ選択回路を用い、調整用ＰＭＯＳと
調整用ＮＭＯＳのドレインにヒューズ手段を設けたバッ
ファ回路である。
【００８７】第２の実施例のバッファ回路は、ｎ組の相
補型のＰチャンネルＭＯＳトランジスタＱP1〜ＱPnとＮ
チャンネルＭＯＳトランジスタＱN1〜ＱNnとで構成され
ている。ｎ個のＰチャンネルＭＯＳトランジスタＱP1〜
ＱPnは、それぞれのソースが電源ＶDDに共通に接続され
ると共に、それぞれのゲートが入力端子１に共通に接続
されている。そして、これらのＰチャンネルＭＯＳトラ
ンジスタＱP1〜ＱPnのドレインは、それぞれヒューズ部
ＦP1〜ＦPnを介して出力端子２に共通に接続されてい
る。また、ｎ個のＮチャンネルＭＯＳトランジスタＱN1
〜ＱNnは、それぞれのソースが接地ＧＮＤに共通に接続
されると共に、それぞれのゲートが入力端子１に共通に
接続されている。そして、これらのＮチャンネルＭＯＳ
トランジスタＱN1〜ＱNnのドレインは、それぞれヒュー
ズ部ＦN1〜ＦNnを介して出力端子２に共通に接続されて
いる。
【００８８】即ち、第２の実施例では、上記図１に示し
たＰＭＯＳ選択回路４をｎ−１個のＰチャンネルＭＯＳ
トランジスタＱP2〜ＱPnで構成すると共に、ＮＭＯＳ選
択回路５をｎ−１個のＮチャンネルＭＯＳトランジスタ
ＱN2〜ＱNnで構成し、主ＰＭＯＳ及び主ＮＭＯＳとなる
ＰチャンネルＭＯＳトランジスタＱP1とＮチャンネルＭ
ＯＳトランジスタＱN1にもそれぞれヒューズ部ＦP1とヒ
ューズ部ＦN1を設けたものである。従って、ここでは、
主ＰＭＯＳ及び主ＮＭＯＳと調整用ＰＭＯＳ及び調整用
ＮＭＯＳを特に区別しない。
【００８９】上記構成のバッファ回路も、ヒューズ部Ｆ
P1〜ＦPn、ＦN1〜ＦNnを適宜切断することにより、任意
のＭＯＳトランジスタＱを切り離すことができるので、
第１実施例の場合と同様に、製造プロセスのバラツキに
よってプロセス定数が変動した場合に、回路特性を修正
することができるようになる。
【００９０】なお、第２の実施例の場合には、ヒューズ
部ＦP1〜ＦPn、ＦN1〜ＦNnを切断することにより当該Ｍ
ＯＳトランジスタＱを完全に切り離すことができるの
で、第１実施例の場合にこのＭＯＳトランジスタＱの不
用意な動作を防止するために設けたプルアップ抵抗ＲP2
〜ＲPnやプルダウン抵抗ＲN2〜ＲNnは不要となる。
【００９１】図４は本発明の第３の実施例を示すもので
あって、バッファ回路によって出力バッファを構成した
場合の回路図である。なお、上記図３に示した第２実施
例と同様の機能を有する構成部材には同じ番号を付記し
て説明を省略する。
【００９２】第３の実施例は、バッファ回路を半導体集
積回路の出力バッファとして用いた場合を示す。
【００９３】第３の実施例で用いられるバッファ回路
は、第２実施例で示したものと同じである。ただし、上
記図３に示したバッファ回路の入力端子１は分割され、
それぞれＮＡＮＤ回路８の出力がＰチャンネルＭＯＳト
ランジスタＱP1〜ＱPnのゲートに共通に接続されると共
に、ＮＯＲ回路９の出力がＮチャンネルＭＯＳトランジ
スタＱN1〜ＱNnのゲートに共通に接続されるようになっ
ている。ＮＡＮＤ回路８は、一方の入力がデータ入力端
子１０に接続されると共に、他方の入力がインバータ回
路１１を介して出力許可端子１２に接続されている。ま
た、ＮＯＲ回路９は、一方の入力が同じデータ入力端子
１０に接続されると共に、他方の入力が直接出力許可端
子１２に接続されている。
【００９４】従って、この出力バッファは、出力許可端
子１２がローレベル（アクティブ）の場合にデータ入力
端子１０に送り込まれたデータを非反転のハイレベル又
はローレベルとして出力端子２から出力する。また、出
力許可端子１２がハイレベルの場合には、出力端子２が
ハイインピーダンスとなる。
【００９５】ここで、出力許可端子１２がローレベルの
状態で、データ入力端子１０のデータがローレベルから
ハイレベルに変化したとすると、ＮＡＮＤ回路８の出力
はハイレベルからローレベルに変わり、ＰチャンネルＭ
ＯＳトランジスタＱP1〜ＱPnがＯＮとなって出力端子２
がローレベルからハイレベルに切り替わる。そして、こ
れらのＰチャンネルＭＯＳトランジスタＱP1〜ＱPnの駆
動能力が高すぎると、このときに電源ＶDDから出力端子
２に大きな電流が流れ電流の変化率も大きくなるので、
電源ノイズの影響が避けられなくなる。また、出力許可
端子１２がローレベルの状態で、データ入力端子１０の
データが逆に変化したとすると、ＮＯＲ回路９の出力が
ローレベルからハイレベルに変わり、ＮチャンネルＭＯ
ＳトランジスタＱN1〜ＱNnがＯＮとなって出力端子２が
ハイレベルからローレベルに切り替わる。そして、これ
らのＮチャンネルＭＯＳトランジスタＱN1〜ＱNnの駆動
能力が高すぎると、このときに負荷側から出力端子２を
介して接地ＧＮＤに大きな電流が流れ電流の変化率も大
きくなるので、接地ノイズの影響が避けられなくなる。
【００９６】そこで、第３の実施例の場合には、ウェー
ハ上のＴＥＧでの出力端子２の電圧レベル変化を測定
し、これを回路シミュレーションによって求めたデータ
と比較検討することによりヒューズ部ＦP1〜ＦPn、ＦN1
〜ＦNnの切断箇所を決定するようにしている。そして、
ウェーハテストの前に適宜ヒューズ部ＦP1〜ＦPn、ＦN1
〜ＦNnの切断を行ってＭＯＳトランジスタＱを最適な駆
動能力とすることにより、電流の変化率を小さくしノイ
ズの抑制を図る。例えば電源ノイズが大きい場合には、
ＰチャンネルＭＯＳトランジスタＱP1〜ＱPnのドレイン
に接続されるヒューズ部ＦP1〜ＦPnの一部を切断し、接
地ノイズが大きい場合には、ＮチャンネルＭＯＳトラン
ジスタＱN1〜ＱNnのドレインに接続されるヒューズ部Ｆ
N1〜ＦNnの一部を切断することにより、それぞれのノイ
ズを低減する。
【００９７】なお、第３の実施例の場合にも、第１実施
例と同様の方法でヒューズ部ＦP1〜ＦPn、ＦN1〜ＦNnの
切断箇所を決定することができる。
【００９８】図５〜図８は本発明の第４の実施例を示す
ものであって、図５はバッファ回路によって出力バッフ
ァを構成した場合の回路図、図６は図５の出力バッファ
のインバータ回路として用いられたバッファ回路の回路
図、図７はヒューズ部切断前の出力バッファの動作を示
すタイムチャート、図８はヒューズ部切断後の出力バッ
ファの動作を示すタイムチャートである。なお、上記図
３に示した第２の実施例と同様の機能を有する構成部材
には同じ番号を付記して説明を省略する。
【００９９】ここでは、図５に示した出力バッファにお
いて、出力段トランジスタＱPa、ＱNaのゲートにそれぞ
れ接続される４個のインバータ回路１３〜１６として本
実施例のバッファ回路を用いた場合を示す。これらのイ
ンバータ回路１３〜１６として用いたバッファ回路は、
図６に示すように、それぞれ上記図３に示した第２実施
例のものと同じ構成である。また、この出力バッファの
入力側に設けられたＮＡＮＤ回路８、ＮＯＲ回路９、デ
ータ入力端子１０、インバータ回路１１及び出力許可端
子１２は、上記図４に示した第３実施例のものと同じ構
成である。
【０１００】上記構成の出力バッファにおいて、出力許
可端子１２がローレベルの状態で、データ入力端子１０
のデータがローレベルからハイレベルに変化したとする
と、インバータ回路１４の出力はハイレベルからローレ
ベルに変わり、出力段トランジスタＱPaがＯＮとなる。
ところが、出力バッファの製造プロセスのバラツキによ
ってインバータ回路１３、１４の駆動能力が必要以上に
高くなると、図７に示すように、このインバータ回路１
４の出力電圧レベルの変化が急瞬なものとなり、これに
伴って出力段トランジスタＱPaの出力電圧も急激に変化
する。
【０１０１】そこで、図６に示したインバータ回路１
３、１４の各ヒューズ部ＦP1〜ＦPn、ＦN1〜ＦNnを適宜
切断することにより、これらインバータ回路１３、１４
の駆動能力を低下させると、図８に示すように、インバ
ータ回路１４の出力電圧レベルの変化が緩慢になり、こ
れに伴って出力段トランジスタＱPaの出力電圧も徐々に
立ち上がるようになる。また、出力段トランジスタＱNa
についても、インバータ回路１５、１６の駆動能力を低
下させることにより同様の調整が可能である。
【０１０２】従って、本実施例では、バッファ回路の遅
延時間を長くすることにより、出力段トランジスタＱP
a、ＱNaを流れる電流の変化率を小さくしてノイズの発
生を抑制することができるようになる。
【０１０３】図９は本発明の第５の実施例を示すもので
あって、バッファ回路の回路図である。なお、上記図３
に示した第２実施例と同様の機能を有する構成部材には
同じ番号を付記して説明を省略する。
【０１０４】第５の実施例のバッファ回路は、ＰＭＯＳ
選択回路とＮＭＯＳ選択回路を用い、調整用ＰＭＯＳと
調整用ＮＭＯＳのソースにヒューズ手段を設けたバッフ
ァ回路である。
【０１０５】第５の実施例のバッファ回路も、ｎ組の相
補型のＰチャンネルＭＯＳトランジスタＱP1〜ＱPnとＮ
チャンネルＭＯＳトランジスタＱN1〜ＱNnとによって第
２実施例と同様に構成されている。ただし、ｎ個のＰチ
ャンネルＭＯＳトランジスタＱP1〜ＱPnの各ドレインと
出力端子２と間は直接接続され、各ソースと電源ＶDDと
の間にそれぞれヒューズ部ＦP1〜ＦPnが挿入されてい
る。また、ｎ個のＮチャンネルＭＯＳトランジスタＱN1
〜ＱNnの各ドレインと出力端子２との間も直接接続さ
れ、各ソースと接地ＧＮＤとの間にそれぞれヒューズ部
ＦN1〜ＦNnが挿入されている。
【０１０６】即ち、第５の実施例も、第２実施例と同様
に、上記図１に示したＰＭＯＳ選択回路４をｎ−１個の
ＰチャンネルＭＯＳトランジスタＱP2〜ＱPnで構成する
と共に、ＮＭＯＳ選択回路５をｎ−１個のＮチャンネル
ＭＯＳトランジスタＱN2〜ＱNnで構成し、主ＰＭＯＳ及
び主ＮＭＯＳとなるＰチャンネルＭＯＳトランジスタＱ
P1とＮチャンネルＭＯＳトランジスタＱN1にもそれぞれ
ヒューズ部ＦP1とヒューズ部ＦN1を設けたものである。
従って、ここでも、主ＰＭＯＳ及び主ＮＭＯＳと調整用
ＰＭＯＳ及び調整用ＮＭＯＳを特に区別しない。
【０１０７】上記構成のバッファ回路も、ヒューズ部Ｆ
P1〜ＦPn、ＦN1〜ＦNnを適宜切断することにより、任意
のＭＯＳトランジスタＱを切り離すことができるので、
第１実施例及び第２実施例の場合と同様に、製造プロセ
スのバラツキによってプロセス定数が変動した場合に回
路特性を修正することができるようになる。
【０１０８】なお、第５の実施例の場合にも、第２実施
例と同様に、プルアップ抵抗ＲP2〜ＲPnやプルダウン抵
抗ＲN2〜ＲNnが不要となる。
【０１０９】図５及び図２２は本発明の第６の実施例を
示すものである。なお、上記図９に示した第５の実施例
と同様の機能を有する構成部材には同じ番号を付記して
説明を省略する。
【０１１０】本実施例では、図５に示した出力バッファ
において、出力段トランジスタＱPa、ＱNaのゲートにそ
れぞれ接続される４個のインバータ回路１３〜１６とし
て本実施例のバッファ回路を用いた場合を示す。これら
のインバータ回路１３〜１６として用いたバッファ回路
は、図２２に示すように、それぞれ上記図９に示した第
５実施例のものと同じ構成である。
【０１１１】上記構成の出力バッファにおいて、出力許
可端子１２がローレベルの状態で、データ入力端子１０
のデータがローレベルからハイレベルに変化したとする
と、インバータ回路１４の出力はハイレベルからローレ
ベルに変わり、出力段トランジスタＱPaがＯＮとなる。
ところが、出力バッファの製造プロセスのバラツキによ
ってインバータ回路１３、１４の駆動能力が必要以上に
高くなると、図７に示すように、このインバータ回路１
４の出力電圧レベルの変化が急瞬なものとなり、これに
伴って出力段トランジスタＱPaの出力電圧も急激に変化
する。
【０１１２】そこで、図２２に示したインバータ回路１
３、１４の各ヒューズ部ＦP1〜ＦPn、ＦN1〜ＦNnを適宜
切断することにより、これらインバータ回路１３、１４
の駆動能力を低下させると、図８に示すように、インバ
ータ回路１４の出力電圧レベルの変化が緩慢になり、こ
れに伴って出力段トランジスタＱPaの出力電圧も徐々に
立ち上がるようになる。また、出力段トランジスタＱNa
についても、インバータ回路１５、１６の駆動能力を低
下させることにより同様の調整が可能である。従って、
本実施例では、バッファ回路の遅延時間を長くすること
により、出力段トランジスタＱPa、ＱNaを流れる電流の
変化率を小さくしてノイズの発生を抑制することができ
るようになる。
【０１１３】図１０及び図１１は本発明の第７の実施例
を示すものであって、図１０はバッファ回路の概略回路
図、図１１はバッファ回路の回路図である。なお、上記
図１から図３に示した第１実施例及び第２実施例と同様
の機能を有する構成部材には同じ番号を付記して説明を
省略する。
【０１１４】第７の実施例のバッファ回路は、ＰＭＯＳ
選択回路とＮＭＯＳ選択回路を用い、調整用ＰＭＯＳと
調整用ＮＭＯＳのドレインにヒューズ手段を設けたバッ
ファ回路である。
【０１１５】第７の実施例のバッファ回路は、図１０に
示すように、図１に示した回路に副ＰＭＯＳとなるＰチ
ャンネルＭＯＳトランジスタＱP0と副ＮＭＯＳとなるＮ
チャンネルＭＯＳトランジスタＱN0を設けたものであ
る。ＰチャンネルＭＯＳトランジスタＱP0は、ドレイン
が出力端子２に接続されると共に、ソースが主ＰＭＯＳ
となるＰチャンネルＭＯＳトランジスタＱP1のドレイン
に接続されて、これらの間に挿入されるようになってい
る。また、ＮチャンネルＭＯＳトランジスタＱN0は、ソ
ース及びドレインが主ＮＭＯＳとなるＮチャンネルＭＯ
ＳトランジスタＱN1のソース及びドレインにそれぞれ接
続されている。そして、これらＰチャンネルＭＯＳトラ
ンジスタＱP0とＮチャンネルＭＯＳトランジスタＱN0の
ゲートは、共通に制御入力端子３に接続されている。
【０１１６】また、第７の実施例のＰＭＯＳ選択回路４
は、図１１に示すように、ドレインとヒューズ手段との
接続が第２実施例とは異なるものとなっている。即ち、
ＰＭＯＳ選択回路４は、ｎ−１個のＰチャンネルＭＯＳ
トランジスタＱP2〜ＱPnからなる。これらのＰチャンネ
ルＭＯＳトランジスタＱP2〜ＱPnは、それぞれのソース
がＰチャンネルＭＯＳトランジスタＱP1のソースに共通
に接続されると共に、それぞれのゲートがＰチャンネル
ＭＯＳトランジスタＱP1のゲートに共通に接続されてい
る。そして、１個のＰチャンネルＭＯＳトランジスタＱ
PnのドレインとＰチャンネルＭＯＳトランジスタＱP1の
ドレインとの間は、ｎ−１個のヒューズ部ＦP2〜ＦPnの
直列回路を介して接続され、残りｎ−２個のＰチャンネ
ルＭＯＳトランジスタＱP2〜ＱPn-1のドレインが各ヒュ
ーズ部ＦP2〜ＦPnの間に接続されている。
【０１１７】ＮＭＯＳ選択回路５は、ｎ−１個のＮチャ
ンネルＭＯＳトランジスタＱN2〜ＱNnからなる。これら
のＮチャンネルＭＯＳトランジスタＱN2〜ＱNnは、それ
ぞれのソースがＮチャンネルＭＯＳトランジスタＱN1の
ソースに共通に接続されると共に、それぞれのゲートが
ＮチャンネルＭＯＳトランジスタＱN1のゲートに共通に
接続されている。そして、１個のＮチャンネルＭＯＳト
ランジスタＱNnのドレインとＮチャンネルＭＯＳトラン
ジスタＱN1のドレインとの間は、ｎ−１個のヒューズ部
ＦN2〜ＦNnの直列回路を介して接続され、残りｎ−２個
のＮチャンネルＭＯＳトランジスタＱN2〜ＱNn-1のドレ
インが各ヒューズ部ＦN2〜ＦNnの間に接続されている。
【０１１８】上記構成のバッファ回路は、制御入力端子
３がローレベルの場合には、ＰチャンネルＭＯＳトラン
ジスタＱP0がＯＮとなりＮチャンネルＭＯＳトランジス
タＱN0がＯＦＦとなる。そして、第１実施例や第２実施
例の場合と同様に、ＰチャンネルＭＯＳトランジスタＱ
P1〜ＱPnとＮチャンネルＭＯＳトランジスタＱN1〜ＱNn
とがそれぞれ一体として動作し、入力端子１の論理レベ
ルを反転して出力端子２に出力するインバータとして機
能する。また、制御入力端子３がハイレベルになると、
ＰチャンネルＭＯＳトランジスタＱP0がＯＦＦとなりＮ
チャンネルＭＯＳトランジスタＱN0がＯＮとなるので、
出力端子２は常時ローレベルとなって、インバータとし
ての機能が非アクティブとなる。
【０１１９】このバッファ回路は、例えばＰＭＯＳ選択
回路４におけるｎ−１個のヒューズ部ＦP2〜ＦPnのうち
のｉ番目のヒューズ部ＦPiを切断すると、この位置以降
のＰチャンネルＭＯＳトランジスタＱPi〜ＱPnが全て切
り離されて、残りのｉ−１個のＰチャンネルＭＯＳトラ
ンジスタＱP1〜ＱPi-1のみが動作することになり、実質
的なゲイン定数βPが減少する。そして、この場合に
は、一体となったＰチャンネルＭＯＳトランジスタＱP1
〜ＱPi-1の駆動能力を低下させると共に、インバータの
入力反転電圧ＶINVを低下させることができる。また、
例えばＮＭＯＳ選択回路５におけるｎ−１個のヒューズ
部ＦN2〜ＦNnのうちのｊ番目のヒューズ部ＦNjを切断す
ると、この位置以降のＮチャンネルＭＯＳトランジスタ
ＱNj〜ＱNnが全て切り離されて、残りのｊ−１個のＮチ
ャンネルＭＯＳトランジスタＱN1〜ＱNj-1のみが動作す
ることになり、実質的なゲイン定数βNが減少する。そ
して、この場合には、一体となったＮチャンネルＭＯＳ
トランジスタＱN1〜ＱNj-1の駆動能力を低下させると共
に、インバータの入力反転電圧ＶINVを向上させること
ができる。
【０１２０】従って、本実施例のバッファ回路も、ヒュ
ーズ部ＦP2〜ＦPnのいずれか１箇所又はヒューズ部ＦN2
〜ＦNnのいずれか１箇所を適宜切断することにより、任
意個のＭＯＳトランジスタＱを切り離すことができるの
で、製造プロセスのバラツキによってプロセス定数が変
動した場合に、回路特性を修正することができるように
なる。
【０１２１】図１２及び図１３は本発明の第８の実施例
を示すものであって、図１２はバッファ回路の概略回路
図、図１３はバッファ回路の回路図である。なお、上記
図１０及び図１１に示した第７実施例と同様の機能を有
する構成部材には同じ番号を付記して説明を省略する。
【０１２２】第８の実施例のバッファ回路は、直列ＰＭ
ＯＳ選択回路と直列ＮＭＯＳ選択回路を用いたバッファ
回路である。
【０１２３】第８の実施例のバッファ回路は、図１２に
示すように、図１０に示した回路のＰＭＯＳ選択回路４
とＮＭＯＳ選択回路５に代えて、ＰチャンネルＭＯＳト
ランジスタＱP1とＮチャンネルＭＯＳトランジスタＱN1
に直列に直列ＰＭＯＳ選択回路６と直列ＮＭＯＳ選択回
路７を接続したものである。
【０１２４】直列ＰＭＯＳ選択回路６は、図１３に示す
ように、ｎ−１個のＰチャンネルＭＯＳトランジスタＱ
SP2〜ＱSPnからなる。これらのＰチャンネルＭＯＳトラ
ンジスタＱSP2〜ＱSPnは、互いにソース−ドレイン間が
直列に接続されると共に、この直列接続の一端のＰチャ
ンネルＭＯＳトランジスタＱSPnのソースが電源ＶDDに
接続され、他端のＰチャンネルＭＯＳトランジスタＱSP
2のドレインが主ＰＭＯＳとなるＰチャンネルＭＯＳト
ランジスタＱP1のソースに接続されている。そして、各
ＰチャンネルＭＯＳトランジスタＱSP2〜ＱSPnのゲート
は、ＰチャンネルＭＯＳトランジスタＱP1のゲートに共
通に接続されている。また、各ＰチャンネルＭＯＳトラ
ンジスタＱSP2〜ＱSPnのドレインは、それぞれヒューズ
部ＦSP2〜ＦSPnを介して電源ＶDDに接続されている。
【０１２５】直列ＮＭＯＳ選択回路７は、ｎ−１個のＮ
チャンネルＭＯＳトランジスタＱSN2〜ＱSNnからなる。
これらのＮチャンネルＭＯＳトランジスタＱSN2〜ＱSNn
は、互いにソース−ドレイン間が直列に接続されると共
に、この直列接続の一端のＮチャンネルＭＯＳトランジ
スタＱSNnのソースが接地ＧＮＤに接続され、他端のＮ
チャンネルＭＯＳトランジスタＱSN2のドレインが主Ｎ
ＭＯＳとなるＮチャンネルＭＯＳトランジスタＱN1のソ
ースに接続されている。そして、各ＮチャンネルＭＯＳ
トランジスタＱSN2〜ＱSNnのゲートは、ＮチャンネルＭ
ＯＳトランジスタＱN1のゲートに共通に接続されてい
る。また、各ＮチャンネルＭＯＳトランジスタＱSN2〜
ＱSNnのドレインは、それぞれヒューズ部ＦSN2〜ＦSNn
を介して接地ＧＮＤに接続されている。
【０１２６】上記構成のバッファ回路は、制御入力端子
３がローレベルの場合にはインバータがアクティブとな
り、ハイレベルになると出力端子２が常時ローレベルと
なってインバータが非アクティブとなる点は第６実施例
と同じである。ただし、ヒューズ部ＦSP2〜ＦSPnが繋が
った状態では、ＰチャンネルＭＯＳトランジスタＱSP2
〜ＱSPnが全て直列ＰＭＯＳ選択回路６から切り離され
て、ＰチャンネルＭＯＳトランジスタＱP1のソースが直
接電源ＶDDに接続されることになる。また、ヒューズ部
ＦSN2〜ＦSNnが繋がった状態では、ＮチャンネルＭＯＳ
トランジスタＱSN2〜ＱSNnが全て直列ＮＭＯＳ選択回路
７から切り離されて、ＮチャンネルＭＯＳトランジスタ
ＱN1のソースが直接接地ＧＮＤに接続されることにな
る。
【０１２７】このバッファ回路は、ヒューズ部ＦSP2〜
ＦSPnが全て切断されると、ＰチャンネルＭＯＳトラン
ジスタＱP1とＰチャンネルＭＯＳトランジスタＱSP2〜
ＱSPnが一体となって動作し、この場合の実質的なチャ
ンネル長が各ＭＯＳトランジスタＱのチャンネル長の和
となり、上記数４、数５からゲイン定数もこれに応じて
低下する。また、ヒューズ部ＦSN2〜ＦSNnが全て切断さ
れると、ＮチャンネルＭＯＳトランジスタＱN1とＮチャ
ンネルＭＯＳトランジスタＱSN2〜ＱSNnが一体となって
動作し、この場合の実質的なチャンネル長が各ＭＯＳト
ランジスタＱのチャンネル長の和となり、ゲイン定数も
これに応じて低下する。従って、例えば直列ＰＭＯＳ選
択回路６におけるｎ−１個のヒューズ部ＦSP2〜ＦSPnの
うちのｉ番目までのヒューズ部ＦSP2〜ＦSPiを全て切断
すると、この位置以降のＰチャンネルＭＯＳトランジス
タＱSPi〜ＱSPnが切り離されて、残りのｉ−２個のＰチ
ャンネルＭＯＳトランジスタＱSP2〜ＱSPi-1とＰチャン
ネルＭＯＳトランジスタＱP1のみが動作することにな
り、全てのヒューズ部ＦSP2〜ＦSPnが切断された場合に
比べ実質的なゲイン定数βPが増加してインバータの入
力反転電圧ＶINVを向上させることができる。また、例
えば直列ＮＭＯＳ選択回路７におけるｎ−１個のヒュー
ズ部ＦSN2〜ＦSNnのうちのｊ番目までのヒューズ部ＦSN
2〜ＦSNjを全て切断すると、この位置以降のＮチャンネ
ルＭＯＳトランジスタＱSNj〜ＱSNnが切り離されて、残
りのｊ−２個のＮチャンネルＭＯＳトランジスタＱSN2
〜ＱSNj-1とＮチャンネルＭＯＳトランジスタＱN1のみ
が動作することになり、全てのヒューズ部ＦSN2〜ＦSNn
が切断された場合に比べ実質的なゲイン定数βNが減少
してインバータの入力反転電圧ＶINVを低下させること
ができる。
【０１２８】従って、本実施例のバッファ回路も、ヒュ
ーズ部ＦSP2〜ＦSPn又はヒューズ部ＦSN2〜ＦSNnの切断
を適宜回避することにより、任意個のＭＯＳトランジス
タＱを切り離すことができるので、製造プロセスのバラ
ツキによってプロセス定数が変動した場合に、回路特性
を修正することができるようになる。
【０１２９】なお、本実施例では、副ＰＭＯＳとなるＰ
チャンネルＭＯＳトランジスタＱP0と副ＮＭＯＳとなる
ＮチャンネルＭＯＳトランジスタＱN0を設けた場合を示
したが、図１４に示すように、これらを設けないバッフ
ァ回路について図１３に示したものと同様の構成の直列
ＰＭＯＳ選択回路６と直列ＮＭＯＳ選択回路７を接続す
ることもできる。
【０１３０】図１５及び図１６は本発明の第９の実施例
を示すものであって、図１５はバッファ回路の概略回路
図、図１６はバッファ回路の回路図である。なお、上記
図１０から図１３に示した第７実施例及び第８実施例と
同様の機能を有する構成部材には同じ番号を付記して説
明を省略する。
【０１３１】第９の実施例のバッファ回路は、ＰＭＯＳ
選択回路及びＮＭＯＳ選択回路と直列ＰＭＯＳ選択回路
及び直列ＮＭＯＳ選択回路を用いたバッファ回路であ
る。
【０１３２】第９の実施例のバッファ回路は、図１５に
示すように、副ＰＭＯＳとなるＰチャンネルＭＯＳトラ
ンジスタＱP0と副ＮＭＯＳとなるＮチャンネルＭＯＳト
ランジスタＱN0を設けたバッファ回路における主ＰＭＯ
ＳとなるＰチャンネルＭＯＳトランジスタＱP1にＰＭＯ
Ｓ選択回路４を並列接続すると共に直列ＰＭＯＳ選択回
路６を直列接続し、主ＮＭＯＳとなるＮチャンネルＭＯ
ＳトランジスタＱN1にＮＭＯＳ選択回路５を並列接続す
ると共に直列ＮＭＯＳ選択回路７を直列接続したもので
ある。そして、図１６に示すように、ＰＭＯＳ選択回路
４とＮＭＯＳ選択回路５は、図１１に示した第７実施例
と同様の構成とし、直列ＰＭＯＳ選択回路６と直列ＮＭ
ＯＳ選択回路７は、図１３に示した第８実施例と同様の
構成としている。
【０１３３】上記構成のバッファ回路も、制御入力端子
３がローレベルの場合にはインバータがアクティブとな
り、ハイレベルになると出力端子２は常時ローレベルと
なってインバータが非アクティブとなる点は第７実施例
及び第８実施例と同じである。しかも、ヒューズ部ＦP2
〜ＦPnのいずれか１箇所又はヒューズ部ＦN2〜ＦNnのい
ずれか１箇所を適宜切断することにより、実質的なゲイ
ン定数βP、βNを低下させると共に、ヒューズ部ＦSP2
〜ＦSPn又はヒューズ部ＦSN2〜ＦSNnの切断を適宜回避
することにより、実質的なゲイン定数βP、βNを向上さ
せることができるので、バッファ回路の回路特性の修正
をより適切に行うことができるようになる。
【０１３４】
【発明の効果】以上の説明から明らかなように、本発明
のバッファ回路によれば、適宜ヒューズ手段を切断し又
は切断を回避して一部のＭＯＳトランジスタを切り離す
ことにより、回路特性を最適化することができるように
なる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すものであって、バッ
ファ回路の概略回路図である。
【図２】本発明の第１実施例を示すものであって、バッ
ファ回路の回路図である。
【図３】本発明の第２実施例を示すものであって、バッ
ファ回路の回路図である。
【図４】本発明の第３実施例を示すものであって、バッ
ファ回路によって出力バッファを構成した場合の回路図
である。
【図５】本発明の第４実施例及び第６実施例を示すもの
であって、バッファ回路によって出力バッファを構成し
た場合の回路図である。
【図６】本発明の第４実施例を示すものであって、図５
の出力バッファのインバータ回路として用いられたバッ
ファ回路の回路図である。
【図７】本発明の第４実施例を示すものであって、ヒュ
ーズ部切断前の出力バッファの動作を示すタイムチャー
トである。
【図８】本発明の第４実施例を示すものであって、ヒュ
ーズ部切断後の出力バッファの動作を示すタイムチャー
トである。
【図９】本発明の第５実施例を示すものであって、バッ
ファ回路の回路図である。
【図１０】本発明の第７実施例を示すものであって、バ
ッファ回路の概略回路図である。
【図１１】本発明の第７実施例を示すものであって、バ
ッファ回路の回路図である。
【図１２】本発明の第８実施例を示すものであって、バ
ッファ回路の概略回路図である。
【図１３】本発明の第８実施例を示すものであって、バ
ッファ回路の回路図である。
【図１４】本発明の第８実施例の変形例を示すものであ
って、バッファ回路の概略回路図である。
【図１５】本発明の第９実施例を示すものであって、バ
ッファ回路の概略回路図である。
【図１６】本発明の第９実施例を示すものであって、図
１６はバッファ回路の回路図である。
【図１７】従来例を示すものであって、バッファ回路の
回路図である。
【図１８】従来例を示すものであって、他のバッファ回
路の回路図である。
【図１９】バッファ回路に発生するノイズを説明するた
めの等価回路図である。
【図２０】従来例を示すものであって、ノイズ対策を施
したバッファ回路の回路図である。
【図２１】従来例を示すものであって、他のノイズ対策
を施したバッファ回路の回路図である。
【図２２】本発明の第６実施例を示すものであって、図
５の出力バッファのインバータ回路として用いられたバ
ッファ回路の回路図である。
【符号の説明】
１ 入力端子 ２ 出力端子 ３ 制御入力端子 ４ ＰＭＯＳ選択回路 ５ ＮＭＯＳ選択回路 ６ 直列ＰＭＯＳ選択回路 ７ 直列ＮＭＯＳ選択回路 ＱP1〜ＱPn ＰチャンネルＭＯＳトランジスタ ＱN1〜ＱNn ＮチャンネルＭＯＳトランジスタ ＱSP2〜ＱSPn ＰチャンネルＭＯＳトランジスタ ＱSN2〜ＱSNn ＮチャンネルＭＯＳトランジスタ ＦP1〜ＦPn ヒューズ部 ＦN1〜ＦNn ヒューズ部 ＦSP2〜ＦSPn ヒューズ部 ＦSN2〜ＦSNn ヒューズ部 ＲP2〜ＲPn プルアップ抵抗 ＲN2〜ＲNn プルダウン抵抗 ＶDD 電源 ＧＮＤ 接地
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/0948 8321−5Ｊ Ｈ０３Ｋ 19/094 Ｂ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 入力信号を入力するための入力端子と、
    該入力信号を反転させて出力信号に変える反転手段と、
    該出力信号を出力するための出力端子とを有するバッフ
    ァ回路であって、 該反転手段は、複数のＰＭＯＳトランジスタ及び複数の
    ＮＭＯＳトランジスタを有し、 該複数のＰＭＯＳトランジスタのそれぞれのソースは電
    源に接続され、該複数のＰＭＯＳトランジスタのそれぞ
    れのドレインは該出力端子接続され、該複数のＰＭＯＳ
    トランジスタのそれぞれのゲートは該入力端子に接続さ
    れ、 該複数のＮＭＯＳトランジスタのそれぞれのソースは接
    地され、該複数のＮＭＯＳトランジスタのそれぞれのド
    レインは該出力端子に接続され、該複数のＮＭＯＳトラ
    ンジスタのそれぞれのゲートは該入力端子に接続され、 該複数のＰＭＯＳトランジスタのうちの少なくとも１つ
    のＰＭＯＳトランジスタのゲートは選択的に切断可能な
    ヒューズ手段を介して該入力端子に接続されており、 該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のＮＭＯＳトランジスタのゲートは選択的に切断可能な
    ヒューズ手段を介して該入力端子に接続されている、バ
    ッファ回路。
  2. 【請求項２】 前記複数のＰＭＯＳトランジスタのうち
    の少なくとも１つのＰＭＯＳトランジスタのゲートはプ
    ルアップ手段を介して前記電源端子に接続され、 前記複数のＮＭＯＳトランジスタのうちの少なくとも１
    つのＮＭＯＳトランジスタのゲートはプルアップ手段を
    介して前記接地端子に接続されている、請求項１に記載
    のバッファ回路。
  3. 【請求項３】 前記プルアップ手段及び前記プルダウン
    手段は高抵抗ポリシリコンによって形成された抵抗体を
    有している、請求項２に記載のバッファ回路。
  4. 【請求項４】 入力信号を入力するための入力端子と、
    該入力信号を反転させて出力信号に変える反転手段と、
    該出力信号を出力するための出力端子とを有するバッフ
    ァ回路であって、 該反転手段は、複数のＰＭＯＳトランジスタ及び複数の
    ＮＭＯＳトランジスタとを有し、 該複数のＰＭＯＳトランジスタのそれぞれのソースは電
    源に接続され、該複数のＰＭＯＳトランジスタのそれぞ
    れのドレインは該出力端子に接続され、該複数のＰＭＯ
    Ｓトランジスタのそれぞれのゲートは該入力端子に接続
    され、 該複数のＮＭＯＳトランジスタのそれぞれのソースは接
    地され、該複数のＮＭＯＳトランジスタのそれぞれのド
    レインは該出力端子に接続され、該複数のＮＭＯＳトラ
    ンジスタのそれぞれのゲートは該入力端子に接続され、 該複数のＰＭＯＳトランジスタ及び該複数のＮＭＯＳト
    ランジスタのうちの少なくとも１つのトランジスタのド
    レインは選択的に切断可能なヒューズ手段を介して該出
    力端子に接続されている、バッファ回路。
  5. 【請求項５】 入力信号を入力するための入力端子と、
    該入力信号を反転させて反転信号に変える第１の反転手
    段と、該反転信号を出力するための第１の出力端子と、
    該第１の出力端子から出力された該反転信号をさらに反
    転させて出力信号に変える第２の反転手段と、該出力信
    号を出力するための第２の出力端子とを有するバッファ
    回路であって、 該第１の反転手段及び該第２の反転手段は、複数のＰＭ
    ＯＳトランジスタ及び複数のＮＭＯＳトランジスタとを
    有し、 該第１の反転手段の該複数のＰＭＯＳトランジスタのそ
    れぞれのソースは電源に接続され、該第１の反転手段の
    該複数のＰＭＯＳトランジスタのそれぞれのドレインは
    該第１の出力端子に接続され、該第１の反転手段の該複
    数のＰＭＯＳトランジスタのそれぞれのゲートは該入力
    端子に接続され、 該第１の反転手段の該複数のＮＭＯＳトランジスタのそ
    れぞれのソースは接地され、該第１の反転手段の該複数
    のＮＭＯＳトランジスタのそれぞれのドレインは該第１
    の出力端子に接続され、該第１の反転手段の該複数のＮ
    ＭＯＳトランジスタのそれぞれのゲートは該入力端子に
    接続され、 該第１の反転手段の該複数のＰＭＯＳトランジスタ及び
    該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のトランジスタのドレインは選択的に切断可能なヒュー
    ズ手段を介して該第１の出力端子に接続され、 該第２の反転手段の該複数のＰＭＯＳトランジスタのそ
    れぞれのソースは電源に接続され、該第２の反転手段の
    該複数のＰＭＯＳトランジスタのそれぞれのドレインは
    該第２の出力端子に接続され、該第２の反転手段の該複
    数のＰＭＯＳトランジスタのそれぞれのゲートは該第１
    の出力端子に接続され、 該第２の反転手段の該複数のＮＭＯＳトランジスタのそ
    れぞれのソースは接地され、該第２の反転手段の該複数
    のＮＭＯＳトランジスタのそれぞれのドレインは該第２
    の出力端子に接続され、該第２の反転手段の該複数のＮ
    ＭＯＳトランジスタのそれぞれのゲートは該第１の出力
    端子に接続され、 該第２の反転手段の該複数のＰＭＯＳトランジスタ及び
    該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のトランジスタのドレインは選択的に切断可能なヒュー
    ズ手段を介して該第２の出力端子に接続されている、バ
    ッファ回路。
  6. 【請求項６】 入力信号を入力するための入力端子と、
    該入力信号を反転させて反転信号に変える第１の反転手
    段と、該反転信号を出力するための第１の出力端子と、
    該第１の出力端子から出力された該反転信号をさらに反
    転させて出力信号に変える第２の反転手段と、該出力信
    号を出力するための第２の出力端子とを有するバッファ
    回路であって、 該第１の反転手段及び該第２の反転手段は、複数のＰＭ
    ＯＳトランジスタ及び複数のＮＭＯＳトランジスタとを
    有し、 該第１の反転手段の該複数のＰＭＯＳトランジスタのそ
    れぞれのソースは電源に接続され、該第１の反転手段の
    該複数のＰＭＯＳトランジスタのそれぞれのドレインは
    該第１の出力端子に接続され、該第１の反転手段の該複
    数のＰＭＯＳトランジスタのそれぞれのゲートは該入力
    端子に接続され、 該第１の反転手段の該複数のＮＭＯＳトランジスタのそ
    れぞれのソースは接地され、該第１の反転手段の該複数
    のＮＭＯＳトランジスタのそれぞれのドレインは該第１
    の出力端子に接続され、該第１の反転手段の該複数のＮ
    ＭＯＳトランジスタのそれぞれのゲートは該入力端子に
    接続され、 該第１の反転手段の該複数のＰＭＯＳトランジスタ及び
    該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のトランジスタのソースは選択的に切断可能なヒューズ
    手段を介して該第１の出力端子に接続され、 該第２の反転手段の該複数のＰＭＯＳトランジスタのそ
    れぞれのソースは電源に接続され、該第２の反転手段の
    該複数のＰＭＯＳトランジスタのそれぞれのドレインは
    該第２の出力端子に接続され、該第２の反転手段の該複
    数のＰＭＯＳトランジスタのそれぞれのゲートは該第１
    の出力端子に接続され、 該第２の反転手段の該複数のＮＭＯＳトランジスタのそ
    れぞれのソースは接地され、該第２の反転手段の該複数
    のＮＭＯＳトランジスタのそれぞれのドレインは該第２
    の出力端子に接続され、該第２の反転手段の該複数のＮ
    ＭＯＳトランジスタのそれぞれのゲートは該第１の出力
    端子に接続され、 該第２の反転手段の該複数のＰＭＯＳトランジスタ及び
    該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のトランジスタのソースは選択的に切断可能なヒューズ
    手段を介して該第２の出力端子に接続されている、バッ
    ファ回路。
  7. 【請求項７】 入力信号を入力するための入力端子と、
    該入力信号を反転させて出力信号に変える反転手段と、
    該出力信号を出力するための出力端子とを有するバッフ
    ァ回路であって、 該反転手段は、複数のＰＭＯＳトランジスタ及び複数の
    ＮＭＯＳトランジスタとを有し、 該複数のＰＭＯＳトランジスタのそれぞれのソースは電
    源に、該複数のＰＭＯＳトランジスタのそれぞれのドレ
    インは該出力端子に、該複数のＰＭＯＳトランジスタの
    それぞれのゲートは該入力端子にそれぞれ接続され、 該複数のＮＭＯＳトランジスタのそれぞれのソースは接
    地され、該複数のＮＭＯＳトランジスタのそれぞれのド
    レインは該出力端子に接続され、該複数のＮＭＯＳトラ
    ンジスタのそれぞれのゲートは該入力端子に接続され、 該複数のＰＭＯＳトランジスタ及び該複数のＮＭＯＳト
    ランジスタのうちの少なくとも１つのトランジスタのソ
    ースは選択的に切断可能なヒューズ手段を介して該電源
    端に接続されている、バッファ回路。
  8. 【請求項８】 第１の入力信号を入力する第１の入力端
    子と、該第１の入力信号を反転させて反転信号に変え得
    る反転手段と、該反転信号を出力するための出力端子
    と、第２の入力信号に応答して該反転信号を該出力端子
    に出力する出力制御手段とを有するバッファ回路であっ
    て、 該反転手段は、複数のＰＭＯＳトランジスタ及び複数の
    ＮＭＯＳトランジスタを有し、 該複数のＰＭＯＳトランジスタのそれぞれのソースは電
    源に接続され、該複数のＰＭＯＳトランジスタのそれぞ
    れのドレインは該出力制御手段に接続され、該複数のＰ
    ＭＯＳトランジスタのそれぞれのゲートは該第１の入力
    端子に接続され、 該複数のＮＭＯＳトランジスタのそれぞれのソースは接
    地され、該複数のＮＭＯＳトランジスタのそれぞれのド
    レインは該出力制御手段に接続され、該複数のＮＭＯＳ
    トランジスタのそれぞれのゲートは該第１の入力端子に
    接続され、 該複数のＰＭＯＳトランジスタのうちの少なくとも１つ
    のＰＭＯＳトランジスタのドレインは選択的に切断する
    ことのできるヒューズ手段を介して他の該複数のＰＭＯ
    Ｓトランジスタのドレインに接続されており、 該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のＮＭＯＳトランジスタのドレインは選択的に切断する
    ことのできるヒューズ手段を介して他の該複数のＰＭＯ
    Ｓトランジスタのドレインに接続されている、バッファ
    回路。
  9. 【請求項９】 第１の入力信号を入力する第１の入力端
    子と、該第１の入力信号を反転させて反転信号に変え得
    る反転手段と、該反転信号を出力するための出力端子
    と、第２の入力信号に応答して該反転信号を該出力端子
    に出力する出力制御手段とを有するバッファ回路であっ
    て、 該反転手段は、複数のＰＭＯＳトランジスタ及び複数の
    ＮＭＯＳトランジスタを有し、 該複数のＰＭＯＳトランジスタは電源端子と該出力制御
    手段との間に直列に接続され、該複数のＰＭＯＳトラン
    ジスタのそれぞれのゲートは該第１の入力端子に接続さ
    れ、 該複数のＮＭＯＳトランジスタは該接地端子と該出力制
    御手段との間に直列に接続され、該複数のＮＭＯＳトラ
    ンジスタのそれぞれのゲートは該第１の入力端子に接続
    され、 該複数のＰＭＯＳトランジスタのうちの少なくとも１つ
    のＰＭＯＳトランジスタのドレインは選択的に切断する
    ことのできるヒューズ手段を介して該電源端子に接続さ
    れており、 該複数のＮＭＯＳトランジスタのうちの少なくとも１つ
    のＮＭＯＳトランジスタのドレインは選択的に切断する
    ことのできるヒューズ手段を介して該接地端子に接続さ
    れている、バッファ回路。
  10. 【請求項１０】 複数のＰＭＯＳトランジスタ及び複数
    のＮＭＯＳトランジスタからなる第２の反転回路を更に
    有する、請求項８に記載のバッファ回路であって、 該第２の反転回路の該複数のＰＭＯＳトランジスタのそ
    れぞれのソースは電源に接続され、該第２の反転回路の
    該複数のＰＭＯＳトランジスタのそれぞれのドレインは
    前記出力制御手段に接続され、該第２の反転回路の該複
    数のＰＭＯＳトランジスタのそれぞれのゲートは前記第
    １の入力端子に接続され、 該第２の反転回路の該複数のＮＭＯＳトランジスタのそ
    れぞれのソースは接地され、該第２の反転回路の該複数
    のＮＭＯＳトランジスタのそれぞれのドレインは該出力
    制御手段に接続され、該第２の反転回路の該複数のＮＭ
    ＯＳトランジスタのそれぞれのゲートは該第１の入力端
    子に接続され、 該第２の反転回路の該複数のＰＭＯＳトランジスタのう
    ちの少なくとも１つのＰＭＯＳトランジスタのドレイン
    は選択的に切断することのできるヒューズ手段を介して
    他の該第２の反転回路の該複数のＰＭＯＳトランジスタ
    のドレインに接続されており、 該第２の反転回路の該複数のＮＭＯＳトランジスタのう
    ちの少なくとも１つのＮＭＯＳトランジスタのドレイン
    は選択的に切断することのできるヒューズ手段を介して
    他の該第２の反転回路の該複数のＰＭＯＳトランジスタ
    のドレインに接続されている、バッファ回路。
JP5178365A 1993-07-19 1993-07-19 バッファ回路 Pending JPH0738408A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5178365A JPH0738408A (ja) 1993-07-19 1993-07-19 バッファ回路
US08/778,695 US5821783A (en) 1993-07-19 1997-01-03 Buffer circuits with changeable drive characteristic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5178365A JPH0738408A (ja) 1993-07-19 1993-07-19 バッファ回路

Publications (1)

Publication Number Publication Date
JPH0738408A true JPH0738408A (ja) 1995-02-07

Family

ID=16047227

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5178365A Pending JPH0738408A (ja) 1993-07-19 1993-07-19 バッファ回路

Country Status (2)

Country Link
US (1) US5821783A (ja)
JP (1) JPH0738408A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6556485B2 (en) 2001-04-02 2003-04-29 Mitsubishi Denki Kabushiki Kaisha Output buffer capable of adjusting current drivability and semiconductor integrated circuit device having the same
US6794909B1 (en) 2003-04-14 2004-09-21 Renesas Technology Corp. Output circuit of semiconductor device having adjustable driving capability
KR100628375B1 (ko) * 2000-06-30 2006-09-27 주식회사 하이닉스반도체 휴즈를 사용하여 사이즈를 조절하는 데이터 출력 드라이버
KR100634924B1 (ko) * 1999-03-29 2006-10-17 텍사스 인스트루먼츠 인코포레이티드 저전력 조절 가능한 입력 임계 회로
JP2009159150A (ja) * 2007-12-25 2009-07-16 Toppan Printing Co Ltd ドライバ回路
CN102419568A (zh) * 2010-09-24 2012-04-18 兄弟工业株式会社 输入电路以及输入装置
CN110032935A (zh) * 2019-03-08 2019-07-19 北京联合大学 一种基于深度学习级联网络的交通信号标识检测识别方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028444A (en) * 1996-06-21 2000-02-22 Quicklogic Corporation Three-statable net driver for antifuse field programmable gate array
FR2757712B1 (fr) * 1996-12-19 1999-01-22 Sgs Thomson Microelectronics Dispositif de controle de mise sous tension ou hors tension d'un circuit integre
JP3019805B2 (ja) * 1997-06-19 2000-03-13 日本電気株式会社 Ｃｍｏｓ論理回路
US5926034A (en) * 1997-08-14 1999-07-20 Micron Technology, Inc. Fuse option for multiple logic families on the same die
JP3511355B2 (ja) * 1997-09-18 2004-03-29 沖電気工業株式会社 出力回路
US6433618B1 (en) * 1998-09-03 2002-08-13 International Business Machines Corporation Variable power device with selective threshold control
US6124734A (en) * 1998-11-20 2000-09-26 Triquint Semiconductor, Inc. High-speed push-pull output stage for logic circuits
US6281709B1 (en) 1999-08-31 2001-08-28 Micron Technology, Inc. Fuse option for multiple logic families on the same die
JP2002185301A (ja) * 2000-12-15 2002-06-28 Fujitsu Ltd 半導体装置及び制御方法
JP3383652B2 (ja) * 2001-06-19 2003-03-04 沖電気工業株式会社 増幅回路および発振回路
KR100500415B1 (ko) * 2003-08-25 2005-07-12 주식회사 하이닉스반도체 프리 드라이버 회로 및 이를 이용한 출력 회로
JP4401194B2 (ja) * 2004-03-05 2010-01-20 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7009435B2 (en) * 2004-03-09 2006-03-07 Nano Silicon Pte Ltd. Output buffer with controlled slew rate for driving a range of capacitive loads
US7355453B2 (en) * 2004-08-11 2008-04-08 Altera Corporation Techniques for trimming drive current in output drivers
US7172431B2 (en) * 2004-08-27 2007-02-06 International Business Machines Corporation Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof
KR100666931B1 (ko) * 2004-12-28 2007-01-10 주식회사 하이닉스반도체 반도체메모리소자
US20080185629A1 (en) * 2007-02-01 2008-08-07 Denso Corporation Semiconductor device having variable operating information
US7812647B2 (en) * 2007-05-21 2010-10-12 Advanced Analogic Technologies, Inc. MOSFET gate drive with reduced power loss
US7602623B2 (en) * 2007-12-28 2009-10-13 International Business Machines Corporation Apparatus, system, and method for a low cost self-healing power supply
TWI388177B (zh) * 2009-10-20 2013-03-01 Princeton Technology Corp 週期訊號平衡電路與晶片佈局時平衡週期訊號的方法
US8536921B2 (en) * 2011-08-16 2013-09-17 Lsi Corporation Uniform-footprint programmable-skew multi-stage delay cell
US8461893B2 (en) * 2011-08-16 2013-06-11 Lsi Corporation Uniform-footprint programmable multi-stage delay cell
US9077259B2 (en) * 2012-09-05 2015-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Gate driver circuit and method
US9312684B2 (en) * 2013-07-09 2016-04-12 Remy Technologies, Llc. Solid state switch
CN106664090B (zh) * 2015-05-06 2021-05-07 京微雅格（北京）科技有限公司 一种缓冲器电路和采用该电路的电子设备

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2614781B2 (de) * 1976-04-06 1979-04-05 Robert Bosch Gmbh, 7000 Stuttgart Integrierte Schaltungsanordnung
JPS58196726A (ja) * 1982-05-12 1983-11-16 Hitachi Ltd Ｍｏｓ出力回路
JPS58196725A (ja) * 1982-05-12 1983-11-16 Hitachi Ltd Ｃｍｏｓ出力回路
US4700089A (en) * 1984-08-23 1987-10-13 Fujitsu Limited Delay circuit for gate-array LSI
US4608530A (en) * 1984-11-09 1986-08-26 Harris Corporation Programmable current mirror
US4829481A (en) * 1985-08-20 1989-05-09 Sgs-Thomson Microelectronics, Inc. Defective element disabling circuit having a laser-blown fuse
US5041738A (en) * 1989-12-04 1991-08-20 Advanced Micro Devices, Inc. CMOS clock generator having an adjustable overlap voltage
JP2728533B2 (ja) * 1990-01-19 1998-03-18 富士通株式会社 半導体装置
US5134311A (en) * 1990-06-07 1992-07-28 International Business Machines Corporation Self-adjusting impedance matching driver
US5061864A (en) * 1990-06-18 1991-10-29 National Semiconductor Corporation Monophase logic
US5285116A (en) * 1990-08-28 1994-02-08 Mips Computer Systems, Inc. Low-noise high-speed output buffer and method for controlling same
US5194765A (en) * 1991-06-28 1993-03-16 At&T Bell Laboratories Digitally controlled element sizing
US5153450A (en) * 1991-07-16 1992-10-06 Samsung Semiconductor, Inc. Programmable output drive circuit
US5216289A (en) * 1991-10-24 1993-06-01 Intel Corporation Asynchronous reset scheme for ultra-low noise port tri-state output driver circuit
US5227679A (en) * 1992-01-02 1993-07-13 Advanced Micro Devices, Inc. Cmos digital-controlled delay gate
US5220216A (en) * 1992-01-02 1993-06-15 Woo Ann K Programmable driving power of a CMOS gate
US5220221A (en) * 1992-03-06 1993-06-15 Micron Technology, Inc. Sense amplifier pulldown circuit for minimizing ground noise at high power supply voltages
US5278460A (en) * 1992-04-07 1994-01-11 Micron Technology, Inc. Voltage compensating CMOS input buffer
FR2694851B1 (fr) * 1992-08-12 1994-12-23 Sgs Thomson Microelectronics Circuit de tirage vers un état déterminé d'une entrée de circuit intégré.
JP2856988B2 (ja) * 1992-08-21 1999-02-10 株式会社東芝 半導体集積回路
US5329174A (en) * 1992-10-23 1994-07-12 Xilinx, Inc. Circuit for forcing known voltage on unconnected pads of an integrated circuit
KR960011261B1 (ko) * 1993-06-11 1996-08-21 삼성전자 주식회사 반도체집적회로의회로소자값조정회로및방법
US5436578A (en) * 1993-07-14 1995-07-25 Hewlett-Packard Corporation CMOS output pad driver with variable drive currents ESD protection and improved leakage current behavior
US5361001A (en) * 1993-12-03 1994-11-01 Motorola, Inc. Circuit and method of previewing analog trimming

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100634924B1 (ko) * 1999-03-29 2006-10-17 텍사스 인스트루먼츠 인코포레이티드 저전력 조절 가능한 입력 임계 회로
KR100628375B1 (ko) * 2000-06-30 2006-09-27 주식회사 하이닉스반도체 휴즈를 사용하여 사이즈를 조절하는 데이터 출력 드라이버
US6556485B2 (en) 2001-04-02 2003-04-29 Mitsubishi Denki Kabushiki Kaisha Output buffer capable of adjusting current drivability and semiconductor integrated circuit device having the same
US6794909B1 (en) 2003-04-14 2004-09-21 Renesas Technology Corp. Output circuit of semiconductor device having adjustable driving capability
JP2009159150A (ja) * 2007-12-25 2009-07-16 Toppan Printing Co Ltd ドライバ回路
CN102419568A (zh) * 2010-09-24 2012-04-18 兄弟工业株式会社 输入电路以及输入装置
CN102419568B (zh) * 2010-09-24 2014-08-13 兄弟工业株式会社 输入电路以及输入装置
CN110032935A (zh) * 2019-03-08 2019-07-19 北京联合大学 一种基于深度学习级联网络的交通信号标识检测识别方法

Also Published As

Publication number Publication date
US5821783A (en) 1998-10-13

Similar Documents

Publication Publication Date Title
JPH0738408A (ja) バッファ回路
US5872464A (en) Input buffer with stabilized trip points
US6064227A (en) Output buffer circuit having low breakdown voltage
EP0908005B1 (en) Differential amplifier
US7863962B2 (en) High voltage CMOS output buffer constructed from low voltage CMOS transistors
US6285209B1 (en) Interface circuit and input buffer integrated circuit including the same
JP2010178346A (ja) プロセス変動に対してスルーレートを補償するためのプリドライバを有する出力バッファ
US6794909B1 (en) Output circuit of semiconductor device having adjustable driving capability
US6163173A (en) Method and apparatus for implementing adjustable logic threshold in dynamic circuits for maximizing circuit performance
US6559676B1 (en) Output buffer circuit
US6737912B2 (en) Resistance division circuit and semiconductor device
US20040169526A1 (en) Current driver circuit
US7268595B2 (en) System and method for compensating for the effects of process, voltage, and temperature variations in a circuit
US20010005161A1 (en) Level-shifting reference voltage source circuits and methods
US5864254A (en) Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same
US20020011881A1 (en) Output buffer circuit
US7030643B2 (en) Output buffer circuits including logic gates having balanced output nodes
US7221214B2 (en) Delay value adjusting method and semiconductor integrated circuit
JP3883114B2 (ja) 半導体装置
JPH04329024A (ja) 入出力バッファ回路
US5563542A (en) Output circuit for gunning transceiver logic
US20010024137A1 (en) Driver circuit
US5541526A (en) Sense amplifier having two intermediate voltage switching levels to increase speed
JPH07326958A (ja) 半導体集積回路装置
US11923852B2 (en) High to low level shifter architecture using lower voltage devices