TWI606322B - 訊號監測積體電路以及訊號監測方法 - Google Patents

訊號監測積體電路以及訊號監測方法 Download PDF

Info

Publication number
TWI606322B
TWI606322B TW104120037A TW104120037A TWI606322B TW I606322 B TWI606322 B TW I606322B TW 104120037 A TW104120037 A TW 104120037A TW 104120037 A TW104120037 A TW 104120037A TW I606322 B TWI606322 B TW I606322B
Authority
TW
Taiwan
Prior art keywords
transistor
signal
monitoring
gate
integrated circuit
Prior art date
Application number
TW104120037A
Other languages
English (en)
Other versions
TW201701102A (zh
Inventor
廖以義
莫亞楠
陳元輝
林世欽
陳柏華
許文宏
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW104120037A priority Critical patent/TWI606322B/zh
Priority to US14/938,827 priority patent/US9571079B2/en
Publication of TW201701102A publication Critical patent/TW201701102A/zh
Application granted granted Critical
Publication of TWI606322B publication Critical patent/TWI606322B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

訊號監測積體電路以及訊號監測方法
本發明是有關於一種積體電路，尤其是有關於一種用以監測並調整元件臨界電壓的積體電路。
隨著半導體製程技術的進步，元件的尺寸以及電路的面積已經大幅的縮小，因此用來驅動電路所需的工作電壓也跟著降低。然而，在工作電壓降低的同時，與元件的導通效率息息相關的元件臨界電壓的變異範圍並未隨著工作電壓的降低而同時縮小，在這種情況之下會造成某些元件的導通效率不如預期，進而可能會影響整個電路的運作效能，因此如何有效地控制元件的臨界電壓在一個期望的範圍值之內，已經成為本領域研究人員所重視的議題。
本發明提供一種具有訊號監測功能的積體電路，其可有效地將此積體電路所控制的電路區塊中的元件的臨界電壓控制在一個期望的範圍值之內。
本發明另提供一種適用於上述積體電路的操作方法。
本發明提出一種具有訊號監測功能的積體電 路，其包括訊號產生單元、訊號監測單元以及處理單元。訊號產生單元用以產生控制訊號。訊號監測單元用以接收訊號產生單元所產生的控制訊號並對應地輸出監測訊號。處理單元用以儲存查找表，並用以接收訊號監測單元所輸出的監測訊號且依據所述的查找表而判斷所接收的監測訊號是否在預設範圍之內，當判斷所接收的監測訊號不在預設範圍內時，調整訊號產生單元所產生的控制訊號直到所接收的監測訊號在預設範圍之內。
較佳地，在本發明的第一個實施例中，上述的訊號監測單元包括一個延遲器，所述的延遲器包括多級串接的反相器，每一個反相器包括N型第一電晶體以及N型第二電晶體。第一電晶體具有基端、閘端、第一端以及第二端，第一電晶體之閘端以及第一電晶體之第一端接收工作電壓，第一電晶體之基端接收控制訊號。第二電晶體具有基端、閘端、第一端以及第二端，第二電晶體之第一端電連接於第一電晶體之第二端，第二電晶體之第二端接收參考電壓，第二電晶體之基端電連接於第一電晶體之基端。其中，所述的多級反相器當中的第一級反相器之第二電晶體的閘端接收閘訊號，所述的多級反相器當中的第一級反相器之第二電晶體的第一端電連接於下一級反相器之第二電晶體的閘端，所述的多級反相器當中的最後一級反相器之第二電晶體的第一端輸出監測訊號。
較佳地，在本發明的第二個實施例中，上述的訊號監測單元包括一個延遲器，所述的延遲器包括多級串接的反相器，每一個反相器包括P型第一電晶體以及P型第二電晶體。第一電晶體具有基端、閘端、第一端以及第二端，第一電晶體之第一端接收工作電壓，第一電晶體之基端接收控制訊號。第二電晶體具有基端、閘端、第一端以及第二端， 第二電晶體之第一端電連接於第一電晶體之第二端，第二電晶體之閘端以及第二電晶體之第二端接收參考電壓，第二電晶體之基端電連接於第一電晶體之基端。其中，所述的多級反相器當中的第一級反相器之第一電晶體的閘端接收閘訊號，所述的多級反相器當中的第一級反相器之第二電晶體的第一端電連接於下一級反相器之第一電晶體的閘端，所述的多級反相器當中的最後一級反相器之第二電晶體的第一端輸出監測訊號。
較佳地，在本發明的第三個實施例中，上述的訊號監測單元包括一個振盪器，所述的振盪器包括多級環狀串接的反相器，每一個反相器包括N型第一電晶體以及N型第二電晶體。第一電晶體具有基端、閘端、第一端以及第二端。第一電晶體之閘端以及第一電晶體之第一端接收工作電壓，第一電晶體之基端接收控制訊號。第二電晶體具有基端、閘端、第一端以及第二端，第二電晶體之第一端電連接於第一電晶體之第二端，第二電晶體之第二端接收參考電壓，第二電晶體之基端電連接於第一電晶體之基端。其中，所述的多級反相器當中的第一級反相器之第二電晶體的閘端接收閘訊號，所述的多級反相器當中的第一級反相器之第二電晶體的第一端電連接於下一級反相器之第二電晶體的閘端，所述的多級反相器當中的最後一級反相器之第二電晶體的第一端電連接於所述的多級反相器當中的第一級反相器之二電晶體的閘端，所述的多級反相器當中的最後一級反相器之第二電晶體的第一端輸出監測訊號。
較佳地，在本發明的第四個實施例中，上述的訊號監測單元包括一個振盪器，所述的振盪器包括多級環狀串接的反相器，每一個反相器包括P型第一電晶體以及P型第二電晶體。第一電晶體具有基端、閘端、第一端以及第二端。 第一電晶體之第一端接收工作電壓，第一電晶體之基端接收控制訊號。第二電晶體具有基端、閘端、第一端以及第二端，第二電晶體之第一端電連接於第一電晶體之第二端，第二電晶體之閘端以及第二電晶體之第二端接收參考電壓，第二電晶體之基端電連接於第一電晶體之基端。其中，所述的多級反相器當中的第一級反相器之第一電晶體的閘端接收閘訊號，所述的多級反相器當中的第一級反相器之第二電晶體的第一端電連接於下一級反相器之第一電晶體的閘端，所述的多級反相器當中的最後一級反相器之第二電晶體的第一端電連接於所述的多級反相器當中的第一級反相器之第一電晶體的閘端，所述的多級反相器當中的最後一級反相器之第二電晶體的第一端輸出監測訊號。
本發明又提出一種訊號監測方法，適用於上述的積體電路。所述的訊號監測方法包括下列步驟：提供控制訊號至所述的多級反相器；監測所述的多級反相器當中的最後一級反相器所輸出的監測訊號是否符合查找表中所記錄的預設範圍；以及調整控制訊號直到監測訊號符合查找表中所記錄的預設範圍。同時此送至監測單元的控制訊號亦同時送至與上述積體電路鄰近的電路區塊以同步調整其臨界電壓。
本發明的積體電路採用上述的電路結構來對上述的監測訊號進行監測以及調整，並進一步藉由所述積體電路將調整後的控制訊號輸出至所有受所述積體電路控制的電路區塊。依據儲存於處理單元中的查找表來判斷訊號監測單元所輸出的監測訊號是否在預設範圍內，且當判斷所述的監測訊號不在預設範圍內時，調整訊號產生單元所產生的控制訊號，直到所述的監測訊號在查找表所記錄的預設範圍之內。本發明由於運用了上述的電路結構以及訊號監測方法，藉由訊號監測單元而產生與臨界電壓所對應的時間延遲訊 號、頻率訊號或是相位延遲訊號，這些與臨界電壓所對應的多種類比形式的訊號會被處理單元轉換為數位資訊，接著進一步依照查找表中所儲存的臨界電壓及相對應的數位資訊的預設值來判斷控制訊號是否需要調整，並藉由控制訊號的調整而改變上述積體電路所控制的電路區塊中各個元件的臨界電壓，因此能夠將上述積體電路所控制的電路區塊中各個元件的臨界電壓值有效率地調整至預設的範圍內，進而使整個電路的運作更加穩定而且快速。
100‧‧‧積體電路
101、600‧‧‧訊號產生單元
102、200、300、400、500‧‧‧訊號監測單元
103‧‧‧處理單元
104‧‧‧電路區塊
Vd‧‧‧數位訊號
Va‧‧‧類比訊號
Vb‧‧‧控制訊號
Vm‧‧‧監測訊號
VDD‧‧‧工作電壓
VSS‧‧‧參考電壓
Vg‧‧‧閘訊號
Vd‧‧‧數位訊號
201~202n、301~30n、401~40n、501~50n‧‧‧反相器
21、31、41、51‧‧‧第一電晶體
22、32、42、52‧‧‧第二電晶體
21-1、31-1、41-1、51-1‧‧‧第一端
21-2、31-2、41-2、51-2‧‧‧第二端
21-3、31-3、41-3、51-3‧‧‧閘端
21-4、31-4、41-4、51-4‧‧‧基端
601‧‧‧數位-類比轉換器
602‧‧‧單位增益緩衝器
60‧‧‧放大單元
60-1‧‧‧第一輸入端
60-2‧‧‧第二輸入端
60-3‧‧‧輸出端
701~703‧‧‧步驟
圖1為本發明一實施例之積體電路的方塊圖；圖2為本發明一實施例之訊號監測單元的電路圖；圖3為本發明另一實施例之訊號監測單元的電路圖；圖4為本發明又一實施例之訊號監測單元的電路圖；圖5為本發明再一實施例之訊號監測單元的電路圖；圖6為本發明一實施例之訊號產生單元的示意圖；圖7為本發明一實施例之訊號監測方法的流程圖。
圖1為本發明一實施例之積體電路的方塊圖。如圖1所示，積體電路100包括訊號產生單元101、訊號監測單元102以及處理單元103。一般來說，以半導體晶圓為例，製程變異會導致位於晶圓上不同區塊的電路元件具有不同的臨界電壓值，而相鄰區塊的電路元件之間的臨界電壓值差異則較小，因此在本實施例中，積體電路100係設置於晶圓(圖未示)上以監控並調整特定的電路區塊104中的電路元件之臨界 電壓值。在特定的電路區塊104當中的元件實質上具有相同大小的臨界電壓值。訊號產生單元101用以產生控制訊號Vb。訊號監測單元102用以接收訊號產生單元101所產生的控制訊號Vb並輸出監測訊號Vm。具體來說，監測訊號Vm可以內含時間延遲資訊、頻率資訊或是相位延遲資訊等多種形式的資訊，而不同的臨界電壓值係各自對應於不同的資訊值。處理單元103用以儲存查找表(圖未示)，處理單元103並用以接收訊號監測單元102所輸出的監測訊號Vm並依據所儲存的查找表而判斷所接收的監測訊號Vm其內含的資訊值是否在預設範圍之內，當判斷所接收的監測訊號Vm其內含的資訊值不在預設範圍內時，可送出數位訊號Vd，用以調整訊號產生單元101所產生的控制訊號Vb直到所接收的監測訊號Vm其內含的資訊值在預設範圍之內。調整後的控制訊號Vb除了送至監測單元102外，亦同時送至積體電路100所控制的電路區塊104。在本實施例中，數位訊號Vd是一組數位調整碼(Digital Trimming Code)。
具體而言，訊號監測單元102係為一種訊號載具，其用以接收由訊號產生單元101所產生的控制訊號Vb然後產生相對應的時間延遲訊號、頻率訊號或是相位延遲訊號，而這些訊號內分別包含了與特定臨界電壓值所對應的資訊值。處理單元103則可以是以時間-數位轉換器(圖未示)以及數位控制單元(圖未示)，或是以頻率-數位轉換器以及數位控制單元來實現。舉例來說，當處理單元103是以時間-數位轉換器以及數位控制單元來實現的時候，時間-數位轉換器會將所接收到的時間延遲訊號轉換為數位形式的資訊，並藉由查表的方式來判斷這些資訊值是否在查找表中所記錄的預設範圍之內，若判斷這些資訊值不在預設範圍內時，則藉由數位控制單元來控制以及調整訊號產生單元101所輸出之控制 訊號Vb的大小。在以下的各個實施例當中，將對訊號監測單元102的電路結構以及運作方式做更進一步的說明。除此之外，雖然在本實施例中，積體電路100包含了處理單元103，以藉由處理單元103所產生的數位訊號Vd來調整訊號產生單元101所產生的控制訊號Vb，因此使積體電路100能夠自動地依據數位訊號Vd而調整控制訊號Vb的大小直到監測訊號Vm所內含的資訊值在預設範圍之內，然而本發明並不以此為限，積體電路100亦可以是不包含處理單元103，而改以採用配置於積體電路100外部的額外電路(圖未示)的方式對監測訊號Vm做監控之後對應地調整控制訊號Vb的大小。
圖2為本發明一實施例之訊號監測單元的電路圖。在本實施例中，訊號監測單元200實質上為一個由多級互相串接的反相器所構成的延遲器。如圖2所示，訊號監測單元200包括多級串接的反相器201~20n，n為正整數，每一個反相器中都包括了N型的第一電晶體21以及第二電晶體22。第一電晶體21具有第一端21-1、第二端21-2、閘端21-3以及基端21-4。第一電晶體21之閘端21-3以及第一電晶體21之第一端21-1接收工作電壓VDD，第一電晶體21之基端21-4接收控制訊號Vb。第二電晶體22具有第一端22-1、第二端22-2、閘端22-3以及基端22-4。第二電晶體22之第一端22-1電連接於第一電晶體21之第二端21-2，第二電晶體22之第二端22-2接收參考電壓VSS，第二電晶體22之基端22-4電連接於第一電晶體21之基端21-4。在第一級反相器201當中，其第二電晶體22的閘端22-3接收閘訊號Vg，其第二電晶體22的第一端22-1電連接於第二級反相器202之第二電晶體22的閘端22-3，而最後一級反相器20n之第二電晶體22的第一端22-1輸出監測訊號Vm。本實施例之積體電路200係用以監測圖1中的特定電路區塊104中的N型電晶體 的臨界電壓。
請參照圖1以及圖2。具體而言，訊號產生單元101係依據一組數位形式的輸入訊號Vd而產生類比形式的控制訊號Vb，此控制訊號Vb實質上係為多級串接反相器中第一電晶體21以及第二電晶體22之基端22-4的電壓。當提供工作電壓VDD至訊號監測單元200中的第一電晶體21，且當第一級反相器201的第二電晶體22的閘端22-3接收閘訊號Vg的時候，其第一端22-1將對應地輸出監測訊號Vm，此監測訊號Vm會輸入至第二級反相器202的第二電晶體22的閘端22-3以驅動第二級反相器202，第二級反相器202的第二電晶體22的第一端22-1會對應地輸出監測訊號Vm。由於多級反相器201~20n互相串接，因此第一級反相器201所產生的監測訊號Vm將會藉由其餘的反相器202~20n而逐級傳遞，直到最後一級的反相器20n輸出監測訊號Vm至處理單元103。具體來說，最後一級反相器20n所輸出之監測訊號Vm所包含的時間延遲資訊代表第一級反向器201接收閘訊號Vg一直到最後一級反相器20n輸出監測訊號Vm所經過的時間，而處理單元103可將此類比形式的時間延遲資訊轉換為數位形式的資訊值。
承上述，由於第一級的反相器201在接收控制訊號Vb以及閘訊號Vg之後需要一段特定長度的延遲時間才能將所產生之監測訊號Vm傳遞至最後一級的反相器20n，而此特定長度的延遲時間會與反相器201~20n的串接數量成正比，也就是說，當反相器201~20n的串接數量越多，則第一級反相器201接收閘訊號Vg一直到最後一級反相器20n輸出監測訊號Vm所經過的時間會越長。處理單元103接收最後一級的反相器20n所輸出的監測訊號Vm並將其包含的時間延遲資訊(第一級反相器201接收閘訊號Vg至最後一級反相 器20n輸出監測訊號Vm所經過的時間)轉換為數位形式的資訊值，並藉由查表的方式比對此資訊值與查找表中儲存的預設時間長度來判斷此延遲時間的長度是否過長，當此延遲時間的長度超過預設時間長度時，即表示第一電晶體21以及第二電晶體22的臨界電壓過大而因此需要較長的時間才能順利導通，此時處理單元103會依據此延遲時間而對應地產生如前面所述之數位訊號Vd而輸入至訊號產生單元101積體電路，以藉由數位訊號Vd來動態地調整訊號產生單元101所產生的控制訊號Vb，以便降低第一電晶體21、第二電晶體22以及電路區塊104當中之元件的臨界電壓，直到上述的延遲時間的長度符合查找表中的預設時間長度。在本實施例中，由於訊號監測單元102之中所採用的為N型的電晶體，因此當處理單元103偵測到監測訊號Vm其內含的延遲時間資訊值超過預設範圍時，會對應地將控制訊號Vb的值提升，以降低積體電路100所控制的元件的臨界電壓。在本實施例中，訊號產生單元101可以是由數位-類比訊號轉換器(圖未示)來實現，但本發明並不以此為限，舉凡具有類似功能的元件或是電路都可以用來實現訊號產生單元101。
圖3為本發明另一實施例之訊號監測單元的電路圖。在本實施例中，訊號監測單元300實質上為一個由多級互相串接的反相器所構成的延遲器。在圖2與圖3當中，相同的標號表示相同的元件或訊號。如圖3所示，訊號監測單元300包括多級串接的反相器301~30n，n為正整數，每一個反相器中都包括了P型的第一電晶體31以及第二電晶體32。第一電晶體31具有第一端31-1、第二端31-2、閘端31-3以及基端31-4。第一電晶體31之第一端31-1接收工作電壓VDD，第一電晶體31之基端31-4接收控制訊號Vb。第二電晶體32具有第一端32-1、第二端32-2、閘端32-3以及基端 32-4。第二電晶體32之第一端32-1電連接於第一電晶體31之第二端31-2，第二電晶體32之閘端32-3以及第二電晶體32之第二端32-2接收參考電壓VSS，第二電晶體32之基端32-4電連接於第一電晶體31之基端31-4。其中，第一級反相器301之第一電晶體31的閘端31-3接收閘訊號Vg，第一級反相器301之第二電晶體32的第一端32-1電連接於第二級反相器302之第一電晶體31的閘端31-3，最後一級反相器30n之第二電晶體32的第一端32-1輸出監測訊號Vm。本實施例之積體電路300係用以監測圖1中的特定電路區塊104中的P型電晶體的臨界電壓。
圖3之訊號監測單元300與圖2之訊號監測單元200的差異僅在於各自使用不同型別的電晶體，具體來說，在圖2當中所使用的電晶體係為N型，而在圖3當中所使用的電晶體則係為P型，其餘之電路操作方式均相同，因此不再贅述。在本實施例中，由於訊號監測單元300之中所採用的為P型的電晶體，因此當處理單元103偵測到最後一級反相器30n所輸出之監測訊號Vm當中包含的時間延遲資訊(第一級反相器301接收閘訊號Vg至最後一級反相器30n輸出監測訊號Vm所經過的時間)超過預設範圍時，會對應地將控制訊號Vb的值降低，以降低積體電路100本身以及電路區塊104所有元件的臨界電壓。
圖4為本發明又一實施例之訊號監測單元的電路圖。在本實施例中，訊號監測單元400實質上為一個由多級環狀串接的反相器所構成的振盪器。如圖4所示，訊號監測單元400包括多級環狀串接的反相器401~40n，每一個反相器當中包括N型的第一電晶體41以及第二電晶體42。第一電晶體41具有第一端41-1、第二端41-2、閘端41-3以及基端41-4。第一電晶體41之閘端41-3以及第一電晶體41之第一 端41接收工作電壓VDD，第一電晶體41之基端41-4接收控制訊號Vb。第二電晶體42具有第一端42-1、第二端42-2、閘端42-3以及基端42-4。第二電晶體42之第一端42-1電連接於第一電晶體41之第二端41-2，第二電晶體42之第二端42-2接收參考電壓VSS，第二電晶體42之基端42-4電連接於第一電晶體41之基端41-4。其中，第一級反相器401之第二電晶體42的第一端42-1電連接於第二級反相器402之第二電晶體42的閘端42-3，最後一級反相器40n之第二電晶體42的第一端42-1電連接於第一級反相器401之二電晶體42的閘端42-3，而最後一級反相器40n之第二電晶體42的第一端42-1輸出監測訊號Vm，因此第一級反相器401之第二電晶體42的閘端42-3接收來自於最後一級反相器40n所輸出的監測訊號Vm。本實施例之訊號監測單元400係用以監測圖1中的特定電路區塊104中的N型電晶體的臨界電壓。
具體而言，圖4所示的訊號監測單元400與圖3所示的訊號監測單元300的差異在於，圖3當中的訊號監測單元300的多級反相器301~30n藉由互相串接而產生延遲訊號，而圖4當中的訊號監測單元400係為環狀串接，也就是將最後一級反相器40n輸出的監測訊號Vm迴授至第一級反相器401，藉此使監測訊號Vm產生振盪頻率，而當處理單元103接收到此振盪頻率時，藉由儲存於查找表中的預設頻率範圍而以查表的方式判斷所接收的振盪頻率其內含的資訊值是否在預設頻率範圍之內，若所接收的振盪頻率其內含的資訊值不在預設頻率範圍之內，處理單元103便會調整訊號產生單元101所產生的控制訊號Vb以調整第一電晶體41以及第二電晶體42的基端電壓而改變其臨界電壓，直到所接收的振盪頻率在預設頻率的範圍內。在本實施例中，由於訊號監測單元400之中所採用的為N型的電晶體，因此當處理單元103 偵測到監測訊號Vm其內含的頻率資訊值低於預設範圍時，會對應地將控制訊號Vb的值提升，以降低積體電路100本身以及電路區塊104當中所有元件的臨界電壓。
圖5為本發明再一實施例之訊號監測單元的電路圖。在本實施例中，訊號監測單元500實質上為一個由多級環狀串接的反相器所構成的振盪器。如圖5所示，訊號監測單元500包括多級環狀串接的反相器501~50n，每一個反相器當中包括P型的第一電晶體51以及第二電晶體52。第一電晶體51具有第一端51-1、第二端51-2、閘端51-3以及基端51-4。第一電晶體51之第一端51-1接收工作電壓VDD，第一電晶體51之基端51-4接收控制訊號Vb。第二電晶體52具有第一端52-1、第二端52-2、閘端52-3以及基端52-4。第二電晶體52之第一端52-1電連接於第一電晶體51之第二端51-2，第二電晶體52之閘端52-3以及第二電晶體52之第二端52-2接收參考電壓VSS，第二電晶體52之基端52-4電連接於第一電晶體51之基端51-4。其中，第一級反相器501之第二電晶體52的第一端52-1電連接於第二級反相器502之第一電晶體51的閘端51-3，最後一級反相器50n之第二電晶體52的第一端52-1電連接於第一級反相器501之第一電晶體51的閘端51-3，最後一級反相器50n之第二電晶體52的第一端52-1輸出監測訊號Vm，因此第一級反相器501之第一電晶體51的閘端51-3接收來自於最後一級反相器50n所輸出的監測訊號Vm。本實施例之積體電路500係用以監測圖1中的特定電路區塊104中的P型電晶體的臨界電壓。
圖5之訊號監測單元500與圖4之訊號監測單元400的差異在於當中所使用的電晶體的型別不同，在圖4當中所使用的電晶體係為N型，而在圖5當中所使用的電晶體則係為P型，其餘之電路操作方式均相同，因此不再贅述。特 別一提的是，在圖5以及圖4當中，由於具有多級環狀串接的反相器而構成環型振盪器，因此除了可以產生振盪頻率之外，還可以產生與振盪頻率所對應的相位，因此類似地，藉由處理單元103中的查找表所儲存的預設相位範圍，可以判斷監測訊號Vm其內含的相位延遲資訊值是否在預設相位範圍內，若監測訊號Vm其內含的相位延遲資訊值不在預設相位範圍內，則動態地調整訊號產生單元101所產生的控制訊號Vb，直到監測訊號Vm其內含的相位延遲資訊值在預設相位範圍內。在本實施例中，由於訊號監測單元500之中所採用的為P型的電晶體，因此當處理單元103偵測到監測訊號Vm其內含的相位延遲資訊值超過預設範圍時，會對應地將控制訊號Vb的值降低，以降低元件的臨界電壓。
除此之外，在本實施例中，圖1所示的訊號產生單元101積體電路可以藉由數位-類比轉換器(DAC)以及單位增益緩衝器(Unit Gain Buffer)來實現。圖6為本發明一實施例之訊號產生單元的示意圖。如圖6所示，訊號產生單元600包括數位-類比轉換器601以及單位增益緩衝器602。數位-類比轉換器601用以接收數位訊號Vd並將所接收的數位訊號Vd轉換為類比訊號Va後輸出之。單位增益緩衝器602包括放大單元60。放大單元60具有第一輸入端60-1、第二輸入端60-2以及輸出端60-3。放大單元60之第一輸入端60-1接收由數位-類比轉換器601所輸出的類比訊號Va(此為電壓訊號)，放大單元60之第二輸入端60-2電連接於放大單元60之輸出端60-3而使放大單元60形成一個負迴授的電路架構，其增益實質上為1並且具有實質上為0的輸出阻抗，因此可以使數位-類比轉換器所輸出的類比訊號Va能更有效地驅動訊號監測單元102以及特定電路區塊104。放大單元60之輸出端60-3電連接於前述任一個訊號監測單元當中的所有電晶體 之基端，將所接收之類比訊號Va處理後輸出控制訊號Vb，以用來驅動例如是訊號監測單元102以及特定電路區塊104。在本實施例中，放大單元60係以軌對軌放大器來實現，用以對例如是訊號監測單元102之中的第一電晶體以及第二電晶體的基端提供足夠的驅動能力，但本發明並不以此為限，本領域通常知識者亦可使用具有類似功能的元件或是電路來實現數位-類比轉換器601以及單位增益緩衝器602。
上面所述的積體電路100的操作說明可以歸納出一種訊號監測方法。圖7為本發明一實施例之訊號監測方法的流程圖。如圖7所示，積體電路100的訊號監測方法包括步驟701~703。步驟701：提供一控制訊號至該些反相器。步驟702：監測該些反相器當中的最後一級反相器所輸出的一監測訊號是否符合一查找表中所記錄的預設範圍。步驟703：調整該控制訊號直到該監測訊號符合該查找表中所記錄的預設範圍。特別說明的是，在步驟701中，控制訊號除了提供至反相器外，亦同時提供至圖1中的積體電路100所控制的電路區塊104，以藉由調整電路區塊104中各元件的基底電壓來將其臨界電壓調整至適當值。而在步驟702中，監測訊號會被圖1中的處理單元103轉換為數位形式的資訊值，並以查表的方式來判斷這些資訊值是否在預設範圍內。除此之外，如前面所述，本發明的積體電路100亦可以是不包含處理單元103而改以採用配置於積體電路100外部的電路來判斷監測訊號是否在預設範圍內，且對應地調整控制訊號的大小。然而不管積體電路100是否包含處理單元103都能夠以步驟701~703所提供的操作方法來進行操作。
綜上所述，本發明之積體電路因為採用了多級串接的反相器來構成延遲器，並藉此而得到與元件的臨界電壓所對應的時間延遲訊號，或是採用多級環狀串接的反相器所 構成的環型振盪器來得到與臨界電壓對應的振盪頻率訊號或是相位延遲訊號，這些與臨界電壓對應的類比訊號會被轉換為數位形式的資訊值，再藉由查表的方式來判斷元件的臨界電壓所對應的資訊值是否超過預設範圍，當上述的資訊值超過預設範圍時，依據此資訊值來動態地調整提供至電晶體元件基端的控制訊號，直到上述的資訊值在預設範圍之內，藉此將電晶體元件的臨界電壓調整至一個適當的值，因此可以很有效率地使得電路的運作更加快速。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧積體電路
101‧‧‧訊號產生單元
102‧‧‧訊號監測單元
103‧‧‧處理單元
104‧‧‧電路區塊
Vb‧‧‧控制訊號
Vm‧‧‧監測訊號
Vd‧‧‧數位訊號

Claims (18)

  1. 一種積體電路，其包括：一訊號產生單元，用以產生一控制訊號；一訊號監測單元，用以接收該控制訊號並輸出一監測訊號，該訊號監測單元包括多個電晶體且該些電晶體之基端均電性連接並接收該控制訊號；以及一處理單元，儲存一查找表，該處理單元用以接收該監測訊號並依據該查找表而判斷該監測訊號是否在一預設範圍之內；其中，當判斷該監測訊號不在該預設範圍內時，調整該控制訊號直到該監測訊號在該預設範圍之內。
  2. 如申請專利範圍第1項所述之積體電路，其中該訊號監測單元係為一訊號載具，用以接收該控制訊號然後產生相對應的時間延遲訊號，以做為該監測訊號。
  3. 如申請專利範圍第2項所述之積體電路，其中該訊號監測單元包括一延遲器，該延遲器包括至少一反相器，該反相器包括該些電晶體。
  4. 如申請專利範圍第3項所述之積體電路，其中該監測訊號具有一延遲時間，該處理單元依據該延遲時間在該查找表決定該控制訊號。
  5. 如申請專利範圍第4項所述之積體電路，其中該延遲器當 中的每一個反相器包括：一第一電晶體，該第一電晶體具有一基端、一閘端、一第一端以及一第二端，該第一電晶體之該閘端以及該第一電晶體之該第一端接收一工作電壓，該第一電晶體之該基端接收該控制訊號；以及一第二電晶體，該第二電晶體具有一基端、一閘端、一第一端以及一第二端，該第二電晶體之該第一端電連接於該第一電晶體之該第二端，該第二電晶體之該第二端接收一參考電壓，該第二電晶體之該基端電連接於該第一電晶體之該基端；其中，該延遲器當中的第一級反相器之該第二電晶體的該閘端接收一閘訊號，該延遲器當中的第一級反相器之該第二電晶體的該第一端電連接於下一級反相器之該第二電晶體的該閘端，該延遲器當中的最後一級反相器之該第二電晶體的該第一端輸出該監測訊號。
  6. 如申請專利範圍第4項所述之積體電路，其中該延遲器當中的每一個反相器包括：一第一電晶體，該第一電晶體具有一基端、一閘端、一第一端以及一第二端，該第一電晶體之該第一端接收一工作電壓，該第一電晶體之該基端接收該控制訊號；以及一第二電晶體，該第二電晶體具有一基端、一閘端、一第一端以及一第二端，該第二電晶體之該第一端電連接於該第一電晶體之該第二端，該第二電晶體之該閘端以及該第二電晶體之該第二端接收一參考電壓，該第二電晶體之該基端電連接於該第一電晶體之該基端； 其中，該延遲器當中的第一級反相器之該第一電晶體的該閘端接收一閘訊號，該延遲器當中的第一級反相器之該第二電晶體的該第一端電連接於下一級反相器之該第一電晶體的該閘端，該延遲器當中的最後一級反相器之該第二電晶體的該第一端輸出該監測訊號。
  7. 如申請專利範圍第1項所述之積體電路，其中該訊號監測單元係為一訊號載具，用以接收該控制訊號然後產生相對應的振盪頻率訊號，以做為該監測訊號。
  8. 如申請專利範圍第7項所述之積體電路，其中該訊號監測單元包括一振盪器，該振盪器包括至少一反相器，該反相器包括包括該些電晶體。
  9. 如申請專利範圍第8項所述之積體電路，其中該監測訊號具有一頻率，該處理單元依據該頻率在該查找表決定該控制訊號。
  10. 如申請專利範圍第9項所述之積體電路，其中該振盪器當中的每一個反相器包括：一第一電晶體，該第一電晶體具有一基端、一閘端、一第一端以及一第二端，該第一電晶體之該閘端以及該第一電晶體之該第一端接收一工作電壓，該第一電晶體之該基端接收該控制訊號；以及一第二電晶體，該第二電晶體具有一基端、一閘端、一第一端以及一第二端，該第二電晶體之該第一端電連接於該 第一電晶體之該第二端，該第二電晶體之該第二端接收一參考電壓，該第二電晶體之該基端電連接於該第一電晶體之該基端；其中，該振盪器當中的第一級反相器之該第二電晶體的該第一端電連接於下一級反相器之該第二電晶體的該閘端，該振盪器當中的最後一級反相器之該第二電晶體的該第一端電連接於該振盪器當中的第一級反相器之該第二電晶體的該閘端，該振盪器當中的最後一級反相器之該第二電晶體的該第一端輸出該監測訊號。
  11. 如申請專利範圍第9項所述之積體電路，其中該振盪器當中的每一個反相器包括：一第一電晶體，該第一電晶體具有一基端、一閘端、一第一端以及一第二端，該第一電晶體之該第一端接收一工作電壓，該第一電晶體之該基端接收該控制訊號；以及一第二電晶體，該第二電晶體具有一基端、一閘端、一第一端以及一第二端，該第二電晶體之該第一端電連接於該第一電晶體之該第二端，該第二電晶體之該閘端以及該第二電晶體之該第二端接收一參考電壓，該第二電晶體之該基端電連接於該第一電晶體之該基端；其中，該振盪器當中的第一級反相器之該第二電晶體的該第一端電連接於下一級反相器之該第一電晶體的該閘端，該振盪器當中的最後一級反相器之該第二電晶體的該第一端電連接於該振盪器當中的第一級反相器之該第一電晶體的該閘端，該振盪器當中的最後一級反相器之該第二電晶體的該第一端輸出該監測訊號。
  12. 如申請專利範圍第8項所述之積體電路，其中該監測訊號具有一相位，該處理單元依據該相位在該查找表決定該控制訊號。
  13. 如申請專利範圍第5、6、10或11任一項所述之積體電路，其中該積體電路更包括一單位增益緩衝器，該單位增益緩衝器包括一放大單元，該放大單元具有一第一輸入端、一第二輸入端以及一輸出端，該放大單元之該第一輸入端接收該控制訊號，該放大單元之該第二輸入端電連接於該放大單元之該輸出端，該放大單元之該輸出端電連接於該些反相器當中所有電晶體之基端。
  14. 如申請專利範圍第13所述之積體電路，其中該放大單元係為一軌對軌放大器。
  15. 如申請專利範圍第1項所述之積體電路，其中該訊號監測單元係為一訊號載具，用以接收該控制訊號然後產生相對應的相位延遲訊號，以做為該監測訊號。
  16. 如申請專利範圍第5或6項所述之積體電路，其中該延遲器包括多個串接的反相器。
  17. 如申請專利範圍第10或11項所述之積體電路，其中該振盪器包括多個串接的反相器。
  18. 一種訊號監測方法，適用於如申請專利範圍第16或17任一項所述之積體電路，該訊號監測方法包括：提供一控制訊號至該些反相器；監測該些反相器當中的最後一級反相器所輸出的一監測訊號是否符合一查找表中所記錄的預設範圍；以及調整該控制訊號直到該監測訊號符合該查找表中所記錄的預設範圍。
TW104120037A 2015-06-22 2015-06-22 訊號監測積體電路以及訊號監測方法 TWI606322B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104120037A TWI606322B (zh) 2015-06-22 2015-06-22 訊號監測積體電路以及訊號監測方法
US14/938,827 US9571079B2 (en) 2015-06-22 2015-11-11 Integrated circuit and signal monitoring method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104120037A TWI606322B (zh) 2015-06-22 2015-06-22 訊號監測積體電路以及訊號監測方法

Publications (2)

Publication Number Publication Date
TW201701102A TW201701102A (zh) 2017-01-01
TWI606322B true TWI606322B (zh) 2017-11-21

Family

ID=57588519

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120037A TWI606322B (zh) 2015-06-22 2015-06-22 訊號監測積體電路以及訊號監測方法

Country Status (2)

Country Link
US (1) US9571079B2 (zh)
TW (1) TWI606322B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574866A (en) * 1993-04-05 1996-11-12 Zenith Data Systems Corporation Method and apparatus for providing a data write signal with a programmable duration
US6157222A (en) * 1999-03-29 2000-12-05 Texas Instruments Incorporated Low power adjustable input threshold circuit
US6573777B2 (en) * 2001-06-29 2003-06-03 Intel Corporation Variable-delay element with an inverter and a digitally adjustable resistor
US7629825B1 (en) * 2006-10-13 2009-12-08 Altera Corporation Efficient delay elements
US8120409B2 (en) * 2007-12-20 2012-02-21 Qualcomm, Incorporated Programmable delay circuit with integer and fractional time resolution
US8228106B2 (en) * 2010-01-29 2012-07-24 Intel Mobile Communications GmbH On-chip self calibrating delay monitoring circuitry
US9059692B2 (en) * 2011-05-31 2015-06-16 Fairchild Semiconductor Corporation Rail to rail comparator with wide hysteresis and memory
JP2013012870A (ja) * 2011-06-29 2013-01-17 Toshiba Corp 差動増幅回路及びコンパレータ
US8604857B2 (en) * 2011-11-10 2013-12-10 Nvidia Corporation Power supply-insensitive buffer and oscillator circuit
US8963600B2 (en) * 2013-03-04 2015-02-24 Kabushiki Kaisha Toshiba Apparatus for programmable insertion delay to delay chain-based time to digital circuits

Also Published As

Publication number Publication date
TW201701102A (zh) 2017-01-01
US20160373095A1 (en) 2016-12-22
US9571079B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
US9614517B2 (en) Adaptive slew rate control for switching power devices
US7948317B2 (en) Power amplifier integrated circuit with compensation mechanism for temperature and output power
US20120326794A1 (en) Digital amplitude control circuitry for crystal oscillator circuitry and related methods
TW201338403A (zh) 高頻放大器模組及高頻放大器模組單元
TW200701627A (en) Piezoelectric oscillation circuit
US9985633B1 (en) Systems, methods and apparatus for voltage clamping
US20130222042A1 (en) Drive circuit
US8531242B2 (en) Operational amplifier with overdriving circuit and method for same
CN105676928A (zh) 一种带隙基准电路
CN113037222A (zh) 一种偏置电路及放大器
US9246439B2 (en) Current regulated transimpedance amplifiers
TWI606322B (zh) 訊號監測積體電路以及訊號監測方法
JP6349097B2 (ja) 入力信号増幅器
US20050110579A1 (en) Generating an oscillating signal according to a control current
US9899965B2 (en) Differential amplifiers with improved slew performance
TWI647918B (zh) 電流重利用電路和電流重利用方法
US20050134249A1 (en) Circuit arrangement for regulating the duty cycle of electrical signal
JP2011101212A (ja) Ｄ／ａ変換回路及び圧電発振器
JP2016171487A (ja) 駆動回路
JP2014164577A (ja) 駆動回路
US10693423B2 (en) Dynamic amplification circuit
US20160277032A1 (en) Power generating circuit, frequency generating circuit and frequency control system
KR101942160B1 (ko) 듀티 사이클 보정회로
JP5193590B2 (ja) 発振回路
CN108306642B (zh) 低功率紧凑型电压感测电路