JPH0443718A - 並列型ａ／ｄ変換器 - Google Patents

並列型ａ／ｄ変換器

Info

Publication number
JPH0443718A
JPH0443718A JP2151987A JP15198790A JPH0443718A JP H0443718 A JPH0443718 A JP H0443718A JP 2151987 A JP2151987 A JP 2151987A JP 15198790 A JP15198790 A JP 15198790A JP H0443718 A JPH0443718 A JP H0443718A
Authority
JP
Japan
Prior art keywords
circuit
input
differential conversion
comparison
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2151987A
Other languages
English (en)
Inventor
Akira Matsuzawa
松沢　昭
Haruyasu Yamada
山田　晴保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2151987A priority Critical patent/JPH0443718A/ja
Priority to US07/711,014 priority patent/US5164728A/en
Publication of JPH0443718A publication Critical patent/JPH0443718A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H03M1/205—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators using resistor strings for redistribution of the original reference signals or signals derived therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H03M1/068—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS
    • H03M1/0682—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components the original and additional components or elements being complementary to each other, e.g. CMOS using a differential network structure, i.e. symmetrical with respect to ground
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は並列型Ａ／Ｄ変換器に関するものであム従来の
技術 第４図に従来の並列型Ａ／Ｄ変換器を示す。この並列型
Ａ／Ｄ変換器は　一方の入力端に共通に入力信号２を入
力し　他方の入力端に　基準電圧３と基準抵抗列１０か
らなる参照電圧発生手段の夫々の参照電圧が印加されて
いる複数の比較回路からなる比較回路列１１と、比較回
路列１１からの比較出力を論理処理してデジタル変換出
力８を得る論理処理回路７とを有していも　このような
構成に於いて、比較器の比較出力は入力信号２と夫々の
比較器の参照電圧が最も近い比較器を境にして入力信号
２よりも参照電圧の高い比較器は全てＯレベ／ｋ　　低
い比較器はルベルの比較出力を発生すムそこで論理処理
回路７に於て隣接する比較器の比較出力の排他的論理和
などの論理処理を行なＩ、Ｘ。
エンコーダ回路に排他的論理和の出力を入力すればデジ
タル変換出力８を得ることができも　このような従来の
並列型Ａ／Ｄ変換器ではその並列性により最も高速なＡ
／Ｄ変換が可能である。このような従来の並列型Ａ／Ｄ
変換器については例えば次の性基の文献を参照されたＬ
℃ ｒＴａｋｅｍｏｔｏ　ｅｔａｌ、、’　Ａ　Ｆｕｌｌｙ
　Ｐａｒａｌｌｅｌ　１Ｏ−Ｂｉｔ　Ａ／Ｄ　　Ｃｏｎ
ｖｅｒｔｅｒ　　ｗｉｔｈ　　Ｖｉｄｅｏ　　５ｐｅｅ
ｄ’、　　（アイ・イー・イー・イータ９ヤーナル　ソ
リフビステート　サキ７ト）　　ＩＥＥＥ　　Ｊ、　　
５ｏｌｉｄ−８ｔａｔｅＣｉｒｃｕｉｔｓ、　　Ｖｏｌ
、　５Ｃ−１７，Ｐ、　１１３３−１１３８；　　Ｄｅ
ｃ、、　　１９８２、」 発明が解決しようとする課題 しかしながらこのような従来の並列型Ａ／Ｄ変換器に於
ては分解能が上がるほど比較器の電圧精度が必要で、例
えば１０ビット精度においては相隣り合う比較器の参照
電圧の差が２ｍＶ程度になるためにこの電圧の数分の−
の比較電圧精度が各比較器に要求されも　このような電
圧精度は非常に困難で、歩留を大幅に低下させることに
なり、コストの上昇を招く他　比較器を構成する電子素
子の大きさを増大させることになり消費電力の増大、も
しくは高周波特性の劣化を招く。さらに分解能の増大と
ともに入力信号に接続される比較器の数が増加すること
から入力容量が増大し　高周波入力信号のドライブを困
難にし　歪みを増大させ、変換精度を劣化させる。同様
に基準抵抗列に接続される比較器の数が増大することか
ら比較器の入力バイアス電流による電圧降下の増加が変
換精度を著しく劣化させも　以上の理由により従来の並
列型Ａ／Ｄ変換器に於ては高精度のＡ／Ｄ変換器の実現
を困難にしてい九 本発明はかかる問題点に鑑みてなされたもので、高速高
精度で高周波信号に対する歪み力（少なく、かつ低コス
トの並列型Ａ／Ｄ変換器を提供することを目的としてい
も 課題を解決するための手段 本発明は上記課題を解決するた敢　複数の参照電圧を発
生する参照電圧発生手段と、一方の入力端には共通に入
力信号２力　他方の入力端には夫々の参照電圧が入力さ
れており、入力端子間の電位差を差動出力電圧に変換す
る複数の差動変換回路からなる差動変換回路列と、前記
差動変換回路列中の相隣り合う差動変換回路の出力電圧
肌　及び相補出力電圧間を分圧して順次補間する複数の
補間回路からなる補間回路列と、前記補間回路列中の補
間電圧を順次比較する複数の比較回路からなる比較回路
列と、前記比較回路列中の比較回路の出力を論理処理し
てデジタル変換出力を得る論理処理回路を有する並列型
Ａ／Ｄ変換器であム作用 本発明に於ては各比較回路の入力端に加わる夫々の電圧
（よ　差動変換回路において入力信号と各参照電圧の間
の電位差が増幅されたものであるので、各比較回路の比
較電圧ばらつきは入力端では差動変換回路の利得性だけ
減少して現われも　このため例えば従来の並列型Ａ／Ｄ
変換器では８ビツトの分解能しか実現できない比較回路
を用いても差動変換回路の利得を４以上に設定すればｌ
Ｏビットの分解能の並列型Ａ／Ｄ変換器を実現できもさ
らに入力信号及び基準抵抗列には差動変換回路しか接続
されていないた数　入力信号及び基準抵抗列に対する回
路の接続点は従来の並列型Ａ／Ｄ変換器の４分の１から
１６分の１程度にすることができも　このため入力容量
や入力バイアス電流を著しく減少させることができ、高
周波入力信号のドライブが容易で、歪みが減少し　変換
精度の向上を図った並列型Ａ／Ｄ変換器を実現できも実
施例 本発明の一実施例に於ける並列型Ａ／Ｄ変換器の回路構
成図を第１図に示す。
同図に於て、入力端子間の電位差を差動出力電圧に変換
する複数の差動変換回路からなる差動変換回路列１の各
差動変換回路の一方の入力端には共通に入力信号２力丈
　他方の入力端には基準電圧３及び基準抵抗列４からな
る複数の参照電圧を発生する参照電圧発生手段の夫々の
参照電圧が入力されている。この出力は差動変換回路列
１中の相隣り合う差動変換回路の出力電圧１ｔ　　及び
相補出力電圧間を分圧して順次補間する抵抗からなる補
間回路列５に入力されており、この補間回路列５中の夫
々の補間電圧は補間回路列５中の補間電圧を順次比較す
る複数の比較回路からなる比較回路列６において比較さ
れ　この比較回路列６の比較出力を入力とする論理処理
回路７においてデジタル変換出力８に変換され　出力さ
れも 第１図に於ける並列型Ａ／Ｄ変換器は相隣り合う差動変
換回路の間に８個の比較回路を有する単位回路の繰り返
しとみなせるのて　この単位回路の動作を示せば全体の
動作は容易に推定できも　そこでＭ２図にこの単位回路
を、第３図にこの単位回路の各部の動作波形を示す。
第２図は単位回路の回路構成図であａ　相隣り合う差動
変換回路１０１、１０２の一方の入力端には入力信号Ｖ
２が共通に入力され　他方の入力端間には基準抵抗４１
が挿入され　参照電圧Ｖｓｌ、Ｖｓ２が夫々入力されて
いも　差動変換回路１０１、１０２の出力端の間には抵
抗Ｒｒｌ−Ｒｒ４の縦続接続体相補出力端の間には抵抗
Ｒ１１〜Ｒ１４の縦続接続体からなる補間回路５１が挿
入されており、補間電圧ＶｒＯ〜Ｖｒ４．　ＶＩＯ〜Ｖ
１４を発生していも　これら補間電圧は比較回路Ｃ１〜
Ｃ８からなる比較回路列６１の夫々の比較回路の入力端
に接続されていも　比較回路Ｃ１〜Ｃ８の比較出力端に
は比較出力Ｄ１〜Ｄ８がそれぞれ発生する。
第３図は入力信号電圧Ｖｉに対する補間電圧ＶｒＯ〜Ｖ
ｒ４．　ＶＩＯ〜Ｖ１４及ヒ比較出力ＤＩ　−Ｄ’８を
示してぃ４差動変換回路１０１の出力ＶｒΩ及び相補出
力ＶＩＯは人力信号電圧Ｖｉに対して夫々増加及び減少
し　参照電圧Ｖｓｌで交差すも　同様に差動変換回路１
０２の出力Ｖｒ４及び相補出力Ｖ１４は入力信号電圧Ｖ
ｉに対して夫々増加及び減少し　参照電圧Ｖｓ２で交差
すム差動変換回路の出力電圧間の補間電圧Ｖｒｌ、　Ｖ
ｒ２．　Ｖｒ３はＶｒＯとＶｒ４の間を抵抗分圧し　差
動変換回路の相補出力電圧間の補間電圧Ｖｌｌ、　Ｖ１
２．　Ｖ１３１；ｔ　ＶＩＯとＶ１４０）間を抵抗分圧
するので、補間回路を形成する補間抵抗Ｒｒｌ〜Ｒｒ４
．Ｒ１１〜Ｒ１４の値が全て等しいとすると、これら差
動変換回路の出力電圧間の補間電圧ＶｒＯ〜Ｖｒ４と相
補出力電圧間の補間電圧ＶＩＯ〜Ｖ１４の交点を与える
入力電圧は参照電圧ＶｓｌとＶｓ２の間を均等に分割す
ム　そこで比較回路Ｃ】〜Ｃ８によりこれら出力電圧間
の補間電圧ＶｒＯ−Ｖｒ４と相補出力電圧間の補間電圧
ＶＩＯ〜Ｖ１４を比較しその比較出力を論理処理すれば
Ａ／Ｄ変換を行なうことができも　第２図に示した接続
に於ては第３図のように比較出力Ｄ１〜Ｄ８は参照電圧
ＶｓｌからＶｓ２に向かって順番にオンしていく。この
ほか使用するコード体系などによっては各比較器に接続
される補間電圧は様々な組み合わせがありこの組み合わ
せによって本発明が制限を受けないことは言うまでもな
し〜 第ｊ図では参照電圧がＶｓｌとＶｓ２の場合について、
３ビット並列型Ａ／Ｄ変換器を構成した場合について述
べているバ　第２図に示した単位回路を第１図のように
繰り返し接続すれば　より高分解能の並列型Ａ／Ｄ変換
器を実現できも 本実施例では比較回路列６１を構成する比較器の入力端
には差動変換回路で入力信号Ｖｉと参照電圧Ｖｓｌもし
くはＶｓ２の間の電位差を増幅した電位差が印加されも
　補間回路５１において各補間電圧ＶｒＯ−Ｖｒ４及び
ＶＩＯ−Ｖ１４は第３図に示したように全て差動変換回
路と同一の利得を有すム　このため差動変換回路の利得
をＧ、比較回路の比較電圧ばらつきを△Ｖｃとすると、
入力信号Ｖｉに対する比較電圧精度を表す入力換算比較
電圧ばらつき△Ｖｃｉは次式の様に表すことができも △Ｖｃｉ＝△Ｖｃ／Ｇ 上式より差動変換回路の利得Ｇを十分大きくとれば入力
換算比較電圧ばらつきΔＶｃｉを小さくすることができ
も　例えば比較回路の比較電圧ばらつき△Ｖｃが８ビツ
トの精度で、利得Ｇが４以上の場合同一の比較回路を用
いたとすると１０ビット精度の並列型Ａ／Ｄ変換器を実
現できも 更（、−本発明に於ては人力信号２及・び基準抵抗列４
には差動変換回路しか接続されていないた六入力信号２
及び基準抵抗列４に対する回路の接続点は従来の並列型
Ａ／Ｄ変換器の４分の１がら１６分の１程度にすること
ができる。このため入力容量や入力バイアス電流を著し
く減少させることができ、高周波入力信号のドライブが
容易で、歪みが減少し　変換精度の向上を図った並列型
Ａ／Ｄ変換器を実現できる。
発明の詳細 な説明した様に本発明は複数の参照電圧を発生する参照
電圧発生手段と、一方の入力端には共通に入力信号力（
他方の入力端には夫々の参照電圧が人力されており、入
力端子間の電位差を差動出力電圧に変換する複数の差動
変換回路からなる差動変換回路列と、前記差動変換回路
列中の相隣り合う差動変換回路の出カ電圧皿　及び相補
ａカミ正量を分圧して順次補間する複数の補間回路から
なる補間回路列と、前記補間回路列中の補間電圧を順次
比較する複数の比較回路からなる比較回路列と、前記比
較回路列中の比較回路の出方を論理処理してデジタル変
換出力を得る論理処理回路を有する並列型Ａ／Ｄ変換器
であるた数　以下のような効果があａ （１）差動変換回路の利得Ｇを十分大きくとれば入力換
算精度を十分小さくすることができるため同一精度の比
較回路を用いたとしてもより高精度の並列型Ａ／Ｄ変換
器を実現できも （２）入力信号及び基準抵抗列には差動変換回路しか接
続されていないた敢　入力信号及び基準抵抗列に対する
回路の接続点は従来の並列型Ａ／Ｄ変換器に比べ著しく
減少させることができも　このため入力容量や人力バイ
アス電流を著しく減少させることができ、高周波久方信
号のドライブが容易で、歪みが減少Ｌ　高周波久方信号
に対しても高精度な変換を行なうことができも （３）比較器に対する電圧精度要求が緩和されるため実
現の可能性が高くしたがって製造歩留が高（−このため
低コスト化を図ることができム
【図面の簡単な説明】
第１図は本発明の一実施例の回路構成図　第２図は第１
図の単位回路の回路構成に　第３図は単位回路の各部の
動作波形を示す動作特性医　第４図は従来の並列型ＡＩ
Ｄ変換器の回路構成図であムト・・差動変換回路列１上
５・・・補間回路ダＬ　６・・・比較回路ダふ 代理人の氏名　弁理士　粟野重孝　はか１名第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 複数の参照電圧を発生する参照電圧発生手段と、一方の
    入力端には共通に入力信号が、他方の入力端には夫々の
    参照電圧が入力されており、入力端子間の電位差を差動
    出力電圧に変換する複数の差動変換回路からなる差動変
    換回路列と、前記差動変換回路列中の相隣り合う差動変
    換回路の出力電圧間、及び相補出力電圧間を分圧して順
    次補間する複数の補間回路からなる補間回路列と、前記
    補間回路列中の補間電圧を順次比較する複数の比較回路
    からなる比較回路列と、前記比較回路列中の比較回路の
    出力を論理処理してデジタル変換出力を得る論理処理回
    路を有する並列型Ａ／Ｄ変換器。
JP2151987A 1990-06-11 1990-06-11 並列型ａ／ｄ変換器 Pending JPH0443718A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2151987A JPH0443718A (ja) 1990-06-11 1990-06-11 並列型ａ／ｄ変換器
US07/711,014 US5164728A (en) 1990-06-11 1991-06-06 A/D converter with complementary interpolating voltage dividers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2151987A JPH0443718A (ja) 1990-06-11 1990-06-11 並列型ａ／ｄ変換器

Publications (1)

Publication Number Publication Date
JPH0443718A true JPH0443718A (ja) 1992-02-13

Family

ID=15530587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2151987A Pending JPH0443718A (ja) 1990-06-11 1990-06-11 並列型ａ／ｄ変換器

Country Status (2)

Country Link
US (1) US5164728A (ja)
JP (1) JPH0443718A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539406A (en) * 1993-07-02 1996-07-23 Mitsubishi Denki Kabushiki Kaisha Series-parallel type A-D converter for realizing high speed operation and low power consumption
US6707413B2 (en) 2001-09-04 2004-03-16 Matsushita Electric Industrial Co., Ltd. A/D converter
US7061419B2 (en) 2004-08-18 2006-06-13 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D converting system
US7557746B1 (en) * 2007-12-13 2009-07-07 Nxp B.V. Time domain interpolation scheme for flash A/D converters
US7642944B2 (en) 2006-09-19 2010-01-05 Panasonic Corporation A/D converter
JP2010068048A (ja) * 2008-09-08 2010-03-25 Sony Corp Ａｄ変換器
US7737875B2 (en) * 2007-12-13 2010-06-15 Nxp B.V. Time interpolation flash ADC having automatic feedback calibration
US7821303B2 (en) 2005-12-20 2010-10-26 Panasonic Corporation Comparator and A/D converter
WO2010137222A1 (ja) * 2009-05-26 2010-12-02 パナソニック株式会社 並列補間型ａ／ｄ変換器及びディジタル等化装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9205727D0 (en) * 1992-03-16 1992-04-29 Sarnoff David Res Center Averaging,flash analog to digital converter
EP0631702B1 (en) * 1992-03-16 1999-11-24 Sarnoff Corporation Averaging flash analog-to-digital converter
JPH0669800A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd Ａ／ｄコンバータ
US5420587A (en) * 1993-07-01 1995-05-30 Microunity Systems Engineering, Inc. Two stage flash analog-to-digital signal converter
US5736952A (en) * 1996-10-09 1998-04-07 International Business Machines Corporation Current boost for differential flash analog to digital converter driver
US5815106A (en) * 1996-10-09 1998-09-29 International Business Machines Corporation Split flash analog to digital converter differential driver
US5877718A (en) * 1997-03-24 1999-03-02 International Business Machines Corporation Differential analog-to-digital converter with low power consumption
US6614379B2 (en) * 2001-08-29 2003-09-02 Texas Instruments, Incorporated Precise differential voltage interpolation analog-to-digital converter having double interpolation using nonlinear resistors
US6831588B2 (en) * 2001-10-01 2004-12-14 Tektronix, Inc. Range recognizer employing a single range internally partitioned by monotonically increasing boundary values
US7271755B2 (en) * 2002-05-24 2007-09-18 Broadcom Corporation Resistor ladder interpolation for PGA and DAC
US7190298B2 (en) * 2002-05-24 2007-03-13 Broadcom Corporation Resistor ladder interpolation for subranging ADC
US6727839B2 (en) * 2002-08-23 2004-04-27 Broadcom Corporation High speed, low power comparator
KR100764438B1 (ko) * 2006-07-18 2007-10-05 주식회사 하이닉스반도체 Ｒｆｉｄ 장치
WO2010064338A1 (ja) * 2008-12-02 2010-06-10 パナソニック株式会社 比較器およびa/d変換器
KR101584785B1 (ko) * 2009-01-21 2016-01-13 삼성전자주식회사 아날로그-디지털 컨버터 및 이를 포함하는 전자 시스템

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869111A (ja) * 1981-10-20 1983-04-25 Toshiba Corp アナログ・ディジタル変換器
JPS62155620A (ja) * 1985-12-16 1987-07-10 ナ−ムロ−ゼ　フエンノ−トチヤツプ　フイリツプス　グロエイラムペンフアブリ−ケン アナログデジタル変換器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8701816A (nl) * 1987-08-03 1989-03-01 Philips Nv Elektrische schakeling die gebruikt kan worden in een a/d-omzetter.
JPH0262123A (ja) * 1988-08-29 1990-03-02 Matsushita Electric Ind Co Ltd 直並列型ａ／ｄ変換器
US4928103A (en) * 1989-09-18 1990-05-22 Analog Devices, Inc. Parallel analog-to-digital converter using 2.sup.(n-1) comparators

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5869111A (ja) * 1981-10-20 1983-04-25 Toshiba Corp アナログ・ディジタル変換器
JPS62155620A (ja) * 1985-12-16 1987-07-10 ナ−ムロ−ゼ　フエンノ−トチヤツプ　フイリツプス　グロエイラムペンフアブリ−ケン アナログデジタル変換器

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539406A (en) * 1993-07-02 1996-07-23 Mitsubishi Denki Kabushiki Kaisha Series-parallel type A-D converter for realizing high speed operation and low power consumption
US6707413B2 (en) 2001-09-04 2004-03-16 Matsushita Electric Industrial Co., Ltd. A/D converter
KR100494202B1 (ko) * 2001-09-04 2005-06-13 마쯔시다덴기산교 가부시키가이샤 Ａ/ｄ 변환기
US7061419B2 (en) 2004-08-18 2006-06-13 Matsushita Electric Industrial Co., Ltd. A/D converter and A/D converting system
US7821303B2 (en) 2005-12-20 2010-10-26 Panasonic Corporation Comparator and A/D converter
US7642944B2 (en) 2006-09-19 2010-01-05 Panasonic Corporation A/D converter
US7557746B1 (en) * 2007-12-13 2009-07-07 Nxp B.V. Time domain interpolation scheme for flash A/D converters
US7737875B2 (en) * 2007-12-13 2010-06-15 Nxp B.V. Time interpolation flash ADC having automatic feedback calibration
JP2010068048A (ja) * 2008-09-08 2010-03-25 Sony Corp Ａｄ変換器
WO2010137222A1 (ja) * 2009-05-26 2010-12-02 パナソニック株式会社 並列補間型ａ／ｄ変換器及びディジタル等化装置
JP2010278557A (ja) * 2009-05-26 2010-12-09 Panasonic Corp 並列補間型ａ／ｄ変換器及びディジタル等化装置

Also Published As

Publication number Publication date
US5164728A (en) 1992-11-17

Similar Documents

Publication Publication Date Title
JPH0443718A (ja) 並列型ａ／ｄ変換器
JP3039791B2 (ja) Ｄａコンバータ
US4635036A (en) Analog-to-digital converter
US4831379A (en) Complementary voltage interpolation circuit
US5420587A (en) Two stage flash analog-to-digital signal converter
KR20070076429A (ko) 아날로그/디지털 변환회로
US5194867A (en) Flash analog-to-digital converter employing least significant bit-representative comparative reference voltage
US4897656A (en) Complementary voltage interpolation circuit with transmission delay compensation
US7403149B2 (en) Folding and interpolating analog-to-digital converter and method of converting analog signal to digital signal
US6437724B1 (en) Fully differential flash A/D converter
KR0138775B1 (ko) 전압추정기를지니는다단계플래시아날로그디지탈변환기
US6239733B1 (en) Current interpolation circuit for use in an A/D converter
US6288662B1 (en) A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values
US6720901B2 (en) Interpolation circuit having a conversion error connection range for higher-order bits and A/D conversion circuit utilizing the same
US5751236A (en) A/D conversion with folding and interpolation
JPH04234227A (ja) 補間アナログ・ディジタル変換器
JP3086638B2 (ja) デジタル−アナログ変換回路およびアナログ−デジタル変換回路
JP3255729B2 (ja) アナログデジタル変換器
JP3219213B2 (ja) アナログデイジタル変換回路
JPS5935530B2 (ja) アナログ・デジタル変換器
JPS63111727A (ja) Ａ／ｄ変換器
JPH0738438A (ja) Ａ／ｄ変換器
JPS6021492B2 (ja) アナログ−デジタル変換回路
JP3112349B2 (ja) アナログ−デジタルコンバータ
JPS6166411A (ja) Ａ／ｄ変換装置