KR0138775B1 - 전압추정기를지니는다단계플래시아날로그디지탈변환기 - Google Patents

전압추정기를지니는다단계플래시아날로그디지탈변환기

Info

Publication number
KR0138775B1
KR0138775B1 KR1019900001690A KR900001690A KR0138775B1 KR 0138775 B1 KR0138775 B1 KR 0138775B1 KR 1019900001690 A KR1019900001690 A KR 1019900001690A KR 900001690 A KR900001690 A KR 900001690A KR 0138775 B1 KR0138775 B1 KR 0138775B1
Authority
KR
South Korea
Prior art keywords
analog
bit
input
signal
word
Prior art date
Application number
KR1019900001690A
Other languages
English (en)
Other versions
KR900013725A (ko
Inventor
싱와친
Original Assignee
존지. 웨브
내쇼날 세미컨딕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존지. 웨브, 내쇼날 세미컨딕터 코포레이션 filed Critical 존지. 웨브
Publication of KR900013725A publication Critical patent/KR900013725A/ko
Application granted granted Critical
Publication of KR0138775B1 publication Critical patent/KR0138775B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/208—Increasing resolution using an n bit system to obtain n + m bits by prediction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H03M1/146—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages all stages being simultaneous converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

내용 없음

Description

전압 정기를 지니는 다단계 플래시(flash) 아날로그-디지탈 변화가
제1도는 전형적인 선행 기술의 1/2 플래시 아날로그-디지탈 변환기의 다이어그램.
제2도는 본 발명에 따라 구성되는 다단계(multistep) 플래시 아날로그-디지탈 변환기의 한 실시예에 대한 블록 다이어 그램.
제3도는 제2도의 실시예를 상세히 도시하는 다이어그램.
제4도는 본 발명에 관련하여 사용하기에 적합한 비교기의 한 실시예를 개략적으로 도시하는 다이어그램,
제5도는 제4도의 회로와 관련된 타이밍 파형도.
제6도는 본 발명에 따라 사용하기에 적합한 감지 증폭기의 한 실시예에 대한 개략적인 다이어그램.
* 도면의 주요 부분에 대한 부호의 설명
10, 13:1/2비트 플래시
11:N/2 비트 디지탈-아날로그 변환기
22:전압추정기
23:4-비트 플래시 변환기
24:스위치
[발명의 분야]
본 발명은 아날로그-디지탈 변환기에 관한 것으로 특히, 입력 신호에 관련된 신호 및 기준 신호 사이에 복수개의 비교부를 만들어서 디지탈 워드의 복수개 비트를 동시에 제공하는 플래시(flash) 아날로그-디지탈 변환기에 관한 것이다.
아날로그-디지탈 변환기는 선행 기술에 공지되어 있다. 아날로그-디지탈 변환기의 한 형태는 연속적인 근사치를 사용하여 입력 신호를 복수개의 기준 전압중 하나와 연속비교하도록 단일 비교기를 사용한 것이다. 이와 같은 아닐로그-디지탈 변환기 형태는 널리 사용되고 있으며 이러한 변환기 형태가 단지 단일 비교기만을 사용하므로 비교적 값이 싸지만, 본래, 각각의 아날로그 샘플을 디지탈 출력 워드(word)로 변환시키기 위하여는 다수개의 비교부를 만들어야 하므로 이러한 변환기 형태는 다소 속도가 느리다. 그러한 연속 근사치에 따른 아날로그-디지탈 변환기의 한 예가 미합중국 특허 제4,691,190호에 기술되어 있다.
아날로그-디지탈 변환기의 다른 형태는 디지탈 출력 워드의 복수개 출력 비트를 동시에 제공하도록 입력 신호를 복수개의 기준 신호중 관련된 신호의 동시에 비교하는 복수개의 비교기를 포함하는 소위 플래시(flasch) 변환기이다. 이와 같은 플래시 아날로그-디지탈 변환기의 한 예가 미합중국 특허 제4,608,555호에 기술되어있다. 이러한 플래시 변환기는 N 비트 출력워드를 제공하도록 2N개의 비교기를 필요로 한다,. 따라서, 10-비트 아날로그-디지탈 변환기에 대하여는, 1024개의 비교기가 필요하다.
플래시 아날로그-디지탈 변환기의 또다른 예가 미합중국 특허 제4,639,715호에 기술된 1/2 플래시 아날로그-디지탈 변환기이다. 1/2 플래시 아날로그-디지탈 변환기는 2개의 플래시 변환 사이클당 아날로그 입력 샘플에 의해 연속해서 디지탈 출력워드의 상위(high order) 및 하위(low order) 비트를 발생시킨다. 상기 선행 기술의 1/2 플래시 아날로그-디지탈 변환기는 단지 2×2N2개의 비교기를 필요로 한다. 따라서, 10-비트 아날로그-디지탈 변환기에 대하여는 64개의 비교기가 필요하다. 그러나, 이러한 플래시 아날로그-디지탈 변환기 형태에 의해 이행되는 아날로그-디지탈 변환속도는 상술된 미합중국 특허 제4,608,555호에 기술된 바와 같이, 디지탈 출력 워드의 모든 비트를 발생시키는 선행 기술의 플래시 아날로그-디지탈 변환기 속도의 대략 1/2이다.
전형적인 N/2 비트 플래시 아날로그-디지탈 변환기는 제1도의 개략적인 다이어그램에 도시되어 있다. 이러한 변환기는 2개의 1/2 비트 플래시 변화기(10, 13) 및 단일의 N/2 비트 디지탈-아날로그 변환기(11)를 사용한 것이다. 아날로그 입력 신호는 입력 단자(15)에 입력되어 디지탈 출력 워드의 N/2비트를 제공하도록 제1의 플래시 변환기(10)에 의해 변환된다. 또한, 이러한 N/2비트는 비지탈-아날로그 변환기(11)로 공급되는데, 이 디지탈-아날로그 변환기(11)는 합산 수단(12)에 의해 입력 신호에서 감산되는 아날로그 신호를 제공한다.
이러한 감산 결과는 잔류 전압인데, 이 잔류 전압은 N비트 출력 워드의 나머지 N/2 비트를 제공하도록 제2의 1/2비트 플래시 변환기(13)에 의해 변환된다.
[요약]
본 발명은 신규한 다단계(multistep) 플래시 아날로그-디지탈 변환기에 관한 것이다.
이러한 다단계 아날로그-디지탈 변환기는 아날로그 입력 신호의 대략적인 추정 신호를 빨리 제공하는 전압추정기(estimator)를 포함한다. 이러한 대략적인 추정신호는 제1 플래시 변환에 사용하는 적합한 기준전압 탭(tap) 지점을 선택하도록 사용된다.
이러한 제1 플래시 변환은 전압 추정 신호와 함께 디지탈 출력 워드의 최상의 비트를 제공한다.
디지탈-아날로그 변환기는 잔류전압을 제공하도록 사용되는데, 이 잔류전압은 플래시 변환기의 제2 동작에 의해 변환되어서, 디지탈 출력워드의 최하의 비트를 제공하도록 사용된다.
본 발명에 따르면, 주로 소수의 부품이 필요함으로 해서 회로의 복잡성, 비용 및 전력소모를 감소시킨다. 본 발명의 한 실시예에 있어서, 아날로그 입력 신호가 제 1 플래시 변환에 대비하여 플래시 변환기에 의해 샘플됨과 동시에 전압 추정동작이 이행된다. 그러므로, 동작 속도는 전압 추정기를 부가시킴으로 해서 강동되지 않는다.
제2도는 본 발명에 따라 구성된 10-비트 다단계 플래시 아날로그-디지탈 변환기의 한 실시예에 대한 블록 다이어그램인데, 상기 다단계 플래시 아날로그-디지탈 변환기는 입력단자(21)에 입력되는 입력 전압(Vin)의 샘플에 응답하여 10-비트 디지탈 워드를 출력 버스(28)에 제공한다. 본 발명에 따르면, 종래의 해결 요소가 입력 전압(Vin)의 대략적인 근사치를 제공하는 3-비트 전압 추정기(22)이다. 단일 4-비트 플래시 변화기(23)는 아날로그 입련전압(Vin)을 디지탈 출력 워드로 변환하는데 필요한 2개의 모두의 변환 사이클에 사용된다.
제2도에 있어서 아날로그-디지탈 변환을 개시하는 경우, 입력 단자(21)에 입력된 아날로그 입력신호(Vin)가 전압 추정기(22)에 의해 평가됨과 동시에 4-비트 플래시 변환기(23)의 입력에서 스위치(24) 동작에 의해 샘플된다. 전압추정기(22) 동작의 결과에 기초를 두는 경우, 4-비트 플래시 변환기(23)에 내재하는 적합한 탭 지정이 선택되어, 제1의 4-비트 플래시 변환이 이행된다. 전압 추정기(22)에 의해 제공된 3개의 비트 및 4-비트 플래시 변환기(23)의 제1사이클에 의해 제공된 4개의 비트는 데코더/디지탈 보정 회로(27)에 공급되는데, 이러한 데코더/디지탈 보정회로(27)는 출력 버스(28)에사용가능하게 만들어진 디지탈 출력 워드의 6개의 최상의 비트를 차례로 제공한다.
제1변환 다음에, 디지탈-아날로그 변환기(25)는 전압 추정기(23)로 부터 발생한 3개의 비트 및 4-비트 플래시 변환기(23)로 부터 발생한 4개의 비트를 입력하여 중간 아날로그 신호를 발생시키는데, 이 중간아날로그 신호는 아날로그 합산 수단(26)에 인간된다. 이러한 중간 아날로그 신호는 입력 전압(Vin)에서 아날로그 합산 수단(26)에 의해 감산되며, 그러한 결과로 발생된 아날로그 신호는 제2 사이클 변환중에 변환하도록 스위치(24)에 의해 4-비트 플래시 변환기(23)에 인가된다. 적합한 기준 전압은 4-비트 플래시 변환기(23)에 의해 선택되며 아날로그 합산 수단(26)으로부터 발생한 아날로그 신호는 4-비트 플래시 변환기(23)에 의해 변환된다. 상기 변환기(23)에 제2 사이클에 의해 제공된 4-비트 디지탈 워드를 출력 버스(28)에 사용가능한 디지탈 출력 워드의 4개의 초하위 비트로서 제공한다.
전압 추정동작은 아날로그 입력 신호(Vin)가 4-비트 플래시 변환기에 의해 샘플되는 경우 동시에 이행되므로, 전체 변환 속도는 전압 추정기(22)의 부가로 해서 감속되지 않는다. 그러므로, 본 발명에 따라 구성된 아날로그-디지탈 변환기는 선행기술의 1/2 프랠시 아날로그-디지탈 변환기와 동일한 속도를 지닌다. 3-비트 전압 추정기(22)를 포함함으로 인해, 플래시 변환기에 대한 설정능의 필요성은 N/2비트에서 단지 N/2-1비트로 감소된다.
10-비트 아날로그-디지탈 변환기에 대하여는, 단지 16개의 비교기가 플래시 변환기에 필요하며, 단지 6개의 감지 증폭기가 상기 전압 추정기에 필요하다. 그러므로, 감소된 부품수가 동일한 비트 수를 지닌 출력 워드를 제공하는 선행 기술의 1/2 플래시 아날로그-디지탈 변환기에 비교하여 요구됨으로 해서 집적 회로 다이 크기를 감소시키는데, 이러하게 감소된 집적회로 다이 크기는 비용을 줄인다. 더우기, 부품의 감소로 인해, 전력소모는 선행 기술의 1/2 플래시 아날로그-디지탈 변환기에 비해 감소된다.
제3도는 3-비트 전압 추전기(22) 및 4-비트 플래시 변환기(23)의 한 실시예에 대한 개략적인 다이어그램이다. 제3도에 도시된 바와 같이, 전압 추정기(22)는 양(+) 기준 전압(+VREF)과 접지사이에 각기 접속된 레지스터(222-1 내지 221-7)로 형성된 레지스터 사다리부(221)를 포함한다. 이러한 레지스터 사다리부(ladder)는 전압 감지 증폭기(223-1 내지 223-6)의 한 입력 리드에각기 접속된 복수개의 탭(222-1 내지 222-6)을 지닌다. 전압 감지 증폭기(223-1 내지 223-6)의 타 입력리드는 입력단자(21)에 인가되는 입력 전압(Vin)에 공통으로 접속도니다.
본 발명의 한 실시예에 있어서, 감지 증폭기는 최고 속도를 제공함과 아울러 설계 및 동작에 있어서 다소 단순하다. 제6도에 있어서, 감지 증폭기(223)는 P채널 디바이스(M1, M2) 및 N채널 디바이스(M3, M4)로 이루어진 고차 결합 래치로서 구성된다. 감지 증폭기(223)는 클록 신호(Taz)와 이 클록신호의 상보신호
Figure kpo00001
에 응답하여 P채널 디바이스(M5) 및 N채널 디바이스(M6)의 동작에 의해 이네이블된다. 클록신호(Taz)가 고(high) 레벨이 됨에 따라, 입력 전압(Vin) 및 기준전압(VREF(탭))(제3도에 도시된 레지스터 사다리부(221)에 각각 샘풀된다. 다음에는 Taz가 저(low) 레벨이 됨에 따라, Vin 및 VREF(탭)를 노드(61, 62)로 부터 각각 절연시키고 디바이스(M5, M6)를 턴온시킴으로써 감지 증폭기(223)를 이네이블시킨다. 이러한 동작으로 인해, 디바이스(M1 내지 M4)로 형성된 레치가 두가지 상태중 한상태로 스위치되여, 노드(61, 62)에 각각 샘풀된 바와 같은 Vin이나 VREF(탭)가 커지는지에 의존한다. 이때, 출력신호는 입력/출력 노드(61, 62)에 상용가능하다. 한 실시예에 있어서, 감지 증폭기(223)의 응답시간은 5나노초보다 작다.
다시, 제3도에 있어서, 노드(222-1 내지 222-6)에 사용가능한 전압은 다음과 같다.
Figure kpo00002
여기서, V(222-N)=선택된 탭(222-N)
에서의 전압이다.
한 실시예에 있어서, 전압 추정기(22)는 대략 5 나노초이내에 플래시 변환기(23)에 의해 동시에 샘플되는 입력 단자(21)의 입력 전압 샘플(Vin)용으로 3-비트 전압 추정기 워드를 버스(22-1)에 제공할 수 있다. 이러한 3-비트 전압 추정의 정확도는 탭(222-1 내지 22-6)이 1/16 VREF에 의해 이동되어 기술되어 있는 바와 같이, MSB 레지스터 사다리부(231)에 기준 전압을 중복시키기 때문에 매우 임게적이 아니다. 그러므로, 1/16 VREF 만큼 큰 전압 추정오차가 디지탈 보정 회로(27)(제2도)를 거쳐 보정될 수 있다.
4-비트 플래시 변환기(23)는 설정능(設定能)의 4-비트를 제공하도록 최하위 비트(LSB) 레지스터 사다리부(232)와 직렬로 접속된 레지스터(231- 내지 231-8)를 포함하는최상의 비트(MSB) 레지스터 사아리부(231), 16개의 비교기 및 엔코더를 포함한다. MSB 레지스터 사아리부(231)에 내재하는 각각의 레지스터(231-1 내지 231-8)는 버스(234-1 내지 234-8) 각각을 거쳐 멀리플렉서(236)에 접속되는 8개의 탭 지점을 포함한다. 따라서, 복수개의 8개 전압 범위가 멀리 플랙시(236)에 인가되며, 8개의 전압 범위중 각각의 전압 범위내에는 8개의 개별적인 전압이 버스(22-1)를 거쳐 멀리 플렉서(236)에 의해 선택된다. 따라서, 멀리플랙서(236)는 버스(22-1)에 발생된 전압 추정기(22)의 3-비트 추정기 워드에 응답하여 16개 기준 전압 각각의 7개 집합, 즉, 버스(234-1, 234-2), 버스(234-2, 234-3), 버스(234-3, 234-4), 버스(234-2, 234-3) 버스(234-3, 234-4), 버스(234-4, 234-5), 버스(234-7, 234-8)에 포함된 그러한 기준 전압중 하나의 기준 전압을 선택한다. 상기 선택된 16개의 탭은 버스(237)를 거쳐 비교기 및 엔코더 회로(230)에 인가된다.
전압 추정기(22)에 의해 제공된 디지탈 출력 워드에서 오차 보정을 허용하기 위하여는 레지스터 사다리부(231)의 탭 지점이 전압 추정기 레지스터 사다리부(221)의 탭 지점을 중첩시킨다. 따라서, 전압 추정기(22)는 아날로그 입력 신호(Vin)가 5/16 VREF의 7/16VREF 사이에 있다는 것을 결정한다고 가정하여 예를 들면, 멀리플렉서(236)는 4/16와 8/16VREF 사이의 16개 탭지점(즉, 레지스터 (231-3, 231-4)의 16개 탭지점)을 MSB 레지스터 사다리부(231)로 부터 선택한다. 상기 16개의 탭 지점은 버스(234-3, 234-4)를 거쳐 데코더(236)에 인가되는데, 이 데코더(236)는 차례로 상기 16개의 탭 지점을 선택하여 버스(237)를 거쳐 비교기 및 엔코디 회로(240)내에 포함된 16개의 비교기에 인가한다.이러한 레지스터 탭이 선택되기만 하면, 제1의 4-비트 플래시 변환 동작이 이행된다. MSB 레지스터 사다리부(231)의 선택된 16개의 탭은 전압 추정기 레지스터 사다리부(221)에 의해 제공된 범위이상(1/16 VREF 이하) 확장한 전압 범위를 제공하므로, 전압 추정기(22)에 의해 제공된 전압추정 오차가 1/16 VREF 만큼 클 수 있으며 보정될 수 있다. 이러한 제 1 플랙시 변환 결과는 전압 추정기(22)로 부터 발생된 3-비트 결과와 함께 데코디/디지탈 보정회로(27)(제2도)에 인가되어 디지탈 출력 워드의 6개 최상의 비트를 제공한다.
제1플래시 변환 다음에, 단지(Vin-1/2 LBS)보다 크지않은 전압에 가장 근접한 MSB 레지스터 사다리부(231)를 따른 탭이 리드(238)(제3도)에 발생된 전압(Vdac)으로서 선택된다. 전압(Bdac)은 합산 수단(26)(제2도)에 인가되며 아날로그 입력전압(Vin)에서 강상된다. 상기 결과로서 생성된 잔류 전압은스위치(24)를 거쳐 4-비트 플래시 변환기(23)에 인가되는데, 이 4-비트 플래시 변화기(23)에 인가되는데, 이 4-비트 플래시 변환기(23)는 이때 LSB 레지스터 사다리부(23)의 16개 탭(제3도)을 선택한다. 이러한 제2 플래시 변환 결과는 디지탈 출력 워드의 4개 최하의 비트를 제공한다. 이러한 데이타의 4개 비트는 출력 버스(23-1)에 최종 10-비트 출력 워드를 제공하도록 제 1 데이타의 6-비트와 결합한다.
제4도는 비교기 및 엔코더 회로(240)(제3도)내에 포함된 16개의 비교기중 한 비교기의 한 실시예에 대한 개략적인 다이어그램이다. 제4도에 도시된 바와같이, 우수한 공동 모드 전원 저지(沮止)를 제공하는 완전한 자동회로가 사용된다. 복수개의 입력리드는 다음과 같이 사용된다. 입력리드(401)는 입력 전압(Vin)을 입력하여 입력리드(402)는 MSB 레지스터 사다리부(231)(제3도)에서 멀티플랙서(236)에 의해 선택된 16개의 전압중 선택된 한 전압을 입력한다. 입력 리드(403) 리드(238)(제3도)에서 Vdac를 입력하고, 입력 리드(404)는 예를 들면, LSB 레지스터 사다리부(232)에서 접지에 가장 가까운 탭에 사용가능한 1/2 최하의 비트 전압으로 분할하도록 레지스터 분할기(도시되지 않음)를 사용함으로써 얻어지는 1/2 LSB 전압을 입력한다. 입력 리드(405)는 음(-) 기준 전압(-VREF)(예를 들면, 접지)을 입력하여 입력 리드(406)는 LBS 레지스터 사다리부(232)의 16개 탭지점(제3도)으로부터 발생된 기준전압을 선택된 한 기준전압을 버스(235)를 거쳐 입력한다.
비교기(400)의 동작은 제5도의 타이밍 다이어그램을 참조하여 지금부터 기술하기로한다, Taz가 그 레벨이 되는 경우, 비교기(400)는 스위치(410-1a 내지 410-3b)를 닫음으로써 자동적으로 0이 된다. 본 발명의 한 실시예에 있어서, 이러한 자동적으로 0이 되는 단계는 100 마이크로볼트 이하의 오프셋오차 전압을 제공한다. 신호(T1)가 고레벨이 됨으로 인해, Vin가 입력 노드(421)에 인가되고 1/2 LSB 오프셋 전압은 입력 노드(422)에 인가됨으로 해서, 비교기(400)가 (Vin-1/2LSB)를 샘플되게 한다. Taz가 저레벨이 되는 경우, (Vin-1/2 LSB)가 입력 커페시터(431, 432) 양단에 걸린다.
그때, T1가 저레벨이 되고 T2가 고레벨이 되어, 입력 노드(421)에 MSB 탭 전압(VMSB)을 인가하고 입력 노드(422)에 -VREF를 인가함으로 해서 비교기(400)가 (Vin-1/2 LSB)를 (VMSB-(-VREF))와 비교되게 하는데, 이러하게 비교 동작을 함으로써 제1 플래시 아날로그-디지탈 변환을 달성한다.
그 다음, T2가 저 레벨이 되고 T3가 고 레벨이 되어 Vdac를 입력 노드(421)에 접속시키며 VLSB를 입력노드(422)에 접속시킴으로 인해, 비교기(400)가(Vin-1/2 LSB)를 (Vdac-BLSB)와 비교되게 한다. 이러한 동작은 제2 플래시 아날로그-디지탈 변환을 신호(T1)가 고레벨이 됨으로 인해, Vin가 입력 노드(421)에 인가되고 1/2 LSB오프셋 전압은 입력 노드(422)에 인가됨으로 해서, 비교기(400)가 (Vin-1/2 LSB)를 샘플되게 한다. Taz가 저레벨이 되는 경우, (Vin-1/2 LSB)가 입력 커패시터(431, 432) 양단에 걸린다.
그때, T1가 저레벨이 되고 T2가 고레벨이 되어, 입력 노드(421)에 MSB 탭 전압(VMSB)을 인가하고 입력 노드(422)에 -VREF를 인가함으로 해서 비교기(400)가 (Vin-1/2 LSB)를 (VMSB-(-VREF))와 비교되게 하는데, 이러하게 비교 동작을 함으로써 제1 플래시 아날로그-디지탈 변환을 달성한다.
그 다음, T2가 저 레벨이 되고 T3가 고 레벨이 되어 Vdac를 입력 노드(421)에 접속시키며 VLSB를 입력노드(422)에 접속시킴으로 인해, 비교기(400)를 입력노드(422)에 접속시킴으로 인해, 비교기(400)가 (Vin-1/2 LSB)를 (Vdac-BLSB)와 비교되게 한다. 이러한 동작은 제 2플래시 아날로그-디지탈 변환을 달성한다.
제3도에 대한 실시예의 동작을 기술하기 위하여는, 두가지 예가 표1를 참조하여 지금부터 기술된다. 아날로그 입력 신호(Vin)가 접압 추정기(22)에 의해 최초로 평가됨과 동시에 비교기(223-1 내지 223-6)에 의해 샘플된다. 아날로그 입력 신호(Vin)가 3.75 볼트정도이므로, 전압 추정기(22)는 Vin가 11/16VREF 내지 13/16VREF 범위 내에 있다는 것을 검정한다. 그러므로, 엔코더(224)의 출력은 110이다. 이러한 출력 워드는 비교기 및 엔코더(240)의 비교기 어레이에 접속하도록 10/16VREF와 14/16VREF 사이에 있는 MSB 레지스터 사다리부의 16개 탭을, 멀리플렉서(236)를 거쳐 선택한다. 4-비트 디지탈 워드를 발생 시키는 제 1 플래시 변환 동작이 지금부터 이행된다. 예를 들면, 상기 입력 신호가 3.75 볼트보다 큰 전압(예를들면, 3.76볼트)인 경우, 제 1 플래시 변환으로 부터 발생한 4-비트 워드는 1000이다. 상기 플래시 변환의 최상의 비트는 단지(Vin-1/2 LSB)보다 크지않은 전압에 가장 근접한 탭 전압을 레지스터 사다리부(231)의 선택된 2개 레지스터중 한 레지스터가 제공하는 것을 나타낸다. 이러한 경우에 있어서, 레지스터(231-7)는 상기 제 1 플래시 변환에 의해 제공된 논리 1 최상의 비트에 의해 표시된다. 상기 제 1 플래시 변환에 의해 제공된 논리 1 최상의 비트로 인해, 전압 추정 워드는 보정될 피룡가 없으며, 보정 회로(27)는 출력 데이타의 3개 최상의 비트로서 보정되지 않는 추정기 워드(110) 및 출력 데이타의 다음 3개의 비트로서 상기 제 1 플래시 변환으로 부터 발생한 3개 최하위 비트(000)를 선택한다. 따라서, 보정 회로(27)는 출력 데이타의 6개 최상의 비트로서 11000을 선택한다.
반면에, 입력신호(Vin)가 3.75 볼트보다 작은 경우(예를 들면, 3.74 볼트), 제 1 플래시 변환에 의해 제공된 4-비트 워드는 0111이다. 제2 플래시 변환으로 부터 발생한 최 상위 비트가 논리 0이라는 사실은 레지스터 사다리부(231)의 선택된 2개 레지스터중 하부 레지스터(231-6)가 단지(Vin-1/2 LSB)보다 크지 않은 전압에 가장 근접한 기준 전압을 제공하는 것을 의미한다. 그러므로, 보정 회로(27)는 101이라는 보정된 추정기 워드를 제공하도록 전압 추정기 데이타의 본래값인 110에서 논리 1을 강산함으로써 다소 작은 값으로 전압 추정기 데이타를 수정한다. 따라서, 보정 회로(27)는 출력 데이타의 6개 최상의 비트로서 10111을 제공한다.
제1의 4-비트 플래시 변환 다음에, 4개의 최하위 비트는 LSB 레지스터 사다리부(232)의 16개 탭을 잔류 전압과 비교함으로써 결정된다. 전술한 바와같이, 상기 잔류 전압은(Vin-Vdac)와 동일한데, 여기서, Vdac는 상기 제 1 플래시 변환 동작에 의해 결정된 4개 최상의 비트의 아날로그 값이다.
Figure kpo00003
2

Claims (7)

  1. 아날로그 입력 신호를 입력하는 입력 단자, 상기 입력 신호의 크기를 나나태는 N비트 디지탈 워드를 제공하는 출력 버스.
    상기 아날로그 입력 신호의 대략적인 크기를 나타내는 M비트 추정기 워드를 제공하도록 상기 입력단자 및 출력 버스에 연결된 입력 리드를 지니는 아날로그 신호 추정기.
    변환될 아날로그 신호를 입력하는 입력리드 및 상기 플래시 변환기의 입력 리드에 인가된 아날로그 신호의 크기를 나타내는 P비트 디지탈 워드를 제공하는 출력 버스를 지니는 P비트 디지탈 워드를 제고하는 출력 버스는 지니는 P비트 플래시 변환기.
    상기 P비트 플래시 변환기의 제 1 사이클로부터 발생된 P비트 디지탈 워드 및 상기 M비트 추정기 워드의 아날로그 등가신호를 상기 입력 아날로그 신호에서 강산한 신호와 동등한 잔류 아날로그 신호를 제공하는 수단.
    상기 P비트 플래시 변환기의 제 1 사이클중에 상기 아날로그 입력 신호를 입력하고 상기 P비트 플래시 변환기의 제 2 사이클중에 상기 잔류 아날로그 신호를 입력하도록 상기 P비트 플래시 변환기의 입력 리드를 연결하는 스위치 수단.
    상기 N비트 디지탈 출력 워드를 제공하도록 상기 P비트 플래시 변환기의 제 1 및 제 2 사이클로 부터 발생하는 상기 P비트 디지탈 워드 및 상기 M비트 추정기 워드를 결합하는 수단을 포함하는 N비트 다단계 플래시 아날로그-디지탈 변환기.
  2. 제1항에 있어서, 상기 잔류 아날로그 신호를 제공하는 수단은 상기 P비트 플래시 변환기의 제 1 사이클로 부터 발생된 상기 P비트 디지탈워드 및 상기 M비트 추정기 워드를 입력하는 입력 버스를 지니며 상기 P비트 디지탈 워드 및 M비트 추정기 워드에 응답하여 상기 아날로그 등가 신호를 제공하는 출력 리드를 지니는 아날로그-디지탈 변환기.
    상기 아날로그 입력 신호 및 상기 아날로그 등가 신호를 입력하여 상기 잔류 아날로그 신호를 제공하는 합산 수단을 포함하는 N비트 다단계 플래시 아날로그-디지탈 변환기.
  3. 제1항에 있어서, 상기 아날로그 신호 추정기는 상기 아날로그 신호를 입력하도록 연결된 입력카드. M비트 추정기 워드를 제공하는 출력 버스, 복수개의 아날로그 기준 신호를 제공하는 수단, 상기 아날로그 신호 추정기의 입력 리드에 연결된 제 1 입력 리드, 상기 복수개의 아날로그 기준 신호중 연관된 기준 신호를 입력하도록 연결된 제 2 입력 리드 및 상기 아날로그 입력 신호가 상기 연관된 아날로그 기준 신호보다 작거나 큰지를 나타내는 출력 신호를 제공하는 출력 리드를 각기 지니는 복수개의 감지 증폭기를 포함하는 N비트 다단계 플래시 아날로그-디지탈 변환기
  4. 제3항에 있어서, 상기 아날로그 신호 추정기는 상기 MN비트 추정기 워드를 제공하도록 상기 복수개의 감지 증폭기부터 발생된 출력 신호를 엔코드하는 엔코디를 포함하는 N비트 다단계 플래시 아날로그-디지탈 변환기.
  5. 제3항에 있어서, 상기 아날로그 기준 신호가 기준전압인 N비트 다단계 아날로그-디지탈 변환기.
  6. 제5항에 있어서, 상기 기준 전압이 복수개의 탭 지점을 지니는 레지스터 사라리부에 제공되는 N비트 다단계 플래시 아날로그-디지탈 변환기.
  7. 제1항에 있어서, 상기 P비트 플래시 변환기는 변환될 상기 아날로그 신호를 입력하는 입력리드. P비트 디지탈 워드를 제공하는 출력 버스, 복수개의 아날로그 기준 신호를 제공하는 수단, 상기 P비트 플래시 변환기의 입력 리드에 연결된 제 1 입력리드, 상기 복수개의 아날로그 기준 신호중 연관된 기준 신호를 입력하도록 연결된 제 2 입력 리드 및 변환될 상기 아날로그 신호가 상기 연관된 기준 신호보다 작거나 큰지를 지시하는 출력신호를 제공하는 출력 리드를 각기 지니는 복수개의 감지 증폭기를 포함하는 N비트 다단계 플래시 아날로그-디지탈 증폭기.
KR1019900001690A 1989-02-13 1990-02-12 전압추정기를지니는다단계플래시아날로그디지탈변환기 KR0138775B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/310,634 US4918449A (en) 1989-02-13 1989-02-13 Multistep flash analog to digital converter with voltage estimator
US310634 1989-02-13

Publications (2)

Publication Number Publication Date
KR900013725A KR900013725A (ko) 1990-09-06
KR0138775B1 true KR0138775B1 (ko) 1998-06-15

Family

ID=23203426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001690A KR0138775B1 (ko) 1989-02-13 1990-02-12 전압추정기를지니는다단계플래시아날로그디지탈변환기

Country Status (6)

Country Link
US (1) US4918449A (ko)
EP (1) EP0383151B1 (ko)
JP (1) JPH03198427A (ko)
KR (1) KR0138775B1 (ko)
CA (1) CA1311845C (ko)
DE (1) DE69009515T2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206649A (en) * 1987-07-20 1993-04-27 Zdzislaw Gulczynski Dual flash analog-to-digital converter
IT1229752B (it) * 1989-05-17 1991-09-10 Sgs Thomson Microelectronics Convertitore analogico/digitale ad elevata velocita'.
US5287108A (en) * 1992-07-02 1994-02-15 National Semiconductor Corporation Multistep analog-to-digital converter with successive approximation register circuit for least significant bit resolution
US5218362A (en) * 1992-07-02 1993-06-08 National Semiconductor Corporation Multistep analog-to-digital converter with embedded correction data memory for trimming resistor ladders
JP2995599B2 (ja) * 1992-09-09 1999-12-27 セイコーインスツルメンツ株式会社 アナログデジタル変換方法
US5528242A (en) * 1994-08-09 1996-06-18 Zilog, Inc. Flash analog-to-digital converter
US5561426A (en) * 1994-09-26 1996-10-01 Delco Electronics Corporation Analog-to-digital converter
DE19608720A1 (de) * 1996-03-06 1996-12-19 Siemens Ag Analog-Digital-Wandler
US5864310A (en) * 1997-03-21 1999-01-26 Philips Electronics North America Corporation Wireless receiver with offset compensation using flash-ADC
KR100548528B1 (ko) * 1998-08-29 2006-03-23 매그나칩 반도체 유한회사 아날로그/디지털 변환기
US8736471B2 (en) * 2012-08-22 2014-05-27 Hittite Microwave Corporation Methods and apparatus for calibrating stages in pipeline analog-to-digital converters
DE102014100982B4 (de) 2014-01-28 2019-03-14 Phoenix Contact Gmbh & Co. Kg Messeinrichtung zum Erfassen einer Eingabespannung
JP6426543B2 (ja) * 2015-07-07 2018-11-21 株式会社東芝 アナログ／ディジタル変換器、放射線検出器および無線受信機

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968486A (en) * 1974-06-20 1976-07-06 Gerdes Richard C Analog to digital converter
US4143366A (en) * 1977-03-23 1979-03-06 Rca Corporation Analog-to-digital converter
US4386339A (en) * 1980-03-31 1983-05-31 Hewlett-Packard Company Direct flash analog-to-digital converter and method
US4336525A (en) * 1980-04-07 1982-06-22 The United States Of America As Represented By The Secretary Of The Army Direct conversion analog to digital converter
JPS589426A (ja) * 1981-07-10 1983-01-19 Sony Corp Ａ／ｄコンバ−タ
US4507649A (en) * 1982-05-24 1985-03-26 Rca Corporation Flash A/D converter having reduced input loading
US4460891A (en) * 1982-06-03 1984-07-17 Analog Devices, Incorporated Analog-to-digital converter with explicit interpolation
US4608555A (en) * 1982-12-20 1986-08-26 Hoeft Werner H Analog to digital flash converter
US4535319A (en) * 1983-04-08 1985-08-13 Tektronix, Inc. Method and circuit for measuring nonlinearity in dual-flash analog-to-digital converter
US4599602A (en) * 1983-08-03 1986-07-08 Matsushita Electric Industrial Co., Ltd. Serial-type A/D converter utilizing folding circuit cells
US4639715A (en) * 1984-02-13 1987-01-27 Intersil, Inc. Flash analog to digital converter
JPS61120530A (ja) * 1984-11-15 1986-06-07 Toshiba Corp アナログ・デジタル変換器
US4602241A (en) * 1985-06-28 1986-07-22 Rca Corporation Input current saving apparatus for flash A/D converter
US4745393A (en) * 1985-09-25 1988-05-17 Hitachi, Ltd Analog-to-digital converter
US4691190A (en) * 1986-01-27 1987-09-01 General Datacomm, Inc. Analog-digital converter
GB2186135B (en) * 1986-02-03 1989-11-01 Plessey Co Plc Analogue to digital converter
JPH0754910B2 (ja) * 1986-03-10 1995-06-07 株式会社日立製作所 Ａｄ変換器
JPS62258521A (ja) * 1986-05-02 1987-11-11 Nec Corp Ａ−ｄ変換器
JPS6365719A (ja) * 1986-09-05 1988-03-24 Nec Corp 映像信号処理装置
JPS6387022A (ja) * 1986-09-30 1988-04-18 Toshiba Corp アナログ・デジタル変換器
US4712087A (en) * 1987-02-09 1987-12-08 Tektronix, Inc. Analog-to-digital converter error correction circuit
US4719447A (en) * 1987-02-09 1988-01-12 Tektronix, Inc. Analog-to-digital converter with push-pull input signal configuration
US4749984A (en) * 1987-06-29 1988-06-07 Rca Corporation Subranging A/D converter with converging digitally controlled voltages
US4763106A (en) * 1987-07-20 1988-08-09 Zdzislaw Gulczynski Flash analog-to-digital converter

Also Published As

Publication number Publication date
EP0383151B1 (en) 1994-06-08
DE69009515T2 (de) 1994-12-15
KR900013725A (ko) 1990-09-06
US4918449A (en) 1990-04-17
DE69009515D1 (de) 1994-07-14
CA1311845C (en) 1992-12-22
EP0383151A1 (en) 1990-08-22
JPH03198427A (ja) 1991-08-29

Similar Documents

Publication Publication Date Title
KR0138775B1 (ko) 전압추정기를지니는다단계플래시아날로그디지탈변환기
EP2225830B1 (en) Time domain interpolation scheme for flash a/d converters
JP4836670B2 (ja) パイプライン型ａ／ｄコンバータ
US5936566A (en) Auto-reference pseudo-flash analog to digital converter
EP0153778B1 (en) Multi-step parallel analog-digital converter
US5682163A (en) Semi-pipelined analog-to-digital converter
US7579973B2 (en) Analog-to-digital converter
KR100235465B1 (ko) 플래시형 아날로그-디지탈 변환기
US7075472B1 (en) Averaging analog-to-digital converter with shared capacitor network
US5455583A (en) Combined conventional/neural network analog to digital converter
US5629702A (en) Analog to digital converter
JPH0983369A (ja) 抵抗ストリング型ｄ／ａ変換器、および直並列型ａ／ｄ変換器
US6836237B2 (en) Analog-to-digital converter
EP3696983A1 (en) Analog to digital converter
JP3792363B2 (ja) Ａ／ｄ変換器
CN116996072B (zh) 一种流水线型差值比较模数转换器
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
KR100502402B1 (ko) 축차비교형아날로그-디지탈변환회로
EP1467490B1 (en) Sub-ranging analog-digital converter with increased sampling accuracy and low distortion
KR100312312B1 (ko) 아날로그/디지털변환회로
JPH0243813A (ja) Ａ／ｄ変換器
KR20000004486A (ko) 아날로그/디지탈 변환기
JPS59196619A (ja) アナログ−デイジタル変換回路
JPH0795075A (ja) アナログ−デジタル変換器
JPH06311037A (ja) エンコーダ及びそれを使用した並列動作型ａ／ｄ変換器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110215

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee