WO2010137222A1 - 並列補間型ａ／ｄ変換器及びディジタル等化装置 - Google Patents

並列補間型ａ／ｄ変換器及びディジタル等化装置 Download PDF

Info

Publication number
WO2010137222A1
WO2010137222A1 PCT/JP2010/002222 JP2010002222W WO2010137222A1 WO 2010137222 A1 WO2010137222 A1 WO 2010137222A1 JP 2010002222 W JP2010002222 W JP 2010002222W WO 2010137222 A1 WO2010137222 A1 WO 2010137222A1
Authority
WO
WIPO (PCT)
Prior art keywords
output voltage
converter
differential amplifier
vrm
parallel interpolation
Prior art date
Application number
PCT/JP2010/002222
Other languages
English (en)
French (fr)
Inventor
開原理恵
重森雅和
小倉洋一
中順一
松下剛
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2010137222A1 publication Critical patent/WO2010137222A1/ja
Priority to US13/287,617 priority Critical patent/US20120044103A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • H03M1/204—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit in which one or more virtual intermediate reference signals are generated between adjacent original reference signals, e.g. by connecting pre-amplifier outputs to multiple comparators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Definitions

  • the present invention relates to a parallel interpolation A / D (analog-to-digital) converter and a digital equalizer.
  • a / D converters such as a successive approximation type, a pipeline type, and a ⁇ type.
  • a / D converter that converts an RF (radio frequency) signal in the information communication field into a digital signal at high speed A parallel interpolation A / D converter that is advantageous for high-speed operation is known (see Patent Document 1).
  • the parallel interpolating A / D converter described in Patent Document 1 has the advantage of being able to perform high-speed A / D conversion as compared with successive approximation type, pipeline type A / D converters, etc. As the number is increased, the number of differential amplifier circuits and comparison circuits is increased, resulting in an increase in circuit area and power consumption.
  • the present invention solves the above-described conventional problems.
  • a parallel interpolation A / D converter an A / D converter that suppresses an increase in circuit area and power consumption due to an increase in resolution
  • the A / D converter according to the first aspect of the invention generates m + 1 (m is a positive integer) reference voltages VR1 to VRm + 1 (where VR1 ⁇ VR2... ⁇ VRm ⁇ VRm + 1), each of which is different from each other.
  • a differential amplifier array having a voltage generating circuit and m + 1 differential amplifiers A1 to Am + 1 that amplify a voltage difference between each of the plurality of reference voltages VR1 to VRm + 1 and an input signal voltage, and each generate an output voltage set
  • Each of the output voltage sets of the differential amplifiers A1 to Am + 1 includes a differential amplifier string including complementary non-inverted output voltage and inverted output voltage, and outputs generated from the differential amplifiers, respectively.
  • a plurality of comparison circuits for receiving a voltage set wherein each comparison circuit receives the reference voltage VRk (k is an integer of 2 ⁇ k ⁇ m + 1) among the plurality of output voltage sets.
  • a first output voltage set including a first non-inverted output voltage and a first inverted output voltage, and a differential to which the reference voltage VRk ⁇ 1 is input
  • a / D converter that outputs a digital signal based on a comparison result obtained by comparing a difference between two output voltage sets, and that the number of the comparison circuits differs depending on the k value of the reference voltage VRk.
  • the A / D converter according to the second aspect of the invention generates m + 1 (m is a positive integer) reference voltages VR1 to VRm + 1 (where VR1 ⁇ VR2... ⁇ VRm ⁇ VRm + 1), each of which is different from each other.
  • a differential amplifier array having a voltage generating circuit and m + 1 differential amplifiers A1 to Am + 1 that amplify a voltage difference between each of the plurality of reference voltages VR1 to VRm + 1 and an input signal voltage, and each generate an output voltage set
  • Each of the output voltage sets of the differential amplifiers A1 to Am + 1 includes a differential amplifier string including complementary non-inverted output voltage and inverted output voltage, and outputs generated from the differential amplifiers, respectively.
  • a plurality of comparison circuits for receiving a voltage set wherein each comparison circuit receives the reference voltage VRk (k is an integer of 2 ⁇ k ⁇ m + 1) among the plurality of output voltage sets.
  • a first output voltage set including a first non-inverted output voltage and a first inverted output voltage, and a differential to which the reference voltage VRk ⁇ 1 is input
  • a parallel interpolation A / D converter that outputs a digital signal based on a comparison result obtained by comparing a difference between two output voltage sets, wherein a gain of the differential amplifier differs depending on each differential amplifier.
  • the A / D converter according to a third aspect of the invention is characterized in that, in contrast to the second aspect, the comparison circuit corrects the gain of the differential amplifier.
  • the comparison circuit corrects the gain of the differential amplifier.
  • the A / D converter according to the fourth aspect of the invention is characterized in that the A / D converter of the fourth aspect further comprises a control unit for controlling the gain of the differential amplifier.
  • the A / D converter according to a fifth aspect of the present invention further includes a monitoring unit that monitors system performance, and controls the gain of the differential amplifier based on information from the monitoring unit.
  • the gain can be varied according to the use situation of the system, so that an A / D converter that reduces power consumption by operating under optimum conditions can be obtained.
  • the A / D converter according to a sixth aspect of the invention is characterized in that the gain of the differential amplifier is determined by the size of a transistor mounted on the differential amplifier, as compared with the second aspect of the invention. As a result, an adjustment circuit for adjusting the gain becomes unnecessary, and circuit reduction can be expected.
  • a digital equalization apparatus for converting an analog signal into a digital signal, and a digital signal output from the parallel interpolation A / D converter.
  • a digital equalizer for waveform equalization for waveform equalization.
  • a digital equalizer for converting an analog signal into a digital signal, a parallel interpolation A / D converter according to the second invention, and a digital signal output from the parallel interpolation A / D converter.
  • a digital equalizer for waveform equalization for waveform equalization.
  • the A / D converter according to the present invention enhances circuit variation tolerance so that analog signal components including more important information can be accurately converted, and less important information components reduce circuit variation tolerance.
  • the circuit area and power consumption can be reduced while the uniformity of resolution is maintained.
  • Embodiment 1 of this invention It is a block diagram of the parallel interpolation type A / D converter in Embodiment 1 of this invention. It is the figure which showed an example of the reduction effect of the area and power consumption in Embodiment 1 of this invention. It is a block diagram of the parallel interpolation type A / D converter in Embodiment 2 of this invention. It is the figure which showed an example of the differential amplifier used for a parallel interpolation type A / D converter. It is the figure which showed an example of the comparison circuit used for a parallel interpolation type A / D converter. It is the figure which showed the locus
  • FIG. 1 is a diagram showing a configuration of an A / D converter 100 according to Embodiment 1 of the present invention.
  • the A / D converter 100 includes a reference voltage generation circuit 111, a differential amplifier row 112, and an operation circuit 113.
  • the A / D converter 100 may further include an encoding circuit 105.
  • the reference voltage generation circuit 111 generates a plurality of reference voltages VR1 to VRm + 1 (m is a positive integer). In FIG. 1, only the upper part of the input dynamic range of the A / D converter 100 is shown.
  • the differential amplifier array 112 includes m + 1 differential amplifiers A1 to Am + 1, and amplifies a voltage difference between each of the plurality of reference voltages VR1 to VRm + 1 and the input analog signal voltage Ain input from the analog signal voltage input terminal 104.
  • a plurality of output voltage sets are a complementary non-inverted output voltage and an inverted output voltage.
  • the operation circuit 113 receives a plurality of output voltage sets and operates according to, for example, a clock signal CLK.
  • CLK may be a signal for controlling operation at a predetermined timing in addition to the clock signal.
  • the operation circuit 113 includes n + 1 (n is a positive integer) comparison circuits Cr1 to Crn + 1, and each comparison circuit Cr1 to Crn + 1 has four inputs.
  • the non-inverted output voltage and the inverted output voltage included in the output voltage set from the differential amplifiers A1 to Am + 1 are directly input to the comparison circuits Cr1 to Crn + 1.
  • Each comparison circuit Cr1 to Crn + 1 has an input transistor section and a positive feedback section. Note that although a description is given here assuming a comparison circuit including transistors, the comparison circuit may be configured using a resistor or a capacitor.
  • the positive feedback unit operates in accordance with the clock signal CLK.
  • Encoding circuit 105 encodes the comparison result (digital signal) and generates a digital data signal.
  • the reference voltage generation circuit 111 includes m resistors R1 to Rm connected in series, and a high potential side reference voltage 111a and a low potential side reference voltage 111b are applied to both ends thereof. As a result, the voltage between the high potential side reference voltage 111a and the low potential side reference voltage 111b is divided, and reference voltages VR1 to VRm + 1 are generated.
  • Each of the differential amplifiers A1 to Am + 1 of the differential amplifier array 112 has two input terminals. One input terminal receives the input analog signal voltage Ain, and the other input terminal receives reference voltages VR1 to VR1. VRm + 1 is input, and as a result, a plurality of output voltage sets (for example, a first output voltage set, a second output voltage set, etc.) are output.
  • each of the plurality of output voltage sets includes complementary non-inverted output voltages V1 to Vm + 1 and inverted output voltages VB1 to VBm + 1.
  • the input transistor unit determines a threshold voltage Vtn by performing a predetermined weighting operation, and calculates the first non-inverted output voltage and the first inverted output voltage.
  • a comparison result obtained by comparing the difference and the difference between the second non-inverted output voltage and the second inverted output voltage is output to the positive feedback unit.
  • the first non-inverted output voltage and the first inverted output voltage are included in the first output voltage set, and the second non-inverted output voltage and the second inverted output voltage are included in the second output voltage set. included.
  • the positive feedback unit amplifies the comparison result output from the input transistor unit when the clock signal CLK is at a predetermined level, holds the amplified comparison result, and uses the amplified comparison result as a digital signal.
  • the data is output to the encoding circuit 105.
  • This digital signal is, for example, an H level or L level digital signal according to the comparison result.
  • the present invention is not limited to this, and is characterized in that the number of comparison circuits varies depending on a possible k value.
  • the number of comparison circuits may be 2t (t is an integer) for each k value.
  • Fig. 2 shows an example of a 7-bit A / D converter, where the number of comparison circuits is uniformly 4 (2-bit interpolation) for all possible k values (pattern A).
  • the number of comparison circuits is 4 (2-bit interpolation) and the remaining range is 16 (4-bit interpolation) (pattern B)
  • the number of differential amplifier circuits, the number of comparison circuits, the circuit area, and the consumption Compare power.
  • the values of the circuit area and the power consumption are values when the pattern A is 1.
  • the calculation was performed assuming that the differential amplifier circuit is 20 times the area of the comparison circuit and the power consumption is 10 times.
  • the area and power consumption vary depending on the circuit configuration and the manufacturing process.
  • pattern B has a circuit area reduced by 40% and power consumption by 30% compared to pattern A. It should be noted that the reduction effect is even higher if the configuration uses a large number of comparison circuits.
  • the pattern A is configured by 2-bit interpolation.
  • the number of comparison circuits that is, interpolation
  • interpolation is reduced in order to reduce the influence of variations and convert the signals to digital signals with high accuracy. It may be required to reduce the number of bits).
  • Pattern C is a case where the number of comparison circuits is uniformly one.
  • Pattern D has two comparison circuits (1-bit interpolation) at ⁇ 25% from the center, and 16 comparison circuits (4-bit) in the remaining range. Interpolation).
  • pattern D Compared to pattern A, simply changing the number of interpolation bits from 2 to 1 doubles the area and power consumption 1.7 times, but pattern D has almost the same circuit area and power consumption as pattern A. It is.
  • variation tolerance can be increased by adding a correction unit of the comparison circuit.
  • the area occupied by the correction unit and the variation tolerance of the A / D converter is very small. It can be realized without increasing.
  • the circuit variation tolerance is improved so that an analog signal component including more important information can be accurately converted, For less important information components, the circuit variation tolerance is reduced, so that the circuit area and power consumption can be reduced while maintaining the uniformity of resolution.
  • FIG. 3 is a diagram showing a configuration of an A / D converter 300 according to the second embodiment of the present invention.
  • the A / D converter 300 includes a reference voltage generation circuit 301, a differential amplifier row 302, and an operation circuit 303.
  • the A / D converter 300 may further include an encoding circuit 305.
  • the reference voltage generation circuit 301 generates a plurality of reference voltages VR1 to VRm + 1 (m is a positive integer).
  • the differential amplifier row 302 includes m + 1 differential amplifiers A1 to Am + 1, and amplifies a voltage difference between each of the plurality of reference voltages VR1 to VRm + 1 and the input analog signal voltage Ain input from the analog signal voltage input terminal 304.
  • a plurality of output voltage sets are examples of output voltage sets.
  • each of the plurality of output voltage sets includes a complementary non-inverted output voltage and an inverted output voltage.
  • the operation circuit 303 receives a plurality of output voltage sets and operates in accordance with, for example, a clock signal CLK.
  • CLK may be a signal for controlling operation at a predetermined timing in addition to the clock signal.
  • the operation circuit 303 includes n + 1 (n is a positive integer) comparison circuits Cr1 to Crn + 1, and each comparison circuit Cr1 to Crn + 1 has four inputs. The non-inverted output voltage and the inverted output voltage included in the output voltage set from the differential amplifiers A1 to Am + 1 are directly input to the comparison circuits Cr1 to Crn + 1.
  • Each comparison circuit Cr1 to Crn + 1 has an input transistor section and a positive feedback section. Note that although a description is given here assuming a comparison circuit including transistors, the comparison circuit may be configured using a resistor or a capacitor.
  • the positive feedback unit operates in accordance with the clock signal CLK.
  • Encoding circuit 305 encodes the comparison result (digital signal) and generates a digital data signal.
  • the reference voltage generation circuit 301 includes m resistors R1 to Rm connected in series, and a high potential side reference voltage 301a and a low potential side reference voltage 301b are applied to both ends thereof. As a result, the voltage between the high potential side reference voltage 301a and the low potential side reference voltage 301b is divided, and reference voltages VR1 to VRm + 1 are generated.
  • Each of the differential amplifiers A1 to Am + 1 of the differential amplifier row 302 has two input terminals. One input terminal receives the input analog signal voltage Ain, and the other input terminal receives the reference voltages VR1 to VR1. VRm + 1 is input, and as a result, a plurality of output voltage sets (for example, a first output voltage set, a second output voltage set, etc.) are output.
  • each of the plurality of output voltage sets includes complementary non-inverted output voltages V1 to Vm + 1 and inverted output voltages VB1 to VBm + 1.
  • the input transistor unit determines a threshold voltage Vtn by performing a predetermined weighting operation, and calculates the first non-inverted output voltage and the first inverted output voltage.
  • a comparison result obtained by comparing the difference and the difference between the second non-inverted output voltage and the second inverted output voltage is output to the positive feedback unit.
  • the first non-inverted output voltage and the first inverted output voltage are included in the first output voltage set, and the second non-inverted output voltage and the second inverted output voltage are included in the second output voltage set. included.
  • the positive feedback unit amplifies the comparison result output from the input transistor unit when the clock signal CLK is at a predetermined level, holds the amplified comparison result, and uses the amplified comparison result as a digital signal. Output to the encoding circuit 305.
  • This digital signal is, for example, an H level or L level digital signal according to the comparison result.
  • the first embodiment is characterized in that the number of comparison circuits differs depending on the k value that can be obtained.
  • the number of comparison circuits is a fixed number regardless of the k value that can be obtained. It does not matter as long as it is 2 t (t is an integer).
  • FIG. 4 shows a circuit example of a differential amplifier used in the A / D converter 300 of FIG.
  • the circuit of FIG. 4 is biased by a constant current source Iss.
  • An analog differential input signal positive electrode Vinp and an analog differential input signal negative electrode Vinm are connected to gate terminals of the NMOS transistor M1 and the NMOS transistor M2, which are input transistors, respectively.
  • the gate terminals of the PMOS transistors M3 and M4 are connected to the bias voltage Vb.
  • the drain terminals of the NMOS transistor M1 and the PMOS transistor M3 are connected to the analog differential output signal negative electrode Voutm.
  • the drain terminals of the NMOS transistor M2 and the PMOS transistor M4 are connected to the analog differential output signal positive electrode Voutp.
  • the analog differential input signal ⁇ Vin (Vinp ⁇ Vinm) is generated by the drain-source current Ids1 flowing in the NMOS transistor M1 and the drain-source current Ids2 flowing in the NMOS transistor M2 by the voltage / current conversion action of the NMOS transistor M1 and NMOS transistor M2.
  • the difference current ⁇ Ids (Ids1 ⁇ Ids2).
  • ⁇ Ids1 gm1 ( ⁇ Vin / 2)
  • gm1 the transconductance of the NMOS transistor M1
  • gm2 the transconductance of the NMOS transistor M2.
  • ⁇ Ids2 gm2 ( ⁇ Vin / 2).
  • the voltage gain G of the operational amplifier is proportional to the transconductance gm of the NMOS transistor M1 and the NMOS transistor M2 that are input transistors.
  • the transconductance gm is substantially proportional to the drain / source current Ids flowing through the transistor. Therefore, in order to increase the voltage gain G, it is necessary to increase the drain-source current Ids.
  • a method of increasing the drain-source current Ids there are a method of changing the size of the transistor generating the constant current source Iss of the differential amplifier, and a method of changing the bias voltage of the transistor.
  • the gain of the differential amplifier circuit is increased by increasing the gain in the input voltage range for converting the analog signal component containing more important information, and the gain is decreased in the less important part, thereby A / D conversion. Total power consumption can be reduced.
  • the gain of the differential amplifier is set according to the k value that can be taken, thereby improving the tolerance of circuit variation so that an analog signal component including more important information can be accurately converted.
  • the circuit area and power consumption can be reduced while maintaining uniform resolution.
  • FIG. 5 is a circuit diagram of a comparison circuit used in the A / D converter 300 of FIG.
  • the comparison circuit shown in FIG. 5 includes an input transistor unit including NMOS transistors m11, m12, m13, and m14, and a positive feedback unit (cross-coupled inverter latch unit) including NMOS transistors m3 and m4 and PMOS transistors m7 and m8.
  • the output terminals Q and QB are connected to the gate of the positive feedback section.
  • An NMOS switch transistor m5 is connected between the drain of the NMOS transistor m3 and the drain of the PMOS transistor m7, and an NMOS switch transistor m6 is connected between the drain of the MMOS transistor m4 and the drain of the PMOS transistor m8.
  • the place where the NMOS switch transistors m5 and m6 are installed is not limited to the above.
  • a PMOS switch transistor m9 is provided between the drain of the PMOS transistor m7 and the power supply VDD
  • a PMOS switch transistor m10 is provided between the drain of the PMOS transistor m8 and the power supply VDD.
  • the clock signal CLK is connected to the gates of the NMOS switch transistors m5 and m6 and the PMOS switch transistors m9 and m10.
  • An NMOS transistor m11 and an NMOS transistor m12 are provided between the source of the NMOS transistor m3 and VSS.
  • An input terminal Vo1 is connected to the gate of the NMOS transistor m11, and an input terminal Vo2 is connected to the gate of the NMOS transistor m12.
  • An NMOS transistor m13 and an NMOS transistor m14 are provided between the source of the NMOS transistor m4 and VSS.
  • An input terminal Vob1 is connected to the gate of the NMOS transistor m13, and an input terminal Vob2 is connected to the gate of the NMOS transistor m14.
  • the input transistor unit determines a threshold voltage Vtn by performing a predetermined weighting operation, and calculates a difference between the first non-inverted output voltage and the first non-inverted output voltage, a second non-inverted output voltage, A comparison result obtained by comparing the difference with the second inverted output voltage is output to the positive feedback unit.
  • the predetermined weighting calculation is realized, for example, by setting a ratio of transistor sizes in the input transistor section to a constant value.
  • the threshold voltage Vtn can be obtained by setting the size of the transistor m11 and the size of the transistor m12 to 1: 3 and the size of the transistor m13 and the size of the transistor m14 to 1: 3.
  • any method can be used as a method for realizing the predetermined weighting calculation described above. For example, by setting the ratio of the gate lengths of the transistors in the input transistor section to a constant value, the predetermined weighting calculation described above may be realized, or the ratio of the gate widths of the transistors in the input transistor section may be constant. The predetermined weighting calculation described above may be realized by setting to this value.
  • the positive feedback unit amplifies the comparison result output from the input transistor unit when the clock signal CLK is at a predetermined level, holds the amplified comparison result, and uses the amplified comparison result as a digital signal. Output.
  • the gate width of the NMOS transistors m11 and m13 is W1
  • the gate width of the NMOS transistors m12 and m14 is W2
  • the gate length of the NMOS transistors m11, m12, m13, and m14 is L
  • the threshold voltage is VT
  • the carrier is moved.
  • VGS1 Vo1
  • NMOS transistors m11, m12, m13 , M14 drain conductances G11, G12, G13, G14, respectively
  • G11 ⁇ n ⁇ Cox (W1 / L) (Vo1-VT-VDS1) (1.1)
  • G12 ⁇ n ⁇ Cox (W2 / L) (Vo2-VT-VDS1)
  • G13 ⁇ n ⁇ Cox (W1 / L) (Vob1-VT-VDS2)
  • G14 ⁇ n ⁇ Cox (W2 / L) (Vob2-VT-VDS2) (1.4)
  • VDS1 and VDS2 are drain-source voltages, respectively.
  • VDS1 VDS2
  • VDS2 VDS2
  • FIG. 6 is a diagram showing the trajectories and threshold values of the input signals Vo1, Vob1, Vo2, and Vob2 of the comparison circuit.
  • a broken line A in FIG. 6 represents a locus on the left side of the equation (1.6), and the input signals Vo1 and Vo2 are divided into N: MN.
  • a broken line B represents the locus on the right side of the equation (1.6), and the input signals Vob1 and Vob2 are divided into N: MN.
  • An intersection Vtn between the broken line A and the broken line B indicates the threshold value of the comparison circuit. At this time, the intersection point Vtn divides the intersection point Vt1 of the input signals Vo1 and Vob1 and the intersection point Vt2 of the input signals Vo2 and Vob2 into N: MN.
  • the size ratio (W1: W2) of the gate width between the NMOS transistors (m11, m13) and the NMOS transistors (m12, m14) is 1: 3.
  • the threshold value is divided 1: 3 between the intersection point Vt1 and the intersection point Vt2.
  • the gate width size ratio (W1: W2) of the NMOS transistors (m11, m13) and the NMOS transistors (m12, m14) is 2: 2
  • the threshold value of the comparison circuit is the intersection.
  • the space between Vt1 and intersection Vt2 is divided by 2: 2.
  • the gate width size ratio (W1: W2) of the NMOS transistors (m11, m13) and the NMOS transistors (m12, m14) is 3: 1, and the threshold value of the comparison circuit is the intersection point.
  • the space between Vt1 and the intersection Vt2 is divided into 3: 1.
  • FIG. 7 shows the locus and threshold value of the input signal when the gains of two adjacent differential amplifiers are different.
  • the left and right are asymmetric, but even in such a case, different gains can be obtained by determining the transistor size ratio so that the thresholds are equally distributed.
  • a comparison circuit to be corrected can also be mounted.
  • FIG. 8 is a diagram showing a configuration of an A / D converter according to Embodiment 3 of the present invention.
  • the A / D converter main body 800 in FIG. 8 is the A / D converter described in the second embodiment of the present invention.
  • a control unit 801 that controls the gain of the differential amplifier mounted on the A / D converter main body 800, the quality of the circuit after manufacture is inspected, and the current that flows through the differential amplifier circuit You can adjust the amount and set the optimal gain for each product.
  • a monitoring unit 901 that monitors system performance may be further provided. For example, when the jitter output from the monitoring unit 901 becomes higher than a threshold value, a signal for increasing the gain of the differential amplifier is output from the control unit 801 in order to improve system performance.
  • the gain is optimized.
  • the power consumption can be reduced by optimizing the performance of the D converter.
  • the gain of the differential amplifier can be changed depending on the size of the transistor. In this method, the gain is fixed.
  • FIG. 10 is a block diagram showing a configuration of a digital equalization apparatus according to Embodiment 4 of the present invention.
  • the digital equalizer includes an analog LPF (low pass filter) 1001, an A / D converter 1002, a digital equalizer 1003, and a binarization unit 1004 in FIG. .
  • the A / D converter 1002 mounts the configuration of FIG. 1 characterized by a configuration in which the central portion of an analog signal including necessary information is converted with higher accuracy, and the information portion that is not necessary is reduced in accuracy to some extent.
  • a digital equalizer with reduced analog circuit area and power consumption can be provided.
  • the present invention provides an A / D converter capable of converting a signal component including more important information more accurately without increasing the circuit area and power consumption in an A / D converter that converts an analog signal into a digital signal. And is suitable for an A / D converter that converts an RF signal of an information communication device such as a hard disk device, an optical disk device, or a communication device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

　ｍ＋１個（ｍは正の整数）の参照電圧［ＶＲ１～ＶＲｍ＋１（ただし、ＶＲ１＜ＶＲ２・・・＜ＶＲｍ＜ＶＲｍ＋１）］を生成する参照電圧生成回路（１１１）と、参照電圧［ＶＲ１～ＶＲｍ＋１］の各々と入力信号電圧との電圧差を増幅するｍ＋１個の差動増幅器［Ａ１～Ａｍ＋１］を有する差動増幅器列（１１２）と、各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路を含む動作回路（１１３）とを設ける。ここで、より重要な情報を含むアナログ信号成分を精度良く変換できるよう特定の範囲では回路ばらつき耐性を高め、重要でない情報成分を変換する範囲は回路ばらつき耐性を低くするように、参照電圧をＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）とするとき、参照電圧ＶＲｋのｋ値に応じて比較回路の個数を異ならせる。

Description

並列補間型Ａ／Ｄ変換器及びディジタル等化装置
　本発明は、並列補間型Ａ／Ｄ（analog-to-digital）変換器及びディジタル等化装置に関するものである。
　近年、ハードディスク装置、光ディスク装置、通信装置等の情報通信機器の高速化、高密度化が進んでいる。また、信号処理装置をＳＯＣ（silicon on chip）化する場合、ディジタル回路と比較してアナログ回路は非常に大きな面積を占有し、消費電力が大きいことが重要課題であり、アナログ信号処理のディジタル信号処理化を推進し、アナログ回路を削減することが求められている。
　ディジタル信号処理化を行う場合、アナログ信号を精度良くディジタル信号に変換するＡ／Ｄ変換器を小面積、低消費電力で設計することが要求される。
　Ａ／Ｄ変換器には、逐次比較型やパイプライン型、ΔΣ型等の種類があるが、情報通信分野のＲＦ（radio frequency）信号を高速にディジタル信号に変換するＡ／Ｄ変換器として、高速動作に有利な構成である並列補間型Ａ／Ｄ変換器が知られている（特許文献１参照）。
　一方、信号処理のディジタル化が進む中、Ａ／Ｄ変換器に対して分解能を高くするという要望が強く、分解能を高める方法として変換ビット数を上げる方法があるが、ビット数に比例して回路面積や消費電力が増大する課題がある。そこで、アナログ・ディジタル混載システム全体で上記課題を補ったディジタル等化装置も知られている（特許文献２参照）。
　また、アナログ入力信号における重要な範囲を高分解能でディジタル変換し、少ない情報を運ぶ範囲を低分解能でディジタル変換するＡ／Ｄ変換器も知られている（特許文献３参照）。
特許第３９０４４９５号明細書 特許第４２３０９３７号明細書 特開２００８－２６３６１３号公報
　特許文献１記載の並列補間型Ａ／Ｄ変換器では、逐次比較型、パイプライン型等のＡ／Ｄ変換器に比べて高速なＡ／Ｄ変換が可能であるという長所を有する一方、分解能を上げるほど差動増幅回路及び比較回路の数が増加し、回路面積及び消費電力が増大するという短所を有している。
　特許文献２記載のディジタル等化装置では、アナログ・ディジタル変換特性が非線形であるため、信号のオフセット量や振幅値の演算部が複雑になり、高倍速化に不向きである。
　特許文献３記載のＡ／Ｄ変換器では、例えば高密度ＲＦ波形を適応等化フィルタ等のディジタルフィルタで畳み込む際に、歪みが生じ、波形等化が正常に行えなくなることが考えられる。
　本発明は、上記従来の問題点を解決するもので、並列補間型Ａ／Ｄ変換器において、分解能を上げることによる回路面積及び消費電力の増大を抑えたＡ／Ｄ変換器や、このＡ／Ｄ変換器を搭載したディジタル等化装置を提供することを目的とする。
　第１の発明のＡ／Ｄ変換器は、それぞれが相互に異なるｍ＋１個（ｍは正の整数）の参照電圧ＶＲ１～ＶＲｍ＋１（ただし、ＶＲ１＜ＶＲ２・・・＜ＶＲｍ＜ＶＲｍ＋１）を生成する参照電圧生成回路と、前記複数の参照電圧ＶＲ１～ＶＲｍ＋１の各々と入力信号電圧との電圧差を増幅し、それぞれが出力電圧セットを生成するｍ＋１個の差動増幅器Ａ１～Ａｍ＋１を有する差動増幅器列であって、前記各差動増幅器Ａ１～Ａｍ＋１の出力電圧セットのそれぞれは相補的な非反転出力電圧と反転出力電圧とを含む差動増幅器列と、前記各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路とを備え、前記各比較回路は、前記複数の出力電圧セットのうち、前記参照電圧ＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）が入力される差動増幅器Ａｋの出力電圧セットであって第１の非反転出力電圧と第１の反転出力電圧とを含む第１の出力電圧セットと、前記参照電圧ＶＲｋ－１が入力される差動増幅器Ａｋ－１の出力電圧セットであって第２の非反転出力電圧と第２の反転出力電圧とを含む第２の出力電圧セットとがそれぞれ入力され、前記第１の出力電圧セットと前記第２の出力電圧セットとの差分を比較した比較結果に基づいてディジタル信号を出力する並列補間型Ａ／Ｄ変換器であって、前記参照電圧ＶＲｋのｋ値により前記比較回路の個数が異なることを特徴とする。これにより、より重要な情報を含むアナログ信号成分を精度良く変換できるよう回路ばらつき耐性を高め、より重要でない情報成分は回路ばらつき耐性を低くすることで回路面積や消費電力を削減することができる。
　第２の発明のＡ／Ｄ変換器は、それぞれが相互に異なるｍ＋１個（ｍは正の整数）の参照電圧ＶＲ１～ＶＲｍ＋１（ただし、ＶＲ１＜ＶＲ２・・・＜ＶＲｍ＜ＶＲｍ＋１）を生成する参照電圧生成回路と、前記複数の参照電圧ＶＲ１～ＶＲｍ＋１の各々と入力信号電圧との電圧差を増幅し、それぞれが出力電圧セットを生成するｍ＋１個の差動増幅器Ａ１～Ａｍ＋１を有する差動増幅器列であって、前記各差動増幅器Ａ１～Ａｍ＋１の出力電圧セットのそれぞれは相補的な非反転出力電圧と反転出力電圧とを含む差動増幅器列と、前記各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路とを備え、前記各比較回路は、前記複数の出力電圧セットのうち、前記参照電圧ＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）が入力される差動増幅器Ａｋの出力電圧セットであって第１の非反転出力電圧と第１の反転出力電圧とを含む第１の出力電圧セットと、前記参照電圧ＶＲｋ－１が入力される差動増幅器Ａｋ－１の出力電圧セットであって第２の非反転出力電圧と第２の反転出力電圧とを含む第２の出力電圧セットとがそれぞれ入力され、前記第１の出力電圧セットと前記第２の出力電圧セットとの差分を比較した比較結果に基づいてディジタル信号を出力する並列補間型Ａ／Ｄ変換器であって、前記差動増幅器の利得が各々の差動増幅器によって異なることを特徴とする。これにより、より重要な情報を含むアナログ信号成分を精度良く変換できるよう回路ばらつき耐性を高め、より重要でない情報成分は回路ばらつき耐性を低くすることで消費電力削減をすることができる。
　第３の発明のＡ／Ｄ変換器は、第２の発明に対して、前記比較回路は、前記差動増幅器の利得を補正することを特徴とする。これにより、利得の異なる差動増幅器の出力を均等に補間する比較回路を用いることで、第２の発明では一部の分解能に段差が生じる部分があったが、その段差をなくす効果を得ることができる。
　第４の発明のＡ／Ｄ変換器は、第２の発明に対して、前記差動増幅器の利得を制御する制御部を更に備えることを特徴とする。これにより、回路の出来栄え等に応じて利得を可変できることにより、最適な条件で動作することで消費電力を削減するＡ／Ｄ変換器を得ることができる。
　第５の発明のＡ／Ｄ変換器は、第４の発明に対して、システムの性能を監視する監視部を更に備え、前記監視部からの情報により前記差動増幅器の利得を制御することを特徴とする。これにより、システムの使用状況に応じて利得を可変できることにより、最適な条件で動作することで消費電力を削減するＡ／Ｄ変換器を得ることができる。
　第６の発明のＡ／Ｄ変換器は、第２の発明に対して、前記差動増幅器の利得が前記差動増幅器に搭載されているトランジスタのサイズにより決定されることを特徴とする。これにより、利得を調整する調整回路が不要になり、回路削減が見込める。
　第７の発明のディジタル等化装置は、アナログ信号をディジタル信号に変換する第１の発明に係る並列補間型Ａ／Ｄ変換器と、前記並列補間型Ａ／Ｄ変換器が出力するディジタル信号を波形等化するディジタル等化器とを備えたことを特徴とする。これにより、必要な情報が含まれる信号成分をより精度良く波形等化することができる。更にＡ／Ｄ変換器の分解能に比例した回路規模や消費電力の増大を抑制することができる。
　第８の発明のディジタル等化装置は、アナログ信号をディジタル信号に変換する第２の発明に係る並列補間型Ａ／Ｄ変換器と、前記並列補間型Ａ／Ｄ変換器が出力するディジタル信号を波形等化するディジタル等化器とを備えたことを特徴とする。これにより、必要な情報が含まれる信号成分をより精度良く波形等化することができる。更にＡ／Ｄ変換器の分解能に比例した回路規模や消費電力の増大を抑制することができる。
　以上のように、本発明に係るＡ／Ｄ変換器は、より重要な情報を含むアナログ信号成分を精度良く変換できるよう回路ばらつき耐性を高め、より重要でない情報成分は回路ばらつき耐性を低くすることで、分解能の均一性は保たれた状態で、回路面積、消費電力を削減することができる。
本発明の実施の形態１における並列補間型Ａ／Ｄ変換器の構成図である。 本発明の実施の形態１における面積、消費電力の削減効果の一例を示した図である。 本発明の実施の形態２における並列補間型Ａ／Ｄ変換器の構成図である。 並列補間型Ａ／Ｄ変換器に使われる差動増幅器の一例を示した図である。 並列補間型Ａ／Ｄ変換器に使われる比較回路の一例を示した図である。 比較回路の入力信号の軌跡としきい値とを示した図である。 隣り合う差動増幅器の利得が異なる場合の比較回路の入力信号の軌跡としきい値とを示した図である。 本発明の実施の形態３における並列補間型Ａ／Ｄ変換器の構成図である。 本発明の実施の形態３の応用における並列補間型Ａ／Ｄ変換器の構成図である。 本発明の実施の形態４におけるディジタル等化装置の構成図である。
　以下、本発明を実施するための形態について、図面を参照しながら説明する。なお、実施の形態において同じ符号を付した構成要素は同様の動作を行うので、再度の説明を省略する場合がある。
　《実施の形態１》
　図１は、本発明の実施の形態１によるＡ／Ｄ変換器１００の構成を示す図である。Ａ／Ｄ変換器１００は、参照電圧生成回路１１１と、差動増幅器列１１２と、動作回路１１３とを備えている。Ａ／Ｄ変換器１００は、エンコード回路１０５を更に備えていてもよい。参照電圧生成回路１１１は、複数の参照電圧ＶＲ１～ＶＲｍ＋１を発生する（ｍは正の整数）。図１では、Ａ／Ｄ変換器１００の入力ダイナミックレンジの上側部分のみを示した図となっている。差動増幅器列１１２は、ｍ＋１個の差動増幅器Ａ１～Ａｍ＋１を含み、複数の参照電圧ＶＲ１～ＶＲｍ＋１の各々とアナログ信号電圧入力端子１０４から入力された入力アナログ信号電圧Ａｉｎとの電圧差を増幅し、複数の出力電圧セットを生成する。ここで、複数の出力電圧セットのそれぞれには、相補的な非反転出力電圧と反転出力電圧とが含まれる。動作回路１１３は複数の出力電圧セットを受け取り、例えばクロック信号であるＣＬＫに従って動作する。ここで、ＣＬＫはクロック信号の他に所定のタイミングで動作することを制御する信号であってもよい。また、動作回路１１３は、ｎ＋１個（ｎは正の整数）の比較回路Ｃｒ１～Ｃｒｎ＋１を含み、それぞれの比較回路Ｃｒ１～Ｃｒｎ＋１は４つの入力を有する。差動増幅器Ａ１～Ａｍ＋１からの出力電圧セットに含まれる非反転出力電圧及び反転出力電圧は、直接比較回路Ｃｒ１～Ｃｒｎ＋１に入力される。
　各比較回路Ｃｒ１～Ｃｒｎ＋１は、入力トランジスタ部と正帰還部とを有している。なお、ここではトランジスタで構成される比較回路を想定して説明しているが、抵抗や容量を用いて比較回路を構成してもよい。正帰還部はクロック信号であるＣＬＫに従って動作する。
　エンコード回路１０５は、比較結果（ディジタル信号）をコード化し、ディジタルデータ信号を生成する。
　以下、上記の各構成要素について詳しく説明する。
　参照電圧生成回路１１１は、直列に接続されたｍ個の抵抗Ｒ１～Ｒｍを備え、これらの両端に高電位側基準電圧１１１ａと低電位側基準電圧１１１ｂとが印加される。これにより、高電位側基準電圧１１１ａと低電位側基準電圧１１１ｂとの間の電圧が分圧され、参照電圧ＶＲ１～ＶＲｍ＋１が生成する。
　差動増幅器列１１２の各差動増幅器Ａ１～Ａｍ＋１はそれぞれ２つの入力端子を有しており、一方の入力端子には入力アナログ信号電圧Ａｉｎが入力され、他方の入力端子には参照電圧ＶＲ１～ＶＲｍ＋１が入力され、その結果、複数の出力電圧セット（例えば、第１の出力電圧セット、第２の出力電圧セット等）が出力される。ここで、複数の出力電圧セットのそれぞれは、相補的な非反転出力電圧Ｖ１～Ｖｍ＋１及び反転出力電圧ＶＢ１～ＶＢｍ＋１を含む。
　動作回路１１３の各比較回路Ｃｒ１～Ｃｒｎ＋１において、入力トランジスタ部は、所定の重み付け演算を行うことによりしきい値電圧Ｖｔｎを決定し、第１の非反転出力電圧と第１の反転出力電圧との差分と、第２の非反転出力電圧と第２の反転出力電圧との差分とを比較した比較結果を正帰還部に出力する。ここで、第１の非反転出力電圧及び第１の反転出力電圧は第１の出力電圧セットに含まれ、第２の非反転出力電圧及び第２の反転出力電圧は第２の出力電圧セットに含まれる。
　正帰還部は、クロック信号であるＣＬＫが所定のレベルにある場合に入力トランジスタ部から出力される比較結果を増幅し、増幅された比較結果を保持するとともに、増幅された比較結果をディジタル信号としてエンコード回路１０５に出力する。このディジタル信号は、例えば、比較結果によるＨレベル又はＬレベルのディジタル信号である。
　参照電圧をＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）とするとき、比較回路の個数について、実施の形態１の構成を示す図１では、ｋ＝ｍ＋１では８個、ｋ＝ｍでは４個の場合を示したが、本発明はこれに限定されず、とり得るｋ値により比較回路の個数が異なることを特徴とする。各ｋ値に対して比較回路の個数は２ｔ個（ｔは整数）であればよい。
　次に、とり得るｋ値により比較回路の個数が異なることに関する利点を説明する。ここでは、より重要な情報を含む信号成分をＡ／Ｄ変換器１００の入力ダイナミックレンジに対し、中心から±２５％（ダイナミックレンジを１００％とする）と決めた場合について、説明を進める。
　図２に、７ビットＡ／Ｄ変換器を例にとり、比較回路の個数を、とり得るｋ値全てにおいて一律４個（２ビット補間）とした場合（パターンＡ）と、中心から±２５％では比較回路を４個（２ビット補間）、残りの範囲では比較回路を１６個（４ビット補間）とした場合（パターンＢ）について、差動増幅回路の個数、比較回路の個数、回路面積、消費電力を比較する。回路面積と消費電力の値は、パターンＡを１とした場合の値である。なお、差動増幅回路は比較回路の面積の２０倍、消費電力は１０倍と仮定し、計算を行った。面積、消費電力については、回路の構成や製造工程の違いにより変動する。
　図２に示すように、パターンＢはパターンＡに比べ、回路面積が４０％減、消費電力が３０％減となっている。なお、比較回路を多く使用するような構成にすると、更に削減効果は高い。
　次に、より高密度の入力信号を扱うシステムの場合、パターンＡは２ビット補間で構成されるが、ばらつきの影響を軽減させ、精度良くディジタル信号に変換するため、比較回路の個数（つまり補間ビット数）を削減することが求められる場合がある。
　パターンＣは、比較回路の個数を一律に１つとした場合で、パターンＤは、中心から±２５％では比較回路を２個（１ビット補間）、残りの範囲では比較回路を１６個（４ビット補間）とした場合の値である。
　パターンＡと比較すると、単に補間ビット数を２から１に変えただけでは、面積が２倍、消費電力が１．７倍となるが、パターンＤはパターンＡとほぼ同等の回路面積、消費電力である。
　なお、比較回路の補正部を追加することで、ばらつき耐性を高めることもできる。補正部の占有面積とＡ／Ｄ変換器のばらつき耐性とのトレードオフが生じるが、微細プロセスにおけるディジタル回路の面積は非常に小さいので、ディジタル補正技術を用いた補正部を用いると、面積をあまり増やさず実現できる。
　以上のように、本発明の実施の形態１では、とり得るｋ値により比較回路の個数を設定することで、より重要な情報を含むアナログ信号成分を精度良く変換できるよう回路ばらつき耐性を高め、より重要でない情報成分は回路ばらつき耐性を低くすることで、分解能の均一性は保たれた状態で、回路面積、消費電力を削減することができる。
　《実施の形態２》
　図３は、本発明の実施の形態２によるＡ／Ｄ変換器３００の構成を示す図である。Ａ／Ｄ変換器３００は、参照電圧生成回路３０１と、差動増幅器列３０２と、動作回路３０３とを備えている。Ａ／Ｄ変換器３００は、エンコード回路３０５を更に備えていてもよい。参照電圧生成回路３０１は、複数の参照電圧ＶＲ１～ＶＲｍ＋１を発生する（ｍは正の整数）。差動増幅器列３０２は、ｍ＋１個の差動増幅器Ａ１～Ａｍ＋１を含み、複数の参照電圧ＶＲ１～ＶＲｍ＋１の各々とアナログ信号電圧入力端子３０４から入力された入力アナログ信号電圧Ａｉｎとの電圧差を増幅し、複数の出力電圧セットを生成する。ここで、複数の出力電圧セットのそれぞれには、相補的な非反転出力電圧と反転出力電圧とが含まれる。動作回路３０３は複数の出力電圧セットを受け取り、例えばクロック信号であるＣＬＫに従って動作する。ここでＣＬＫはクロック信号の他に所定のタイミングで動作することを制御する信号であってもよい。また、動作回路３０３は、ｎ＋１個（ｎは正の整数）の比較回路Ｃｒ１～Ｃｒｎ＋１を含み、それぞれの比較回路Ｃｒ１～Ｃｒｎ＋１は４つの入力を有する。差動増幅器Ａ１～Ａｍ＋１からの出力電圧セットに含まれる非反転出力電圧及び反転出力電圧は、直接比較回路Ｃｒ１～Ｃｒｎ＋１に入力される。
　各比較回路Ｃｒ１～Ｃｒｎ＋１は、入力トランジスタ部と正帰還部とを有している。なお、ここではトランジスタで構成される比較回路を想定して説明しているが、抵抗や容量を用いて比較回路を構成してもよい。正帰還部はクロック信号であるＣＬＫに従って動作する。
　エンコード回路３０５は、比較結果（ディジタル信号）をコード化し、ディジタルデータ信号を生成する。
　以下、上記の各構成要素について詳しく説明する。
　参照電圧生成回路３０１は、直列に接続されたｍ個の抵抗Ｒ１～Ｒｍを備え、これらの両端に高電位側基準電圧３０１ａと低電位側基準電圧３０１ｂとが印加される。これにより、高電位側基準電圧３０１ａと低電位側基準電圧３０１ｂとの間の電圧が分圧され、参照電圧ＶＲ１～ＶＲｍ＋１が生成する。
　差動増幅器列３０２の各差動増幅器Ａ１～Ａｍ＋１はそれぞれ２つの入力端子を有しており、一方の入力端子には入力アナログ信号電圧Ａｉｎが入力され、他方の入力端子には参照電圧ＶＲ１～ＶＲｍ＋１が入力され、その結果、複数の出力電圧セット（例えば、第１の出力電圧セット、第２の出力電圧セット等）が出力される。ここで、複数の出力電圧セットのそれぞれは、相補的な非反転出力電圧Ｖ１～Ｖｍ＋１及び反転出力電圧ＶＢ１～ＶＢｍ＋１を含む。
　動作回路３０３の各比較回路Ｃｒ１～Ｃｒｎ＋１において、入力トランジスタ部は、所定の重み付け演算を行うことによりしきい値電圧Ｖｔｎを決定し、第１の非反転出力電圧と第１の反転出力電圧との差分と、第２の非反転出力電圧と第２の反転出力電圧との差分とを比較した比較結果を正帰還部に出力する。ここで、第１の非反転出力電圧及び第１の反転出力電圧は第１の出力電圧セットに含まれ、第２の非反転出力電圧及び第２の反転出力電圧は第２の出力電圧セットに含まれる。
　正帰還部は、クロック信号であるＣＬＫが所定のレベルにある場合に入力トランジスタ部から出力される比較結果を増幅し、増幅された比較結果を保持するとともに、増幅された比較結果をディジタル信号としてエンコード回路３０５に出力する。このディジタル信号は、例えば、比較結果によるＨレベル又はＬレベルのディジタル信号である。
　比較回路の個数について、実施の形態１では、とり得るｋ値により比較回路の個数が異なることを特徴としていたが、実施の形態２のように、とり得るｋ値にかかわらず一定の個数であってもかまわず、２ｔ個（ｔは整数）であればよい。
　図３のＡ／Ｄ変換器３００で使用される差動増幅器の回路例を図４に示す。図４の回路は、定電流源Ｉｓｓによりバイアスされている。入力トランジスタであるＮＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２のゲート端子にそれぞれアナログ差動入力信号正極Ｖｉｎｐ及びアナログ差動入力信号負極Ｖｉｎｍが接続されている。ＰＭＯＳトランジスタＭ３，Ｍ４のゲート端子はバイアス電圧Ｖｂに接続されている。ＮＭＯＳトランジスタＭ１及びＰＭＯＳトランジスタＭ３のドレイン端子はアナログ差動出力信号負極Ｖｏｕｔｍに接続されている。ＮＭＯＳトランジスタＭ２及びＰＭＯＳトランジスタＭ４のドレイン端子はアナログ差動出力信号正極Ｖｏｕｔｐに接続されている。
　アナログ差動入力信号ΔＶｉｎ＝（Ｖｉｎｐ－Ｖｉｎｍ）はＮＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２の電圧・電流変換作用により、ＮＭＯＳトランジスタＭ１に流れるドレイン・ソース電流Ｉｄｓ１及びＮＭＯＳトランジスタＭ２に流れるドレイン・ソース電流Ｉｄｓ２の差電流ΔＩｄｓ＝（Ｉｄｓ１－Ｉｄｓ２）に変換される。ドレイン・ソース電流Ｉｄｓ１及びドレイン・ソース電流Ｉｄｓ２それぞれの変化分、ΔＩｄｓ１及びΔＩｄｓ２は、ＮＭＯＳトランジスタＭ１のトランスコンダクタンスをｇｍ１、ＮＭＯＳトランジスタＭ２のトランスコンダクタンスをｇｍ２とすると、ΔＩｄｓ１＝ｇｍ１（ΔＶｉｎ／２）、ΔＩｄｓ２＝ｇｍ２（ΔＶｉｎ／２）と表される。Ｍ１及びＭ２は同じ特性のトランジスタであるとすると、ｇｍ＝ｇｍ１＝ｇｍ２である。出力端の動的な抵抗をｒｏとすると、アナログ差動出力信号ΔＶｏｕｔ＝（ΔＶｏｕｔｐ－ΔＶｏｕｔｍ）は、ΔＶｏｕｔ＝ｇｍ・ΔＶｉｎ・ｒｏで表される。したがって、本回路の電圧利得Ｇは、Ｇ＝ΔＶｏｕｔ／ΔＶｉｎ＝ｇｍ・ｒｏとなる。
　つまり、演算増幅器の電圧利得Ｇは入力トランジスタであるＮＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２のトランスコンダクタンスｇｍに比例する。また、トランスコンダクタンスｇｍはトランジスタに流れるドレイン・ソース電流Ｉｄｓにほぼ比例する。したがって、電圧利得Ｇを大きくするためにはドレイン・ソース電流Ｉｄｓを大きくする必要がある。ここで、ドレイン・ソース電流Ｉｄｓを大きくする方法として、差動増幅器の定電流源Ｉｓｓを生成しているトランジスタのサイズを変更する方法や、トランジスタのバイアス電圧を変更する方法がある。
　そこで、差動増幅回路の利得を、より重要な情報を含むアナログ信号成分を変換する入力電圧範囲を扱う部分は利得を高くし、より重要でない部分は利得を低くすることで、Ａ／Ｄ変換器トータルの消費電力を削減することができる。
　なお、第１の実施形態で説明した、比較回路の個数が多い箇所の出力電圧セットを出力する差動増幅回路の利得を上げることで、比較回路のばらつきの影響をより小さくしてもよい。
　以上のように、本発明の実施の形態２では、とり得るｋ値により差動増幅器の利得を設定することで、より重要な情報を含むアナログ信号成分を精度良く変換できるよう回路ばらつき耐性を高め、より重要でない情報成分は回路ばらつき耐性を低くすることで、分解能の均一性は保たれた状態で、回路面積、消費電力を削減することができる。
　次に、本発明で使用される比較回路について説明する。図５は、図３のＡ／Ｄ変換器３００で使用される比較回路の回路図である。図５に示す比較回路は、ＮＭＯＳトランジスタｍ１１，ｍ１２，ｍ１３，ｍ１４を含む入力トランジスタ部と、ＮＭＯＳトランジスタｍ３，ｍ４及びＰＭＯＳトランジスタｍ７，ｍ８を含む正帰還部（クロスカップルインバータラッチ部）とを備え、正帰還部のゲートに出力端子Ｑ，ＱＢが接続されている。また、ＮＭＯＳトランジスタｍ３のドレインとＰＭＯＳトランジスタｍ７のドレインとの間にＮＭＯＳスイッチトランジスタｍ５が接続され、ＭＭＯＳトランジスタｍ４のドレインとＰＭＯＳトランジスタｍ８のドレインとの間にＮＭＯＳスイッチトランジスタｍ６が接続されている。ただし、ＮＭＯＳスイッチトランジスタｍ５，ｍ６が設置される場所は上記に限定されない。更に、ＰＭＯＳトランジスタｍ７のドレインと電源ＶＤＤとの間にＰＭＯＳスイッチトランジスタｍ９を備え、ＰＭＯＳトランジスタｍ８のドレインと電源ＶＤＤとの間にＰＭＯＳスイッチトランジスタｍ１０を備えている。ＮＭＯＳスイッチトランジスタｍ５，ｍ６、及びＰＭＯＳスイッチトランジスタｍ９，ｍ１０のゲートにはクロック信号ＣＬＫが接続されている。ＮＭＯＳトランジスタｍ３のソースとＶＳＳとの間にＮＭＯＳトランジスタｍ１１及びＮＭＯＳトランジスタｍ１２を備えており、ＮＭＯＳトランジスタｍ１１のゲートには入力端子Ｖｏ１、ＮＭＯＳトランジスタｍ１２のゲートには入力端子Ｖｏ２が接続されている。ＮＭＯＳトランジスタｍ４のソースとＶＳＳとの間にＮＭＯＳトランジスタｍ１３及びＮＭＯＳトランジスタｍ１４を備えており、ＮＭＯＳトランジスタｍ１３のゲートには入力端子Ｖｏｂ１、ＮＭＯＳトランジスタｍ１４のゲートには入力端子Ｖｏｂ２が接続されている。
　入力トランジスタ部は、所定の重み付け演算を行うことにより、しきい値電圧Ｖｔｎを決定し、第１の非反転出力電圧と第１の反転出力電圧との差分と、第２の非反転出力電圧と第２の反転出力電圧との差分とを比較した比較結果を正帰還部に出力する。所定の重み付け演算は、例えば、入力トランジスタ部のトランジスタのサイズの比を一定の値に設定することにより実現される。例えば、トランジスタｍ１１のサイズとトランジスタｍ１２のサイズとを１：３に設定し、トランジスタｍ１３のサイズとトランジスタｍ１４のサイズとを１：３に設定することにより、しきい値電圧Ｖｔｎが得られる。なお、上述した所定の重み付け演算の実現方法としては任意の方法を用いることができる。例えば、入力トランジスタ部のトランジスタのゲート長の比を一定の値に設定することにより、上述した所定の重み付け演算を実現するようにしてもよいし、入力トランジスタ部のトランジスタのゲート幅の比を一定の値に設定することにより、上述した所定の重み付け演算を実現するようにしてもよい。
　正帰還部は、クロック信号であるＣＬＫが所定のレベルにある場合に入力トランジスタ部から出力される比較結果を増幅し、増幅された比較結果を保持するとともに、増幅された比較結果をディジタル信号として出力する。
　次に、ＮＭＯＳトランジスタｍ１１，ｍ１３のゲート幅をＷ１、ＮＭＯＳトランジスタｍ１２，ｍ１４のゲート幅をＷ２、ＮＭＯＳトランジスタｍ１１，ｍ１２，ｍ１３，ｍ１４のゲート長をＬ、しきい値電圧をＶＴ、キャリアの移動度をμｎ、ゲート容量をＣｏｘとし、ゲート・ソース間電圧をそれぞれＶＧＳ１（＝Ｖｏ１）、ＶＧＳ２（＝Ｖｏ２）、ＶＧＳ３（＝Ｖｏｂ１）、ＶＧＳ４（＝Ｖｏｂ２）とすると、ＮＭＯＳトランジスタｍ１１，ｍ１２，ｍ１３，ｍ１４のドレインコンダクタンスＧ１１，Ｇ１２，Ｇ１３，Ｇ１４は、それぞれ、
Ｇ１１＝μｎ・Ｃｏｘ（Ｗ１／Ｌ）（Ｖｏ１－ＶＴ－ＶＤＳ１）　　・・・（１．１）
Ｇ１２＝μｎ・Ｃｏｘ（Ｗ２／Ｌ）（Ｖｏ２－ＶＴ－ＶＤＳ１）　　・・・（１．２）
Ｇ１３＝μｎ・Ｃｏｘ（Ｗ１／Ｌ）（Ｖｏｂ１－ＶＴ－ＶＤＳ２）　・・・（１．３）
Ｇ１４＝μｎ・Ｃｏｘ（Ｗ２／Ｌ）（Ｖｏｂ２－ＶＴ－ＶＤＳ２）　・・・（１．４）
と表すことができる。ここに、ＶＤＳ１及びＶＤＳ２はそれぞれドレイン・ソース間電圧である。
　図５に示す比較回路のしきい値電圧は、ＶＤＳ１＝ＶＤＳ２の場合、つまり、ＮＭＯＳトランジスタｍ１１のドレインコンダクタンスＧ１１及びＮＭＯＳトランジスタｍ１２のドレインコンダクタンスＧ１２の和と、ＮＭＯＳトランジスタｍ１３のドレインコンダクタンスＧ１３及びＮＭＯＳトランジスタｍ１４のドレインコンダクタンスＧ１４の和とが等しい場合に得られるため、式（１．１）～（１．４）より、
Ｇ１１＋Ｇ１２＝Ｇ１３＋Ｇ１４
μｎ・Ｃｏｘ・［（Ｗ１／Ｌ）（Ｖｏ１－ＶＴ－ＶＤＳ１）＋（Ｗ２／Ｌ）（Ｖｏ２－ＶＴ－ＶＤＳ１）］＝μｎ・Ｃｏｘ・［（Ｗ１／Ｌ）（Ｖｏｂ１－ＶＴ－ＶＤＳ２）＋（Ｗ２／Ｌ）（Ｖｏｂ２－ＶＴ－ＶＤＳ２）］
となる。ゆえに、
Ｗ１Ｖｏ１＋Ｗ２Ｖｏ２＝Ｗ１Ｖｏｂ１＋Ｗ２Ｖｏｂ２　　・・・（１．５）
となる。
　Ｍ、Ｎを正の整数（Ｎ＜Ｍ）とし、ゲート幅Ｗ１及びＷ２のサイズ比をＮ／Ｍ：（Ｍ－Ｎ）／Ｍとすると、式（１．５）から、
［ＮＶｏ１＋（Ｍ－Ｎ）Ｖｏ２］／Ｍ＝［ＮＶｏｂ１＋（Ｍ－Ｎ）Ｖｏｂ２］／Ｍ
　　　　　　　　　　　　　　　　　　　　　　　　　　　・・・（１．６）
となる。ここで、式（１．６）を図６を用いて詳しく説明する。
　図６は、比較回路の入力信号Ｖｏ１，Ｖｏｂ１，Ｖｏ２，Ｖｏｂ２の軌跡としきい値とを示した図である。図６の破線Ａは、式（１．６）の左辺の軌跡を表しており、入力信号Ｖｏ１とＶｏ２とを、Ｎ：Ｍ－Ｎに分割したものである。破線Ｂは、式（１．６）の右辺の軌跡を表しており、入力信号Ｖｏｂ１とＶｏｂ２とを、Ｎ：Ｍ－Ｎに分割したものである。破線Ａと破線Ｂとの交点Ｖｔｎは、比較回路のしきい値を示している。このとき、交点Ｖｔｎは、入力信号Ｖｏ１及びＶｏｂ１の交点Ｖｔ１と入力信号Ｖｏ２及びＶｏｂ２の交点Ｖｔ２との間をＮ：Ｍ－Ｎに分割する。
　例えば、Ｍ＝４とすると、Ｎ＝１の場合、ＮＭＯＳトランジスタ（ｍ１１，ｍ１３）とＮＭＯＳトランジスタ（ｍ１２，ｍ１４）とのゲート幅のサイズ比（Ｗ１：Ｗ２）は１：３となり、比較回路のしきい値は、交点Ｖｔ１と交点Ｖｔ２との間を１：３に分割する。Ｎ＝２の場合には、ＮＭＯＳトランジスタ（ｍ１１，ｍ１３）とＮＭＯＳトランジスタ（ｍ１２，ｍ１４）とのゲート幅のサイズ比（Ｗ１：Ｗ２）は２：２となり、比較回路のしきい値は、交点Ｖｔ１と交点Ｖｔ２との間を２：２に分割する。Ｎ＝３の場合には、ＮＭＯＳトランジスタ（ｍ１１，ｍ１３）とＮＭＯＳトランジスタ（ｍ１２，ｍ１４）とのゲート幅のサイズ比（Ｗ１：Ｗ２）は３：１となり、比較回路のしきい値は、交点Ｖｔ１と交点Ｖｔ２との間を３：１に分割する。このように、ＮＭＯＳトランジスタ（ｍ１１，ｍ１３）及び（ｍ１２，ｍ１４）のゲート幅のサイズ比（Ｗ１：Ｗ２）をＮ／Ｍ：（Ｍ－Ｎ）／Ｍとすることで、交点Ｖｔ１と交点Ｖｔ２との間を均等に分割したしきい値を得ることができる。
　隣り合う２つの差動増幅器の利得が同じである場合は、図６に示すような入力信号の軌跡としきい値の図となる。次に、隣り合う２つの差動増幅器の利得が異なる場合の入力信号の軌跡としきい値を図７に示す。
　図７に示すように、利得が異なる場合は左右非対称となるが、このような場合においても、それぞれ均等に配分したしきい値となるようにトランジスタのサイズ比を決定することで、異なる利得を補正する比較回路を搭載することもできる。
　《実施の形態３》
　図８は、本発明の実施の形態３によるＡ／Ｄ変換器の構成を示す図である。図８のＡ／Ｄ変換器本体８００は、本発明の実施の形態２で説明したＡ／Ｄ変換器である。本実施形態では、Ａ／Ｄ変換器本体８００に搭載されている差動増幅器の利得を制御する制御部８０１を設けることにより、製造後の回路の出来栄えを検査し、差動増幅回路に流す電流量を調整し、製品ごとに最適な利得を設定することができる。
　図９に示すように、システムの性能を監視する監視部９０１を更に設けてもよい。例えば、監視部９０１から出力されるジッタがしきい値より高くなると、システム性能を向上させるため差動増幅器の利得を上げる信号を制御部８０１から出力する。
　以上のように本実施の形態によれば、製造工程でのばらつき、信号品質、温度、外乱等の影響で実使用環境で現れるシステム性能ばらつきを考慮し、利得を最適化することにより、Ａ／Ｄ変換器の性能を最適化して消費電力を削減することができる。
　なお、制御部８０１の面積を削減することを優先させた場合、トランジスタの大きさにより差動増幅器の利得を変更することができるが、この方法では、利得は固定となる。
　《実施の形態４》
　図１０は、本発明の実施の形態４によるディジタル等化装置の構成を示すブロック図である。図１０に示すように、このディジタル等化装置は、アナログＬＰＦ（low pass filter）１００１と、図１のＡ／Ｄ変換器１００２と、ディジタル等化器１００３と、２値化部１００４とを備える。Ａ／Ｄ変換器１００２は、必要な情報が含まれるアナログ信号の中心部を、より精度良く変換し、あまり必要でない情報部分は精度をある程度抑えた構成を特徴とする図１の構成を搭載することで、アナログ回路面積や消費電力を削減したディジタル等化装置を提供することができる。
　また、図９のＡ／Ｄ変換器をディジタル等化装置に搭載することで、システムの性能に応じたＡ／Ｄ変換器の性能を与え、消費電力を削減することもできる。
　本発明は、アナログ信号をディジタル信号に変換するＡ／Ｄ変換器において、回路面積や消費電力を増やすことなく、より重要な情報を含む信号成分をより精度良く変換することができるＡ／Ｄ変換器であり、ハードディスク装置、光ディスク装置、通信装置等の情報通信機器のＲＦ信号を変換するＡ／Ｄ変換器に好適である。
１００　Ａ／Ｄ変換器
１０４　アナログ信号電圧入力端子
１０５　エンコード回路
１１１　参照電圧生成回路
１１１ａ　高電位側基準電圧
１１１ｂ　低電位側基準電圧
１１２　差動増幅器列
１１３　動作回路

Claims (8)

  1. 　それぞれが相互に異なるｍ＋１個（ｍは正の整数）の参照電圧ＶＲ１～ＶＲｍ＋１（ただし、ＶＲ１＜ＶＲ２・・・＜ＶＲｍ＜ＶＲｍ＋１）を生成する参照電圧生成回路と、
    　前記複数の参照電圧ＶＲ１～ＶＲｍ＋１の各々と入力信号電圧との電圧差を増幅し、それぞれが出力電圧セットを生成するｍ＋１個の差動増幅器Ａ１～Ａｍ＋１を有する差動増幅器列であって、前記各差動増幅器Ａ１～Ａｍ＋１の出力電圧セットのそれぞれは相補的な非反転出力電圧と反転出力電圧とを含む差動増幅器列と、
    　前記各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路とを備え、
    　前記各比較回路は、前記複数の出力電圧セットのうち、前記参照電圧ＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）が入力される差動増幅器Ａｋの出力電圧セットであって第１の非反転出力電圧と第１の反転出力電圧とを含む第１の出力電圧セットと、前記参照電圧ＶＲｋ－１が入力される差動増幅器Ａｋ－１の出力電圧セットであって第２の非反転出力電圧と第２の反転出力電圧とを含む第２の出力電圧セットとがそれぞれ入力され、前記第１の出力電圧セットと前記第２の出力電圧セットとの差分を比較した比較結果に基づいてディジタル信号を出力する並列補間型Ａ／Ｄ変換器であって、
    　前記参照電圧ＶＲｋのｋ値により前記比較回路の個数が異なることを特徴とする並列補間型Ａ／Ｄ変換器。
  2. 　それぞれが相互に異なるｍ＋１個（ｍは正の整数）の参照電圧ＶＲ１～ＶＲｍ＋１（ただし、ＶＲ１＜ＶＲ２・・・＜ＶＲｍ＜ＶＲｍ＋１）を生成する参照電圧生成回路と、
    　前記複数の参照電圧ＶＲ１～ＶＲｍ＋１の各々と入力信号電圧との電圧差を増幅し、それぞれが出力電圧セットを生成するｍ＋１個の差動増幅器Ａ１～Ａｍ＋１を有する差動増幅器列であって、前記各差動増幅器Ａ１～Ａｍ＋１の出力電圧セットのそれぞれは相補的な非反転出力電圧と反転出力電圧とを含む差動増幅器列と、
    　前記各差動増幅器からそれぞれ生成される出力電圧セットを受け取る複数個の比較回路とを備え、
    　前記各比較回路は、前記複数の出力電圧セットのうち、前記参照電圧ＶＲｋ（ｋは２≦ｋ≦ｍ＋１の整数）が入力される差動増幅器Ａｋの出力電圧セットであって第１の非反転出力電圧と第１の反転出力電圧とを含む第１の出力電圧セットと、前記参照電圧ＶＲｋ－１が入力される差動増幅器Ａｋ－１の出力電圧セットであって第２の非反転出力電圧と第２の反転出力電圧とを含む第２の出力電圧セットとがそれぞれ入力され、前記第１の出力電圧セットと前記第２の出力電圧セットとの差分を比較した比較結果に基づいてディジタル信号を出力する並列補間型Ａ／Ｄ変換器であって、
    　前記差動増幅器の利得が各々の差動増幅器によって異なることを特徴とする並列補間型Ａ／Ｄ変換器。
  3. 　請求項２記載の並列補間型Ａ／Ｄ変換器において、
    　前記比較回路は、前記差動増幅器の利得を補正することを特徴とする並列補間型Ａ／Ｄ変換器。
  4. 　請求項２記載の並列補間型Ａ／Ｄ変換器において、
    　前記差動増幅器の利得を制御する制御部を更に備えたことを特徴とする並列補間型Ａ／Ｄ変換器。
  5. 　請求項４記載の並列補間型Ａ／Ｄ変換器において、
    　システムの性能を監視する監視部を更に備え、前記監視部からの情報により前記差動増幅器の利得を制御することを特徴とする並列補間型Ａ／Ｄ変換器。
  6. 　請求項２記載の並列補間型Ａ／Ｄ変換器において、
    　前記差動増幅器の利得は、当該差動増幅器に搭載されているトランジスタのサイズにより決定されることを特徴とする並列補間型Ａ／Ｄ変換器。
  7. 　アナログ信号をディジタル信号に変換する請求項１記載の並列補間型Ａ／Ｄ変換器と、
    　前記並列補間型Ａ／Ｄ変換器が出力するディジタル信号を波形等化するディジタル等化器とを備えたことを特徴とするディジタル等化装置。
  8. 　アナログ信号をディジタル信号に変換する請求項２記載の並列補間型Ａ／Ｄ変換器と、
    　前記並列補間型Ａ／Ｄ変換器が出力するディジタル信号を波形等化するディジタル等化器とを備えたことを特徴とするディジタル等化装置。
PCT/JP2010/002222 2009-05-26 2010-03-26 並列補間型ａ／ｄ変換器及びディジタル等化装置 WO2010137222A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/287,617 US20120044103A1 (en) 2009-05-26 2011-11-02 Parallel interpolation a/d converter and digital equalizer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-126800 2009-05-26
JP2009126800A JP2010278557A (ja) 2009-05-26 2009-05-26 並列補間型ａ／ｄ変換器及びディジタル等化装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/287,617 Continuation US20120044103A1 (en) 2009-05-26 2011-11-02 Parallel interpolation a/d converter and digital equalizer

Publications (1)

Publication Number Publication Date
WO2010137222A1 true WO2010137222A1 (ja) 2010-12-02

Family

ID=43222355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/002222 WO2010137222A1 (ja) 2009-05-26 2010-03-26 並列補間型ａ／ｄ変換器及びディジタル等化装置

Country Status (3)

Country Link
US (1) US20120044103A1 (ja)
JP (1) JP2010278557A (ja)
WO (1) WO2010137222A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5681652B2 (ja) * 2012-02-07 2015-03-11 株式会社東芝 信号補間装置および並列型ａ／ｄ変換装置
US9917594B1 (en) * 2016-09-06 2018-03-13 Texas Instruments Incorporated Inbuilt threshold comparator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443718A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd 並列型ａ／ｄ変換器
JPH06508972A (ja) * 1992-05-07 1994-10-06 トムソン−セエスエフ アナログ−デジタル変換器および該変換器を使用する従属制御ループ
JP3904495B2 (ja) * 2001-09-04 2007-04-11 松下電器産業株式会社 Ａ／ｄ変換器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697005B2 (en) * 2002-05-24 2004-02-24 Broadcom Corporation Analog to digital converter with interpolation of reference ladder
US7379010B2 (en) * 2005-11-02 2008-05-27 Sigma Designs, Inc. Extension of accuracy of a flash ADC by 1-bit through interpolation of comparator outputs
KR100799683B1 (ko) * 2005-11-21 2008-02-01 삼성전자주식회사 종속형 폴딩 인터폴레이팅 방식의 아날로그 디지털 변환기
US7737875B2 (en) * 2007-12-13 2010-06-15 Nxp B.V. Time interpolation flash ADC having automatic feedback calibration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443718A (ja) * 1990-06-11 1992-02-13 Matsushita Electric Ind Co Ltd 並列型ａ／ｄ変換器
JPH06508972A (ja) * 1992-05-07 1994-10-06 トムソン−セエスエフ アナログ−デジタル変換器および該変換器を使用する従属制御ループ
JP3904495B2 (ja) * 2001-09-04 2007-04-11 松下電器産業株式会社 Ａ／ｄ変換器

Also Published As

Publication number Publication date
JP2010278557A (ja) 2010-12-09
US20120044103A1 (en) 2012-02-23

Similar Documents

Publication Publication Date Title
JP5563154B2 (ja) 広いコモンモード入力範囲を有する差動比較回路
Mortezapour et al. A 1-V, 8-bit successive approximation ADC in standard CMOS process
JP6871934B2 (ja) 線形ゲイン符号をインターリーブされたオートゲインコントロール回路
US6734817B2 (en) A/D converter, method of A/D conversion, and signal processing device
US9099976B2 (en) Methods for digitally-controlled automatic gain amplification
JP5809522B2 (ja) 半導体装置
US20060077003A1 (en) Dc offset calibration apparatus
US7289055B2 (en) Analog-digital converter with gain adjustment for high-speed operation
KR100494202B1 (ko) Ａ/ｄ 변환기
US9729162B1 (en) Flexible signal chain processing circuits and method
US9276597B1 (en) Circuit and method for calibration of analog-to-digital converter
WO2010137222A1 (ja) 並列補間型ａ／ｄ変換器及びディジタル等化装置
JP3904495B2 (ja) Ａ／ｄ変換器
US9813071B1 (en) Scaling apparatus and method for compensating nonlinearity due to the finite output impedance of current sources in current-steering digital-to-analog converters
CN108880543B (zh) 流水线模数转换器及其运放自适应配置电路及方法
CN110224701B (zh) 一种流水线结构adc
US20080055136A1 (en) Converter and method for converting an analog signal and comparator for use in such conversion
US8385016B1 (en) Asymmetric correction circuit
US7554477B2 (en) Amplifier array circuits and flash analog to digital converters
CN107809250B (zh) 数模转换器电路
Shen et al. A 10-bit binary-weighted DAC with digital background LMS calibration
US20080074184A1 (en) Amplifier arrangement with controllable gain and method for controlling an amplifier gain
US20240039495A1 (en) Equalizer circuit
WO2023060841A1 (zh) 模数转换器和级间增益的校准方法
US20090195427A1 (en) A/D converter

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10780184

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10780184

Country of ref document: EP

Kind code of ref document: A1