DE2536633A1

DE2536633A1 - Digital-analogkonverter

Info

Publication number: DE2536633A1
Application number: DE19752536633
Authority: DE
Inventors: Guy L Crauwels
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1974-11-15
Filing date: 1975-08-16
Publication date: 1976-05-20
Also published as: JPS5168763A; FR2291649B1; GB1517199A; MX143429A; FR2291649A1; BR7507577A; JPS5639091B2; IT1043515B; CA1114510A

Description

Böblingen, den 3. August 1975 ker-fr

Anmelderin: International Business Machines

Corporation, Armonk, N.Y. 10504

Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin:MA 974 003

Digital-Analogkonverter

Die Erfindung betrifft einen Digital-Analogkonverter entsprechend dem Oberbegriff des Patentanspruchs 1.

Der Zweck der Erfindung ist die Schaffung eines Digital-Analogkonverters, der den Fabrikationsgrundsätzen der modernen Halbleitertechnologie entspricht.

Digital-Analogkonverter umfassen üblicherweise einen Digitaleingang, eine Bezugsspannungsquelle und ein ümwandlungsnetzwerk. Ein solches Umwandlungsnetzwerk kann einen abgestuften Widerstand, eine Widerstandsleiter, eine inverse Leiter oder ein Netzwerk mit abgestuften Spannungen enthalten. Die Arbeit "Electronic Analog/Digital Conversions" von H. Schmidt (Van Nostrand Reinhold Company, N.Y. 1970, Kapitel 7) beschreibt den Aufbau und die Probleme von Digital-Analogkonvertern. Nach den Grundsätzen moderner Halbleitertechnologie hergestellte Konverter unterliegen vom praktischen und wirtschaftlichen Standpunkt aus gesehen gewissen Einschränkungen bezüglich eines möglichst kleinen Umfangbereichs eingebbarer Bits, wobei diese Zahl der Bits kleiner als 6 sein sollte. Bei augenblicklich üblichen Umwandlungsnetzwerken sind die vorgesehenen Widerstandsverhältnisse für das werthöchste Bit (WHB) zum wertniedrigsten Bit (WNB) der Größenordnung 1:15. Große Widerstandsverhältnisse sind unpraktisch für die Verwendung in als Massenprodukte hergestellten Digital-Analogkonvertern. Die Genauigkeit und Linearität von

609821/0614

Konvertern wird des weiteren durch die großen Toleranzen im Halbleitermaterial verkörperter Widerstände beeinflußt. Thermische Instabilitäten sind überdies bei in Halbleitertechnologie hergestellten Konvertern zu berücksichtigen. Eine Lösung, die das Anlegen von Digitalsignalen höheren Wertebereichs als 6 bei der Umwandlung in Analogsignale erlaubt, wäre von Vorteil.

Eine typische Ausführungsform eines Digital-Analogkonverters nach dem Stande der Technik ist im US-Patent 3 699 568 beschrieben. Dieses Patent verwendet eine Leiter mit bekannten Widerständen, die in zwei Abschnitte unterteilt ist. Der erste Abschnitt ist eine übliche Leiter mit verschieden großen Widerständen, die durch gleichgroße Konstantströme gespeist wird. Der zweite Abschnitt weist verschieden große Stromquellen und untereinander gleichgroße Widerstände auf. Bei einer Herstellung fällt insbesondere das Problem der Reproduzierbarkeit der vorgeschriebenen verschiedenen Widerstandsgrößen ins Gewicht. Ein weiteres Problem bei der Verwirklichung eines solchen Digital-Analogkonverters ist die Realisierung der Stromquellen in einem Halbleitermaterial und die Erreichung einer ausreichenden TemperaturStabilität.

Die Aufgabe der vorliegenden Erfindung ist es, gegenüber dem Stande der Technik einen Digital-Analogkonverter für die Umwandlung von Digitalsignalen eines großen Wertebereiches in Analogsignale bei guter Linearität und TemperaturStabilität anzugeben; dabei sind im Hinblick auf die Halbleiterfertigung Widerstände in begrenzter Zahl und begrenzten Größenunterschieds zwischen benachbarten Widerständen vorzukehren; des weiteren ist bei der in Aussicht genommenen Halbleiterbauweise die integrierte Herstellung der erforderlichen abgestuften KonstantStromquellen praktisch zu lösen.

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet. Vorteilhafte Ausgestaltungen sind in den UnteranSprüchen angegeben.

MA 974 003

6 0 98 2 1/0614

Die Zahl und das Verhältnis benachbarter Widerstände untereinander in den Umwandlungskreisen eines Digital-Analogkonverters läßt sich durch eine Kombination von mehrfachen parallelen
Stromquellen für die werthöchsten Bitstellen mit binär abgestuften Stromquellen für die wertniedrigeren Bitstellen reduzieren. Das erreichbare kleinere Widerstandsverhältnis verbessert die erzielbare Linearität eines Digital-Analogkonverters erheblich.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen
dargestellt und wird im folgenden näher beschrieben.

Fig.1 zeigt in Blockdarstellung einen Digital-Analog

konverter, der auf digitale Signale in paraller Form anspricht und ein die digitalen Eingangssignale wiedergebendes analoges Ausgangssignal abgibt.

Fig. 2 ist das Schaltbild eines Analogkonverters zur

Erläuterung des Grundprinzips der vorliegenden Erfindung.

Fig. 3 ist eine graphische Darstellung der Ausgangs

spannung eines Digital-Analogkonverters gemäß Fig. 2 in Abhängigkeit von den digitalen Eingangssignalen .

Fig. 4 ist das Schaltbild eines anderen Umwandlungs

netzwerks für den Digital-Analogkonverter gemäß Fig. 2.

Fig. 5A ist die Aufsicht auf eine Halbleiteranordnung,

die den Digital-Analogkonverter gemäß Fig. 2 verkörpert.

MA 974 OO3

6098^1/0 6 IA

_ 4 —

Fig. 5B ist die Schnittansicht einer Anordnung gemäß

Fig. 5A entlang einer Schnittlinie B-B¹ geschnitten.

Fig. 5C ist ein senkrechter Schnitt dazu entlang der j

Schnittlinie C-C·. j

In Fig. 1 ist eine Vielzahl digitaler Signale 1 bis N dargestellt, die parallel dem Eingang eines Signalkonverters 10 zugeführt werden. Die Digitalwerte werden definiert durch das j Vorhandensein eines Signals von O Volt oder einer positiven ' Spannung oder durch die Abwesenheit eines Signals, das als j 1 oder negative Spannung definiert ist. Letzteres ist inver- ' tierte Logik. Zum Zwecke der vereinfachten Beschreibung soll ein digitales Eingangssignal mit 4 Bits als Eingabewert für einen vierstelligen Konverter angenommen werden. Dabei ist jedoch daran zu denken, daß die Erfindung nicht auf die Zahl von 4 Digitalsignalen oder Stufen begrenzt sein soll. Die Erfindung ist ja gerade dafür gedacht, auch Digitalsignale eines größeren Werteumfangs, d. h. von mehr als 6 Bits, verarbeiten zu können.

Das auf der Leitung für 1 erscheinende Digitalsignal soll das werthöchste Bit (WHB) und das Digitalsignal auf der Leitung für 4 das wertniedrigste Bit (WNB) verkörpern. Der Konverter 10 empfängt eine Impulsfolge über einen Steuereingang IMP, um jeweils beim I Eintreffen eines Impulses ein Ausgangssignal über eine Klemme 12 am Ausgang abzugeben, das seiner Größe nach analog der Summe der über die Leitungen für 1 bis 4 anliegenden Digitalsignale entspricht. I

fig. 2 zeigt einen vierstufen Konverter 10 mit einem ümwandlungsnetzwerk 14 und einem logischen Netzwerk 6. Die Leitungen für 1 bis! 4 dienen als Eingänge in das logische Netzwerk 6, das seiner- j seits das Urawandlungsnetzwerk 14 steuert. Eine Vielzahl von j Stromquellen ist im Umwandlungsnetzwerk vorgesehen, deren eine j

MA 974 003

609821 /06U

oder mehrere Stromquellen jeweils einer Eingangsleitung zugeordnet sind. Die Stromquellen für die wertniedrigeren Bits an den Leitungen für 3 und 4 enthalten binär abgestufte Widerstände. Die Stromquellen für die werthöheren Bits über die Leitungen für 1 und 2 sind durch mehrfache parallel geschaltete Stromquellen gleichgroßer Binärstufung gegeben.

Das logische Netzwerk 6 enthält für jede Eingangsleitung einen Stromschalter. Wenn ein Digitalsignal an eine Leitung angelegt wird, fließt ein entsprechender Strom über die eine Seite des Schalters zum Umwandlungsnetzwerk 14. Wenn kein Signal über die betrachtete Leitung anliegt, fließt der Strom über die andere Seite des jeweiligen Eingangsschalters und eine Summierleitung 16. Der gesamte durch das Umwandlungsnetzwerk 14 über die genannte andere Seite fließende Strom gelangt über die Leitung 16 zur Ausgangsklemme 12.

Die Stromquelle in den einzelnen Stufen umfaßt Elemente hoher Impedanz in Form von Transistoren 11, 21, 23, 23", 24 ... 24'" mit je einem Widerstand vorgegebener Größe und einem gemeinsamen vorgespannten Verbindungspunkt. Ein Bezugsstrom I_RpF wird durch einen Transistor 26 und einen Widerstand R1 für das Umwandlungsnetzwerk erzeugt. Ein Transistor 28 führt zu einer geeigneten Versorgungsspannung zur Vorspannung des Transistors Die Transistoren 11 ... 24'^!l werden über die vom Transistor weiterführende Leitung 35 vorgespannt, die sämtliche Transistorbasen mit dem Vorspannungstransistor 28 verbindet.

Die Stromquellen für die wertniedrigsten Bits weisen Widerstände auf, die in einem Verhältnis von 2:1 zu dem Widerstand der jeweiligen Nachbarstufe stehen. Der Widerstand für eine wertniedrigere Bitstelle hat jeweils die doppelte Größe wie der der werthöheren Machbarstelle.

MA 974 003

809821/061

Die Stromversorgung für die werthöheren Bits wird erzielt durch Vervielfachung gleichgroßer Stromquellen. Die Stromquelle für das Signal 2, dessen Binärwert zweimal so groß ist wie der des Signals 3, umfaßt die Stromquellen mit 23, 23' und deren zugehörige Widerstände R1. Ähnlich umfaßt die Stromquelle für das Signal 1, dessen Binärwert dem Vierfachen des Signals 3 entspricht, vier Stromquellen mit 24, 24", 24 ·' und 24"' und deren entsprechende Widerstände R1. Das umwandlungsnetzwerk 14 stellt somit binär abgestufte Ströme zur Verfügung, die den Digitalwerten 2 , 2 , 2 und 2 für die Eingangsleitungen entsprechen.

Der Spannungsabfall über die Emitter-Basisstrecke des Transistors 26 und den zugehörigen Widerstand R1 spannt die Transistoren 11 bis 24¹¹¹ im Leitzustand vor, solange der Bezugsstrom durch den Transistor 26 fließt.

Daneben bildet je^der logische Schaltkreis, der den einzelnen Stufen und Eingängen zugeordnet ist, einen Stromschalter. In der 4. Stufe sind der Transistor 13 und der Transistor 15 an einer Seite mit dem Stromquell- Transistor 11 verbunden. Das zweite Ende des Stromschalters ist mit der Eingangsleitung verbunden und weiter mit der einzugebenden Spannung meßbarer Polarität und Größe. Das dritte Ende des Stromschalters ist mit der Summierleitung 16 verbunden. Normalerweise versetzt der Signalpegel 0 über den Eingang den Transistor 13 in den Leitzustand und sperrt den Transistor 15. Dieser Schaltzustand des Stromschalters entspricht dem Binärwert 0. Ein negativer Pegel 1 über den Eingang macht den Transistor 13 nichtleitend und versetzt den Transistor 15 in den Leitzustand. Diese Bedingung des Stromschalters entspricht der Bedingung binär 1. Eine Versorgungsspannung +V ist über einen Widerstand 18 mit der Summierleitung 16 als Stromversorgung für den Quelltransistor 11 verbunden. Ein weiterer mit dem Widerstand 18 verbundener Transistor 33 erzeugt einen Basisstrom über eine ; Leitung 20, der den Transistor 15 in den Leitzustand versetzt, wenn der Transistor 13 gesperrt ist. Der Transistor 33 erhält ^! eine geeignete Vorspannung V_TH zugeführt, die auf die zu verar- i beitenden Eingangsleitungssignalpegel abgestimmt ist. :

MA 974 003

609821/0614

; Der Stromschalter mit den Transistoren 17 und 19 für das Signal 3, den Transistoren 25 und 27 für das Signal 2 und den Tran- : sistoren 29 und 31 für das Signal 1 arbeitet auf ähnliche Weise; wie für den Stromschalter für das Signal 4 beschrieben wurde.

'Die Summe der durch die Transistoren 15, 19, 27 und 31 fließenden Ströme gelangt über die Leitung 16 und entspricht der Ana-■ logsumme der digital auf den Eingangsleitungen für 1,2,3 und 4 erscheinenden Signale. Die Stromsumme fließt über die Klemme 12 und kann gegebenenfalls als Ausgangsspannung VA abgenommen werden,

Im Umwandlungsnetzwerk I4 unterliegt der Stromfluß über die binär bemessenen Widerstände für die Signale 3 und 4 einem Verhältnis 2:1; dies jedoch nur, wenn an den benachbarten Widerständen das gleiche Potential herrscht. Zwei physikalisch identische Transistoren, die mit verschiedenen Emitterströmen arbeiten und ein gegebenes Verhältnis 2:1 haben, unterliegen aber einer gegebenen Differenz bezüglich der zugehörigen Basis-Emitterspannungen. Diese Differenz S kann folgendermaßen ausgedrückt werden:

S = ψ In 2 (1) S - 18 Millivolt

Der Spannungsdifferenz S von 18 Millivolt zwischen benachbarten Stufen kann begegnet werden durch Erhöhung der Größe des höheren Widerstandes bei einem nebeneinanderliegenden Paar. Die nachfolgend angegebene Beziehung definiert die einzelnen binär abgestuften Widerstände im Netzwerk 14, in welchem die Spannung an den Widerständen jeweils gleich ist und in welchem die Ströme in korrekter binärer Beziehung zueinander stehen:

(π-Λ\ Γ ς 1

Rn = 2⁽ⁿ ^u R1 + (n-1) I₇ (2)

MA 974 003

609821/06H

Darin sind: η ein ganzzahliger Wert, der der durch den

Widerstand verkörperten Binärstelle entspricht,

R1 ein Widerstandswert, der für die werthöchste Bitstelle des Netzwerks gewählt ist,

11 der Strom durch den Widerstand R1.

Entsprechend Gleichung 2 und der Wahl des Widerstandes R1 zu 1000 Ohm muß der abgestufte Nachbarwiderstand eine Größe von 2036 Ohm bei einem Strom 11 von 1 Milliampere aufweisen. Die Widerstände für weitere Stromquellen des Netzwerks 14 lassen sich auf ähnliche Weise berechnen. Eine Kompensation der Spannungsdifferenzen zwischen benachbarten binär ausgelegten Stufen erhöhen die Linearität des Digital-Analogkonverters.

Fig. 3 zeigt die Ausgangsströme über die Klemme 12 gemäß Fig. 1 oder Fig. 2 in Abhängigkeit von über die Leitungen für 1, 2, 3, 4 angelegten Binärworten. Bei über alle vier Leitungen anliegenden Nullen ergibt sich kein Ausgangsstrom über die Summierleitung. Ein Binärwort, bei dem nur das wertniedrigste Binärbit eine 1 enthält und alle anderen Stellen Binärnullen, erzeugt nur einen Ausgangsstrom einer Einheit; dabei fließt nur Strom über den (Transistor 15 und über den Stromquelltransistor 11. Ein Binärwort, t>ei dem nur das werthöchste Bit eine binäre Eins enthält und alle (anderen Stellen Binärnullen, erzeugt einen Ausgangsstrom von acht !Einheiten, wobei Strom über den Transistor 31 und die Quelltranjsistoren 24 bis 24' " fließt. Ein Binärwort, das Binäreinsen in allen vier Stellen enthält, erzeugt einen Strom von 15 Einheiten als Summe von 8+4+2+1 Einheiten durch die entsprechenden Strombuelltransistoren. Mit den Stromeinheiten gemäß Fig. 3 läßt sich Üer jeweils erreichbare analoge Summenstrom für. die einzelnen

/für glichen Binärworte an den Eingangsleitungew 1 bis 4 ermitteln.

MA 974 003

609821/0614

In Fig. 4 ist ein Umwandlungsnetzwerk entsprechend Fig. 2, jedoch mit abweichend angeordneten Stromquellen zwecks Korrektur thermischer Einflüsse in der das Netzwerk enthaltenden Halbleiteranordnung dargestellt. Der Thermalgradient über ein Halbleitersubstrat kann ausgeglichen werden durch gleichmäßige Mischung der Stromquellen für höhere Stufenwerte mit Stromquellen für niedrigere Stufenwerte. So sind in Fig. 4 die Stromquelltransistoren 40, 40', 40" und 40'" für das werthöchste Bit gleichmäßig verteilt auf entgegengesetzten Seiten der Quelltransistoren 42 und 42' für das nächstniedrige Bit angeordnet. In ähnlicher Weise sind wiederum die Quelltransistoren 42 und 42' beiderseits des Quelltransistors 44 für das dritthöchste Bit angeordnet. Mit dieser Verteilung der Ströme der höheren Stromquellen lassen sich Probleme bezüglich des Thermalgradienten und der Thermalstabilität des Digital-Analogkonverters beherrschen .

Der beschriebene Digital-Analogkonverter läßt sich der Massenherstellung in integrierter Halbleitertechnologie durch folgende Maßnahmen besonders günstig anpassen:

a) Reduktion des Widerstandsverhältnisses zwischen werthöchstem Bit und wertniedrigstem Bit,

b) Reduktion der Widerstandszahl durch Verwendung verteilter Stromquellen im Umwandlungsnetzwerk anstelle einer Widerstandsleiter ,

P) Verbesserung der Linearität des Digital-Analogkonverters durch verringerte Widerstandstoleranzen bei verkleinerter Widerstandsgröße und

d) Verbesserung der Thermalstabilität durch geeignete Verteilung der einzelnen Stromquellen über die Geometrie des gesamten Umwandlungsnetzwerks.

MA 974 OO3

609821/0614

Auch läßt sich das Verhältnis nebeneinanderliegender Widerstände aneinander anpassen zur Beherrschung von V_ßE-Unterschieden bei benachbarten Transistoren. Die Vermeidung des Einflusses von V_n--Unterschieden läßt bessere Arbeitspunkte für die einzelnen Transistoren erzielen, die wiederum eine verbesserte Linearität ι des Konverters ergeben. Die Linearität kann des weiteren ver- j bessert werden durch Begrenzung der Emitterströme der Transi- ! stören, damit die Transistoren in ihren linearen Bereichen ar-

I beiten können. \

Gemäß Fign. 5A bis C ist ein P—Substrat 50 mit 15 Ohm χ cm mit einer epitaktischen n-Schicht 52 von 1,5 Ohm χ cm versehen. P+-Isolationsbezirke 54 sind um einzelne Stromschaltelemente und um Stromquellelemente mit ihren Digitaleingangsleitungen herum angeordnet. Eine Verbindung 58 zwischen dem Substrat 50 und der Epitaxieschicht 52 bildet die Isolation der einzelnen Stromschalter und Stromquelltransistoren voneinander. Ein Subkollektor 60 gemäß Fig. 5C ist innerhalb der Isolation 62 vorgesehen, welcher zu den einzelnen Stromschaltern und Stromquelltransistoren gehört. Dieser Subkollektor reduziert den Kollektorwiderstand und verbessert die Schalteigenschaften, wie dies für die Halbleiterbauweise Stand der Technik ist. Eine Basisdiffusion 64 des p-Typs ist in den einzelnen Isolationsbezirken angeordnet. Ein Emitterbezirk 66 und ein Kollektorkontaktbezirk 68 mit N+-Leitfähigkeit gemäß Fig. 5C ist in den Isolationsbezirken 62 vorgesehen; sie bilden das aktive Element. Eine Isolation 70 auf der Epitaxieschicht 52 dient als Passivierungsfläche der einzelnen aktiven Elemente. Die Isolation 70 ihrerseits trägt metallische Leiterverbindungen, die die Stromquelltransistoren und Stromschalter untereinander und mit der Spannungsversorgung ; und den Eingangs- und Ausgangsanschlüssen verbinden. i

MA 974 003

609821/061 4

/für

In Fig. 5A ist die Eingangsleitung⁷ 3 mit dem zugehörigen Stromschaltelement 17 verbunden sichtbar. Eine Isolation 56 ist für jeden einzelnen Eingangsschalter vorgesehen, so daß die Kollektoranschlüsse der Schalttransistoren 17, 19 usw. mit verschiedenen Potentialen betrieben werden können. Die Summierleitung 16 ist mit den Transistoren der einzelnen Stromschalter verbunden. Eine geeignete Verbindung führt von den einzelnen Stromschaltern zur Spannungsversorgung +V. Die gemeinsame Basisverbindung 20 führt über die einzelnen Stromschalter, und eine Verbindung 72 führt schließlich vom Stromschalter zum zugehörigen Quelltransistor 21.

Die einzelnen Stromguelltransistoren sind auf ähnliche Weise hergestellt, wie ihre Stromschalter. Die gemeinsame Basisverbindung 35 verbindet die einzelnen Basen sämtlicher Stromquelltransistoren. Eine Verbindung 74 führt von jedem Stromquell- -transistor zu seinem Widerstand R1. P-diffundierte Zonen 76 gemäß Fig. 5B bilden diese Widerstände innerhalb der Schicht Sie werden gleichzeitig mit den Basiselementen 64 gebildet. Eine gemeinsame Verbindung 28 führt zu den einzelnen Widerständen zur Verbindung mit einem (nichtdargestellten) alle verbindenden Abgriffsanschluß.

Der beschriebene Konverter ist mit NPN-Transistorelementen ausgeführt. Es ist selbstverständlich auch möglich, die Anordnung mit PNP-Elementen auszubilden. Ebenso wäre es.auch möglich, für das logische Netzwerk 6 PTL-Technik, DCTL-Technik oder andere bekannte Techniken zu verwenden, ohne den Gegenstand der Erfindung zu verlassen.

MA 974 003

609821 /061

Claims

2 536 6T3

- 12 PATENTANSPRÜCHE

1. Digital-Analogkonverter

mit einem logischen Schalternetzwerk, über dessen Eingänge eine Vielzahl digitaler Eingangssignale zuführbar ist, und

mit einem ümwandlungsnetzwerk, das mittels des Schalternetzwerks steuerbar ist,
dadurch gekennzeichnet,

daß das Umwandlungsnetzwerk (14) eine Vielzahl parallel angeordneter konstanter Stromquellen aufweist und daß eine Summierschaltung (15, 19, 27, 31 mit 16) vorgesehen ist,der von den Stromquellen des umwandlungsnetzwerks (14) nach Maßgabe der digitalen Eingangssignale Einzelströme zugeführt werden, deren Summe als analoges Äquivalent der digitalen Eingangssignale am Ausgang (Klemme 12) abnehmbar ist.

2. Digital-Analogkonverter nach Anspruch 1, dadurch gekennzeichnet, daß dessen Eingängen binär gestufte Eingangssignale (1-4) zuführbar sind und daß die Stromquellen seines Umwandlungsnetzwerks (14) ebenfalls binär gestuft bemessen sind.

3. Digital-Analogkonverter nach Anspruch 2, dadurch gekennzeichnet, daß ein Teil der vorgesehenen Stromquellen durch Parallelschaltung mehrerer gleichartiger Stromquellen (mit Transistoren 23/23', 24/24'/24''/24¹¹¹J _realisiert ist.

4. Digital-Analogkonverter nach Anspruch 3, dadurch gekennzeichnet, daß die gleichartigen parallelgeschalteten Stromquellen jede die gleiche Stromstärke beitragen.

MA 974 003

609821/061A

5. Digital-Analogkonverter nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß neben Parallel-Stromquellen einfache, binär abgestufte Stromwerte beitragende Stromquellen(mit

Transistoren 11 und 21) für die den wertniedrigsten binären EingangsSignalen zugeordneten Stellen vorgesehen sind.

6. Digital-Analogkonverter nach Anspruch 3, 4 oder 5, dadurch gekennzeichnet, daß nebeneinander mehrere Anordnungen parallel geschalteter Stromquellen für werthöheren binären Exngangssxgnalen zugeordnete Stellen vorgesehen sind.

|7. Digital-Analogkonverter nach einem der vorgenannten Ansprüche, dadurch gekennzeichnet, daß jede der verwendeten Stromquellen aus einem Transistor und einem Widerstand besteht, die so ausgelegt sind, daß sämtliche Transisto-

^: ren im linearen Arbeitsbereich arbeiten.

8. Digital-Analogkonverter nach Anspruch 7, dadurch gekennzeichnet, daß die Widerstände der vorgesehenen Stromquellen der Größe nach so gewählt sind, daß Betriebsspannungs-

! unterschiede nebeneinander mit verschieden großen Strömen arbeitender Transistoren kompensiert werden.

S. Digital-Analogkonverter nach Anspruch 8, dadurch gekennzeichnet, daß die Widerstandswerte nach der folgenden Beziehung gewählt sind:

[R

Rn = 2^V" " |R1 + (n-1)

worin bedeuten:

η einen ganzzahligen Wert, der der durch den Widerstand verkörperten Binärstelle entspricht,

R1 einen Widerstandswert, der für die werthöchste Bitstelle des Umwandlungsnetzwerks (14) gewählt ist,

MA 974 003

609821 /06U

- 14 11 den Strom durch den Widerstand R1 und

S eine Konstante, die für den Betriebsspannunsunterschied bei benachbarten Stromquelltransistoren mit verschieden bemessenen Widerständen gilt.

10. Digital-Analogkonverter nach einem der vorgenannten Ansprüche, gekennzeichnet durch eine mit dem Ausgang der Summierschaltung (15, 19, 27, 31 mit 16) verbundene Impedanzanordnung (Widerstand 18), an der ein der Summe der zugeführten digitalen Eingangssignale äquivalentes analoges Ausgangsspannungssignal (VA) abnehmbar ist.

11. Digital-Analogkonverter nach einem der vorgenannten Ansprüche in integrierter Bauweise, gekennzeichnet durch

a) ein Halbleitersubstrat (50)

b) Signaleingangsleitungen über dem Substrat zur Eingabe digitaler Eingangssignale (1, 2, 3, 4),

c) eine Vielzahl logischer Schaltkreise in einer Epitaxieschicht (52) auf dem Substrat (50),

d) wobei ein Teil dieser logischen Schaltkreise das Eingangsschalternetzwerk (6) bildet,

e) ein weiterer Teil der vorgesehenen logischen Schaltkreise die konstanten Stromquellen des Umwandlungsnetzwerks (14) bildet, die mit den Binärstellen des Eingangsschalternetzwerks (6) verbunden sind, und

f) ein dritter Teil der vorgesehenen logischen Schaltkreise die Summierschaltung mit der gemeinsamen Ausgangs-Summierleitung (16) bildet.

12. Digital-Analogkonverter nach Anspruch 11, dadurch gekennzeichnet ,

daß die zu den Stromquellen werthöherer Stellen gehörenden Schaltkreise auf der Substratfläche auf gegenüberliegenden Seiten der zu den Stromquellen wertniedriger Stellen gehörenden Schaltkreise verteilt angeordnet sind.

MA 974 003

609821/0614