DE1269165B

DE1269165B - Schaltungsanordnung zur Digital-Analog-Umsetzung

Info

Publication number: DE1269165B
Application number: DEP1269A
Authority: DE
Inventors: Philip David Wasserman
Original assignee: Beckman Instruments Inc
Current assignee: Beckman Coulter Inc
Priority date: 1964-01-24
Filing date: 1965-01-18
Publication date: 1968-05-30
Also published as: GB1053011A; US3273143A

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

H03k

Deutsche KL: 21 al - 36/00

Nummer: 1 269 165

Aktenzeichen: P 12 69 165.5-31

Anmeldetag: 18. Januar 1965

Auslegetag: 30. Mai 1968

Die Erfindung betrifft eine Schaltungsanordnung zur Umsetzung digitaler Zahlenwerte, deren binäre Ziffernstellen unterschiedliche Gewichte haben, in elektrische Analogsignale.

Es sind derartige Schaltungsanordnungen bekannt, bei denen zwei in Serie geschaltete Widerstandshauptgruppen Anwendung finden und paarweise in den beiden Widerstandshauptgruppen sich entsprechende Serienwiderstände durch komplementär betätigbare Schalter, die entsprechend den Werten der Ziffernstellen der umzuwandelnden Zahl gesteuert werden, kurzschließbar sind; die beiden in Serie geschalteten Widerstandshauptgruppen sind an eine gemeinsame konstante Spannungsquelle angeschaltet und die Analogausgangsspannung wird an der einen Widerstandshauptgruppe abgegriffen.

Die bekannten derartigen Schaltungsanordnungen verwenden Widerstände unterschiedlicher Widerstandswerte in den Widerstandshauptgruppen, es wäre aber aus Gründen der Einfachheit und Ökonomie zweckmäßiger, wenn in einer solchen Potentiometeranordnung soviel Widerstände gleichen Widerstandswertes wie möglich verwendet werden. Es ist zu beachten, daß es sich bei den Anordnungen um Präzisionswiderstände möglichst geringer Wider-Standstoleranz handeln muß.

Die Erfindung stellt sich die Aufgabe mit möglichst vielen gleichen Widerständen in der Schaltungsanordnung auszukommen.

Eine Schaltungsanordnung zur Umsetzung digitaler Zahlenwerte, deren binäre Ziffernstellen unterschiedliches Gewicht B_n haben, in elektrische Analogsignale unter Anwendung von zwei in Serie geschalteten Widerstandshauptgruppen, in denen paarweise die Serienwiderstände beider Widerstandshauptgruppen sich entsprechen und durch komplementär betätigbare Schalter, die entsprechend den Ziffernstellenbits der umzuwandelnden Zahl gesteuert werden, kurzschließbar sind, wobei die in Serie geschalteten Widerstandshauptgruppen an eine gemeinsame konstante Spannungsquelle E_rvf angeschaltet sind und die Analogausgangsspannung E₁₁₁₁, an der einen Widerstandshauptgruppe abgegriffen wird, vorzugsweise zur Umwandlung binärverschlüsselter Zahlen der Basiszahl a = 10 (Dezimalzahlen), kennzeichnet sich gemäß der Erfindung dadurch, daß die durch die komplementär gesteuerten Schalter kurzschließbaren Serienwiderstände alle gleiche Widerstandswerte R₂ haben und zwischen einander entsprechenden Verbindungspunkten aufeinanderfolgender Serienwiderstände R₂ der beiden Widerstandshauptgruppen Querwiderstände angeordnet sind, deren Widerstands-Schaltungsanordnung

zur Digital-Analog-Umsetzung

Anmelder:

Beckman Instruments, Inc.,

Fullerton, Calif. (V. St. A.)

Vertreter:

Dr. phil. G. B. Hagen, Patentanwalt,
8000 München-Solln, Franz-Hals-Str. 21

Als Erfinder benannt:
Philip David Wasserman,
Mountain View, Calif. (V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 24. Januar 1964 (340 065)

werte R₅₇, unter Berücksichtigung der den benachbarten Serienwiderständen R₂ zukommenden Ziffernstellengewichte B_wn bzw. ß_w(n+l) und unter Berücksichtigung der Summe B_wr der Ziffernstellengewichte der Serienwiderstände R₂, welche in der Basiszahlstufe in bezug auf den Parallelwiderstand an der Seite der niedrigeren Ziffernstellengewichte liegen und unter Berücksichtigung der Gesamtsumme B_wl der Basiszahlstufe, der der Parallelwiderstand R_s„ angehört bzw. die er nach der Seite einer Basiszahlstufe niedrigeren Ziffernstellengewichtes abschließt, wie folgt gewählt ist:

*r +

a-\

-Ίι·(ιΗ

B„

und daß die beiden Widerstandshauptgruppen miteinander durch einen Abschlußwiderstand verbunden sind, dessen Widerstandswert beträgt:

R — "' ■ D

_Kt _ K₂.

Eine bevorzugte Ausfuhrungsform einer Schaltungsanordnung zur Umsetzung binär verschlüsselter Dezimalzahlen in Analogsignale kennzeichnet sich gemäß der Erfindung dadurch, daß der Widerstandswert R_s„

801 *57 397

eines zwei Serienwiderstandsverbindungsstellen bindenden Parallelwiderstandes beträgt:

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung im Zusammenhang mit den Figuren. Von den Figuren zeigt

F i g. 1 eine bekannte Spannungsteilerumsetzeranordnung,

F i g. 2 eine erfindungsgemäße Schaltungsanordnung,

F i g. 3 ein Schaltbild einer bevorzugten Ausführungsform der Erfindung.

Die nachfolgende Erörterung der Erfindung ist auf die Umsetzung binär verschlüsselter Dezimalzahlsignale in Analogsignale abgestellt, so daß die Summe der Ziffernstellengewichte in einer Basiszahlstufe 9 beträgt und die Summe der Ziffernstellengewichte in einer höher gewichtigen Dekadenstufe χ den Wert hat 9 · 10*. Das dargestellte binärische Verschlüsselungssystem ist das Verschlüsselungssystem 1-2-2-4.

Es ist jedoch zu beachten, daß diese Bedingung nicht eine notwendige Voraussetzung für die Durchführbarkeit der Erfindung bildet und daß die Erfindung auch bei einer binären Dezimalverschlüsselung anwendungsfähig ist, bei der die Summe der Ziffernsteilenwerte (Bits) in der ersten Dekade nicht 9 beträgt, z. B. 15 beträgt, wie es bei der 1-2-4-8-Verschlüsselung der Fall ist. Es kann die Erfindung auch in einem nicht dezimalen, mit binärer Verschlüsselung arbeitenden System Anwendung finden, beispielsweise in einem System, in welchem die Basiszahl a = 2 ist.

F i g. 1 zeigt einen sogenannten Wolff-Poggendorf-Spannungsteiler.

Das Potentiometer besteht aus einer Mehrzahl den Bits entsprechend abgestufter Widerstände 10 bis 17, die in Serie an die Eingangsklemmen 18 und 19 angeschaltet sind. Die Eingangsklemmen 18 und 19 sind an eine Bezugsspannungsquelle angeschaltet, die mit E_n,j- bezeichnet ist. Parallel zu den Widerständen 10 bis 17 sind Schalter 20 bis 27 angeordnet. Die Schalter 20 und 24 bzw. 21 und 25 bzw. 22 und 26 bzw. 23 und 27 sind miteinander gekoppelt, was durch die punktierten Linien 30 bis 33 angedeutet ist, und werden in komplementärer Weise geschaltet. Wenn daher der Schalter 20 geöffnet ist, ist der Schalter 24 geschlossen und umgekehrt. Dieselbe Betriebsweise gilt für die übrigen Schalterpaare. Die Schalter 20 bis 24 können entweder mechanisch ver- nung E_mt den Wert 0. Wenn man eine bestimmte Schalterkombination der Schalter 24 bis 27 öffnet, so ergeben sich entsprechende Spannungszunahmen. Bei einem Digital-Analog-Umsetzer kann das in F i g. 1 dargestellte Potentiometer Spannungen für eine Dekade zwischen 0 und 9 Volt in Schritten von je 1 Volt liefern. Zwei gleiche derartige Potentiometeranordnungen in Serie geschaltet können Spannungen von 0 bis 9,9 Volt in Schritten von 0,1 Volt liefern, und es können zusätzliche weitere Dekaden hinzugefügt werden, um kleinere und kleinere Schritte zu erzeugen. Hinsichtlich der Verwendung eines Wolff-Potentiometers bei mit hoher Genauigkeit arbeitenden Digital-Analog-Umsetzern ergeben sich gewisse Grenzen. Digital-Analog-Umsetzer werden auch bei digitalen Voltmetern verwendet, um die genaue Widergabe von Analoggrößen zu liefern. Da ein solches Instrument nicht genauer sein kann als die Digital-Analog-Umsetzungsvorrichtung, ist es offensichtlich wünschenswert, eine hohe Genauigkeit bei dem Digital-Analog-Umsetzer zu erzielen. Praktische Gesichtspunkte beschränken die Widerstandswerte in einem Wolff-Potentiometer. In einer fünf Dekaden umfassenden Anordnung ergibt sich, daß, wenn in der niedrigsten Dekade der dem Gewicht »1« entsprechende niedrigste Bit mit R₁ bezeichnet wird, der höchste Bit entsprechend dem Gewicht »4« in der höchsten Dekade V den Wert 40 · 10³ R₁ haben muß. Da die Stabilität einer Potentiometeranordnung im wesentlichen von der Stabilität der hohen Widerstände abhängt, ist es wichtig, daß diese Widerstände optimal gewählt werden. Die Widerstandshersteller liefern ihre stabilsten Widerstände im allgemeinen bei Widerstandswerten von 10000 Ohm. Bei der Wahl der Widerstände wirken sich auch ökonomische Gesichtspunkte aus. Widerstände hohen Widerstandswertes sind kostspieliger als Widerstände niedrigen Widerstandswertes, weil zusätzliche Drahtlängen und Wicklungszeit benötigt werden.

In F i g. 2 ist ein digital gesteuertes Potentiometer dargestellt, welches auf der Erfindung beruht. Die Vorteile dieser Potentiometeranordnung gegenüber einem Wolff-Poggendorf-Potentiometer werden im nachstehenden im einzelnen beschrieben. Das in F i g. 2 wiedergegebene Potentiometer soll zunächst in allgemeiner Weise erörtert werden, um die Gesichtspunkte für die Potentiometer, welche einem bestimmten Verschlüsselungssystem, beispielsweise der 8-4-2-1- oder der 4-2-2-1- oder der 2-2-2-2-1-Verschlüsselung zu vereinfachen. Das in F i g. 2 dargestellte Potentiometer weist eine Mehrzahl in Serie geschalteter Widerstände .R₂ auf, die mit 40 bis 47 bezeichnet sind und so angeordnet sind, daß sie in einer dem Wolff-Potentiometer der F i g. 1 ent-

35

40

schaltende Schalter oder elektronische Schalter, beispielsweise Transistorschalter, sein. Typische Digital- 55 sprechenden Weise durch Schalter 50 bis 57 pa-ar-Analog-Umsetzer mit Wolff-Poggendorf-Potentio- weise komplementär kurzgeschlossen werden können.

meiern und ähnlichen Potentiometern verwenden elektromagnetische Relais. Diese Relais bestehen aus einem Schaltlamellenpaar in einem Glasgefäß und werden durch ein steuerndes Magnetfeld gesteuert. Die Ausgangsklemmen 36 und 37 sind an die Widerstände 14 bis 17 angeschlossen und gestatten die Entnahme der Ausgangsspannung E₀₁₁₁. Gemäß F i g. 1 sind die Widerstände einer 2-4-2-1-Es ist in F i g. 2 eine einzige Widerstandsdekade dargestellt, und zusätzliche Dekaden können zur Anwendung gelangen und sind durch die gestrichelte Umrandung 60 bezeichnet. Der Ausgangswiderstand R₁. der das Bezugszeichen 61 trägt, gehört zu der letzten Dekade. Tatsächlich umfaßt eine jede Dekade einen Abschlußwiderstand R,. dieser Widerstand wird jedoch bei Zwischendekaden durch die Parallel-

Verschlüsselung abgestuft, wodurch man eine stufen- 65 schaltung des Anpassungswiderstandes R,„. der mit weise Zunahme der Ausgangsspannung JE₁₁₁₁, von 0 bis 9 dem Bezugszeichen 62 bezeichnet ist und am Ende erzielen kann. Wenn beispielsweise die Schalter 24
bis 27 geschlossen sind, ergibt die Ausgangsspan

einer jeden Dekade die Anpassung an die richtige Belastung sicherstellt, mit einem Eingangswider-

stand K₁ gebildet, der das Bezugszeichen 63 trägt und der Eingangswiderstand der Dekade von der Eingangsseite her ist.

Es sind in jeder Dekade Querwiderstände vorgesehen, welche der entsprechenden Verschlüsselung, beispielsweise dem 4-2-2-1-Schlüssel entsprechen. Der erste Querwiderstand R_sl ist durch das Bezugszeichen 66 bezeichnet und liegt zwischen der Verbindungsstelle der Widerstände 40 und 41 und der Verbindungsstelle der Widerstände 44 und 45. Der zweite Parallelwiderstand R_s2 ist durch das Bezugszeichen 67 gekennzeichnet und liegt zwischen der Verbindungsstelle der Widerstände 41 und 42 und der Verbindungsstelle der Widerstände 45 und 46. In ähnlicher Weise ist ein dritter Parallelwiderstand K_s3 durch das Bezugszeichen 68 gekennzeichnet und liegt zwischen der Verbindungsstelle der Widerstände 42 und 43 und der Verbindungsstelle der Widerstände 46 und 47. Es wird noch nachstehend klargestellt werden, daß der Widerstandswert eines bestimmten Parallel-Widerstandes jR_s unendlich groß sein kann, was von der zu benutzenden Verschlüsselung der Dekade abhängt. Die Eingangsklemmen 70 und 71 sind an die Widerstände 40 und 44 angeschlossen und die Ausgangsklemmen 72 und 73 an die Widerstände 44 und 61. Ebenso wie bei dem Wolff-Potentiometer werden die Schalter 50 bis 53 komplementär zu den Schaltern 54 bis 57 gesteuert, was durch die gestrichelten Verbindungslinien der Schalter angedeutet ist.

Zwecks besseren Verständnisses soll zunächst auf F i g. 3 Bezug genommen werden, bevor die mathematische Erklärung der Ableitung der Potentiometeranordnung und ihrer Vorteile gegeben wird. In F i g. 3 handelt es sich um eine fünf Stufen umfassende Potentiometeranordnung, die bei einem Digital-Analog-Umwandler verwendet werden kann. Eine jede Dekade ist nach der Verschlüsselung 4-2-2-1 verschlüsselt. Sämtliche Serienwiderstände R₂ haben den gleichen Wert und sämtliche Parallelwiderstände mit Ausnahme des Anpassungswiderstandes R_n, sind ganze Vielfache der Serienwiderstände. In Anbetracht der Tatsache, daß im wesentlichen sämtliche Widerstände gleiche Ohmwerte oder ganze Vielfache davon haben, ergibt sich offensichtlich eine große Ökonomie bei der Herstellung und eine große Genauigkeit bei der Anpassung der Widerstände. Beispielsweise können in F i g. 3 der Widerstand R den Wert 10 000 Ohm und die Spannungsquelle E_ri,_f den Wert 10 Volt haben. Bei einer derartigen Anordnung liefert die erste Dekade Stufen von 0 bis 9 Volt und die zweite Dekade Stufen von 0 bis 0.9 Volt und die dritte Dekade Stufen von 0 bis 0.09 Volt und die vierte Dekade Stufen von 0 bis 0,009 Volt und die fünfte Dekade Stufen von 0 bis 0.0009 Volt. Die niedrigste Spannungsstufe ist daher 0.0001 Volt oder 100 _;xV. Ebenso wie in dem Wolff-Potentiometer ergibt die komplementäre Schaltungsweise eine im wesentlichen konstante Belastung für die Bezugsspannungsquelle.

Zusätzlich zu der größeren Fertigungsökonomie und der größeren Präzision der gesamten Schaltungsanordnung ist bei dieser erfindungsgemäßen Anordnung die unerwünschterweise erzeugte Spannungsverfälschung der Potentiometeranordnung wesentlich geringer als bei einem Wolff-Poggendorf-Potentiömeter. Es ist bekannt, daß Schalter einen gewissen Kontaktwiderstand haben und daß sich bei.Fließen eines Stromes in unerwünschter Weise Spannungsverfälschungen ergeben. Bei dem Wolff-Potentiometer gemäß F i g. 1 ist der die Widerstände 10 bis 17 durchfließende Strom konstant, weil zu jedem Schalter und Widerstand ein komplementär betätigter Schalter und Widerstand in derselben Stromschleife gehört. Wenn daher der Schalter 20 geöffnet wird, wird der Schalter 24 geschlossen. Nennt man K₁ den Widerstand des der Bitstelle »1« entsprechenden Widerstandes 13, so ist der gesamte Kreiswiderstand 2R_x +4R₁ + 2R₁ + R₁ gleich 9 R₁. Die Summe sämtlicher Bitstellengewichte ist 9 und sei W genannt. Der gesamte Kreiswiderstand ist daher WR₁. In einem zweidekadigen System ist W= 99 und der Kreiswiderstand ist 99R₁. In einem dreidekadigen System ist der Kreiswiderstand 999 R₁ und in einem vierdekadigen System 9999K₁.

Der in dem Stromkreis fließende Strom / hat die E_r,

Größe

WRi

Wenn dieser Strom / durch die geschlossenen Schalter 24 bis 27 fließt, entsteht eine resultierende Ausgangsspannung £,„„, selbst wenn das Potentiometer auf den Wert 0 eingestellt ist und die Schalter 24 bis 27 geschlossen sind, weil die genannten Schalter einen bestimmten Kontaktwiderstand haben. Wenn N die Anzahl der wirksamen Serien widerstände ist und R₁. der Kontakt widerstand eines einzigen Schalters ist, dann ist der gesamte Kontaktwiderstand zwischen den Ausgangsklemmen 36 und 37 gleich NR_C. In F i g. 1 beispielsweise sind nur die vier Bitstellen 2. 4. 2, 1 vorhanden, und dementsprechend ist der Kontaktwiderstand zwischen den Klemmen 36 und 37 gleich 4 R₁.. Bei einem zwei Dekaden umfassenden System ergeben sich acht Bitstellen und bei einem drei Dekaden umfassenden System zwölf Bitstellen. Bei einem gesamten Kontaktwiderstand NR_C und einem Strom / durch diesen Kontaktwiderstand ergibt sich als Spannungsverfälschung die Spannung £„/·/·.„., zwischen den Klemmen 36 und 37 in der Größe von INR_C. Da

WR₁

ist. ergibt sich

_ E_n^NR,

Setzt man daher eine fünf Dekaden umfassende Anordnung mit einem der Verschlüsselung 2-4-2-1 entsprechenden Potentiometer, bei dem der niedrigste Widerstand 0.5 Ohm beträgt und die Bezugsspannung 10 Volt ist. so ergibt sich als Verfälschungsspannung

'-'ill I HCl

10-(5-4) R₁.
99999 ■ 0.5

Volt

Zwecks Vergleiches mit dem Wolff-Potentiometer soll eine einzige Dekade des .in F i g. 2 dargestellten Potentiometers betrachtet werden. Der einen bestimmten Schalter durchfließende Strom bzw. der entsprechende Widerstand ist unabhängig vom Zustand der übrigen Bitstufen. Dies ergibt sich aus der komplementrären Betriebsweise der Schalter und Widerstände. Der Strom / fließt entweder durch den Widerstand, wenn der Schalter geöffnet ist, oder durch den Schalter, wenn der Schalter geschlossen ist. Nimmt man an, daß der eine der Schalter 54 bis 57

geöffnet ist, so ergibt sich eine Spannung, die zu der Bezugsspannung in dem Verhältnis steht, wie die betreffende Bitstelle sich zu dem gesamten Bitgewicht verhält. Wenn beispielsweise das fünf Dekaden umfassende System ein gesamtes Bitgewicht von Wgleich

99999 hat, so erzeugt die höchste »4«-Bitstelle -99999-

der gesamten Bezugsspannung, wenn der entsprechende Schalter geöffnet ist, d. h. etwa 4 Volt bei einer Bezugsspannung von 10 Volt. Allgemein läßt sich sagen, daß die von einer Bitstelle erzeugte Span

beträgt, wenn B_n das Gewicht der

betreffenden Bitstelle, im vorliegenden Fall also 40000, ist. Der durch den Widerstand R₂ fließende ,₅ Strom, der diese Spannung erzeugt, ergibt sich zu

r _

B₁, E_n. f WR₂

(3)

Da derselbe Strom durch den betreffenden Schalter fließt, wenn er geschlossen ist, ergibt sich die Spannungsverfälschung dieses Schalters zu

20

B,,E_ri._rR_c WR-,

(4)

Die gesamte verfälschende Spannung ist die Summe sämtlicher Einzelspannungen und kann ausgedrückt werden zu

_ B₁ E_n.f R_c B₂E_n,_fR_c

_ B_n E_n,f R_c WR₂ "

Durch Ausklammern erhält man hierbei den, die mit einer anderen Verschlüsselung arbeiten. Es soll nunmehr auf F i g. 2 Bezug genommen werden und die mathematische Analyse für die Bemessung der Potentiometeranordnung für andere Verschlüsselungen erklärt werden. F i g. 2 zeigt nur ein Potentiometer mit vier Bitstellen, es ist jedoch offensichtlich, daß auch eine größere oder kleinere Anzahl Bitstellen je nach der gewünschten Verschlüsselung Anwendung finden kann.

Es wird angenommen, daß die Bitgewichte der Potentiometeranordnung in F i g. 2 in absteigender Ordnung vorliegen, nämlich als A-, B-, C- und D-Teile, die etwa den Bitgewichten 4-2-2-1 entsprechen können. Die Widerstände 40, 44 und 66 sind der ersten Bitstelle von links also der Bitstelle des höchsten Gewichtes zugeordnet und die Widerstände 41,45 und 67 der zweiten Bitstelle von links. Als nächstes ist die Eingangsbezugsspannung E_n,_f zu wählen. Da die binäre Verschlüsselung von Dezimalwerten eines typischen Digital-Analog-Umwandlers verlangt, daß aufeinanderfolgende Basiszahlstufen, d. h. bei der Basiszahl a = 10 Dekadenstufen, die hinsichtlich der Widerstandswerte und der Anordnung möglichst

gleich sein sollen, — = -tq- der Spannung für eine Biteinschaltung liefern soll, verglichen mit der vorausgehenden Dekade, so ist die Ausgangsspannung E₀

einer Dekade — = -^r ihrer Eingangsspannung £,·„, und die Ausgangsspannung ist die Eingangsspannung der nächstfolgenden Dekade. Es ergibt sich daher die Beziehung

^l--E_in=±--E_in. (9)

E₀ =

(5)

35

Eoffse, = (B₁+B₂ + B_n). (6)

⁴° Da die Gesamtsumme der Spannungsgefälle in dem geschlossenen Stromkreis 0 sein muß, muß E_1n gleich der Summe der Bitgewichte B₁₁,, in einer Dekade multipliziert mit der Spannung E₁, welche dem »1«-Bit der letzten Dekade entspricht, plus der Spannung E₀, sein. Daher ergibt sich

= B_w, ■ E₁ + E₀ .

(10)

Da jedoch B₁+ B₁+ h B_n = W ist, reduziert sich diese Gleichung zu Ersetzt man E₀ durch den Wert der Gleichung (9),

so erhält man

-offset

(7)

Nimmt man daher eine fünf Dekaden umfassende und dem Schlüssel 2-4-2-1 entsprechend verschlüsselte dezimale Potentiometeranordnung an, bei der R₂ gleich 1.0 000 Ohm ist und man es mit einer Bezugsspannung von 10 Volt zu tun hat, so ergibt sich die Spannungsverteilung zu

-Offset

\QR_C
10 000

Volt =

(8)

Nimmt man R₂ zu 25 000 Ohm an, so ergibt sich statt dessen die Verfälschungsspannung zu 0,4 R_c ■ 10~³ Volt. Es ist daher offensichtlich, daß sich bei einer erfindungsgemäßen Potentiometeranordnung eine wesentliche Reduzierung der Spannungsverfälschung ergibt.

In F i g. 3 ist ein fünf Dekaden umfassendes Potentiometer mit einer Verschlüsselung 4-2-2-1 zugrunde gelegt. Die Erfindung kann jedoch auch auf andere Potentiomeleranordnungen angewendet wer- E_1n = B_K, ■ E[ + — E_1n — B_n., ■ E₁

+ 0,l-£„, (11)

E_1n = -^j B_wt -E₁=-^ B_w, ■ E₁. (12)

Für eine 4-2-2-1-Verschlüsselung ist B_w, gleich 4 + 2 + 2+1 = 9 in der letzten Dekade, und wenn Ei gleich 1 Volt ist, ergibt sich E_n, zu -^- = 10,0 Volt. In der ersten Dekade ist E_1n gleich E_ref, und als Eingangsspannung E_in für die nächste Dekade ergibt sich 0,1 · E_n,_f.

Als nächstes ist der Widerstandswert des Abschlußwiderstandes R, einer beliebigen Dekade zu bestimmen. Unter praktischen Verhältnissen besteht dieser Widerstand aus dem Eingangswiderstand der restlichen geeignet abgeschlossenen, an der rechten Seite liegenden Basiszahlstufen (Dekadenstufen) und einem Anpassungswiderstand R_1n. Nur in der letzten Stufe, wo an der rechten Seite keine weiteren Stufen

angeschlossen werden, tritt R, allein auf. Der Strom I, durch den Abschlußwiderstand einer Basiszahlstufe (Dekadenstufe) ist gleich dem Strom durch den »1«-Bitwiderstand dieser Basiszahlstufe und ist ... E₁

gleich -jp.

Der Strom /, durch den Abschlußwiderstand einer Basiszahlstufe (Dekadenstufe) ist gleich dem Strom durch den »1 «-Bitwiderstand dieser Stufe und ist B„.i·-^-, wo B_wl das Bitgewicht der Bitstelle »1« dieser Dekadenstufe ist.

Da E₀ gleich — ■ £,·„ = 0,1 · £,·„ gemäß Gleichung (9) war, erhält man bei Berücksichtigung der Gleichungen (9) und (12) die Gleichung

Indem man die Gleichungen (15) und (16) in Gleichung (17) berücksichtigt und vereinfacht, erhält man

1 ' (B₁₁.,, + BwQ₁-I) ■ ■ · B_wl) + E ₀
Ei " (B₁V_1n+1) — B₁,,,,)

Wenn B„_T definiert wird als das gesamte Bitgewicht einer Basiszahlstufe rechts eines Parallelwiderstandes, nämlich B„_T = (B₁,,,,+ B,,,,, ^ ... B„.j), so kann ein Parallelwiderstand R₅ unter Berücksichtigung der Gleichungen (9) und (12) ausgedrückt werden zu

_D E₁ ■ (B_wr) + E₀

E₀ R2
B₁,

_wi

B,,, · R2

i ciB_wi ■ E₁ B_m ■ R₂

«1ii + l) -D₁,.,, £1 ß„,_{(n + 1}) — B_wn J

, (20a)

20 wr +

fl-1

B-,

(β- I)B₁₁, 9-B„, ·

(13)

~ B_WII

(20 b)

Für-die letzte Dekade ist B_wl gleich 1, und die Summe der Bitgewichtstellen in dieser Dekade ist bei der gewählten 4-2-2-1-Verschlüsselung gleich

Man erhält daher für den Abschlußwiderstand R₇-die Beziehung aus Gleichung (13)

R-j- = (R,)i = R₂ ■

Die Parallel widerstände R_sl, R_s2, R_s3 sind weiter zu bestimmen. Man nimmt zunächst das gewünschte Spannungsgefälle am Widerstand R₂. Für "eine bestimmte Bitstelle η eines Bitgewichtes B_wn ist diese Spannung gleich By_nE₁. Eine Spannung £_s an einem Parallelwiderstand R_s, der an der rechten Seite eines Widerstandes R₂ der Bitspannung B_w„ ^angeschlossen ist, ist die Summe sämtlicher Spannungsgefälle an den weiter rechts liegenden Widerständen und kann geschrieben werden zu

£_s = B„„ · E₁ + ß_w(„__n · E₁ .... B₁₁., · E₁ + £₀ (14)

= Ei ■ (B_n.,, + B„.(„-i). · · · B_Kl) + E₀ .

(15)

45

Der Strom /_s durch einen bestimmten Parallelwiderstand ist der Unterschied zwischen dem Eingangsstrom zu der Verbindungsstelle, an die der Widerstand angeschlossen ist, und dem Ausgangsstrom. Da der von links kommende Strom gleich Der erste Ausdruck in Gleichung (20 a) ist der Widerstand K₂' multipliziert mit dem Verhältnis sämtlicher Bitgewichte der Basiszahlstufe an der rechten Seite des Widerstandes, dividiert durch die Differenz zwischen dem Bitgewicht unmittelbar links zu dem Bitgewicht unmittelbar rechts des betreffenden Parallelwiderstandes R_s. Der zweite Ausdruck ist das Verhältnis der Ausgangsspannung E₀ zur Spannung E₁ der Einheitsbitstelle, multipliziert mit dem Reziprokwert des Unterschiedes zwischen dem Bitgewicht links gegenüber dem Bitgewicht rechts an der Stelle des betreffenden Querwiderstandes R_s.

Bei dem der Verschlüsselung 4-2-2-1 entsprechenden Potentiometer der F i g. 3 ergibt sich kein Parallelwiderstand bzw. ein unendlich großer Widerstand an der Verbindungsstelle zwischen den beiden »2«-Bits. Dies erkennt man leicht aus der obigen Gleichung, da das Bitgewicht links gleich dem Bitgewicht rechts ist und dementsprechend B_w(„₊₎ — B_n.„ verschwindet.

Es ist nunmehr erforderlich, die Anpassungswiderstände R_1n zu ermitteln, welche parallel zu dem Eingangswiderstand J?,· angeordnet den Abschluß widerstand jR, für eine Stufe ergibt. Dieser Anpassungswiderstand R_1n kann wie folgt ausgedrückt werden:

_ R₁R,

^K'" - R₁ - R, ·

(n + l)

Da die folgenden Beziehungen gelten:
^R

55

ist und der austretende Strom

ist, erhält man
Ei

Rl

Ei

i B_wh R,

(21)

(22)

(23)

bei denen B,,,,, das Gewicht der höchsten Bitstelle der Stufe ist, so erhält man aus den Gleichungen (23) und (12) und (22) die Beziehung

J _ "1 . D _ "1 . D

¹S η ⁰W(Il-H) r> ^Dwll

Nun ist

Ri

Es

τ ■

(16)

(17)

R' =

Ei,,

"B_wt ■ R₂

E₁-'	Bw/,	(fl-1)· B,,,,	(24)
B_wl	R₂		809 557/397
0,9·	Bwi, '

Setzt man die Werte der Gleichungen (13) und (24) in Gleichung (24) ein und vereinfacht man, so erhält man

R,„ =

Ow, ' til . Ο"Wt ^K2

(a- I)B₁₁, ' (ft-I)B₁₁.,,
«B_1M · R₂ ß„._r · R₂

(a-l)B_wl, (a-I)B₁₁,

B_wt ' R-2

₁₁., -Ο,Ι-Β,,,,Γ

20

(25)

Die in den vorstehenden Gleichungen verwendeten Größen werden nachstehend nochmals angegeben:

R₂ = Bitwiderstand parallel zu jedem Schalter,

R_x = Parallelwiderstand eines Bitwiderstandes, identifiziert durch die zahlenmäßigen
Suffixe R₁. R₂ ....

R₁₁₁ = Parallelanpassungswiderstand am Ende einer Dekade zwecks Sicherstellung der richtigen Anpassung,

R₁- = Eingangswiderstand einer Dekade.

R, = Abschlußwiderstand einer jeden Dekade, der mit Ausnahme der letzten Dekade sich aus der Parallelkombination R,- und R_n, zusammensetzt.

£,·„ = Eingangsspannung einer Dekade.
E_rL,_r — Eingangsspannung der ersten Dekade.

R₁ = Spannung am Widerstand R₂ in der

»1 «-Bitstelle in der letzten Dekade, wenn der betreffende Schalter offen ist.

£„ = Ausgangsspannung einer Dekade und
damit Eingangsspannung der nächstfolgenden Dekade.

I_x = Strom durch einen Parallelwiderstand R_v.

/,„ = Eingangsstrom einer Dekade.
ß_11T = Summe sämtlicher Bitgewichte einer
Dekade rechts eines Parallel Widerstandes R₁,
B_wn = Gewicht des Bits eines bestimmten

Parallelwiderstandes R_x.
B₁,., = Summe sämtlicher Bitgewichte einer

Dekade.

B₁₁.,, = das höchste Bitgewicht einer Dekade.
E₁₁₁₁, = Ausgangsspannung sämtlicher Dekaden, abhängig von dem Schaltungszustand der Schalter.

Claims

Patentansprüche:

1. Schaltungsanordnung zur Umsetzung digitaler Zahlenwerte, deren binäre Ziffernstellen unterschiedliches Gewicht B_n haben, in elektrische Analogsignale unter Anwendung von zwei in Serie geschalteten Widerstandshauptgruppen, in denen paarweise die Serienwiderstände beider Widerstandshauptgruppen sich entsprechen und durch komplementär betätigbare Schalter, die entsprechend den Ziffernstellenbits der umzuwandelnden Zahl gesteuert werden, kurzschließbar sind, wobei die in Serie geschalteten Widerstandshauptgruppen an eine gemeinsame konstante Spannungsquelle E_ref angeschaltet sind und die Analogausgangsspannung E₀,,, an der einen Widerstandshauptgruppe abgegriffen wird, vorzugsweise

35

40

45

55

60

zur Umwandlung binärverschlüsselter Zahlen,der Basiszahl a = 10 (Dezimalzahlen), dadurch gekennzeichnet, daß die durch die komplementär gesteuerten Schalter (50 ... 57) kurzschließbaren Serienwiderstände (40 ... 47) alle gleiche Widerstandswerte R₂ haben und zwischen einander entsprechenden Verbindungspunkten aufeinanderfolgender Serienwiderstände R₂ der beiden Widerstandshauptgruppen Querwiderstände (66, 67, 68) angeordnet sind, deren Widerstandswerte R_s„ unter Berücksichtigung der den benachbarten Serienwiderständen R₂ zukommenden Ziffernstellengewichte B₁₁.,, bzw. B_u.,,₁₊n und unter Berücksichtigung der Summe ß_llT der Ziffernstellengewichte der Serienwiderstände R₂, welche in der Basiszahlstufe ei in bezug auf den Querwiderstand R_sll an der Seite der niedrigeren Ziffernstellengewichte liegen und unter Berücksichtigung der Gesamtsumme B₁,., der Basiszahlstufe «, der der Parallelwiderstand R_x,, angehört bzw. die er nach der Seite einer Basiszahlstufe niedrigeren Ziffemstellengewichtes abschließt, wie. folgt gewählt ist:

R + Al

Rsn = ^2 ~d Z- b—

und daß die beiden Widerstandshauptgruppen miteinander durch einen Abschlußwiderstand (61) verbunden sind, dessen Widerstandswert beträgt:

η wt D

⁼ cT~~T '

2. Anordnung nach Anspruch 1 zur Umsetzung binärverschlüsselter Dezimalzahlen in Analogsignale, dadurch gekennzeichnet, daß der Widerstandswert R₁.,, eines zwei Serienwiderstandsverbindungsstellen verbindenden Querwiderstandes beträgt:

B_vr +

B_n,_n+ll-B_m,

(19)

und daß der Widerstandswert R₁ des Abschlußwiderstandes, welcher die beiden Widerstandshauptgruppen verbindet, beträgt:

B_wl Rz

R₁ =

(13)

und daß der Widerstandswert R_n, eines Querwiderstandes, der in den beiden Widerstandshauptgruppen zwei Dekadenstufenverbindungsr stellen verbindet, beträgt:

9-(B₁₁,-0,1B₁,,)'

(25)

wobei B₁₁., die Summe der Gewichte der Serienwiderstände R₂ der höheren Dekade und B_n.,, das höchste Gewicht der angrenzenden Dekade niedrigeren Gewichtes und B₁₁.j das niedrigste Gewichtder an den Querwiderstand R_n, angrenzenden Dekade höheren Gewichtes bedeutet.

In Betracht gezogene Druckschriften:
Französische Patentschriften Nr. 1 356 201.

Hierzu 1 Blatt Zeichnungen

809 557/397 5.68 O Bundesdruckerei Berlin