DE1537951A1 - Nichtlinearer Digital-Analog-Umwerter,insbesondere Decoder fuer die Pulscodemodulation - Google Patents

Description

Dipl.-Ing.Heinz Olaessen

Patentanwalt

7 Btuttgart-1, Postfach 3141

M.R.lord-3
ISE/Reg.3819

INTEffiJAlEIONAI STANDARD ELECTRIC OORi*ORATIOST,NEW YORK

"Nlchtlinearer Digital-Analog-Umwert er, insbesondere Decoder für die Pulscodemodulation"

Die Priorität der Anmeldung Hr.6510/67 vom 10.2,1967 in Großbritannien wird in Anspruch genommen.

Die Erfindung betrifft einen nichtlinearen Digital-Analog-Umwert er für in einem N-ziffrigen Binärcode codierte Signale, insbesondere Decoder für die Pulscodemodulation. Wenn der Digital-Analog-Umwerter Bestandteil eines Rückkopplungscoders ist, bezieht sich die Erfindung auch auf einen Analοg-Digital-Umwerter.

Die Vorteile der Verwendung einer nichtlinearen quantisierung bei der Umwandlung von Signalen vom Analogwert in die digitale Form und umgekehrt sind jetzt allgemein bestätigt und es sind schon verschiedene solcher Methoden vorgeschlagen. In einigen vorgeschlagenen Methoden werden z.B. Bauelemente mit einer nichtlinearen Beziehung zwischen der angelegten Spannung und dem sich daraus ergebenden Strom verwendet.

Die Bauelemente müssen identische Kennlinien haben, um an den beiden Endstellen eines Systems eingesetzt werden zu können und die Stabilität dieser Kennlinien ist sicherzustellen.

Um diese Schwierigkeiten zu vermeiden, sind schon nichtlineare Umwerter vorgeschlagen, in denen die nichtlineäre ^uanti-

2.2.1968

Ti/Ho -2-

009808/1365 bad omoinal

ISB/Heg.3819 - 2 - .

sierung durch rein digitale Verfahren erreicht wird. Der Preis, der für diese vergrößerte Keproduzierbarkeit dieser Verfahren gezahlt wird, ist eine Vergrößerung in der Komplexität der Kreise. ·

Der Erfindung liegt die Aufgabe zugrunde, einen Umwerter au schaffen, der mit digitalen Kitteln eine nichtlineare Kennlinie erzeugt.und dennoch im Aufbau nicht unnötig komplex ist. Dies wird erfindungsgemäß dadurch erreicht, daß von den Ii giffern die η niederwertigsten in einem linearen Decoder in einen Analogwert (VA) umgewandelt werden, daß eine Anordnung vorgesehen ist, die einen Festwert erzeugt, wenn wenigstens eine der H-n höchstwertigen Ziffern den "./ert 1 hat, daß aus diesen beiden Werten in einer Stufe der Summenwert gebildet wird und daß dieser Summenwert in einer weiteren ätufe entsprechend dem r/ert der li-n hochstwerMn Ziffern beeinflußt wird.

Es ergibt sich dadurch der Vorteil, daß man eine Umwandlungskennlinie erhält, die aus geradlinigen Abschnitten besteht und eine ausreichende Annäherung an eine exponentielle Kurve hat.

■ Die Erfindung wird nun anhand der beiliegenden Zeichnungen beschrieben. Es zeigen:

Fig.1 eine schematische Darstellung eines ITmwerters gemäß der Erfindung,

Pig.2 eine Zusammenstellung des binären Digitaloodes in Ia- > bellenform und
Fig.3 die Umwandlungskennlinie des Umwerters nach Fig.1.

Der Codewert wird in Parallelform an die Anschlüsse 1 bis 5 (Fig»i) angelegt. Die am wenigsten wichtige Ziffer wird dabei an den Anschluß 1 angelegt und die höchstwertigste Ziffer • an den Anschluß 5. Die zwei am wenigsten wichtigen Ziffern des empfangenen Codesignales werden an einen normalen linearen

BAD 0 0 9808/1365 -3-

ISE/Reg.3819 " - 3 -

Decoder angelegt, an dessen .iusgaiig in Abhängigkeit von der empfangenen Oodekoinbination eine analog spannung VA mit den Werten 0,1,2 oder 3 Einheiten auftritt, Eine ODER-Schaltung G ist mit den übrigen jüingangs anschluss en 3 bis 5 verbunden, so daß diese Torschaltung ein Ausgangssignal abgibt, wenn auf irgendeinem dieser Anschlüsse eine Ziffer mit dem ./ert 1 empfangen wird. Aufgrund dieses Ausgangssignales erzeugt ein Vorsρannungsgenerator B an seinem Ausgang eine feste Vorspannung VB von vier Einheiten. Die Spannungen VA und VB an die Eingänge eines Spanmmgssummierkreises G angelegt, an dessen Ausgang eine Spannung VG=VA+VB auftritt. Eine Vervielfachereinheit JL> liegt zwischen dem Ausgang dieses Summierkreises G und dem Belastungswiderstand KL für das Analogsignal.

Die Vervielfachereinheit enthält eine Hehrzahl von v/iderständen, von denen jeder durch einen eigenen Schalter in den Ausgangskreis eingeschaltet werden kann. Zur Vereinfachung der Darstellung sind diese Schalter als Kontakte dargestellt. Es ist jedoch selbstverständlich, daß in der Praxis elektronische oder andere Schalter eingesetzt werden. Die Schalter des Vervielfachers werden durch eine Decodiermatrix E betätigt. Die Eingänge der Matrix sind mit den Anschlüssen 3 bis 5 verbunden, die für die drei höchs"fewertigen Ziffern des empfangenen Codes vorgesehen sind. Die Matrix enthält weiterhin eine anzahl von Ausgangskreisen, deren Zahl gleich der Zahl der möglichen Kombinationen aus den drei Ziffern ist, nämlich acht Kombinationen. In der Anordnung gemäß I¹Ig. 1 sind die Widerstände in dem Vervielfacher parallel geschaltet und die Matrix ist so ausgebildet, daß immer nur ein einziger .ausgang ein Steuerkriterium abgibt. Der Vervielfacher und die Decodermatrix können jedoch auch in anderer Weise aufgebaut sein, um das gleiche Resultat zu erzeugen. So kann z.B. die Decodiermatrix über verschiedene Ausgänge gleichzeitig Steuerkriterien abgeben. In diesem Pail kann eine beliebige Zahl von "widerständen in dem Vervielfacherkreis D eingeschaltet sein. Der Viert der Widerstände muß entsprechend festgelegt werden, jüs ist auch möglich, die Widerstände in dem

BAD ORIGINAL

009808/1365 -4-.

ISE/Reg.3819 - 4 -

Vervielfacher in ßeihe zu sehalten, anstatt sie wie dargestellt, parallel zu schalten. In diesem Fall kann die Matrix so aufgebaut werden, daß entweder nur ein einzelner Widerstand oder eine unterschiedliche Zahl von t/iderständen in dem Stromkreis liegt.

Es wird jetzt die Arbeitsweise des Umwerters beschrieben. Mit N wird die Gesamtzahl der Ziffern des Codes bezeichnet, mit η die Zahl der weniger wichtigen Ziffern, die an den. linearen Umwerter A angelegt werden und mit N-n die Zahl der höchstwertigen Ziffern, die an die ODER-Schaltung G und an den Eingang der Jüecodiermatrix E angelegt werden. Im Aus führungs bei spiel ist N=5, n=2 und Ν-η=3, so daß die Zahl der möglichen Codekombinationen 2^=32 beträgt. Diese Kombinationen sind in der Tabelle in der Fig.2 dargestellt. Man erkennt, daß jede der 32 Kombinationen erhalten werden kann durch Kombinierung einer der vier möglichen Kombinationen, die durch die zwei am wenigsten wichtigen Ziffern dargestellt werden, mit einer der acht möglichen Kombinationen, die durch die drei höchstwertigen Ziffern des Codes dargestellt werden. Man erkennt, daß für jede der acht möglichen Kombinationen der N-n wichtigsten Ziffern die η am wenigsten wichtigen Ziffern zyklisch die Werte 0,1,2 und 3 einnehmen. Ein Ausschnitt aus der Umwandlungekennlinie, die man mit der Anordnung nach Fig.1 erhält, ist in der Pig.3 dargestellt. Obwohl die Schaltung des Decoders und die Kennlinie ein analoges Ausgangssignal zeigen, das nur eine Polarität hat, wird die Erfindung normalerweise für einen symmetrischen Code verwendet. In dem Code ist eine weitere Ziffer enthalten, die die Polarität des decodierten Signales kennzeichnet, die Kennlinie kann sowohl für positive als auch für negative Signale verwendet werden.

Das Analogsignal YA, das man am Ausgang des linearen Decoders A erhält, ist in der Fig.3 durch die treppenförmige Kurve dargestellt, die unterhalb des linearen Abschnittes 0 bis A liegt. In dem dargestellten Beispiel ist eine Stufe in diesem Teil d-er Kennlinie gleich 1 Y. Wenn irgendeine der höchstwertigen

0 0980 8/136 5

BAD ORIGINAL \.^

ISE/Beg.3819 - 5 —

Ziffern den Viert 1 hat, also bei allen Codewerten, die größer als 00OO11 sind, wird eine Vorspannung VB von vier Einheiten zu der Spannung VA addiert. In der Fig.3 ist diese Vorspannung durch die horizontale, gestrichelte Linie "beim Code 00100 angegeben» Die Analogspannungen, die durch die nächsten vier Codewerte (00100 bis 00111) liegen unterhalb des linearen Abschnittes AB und haben die gleiche Steigung wie der Abschnitt 0-A. Es soll jetzt die Arbeitsweise des Vervielfachers D betrachtet werden. Das Analogsignal ist die Spannung über dem Widerstand RL, die durch den Strom JL erzeugt wird. Die Größe dieees Stromes hängt ab von der Spannung, die am Ausgang des Spannungssummierkreises C auftritt und den Gesamtwiderstand des Kreises· Dieser Gesamtwiderstand enthält den Lastwiderstand RL, den Ausgangswiderstand des Summierkreises C und den Wert des Widerstandes in dem Vervielfacher D. Der Analogstrom JL, der durch. den Belastungswiderstand RL fließt, ist deshalb proportional zu dem Produkt von VC und 1/S^₀₀. Im Ausführungsbeispiel hat

ges

die Deoodiermatrix B acht Ausgänge, d.h. für jede der möglichen Kombinationen der N-n Ziffern einschließlich der Kombination einen Ausgang. Wenn der binäre Eingangscode, der an die Anschlüsse 1 bis 5 angelegt wird, an den Anschlüssen 3,4- und 5 den Wert 0 hat, wird der erste Schalter in dem Vervielfacher geschlossen, der den Widerstand R1 in den Analogkreis einschaltet. Da die Steigung des Abschnittes AB in der Fig.3 gleich der des Abschnittes 0 bis A ist, wird der Wert des zweiten Widerstandes in dem Vervielfacher gleich dem des Widerstandes R1 gemacht. .

Die Umwandlungskennlinie der Anordnung ist eine geradlinige Annäherung an eine exponentielie Kennlinie, bei der das Verhältnis zwischen zwei aufeinanderfolgenden Abschnitten den Wert 2 hat.

Es wird also die Größe der Schritte, die dem Abschnitt B-C zugeordnet sind, gegenüber denen des Abschnittes A-B verdoppelt. Die Größe der Schritte in dem weiteren Abschnitt C-D wird wiederum durch entsprechende Wahl der widerstände in dem

009808/1365

-6-

ISE/Reg.3819 - 6 -

Vervielfacher verdoppelt. Man erkennt, daß die vollständige Kennlinie 2 1 geradlinige Abschnitte enthält, von denen mit Ausnahme des ersten Abschnittes jeder 2ⁿ Schritt mit gleicher Stufenhöhe enthält. Der erste Abschnitt hat die doppelte Zahl von gleichen Stufen. Dies geschieht deshalb, weil die Analogwerte, die durch die η am wenigsten wichtigen Ziffern dargestellt werden» auch den Wert 0 enthalten, der unabhängig vom Wert des Widerstandes des Vervielfachers gleich bleibt. Aus diesem Grund ist auch der Vorspannungsgenerator B vorgesjien, auf einanderfolgende Abschnitte werden durch foultiplizierung der Ordinaten des Abschnittes A-B mit den entsprechenden Faktor erzeugt.

ümwerters Aus der J?ig. 3 erkennt man, daß das analoge Aus gangs signal des7~" unter den Abschnitten liegt, die durch die gestrichelten Linien 0-B, B-C usw. definiert sind. Der effektive Ausgangswert ist deshalb geringer als der, dem die gestrichelte Kurve entspricht. In Systemen, die einen Sende- und einen Empfangskreis haben, sind normalerweise Anordnungen vorgesehen, die an der Empfangsseite den Wert eines halben Quantisierungsschrittes hinzufügen, so daß der mittlere Wert des analogen Ausgangssignales der gestrichelten Linie entspricht· Das gewünschte Resultat erhält man, indem man über einen dritten Eingang ein Signal mit einem halben Quantisierungsschritt an den Spannungssummierkreis anlegt,

Natürlich kann die Anordnung auch so getroffen werden, daß die Verschiebung um einen halben Quan'tisierungsschritt bereits in der Sendestelle des Systems vorgenommen wird.

2 Patentansprüche

2 Bl.Zeichng., 3 Pig.

BAD OSlGiNAL

009808/1365

Claims (1)

1S37951 -

ISE/Reg.3819 - 7 -

Patentansprüche

Nichtlinearer Digital-Analog-Umwerter für in einem N-ziffrigen Binärcode codierte Signale, insbesondere Decoder für die Pulscodemodulation, dadurch gekennzeichnet, daß von den H Ziffern die η niederwertigsten in einem linearen Decoder (A) in einen Analogwert (VA) umgewandelt werden (A), daß eine Anordnung (B) vorgesehen ist, die einen Festwert (VB) erzeugt, wenn wenigstens eine der N-n höchstwertigen Ziffern den u'evt 1 hat, daß aus diesen beiden v/erten in einer Stufe (G) der Summenwert (VC) gebildet wird und daß dieser Sumnienwert in einer weiteren Stufe (D) entsprechend dem viert der H-n höchstwertigen Ziffern beeinflußt wird.

Umwerter nach Anspruch 1, dadurch gekennzeichnet, daß die Stufe (D) zur Beeinflussung des Summenwerters (VO) ein Y/iderstandsnetzwerk enthält, in dem die V/iderstände in Abhängigkeit vom Wert der N-n Ziffern ein-bzw.ausgeschaltet werden und daß ein weiterer Codewandler (E) vorgesehen ist, der die IT-η angelegten Ziffern in für die Betätigung eines oder mehrerer Schalter notwendigen Steuersignale umwandelt.

BAD OHlQlNAL

909808-/1365