DE1172725B

DE1172725B - Vorrichtung zum Umwandeln einer Folge binaer codierter Impulse mit n Stellen in ein Signal bestimmter Amplitude

Info

Publication number: DE1172725B
Application number: DEW33426A
Authority: DE
Inventors: Roger Craig Chapman Jun
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1961-11-28
Filing date: 1962-11-28
Publication date: 1964-06-25
Also published as: US3217147A; BE625360A; FR1339996A; GB952720A

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Internat. KI.: H 03 k

Deutsche KL: 21 al-36/20

Nummer: 1 172 725

Aktenzeichen: W 33426 VIII a / 21 al

Anmeldetag: 28. November 1962

Auslegetag: 25. Juni 1964

Die Erfindung betrifft Dekodierer in Impulskode-Übertragungssystemen zum Umwandeln eines digitalen Signals in ein Signal bestimmter Amplitude.

Bekannte Dekodierer für η Ziffern verwenden η bewertete Ströme oder Spannungen, von denen jede(r) durch eine Eingangsziffer gesteuert wird. Diese Dekodierer sind für die meisten Zwecke ausreichend genau. Ihre Genauigkeit ist jedoch begrenzt; sie hängt von der Beschaffenheit der verwendeten Bewertungstechnik ab. Es sei z. B. der bekannte, in Fig. 1 in einem Schaltbild dargestellte, dreistellige Binärkode-Dekodierer betrachtet. Hierbei wird eine gemeinsame Spannungsquelle 10 verwendet, und das Bestimmen der Ströme (bzw. Spannungen) wird durch die Verwendung von Widerständen 11, 12 und 13 erreicht, die in benärer Beziehung zueinander stehen, wobei die Widerstandswerte von rechts nach links abnehmen. Es sei angenommen, daß der Widerstand 11 den Wert R hat, dann beträgt der Widerstand 12 * und

der Widerstand 13 -j-, so daß die dem Summenpunkt 14

auf Grund der digitalen Eingangssignale D₁, D₂ und D₃ zugeführten Ströme in binärer Beziehung zueinander stehen. Die analoge Darstellung der Zahl 1 wird durch Schließen des der Ziffer D₃ zugeordneten Schalters erzeugt, wodurch ein Strom an dem Summen-

punkt erhalten wird, der -=- gleich ist. In gleichartiger

Weise durch ι	Darstellung der Zahl 2
	2V
	R

werden die analoge einen Strom	der Zahl 4 durch einen AV
V	R
R
2
und die analoge Darstellung Strom V


R
4

erzeugt. Die bewerteten Widerstände 11, 12 und 13 sind in der Praxis nicht vollkommen und führen in jedem Falle zu einem Fehler, so daß der die Zahl 1 darstellende Strom geschrieben werden kann:

= a{\ + A₁) = a + αΔ-L,

Vorrichtung zum Umwandeln einer Folge binär
codierter Impulse mit η Stellen in ein
Signal bestimmter Amplitude

Anmelder:

Western Electric Company,

Incorporated, New York, N. Y. (V. St. v. A.)

Vertreter:

Dipl.-Ing. H. Fecht, Patentanwalt,
Wiesbaden, Hohenlohestr. 21

Als Erfinder benannt:
Roger Craig Chapman jun.,
Parsippany, N. J. (V. St. v. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 28. November 1961

(155 379)

maßen kann der zweite Strom geschrieben werden: 2V R

worin Zl₂ der Fehler ist. Schließlich kann der die Zahl 4 darstellende Strom geschrieben werden
AV R

= 2a{\ + A₂) = 2a+ 2aA_%,

= Aa{\ + A₃) = Aa + 4aZf₃

Um zu zeigen, wie die Fehler erzeugt werden, wird die Differenz des gesamten, zwischen den Zahlen 3 und 4 erzeugten Stromes betrachtet. Die Zahl 3 besteht aus der Summe der die Zahlen 1 und 2 darstellenden Ströme und ist

a +

+ 2a + 2aA₂ = 3a

l₁ + 3aZl₂.

Die Zahl 4 wird durch einen Strom mit dem Wert Aa + AaA₃ dargestellt, und die Differenz zwischen dem für die Zahlen 3 und 4 erzeugten Strom ist

Aa + AaA₃- 3a — UA₁-2aA₂.

Da diese Fehler Zl₁, Zl₂ und Zl₃ positiv oder negativ sein können, ist die maximale Differenz

worin α eine Konstante und A₁ der Fehler ist. Gleicherworin UfZl₁ + 2aA₂ + AaA₃ den maximalen Fehler darstellt.

409 627/332

Dieser Fehler ist in dem Sinne additiv, daß die Fehler J₁, A₂ und J₃ addiert werden, um den sich ergebenden Fehler zu erzeugen. Da dieser Fehler additiv ist und dem Aufbau solcher Dekodierer anhaftet, führt das Wesen dieses Fehlers zu einem teueren und komplizierten Gerät, um den sich ergebenden Fehler zu begrenzen. Es sind Bemühungen angestellt worden, um die Stromquellen in bekannten Dekodierern (dargestellt durch einfache Widerstände 11, 12 und 13 in Fig. 1) sehr genau zu machen. Trotz dieser Bemühungen begrenzt die Tatsache, daß alle Fehler additiv sind (J₁, A₂, A₃ werden in dem Ausdruck, der den maximalen Fehler darstellt, addiert), die Genauigkeit dieser Dekodierer, und es ist sehr schwierig, einen sehr genauen Dekodierer zu schaffen, der die oben beschriebene Technik der bewerteten Ströme verwendet.

Ein Zweck der Erfindung besteht darin, die Beschränkungen zu beseitigen, die Dekodierern mit bewerteten Strömen anhaften.

Ein weiterer Zweck der Erfindung ist, einen sehr genauen Dekodierer zu schaffen, bei dem der Fehler zwischen den Dekodierpegeln nicht additiv ist.

Ein weiterer Zweck der Erfindung besteht darin, die in einem Dekodierer mit vorbestimmter Genauigkeit erforderlichen Toleranzen zu verringern.

Die Erfindung ist gekennzeichnet durch (2" — 1) gleiche Stromquellen, von denen jede gleich große Ströme erzeugt, durch Einrichtungen zum Verbinden jeder Stromquelle und einem gemeinsamen Summen-•punkt und durch logische Kreise, welche den Eingang der Impulsfolge mit Schalteinrichtungen verbinden, um die einer ausgewählten Stromquelle zugeordneten Schalteinrichtungen zu betätigen, so daß die an dem gemeinsamen Summenpunkt gemessene Summe der gleichen, von den ausgewählten Quellen erzeugten Strom die Kode darstellt. Wegen der Art, in der die Ströme an den Summenpunkt angeschaltet sind, wird dieser Dekodierer als additiver Dekodierer bezeichnet.

Beispielshafte Auführungsformen der Erfindung sind in der Zeichnung dargestellt, und zwar ist

Fig. 1 ein Schaltbild eines bekannten, dreistelligen Dekodierers mit binärer Kode,

Fig. 2 ein Schaltbild eines Dekodierers gemäß der der Erfindung,

Fig. 3 eine kogische Tafel, welche die Erfordernisse der logischen Schaltung für den Betrieb der in Fig. 2 dargestellten Stromquellen angibt,

Fi g. 4 ein Blockschaltbild eines dreistelligen, additiven Dekodierers nach der Erfindung und

Fig. 5 ein Blockschaltbild einer Kombination eines additiven Dekodierers nach der Erfindung.

Gemäß der Erfindung werden gleiche Stromquellen, wie in Fig. 2 dargestellt ist, an dem Summenpunkt 14 angeschaltet, um eine analoge Darstellung des digitalen Eingangssignals zu bilden. Eine gemeinsame Spannungsquelle 10 wird ebenfalls verwendet, und eine Gruppe von Widerständen 20 ist jeweils über Schalter C bis C_sn-₁ mit dem Summenpunkt verbunden. Wenn das digitale Eingangssignal die Zahl 1 darstellt, wird lediglich der Schalter 21 geschlossen, der dem ersten der gleichen Widerstände 20 zugeordnet ist, wodurch ein Strom I₁ an dem Summenpunkt 14 erzeugt wird, dessen Wert gleich 1 ist. Wenn das digitale Eingangssignal die Zahl 2 darstellt, schließen sich gleichermaßen die Schalter 21 und 22, so daß der dem Summenpunkt 14 zugeführte Strom den Wert 2 hat. Um in analoger Form ein digitales Eingangssignal, das der Zahl η entspricht, darzustellen, werden η Schalter (21, 22, ...) geschlossen, so daß die Summe ihrer Ströme gleich der Zahl η ist. Um verständlich zu machen, warum ein Dekodierer nach der Erfindung genauer als ein bekannter Dekodierer ist, wird wiederum die Differenz z. B. zwischen den Zahlen 3 und 4 betrachtet.
Für jeden Strom gilt

wobei J für jeden Strom verschieden ist. Somit gilt I₁ = a(l - J₁). I₂ = a(l - J₂), I₃ = a(\ + J₃)...

Die analoge Zahl 3 ist dann der Summe von I₁, I₂ und I₃ gleich, und es gilt:

a(I + J₁) + fl(l - I₂) 4- «(1 + J₃). Gleichermaßen wird die analoge Zahl 4

e(l + J₁) + a (I - J₂) ~ a(\ -- J₃) - a(I + J₄),

und die Differenz zwischen den analogen Zahlen 3 und 4 wird lediglich

ad +J₄).

In einem Dekodierer gemäß der Erfindung beträgt somit der maximale Fehler zwischen den analogen Zahlen 3 und 4 lediglich a J₄, während er bei den bekannten Dekodierern, wie vorstehend gezeigt worden ist, α J₁ + 2 α J₂ — 4 α J₃ beträgt.

Die einzelnen Ströme I₁, I₂, I₃ ... werden an den Summenpunkt auf Grund der Steuerung der Signale geschaltet, die von den logischen Kombinationen der η Eingangsziffern abgeleitet sind. Die Steuersignale werden von den digitalen Eingangssignalen in Übereinstimmung mit der in Fig. 3 in graphischer Form dargestellten Logik abgeleitet. In Fig. 3 haben die Eingangsziffern D₁ bis D_n die übliche binäre Darstellung, bei der eine »1« einen Impuls und eine »0« die Abwesenheit eines Impulses darstellen. D_n ist die kleinste bedeutende Ziffer, deren Anwesenheit allein die Zahl 1 darstellt. D₁^₁ ist die nächste bedeutendste Ziffer, deren Anwesenheit allein die Zahl 2 darstellt. In gleicher Weise stellen D„-₂ bis D₁ a«- steigende bedeutende Zahlen dar, die in binärem Zusammenhang stehen. Die Bedeutung einer »1« unterhalb einer beliebigen Steuerspannung C₁ bis C₂n - ₁ besteht darin, daß die Steuerspannung vorhanden ist, um den damit in Beziehung stehenden Strom fließen zu lassen. Zum Beispiel bedeutet C₂-^₁ = 1, daß die Steuerspannung Cgn-j vorhanden ist und der Strom I₁ zu dem Summenpunkt fließt.

Einige Beispiele sollen zeigen, wie die Steuersignale von den digitalen Signalen abgeleitet werden. Da der Strom I₁ fließen soll, wenn ein beliebiger digitaler Eingangsimpuls vorhanden ist, gilt

D₃ -

-D_n-

D_n,

worin das positive Vorzeichen (—) in logischem Sinn »oder« bedeutet. Somit wird die obige Gleichung folgendermaßen erläutert: ein Steuerimpuls C₂"~i ist vorhanden, wenn der digitale Impuls D₁, D₂, D₃ ... oder D_n anwesend ist. Da gleichermaßen der Strom /₂

i 172 725

fließen soll, wenn ein beliebiger digitaler Eingangsimpuls D₁ bis D_n-I anwesend ist, gilt

C₂»_₂ = D₁ + D₂ + D₃ +

Der dritte Strom D₃ soll fließen, wenn ein beliebiger digitaler Impuls D₁ bis D_n-_z vorhanden ist (D_n -₂ stellt die binäre Zahl 4 dar) oder wenn die zwei kleinsten bedeutenden digitalen Impulse D_n^₁ und D_n anwesend sind. Somit gilt

C₂T-Z = D₁ + D₂ H + D„-₂ + (£>«-:' D_n).

Die obige Gleichung kann somit folgendermaßen erläutert werden: ein Steuerimpuls C₂«-₃ ist vorhanden, wenn der digitale ImpulsD₁, D₂ ... D_n-^₁ oder D_n vorhanden ist, worin der Punkt (') im logischen Sinne »und« bedeutet. Gleichermaßen ist C₁ nur anwesend, wenn alle digitalen Eingangsimpulse vorhanden sind. Somit gilt

C₁ = D₁ 'D₂ · D_s · ... ' D_n-!' D_n .

Gleichermaßen kann C₂, wenn vorhanden, durch die folgende Logik ausgedrückt werden.

C₂ = D₁ D₂ D₃ ... D_n~₁,

was bedeutet, daß das Steuersignal C₂ nur vorhanden ist, wenn alle digitalen EingangsimpulseD₁ bis D_n-i vorhanden sind.

Der gesamte Kode ist in der Weise aufgebaut, daß nur eine Stromquelle an den Summenpunkt zwischen tätigt. Die Quellen 34 und 35 werden, wie oben beschrieben, angeschaltet, während die Quelle 36 durch das Öffnen der UND-Torschaltung 46 angeschaltet wird, deren Ausgang über die ODER-Torschaltung 47 angelegt wird, um die Quelle 36 zu betätigen.

Die Zahl 4 erfordert (allein D₁ ist vorhanden), daß die Quellen 34 bis 37 angeschaltet werden. Die Klemme 33 ist mit einem Eingang der ODER-Torschaltung 44 verbunden, deren Ausgang an die ίο ODER-Torschaltung 43, um die Quelle 34anzuschalten, und auch an die Quelle 35, um diese zu betätigen, angelegt ist. Die Klemme 33 ist ebenfalls an die ODER-Torschaltung 47, um die Quelle 36 anzuschalten, angelegt und ist auch direkt mit der Quelle 37 verbunden, um diese zu betätigen.

Die Zahl 5 (D₁ und D₃ sind anwesend) erfordert, daß die Quellen 34 bis 38 angeschaltet sind. Die Quelle 34 wird durch die ODER-Torschaltung 43, die Quelle 35 durch die ODER-Torschaltung 44, die Quelle 36 durch die ODER-Torschaltung 47 und die Quelle 37 durch die direkte Verbindung mit der Klemme 33 angeschaltet. Die Klemme 31 ist ebenfalls mit einem Eingang der ODER-Torschaltung 48 verbunden, deren Ausgang an der UND-Torschaltung 49 angelegt ist. Der zweite Eingang der UND-Torschaltung 49 ist mit der Klemme 33 verbunden, so daß sich während der Anwesenheit von D₁ und D₃ die UND-Torschaltung öffnet und die Quelle 38 betätigt wird. Die Zahl 6 (D₁ und D₂ sind anwesend) erfordert,

zwei beliebigen benachbarten Pegeln angeschaltet wird. 30 daß die Quellen 34 bis 39 angeschaltet werden. Die Hierdurch ist die prozentuale Änderung der Schritt- Quelle 34 wird durch die ODER-Torschaltung 43 als

größe niemals größer als die prozentuale Änderung zwischen den Stromquellen. Wo es z. B. erforderlich ist, daß der maximale Fehler der Schrittgröße bei einem neunstelligen Dekodierer innerhalb ±10% gehalten wird, erfordert somit ein additiver Dekodierer gemäß der Erfindung Toleranzen der Stromquelle von ± 10 % 5 während ein bekannter Dekodierer Toleranzen der Stromquelle von ±0,02% wegen der additiven Wirkung der Fehler erfordern würde.

Zum besseren Verständnis der Erfindung ist in Fig. 4 ein dreistelliger Dekodierer gemäß der Erfindung dargestellt. Ankommende Impulskodesignale D₁, D₂ und D₃ erscheinen parallel jeweils an Ausgangsklemmen 33, 32 und 31. Um die acht möglichen Ausgangspegel darzustellen, sind sieben gleiche Stromquellen 34 bis 40 vorgesehen, deren Ausgänge an einen Summenpunkt 41 angelegt sind. Jede dieser Stromquellen kann z. B. eine einfache Spannungsquelle und einen Widerstand enthalten. Die Stromquellen werden gemäß der oben angegebenen Logik in folgender Weise betätigt.

Um die Zahl 1 darzustellen (nur D₃, der kleinste Ziffernimpuls ist anwesend), muß die Quelle 34 an den Summenpunkt angeschaltet werden. Die Klemme 31 ist an einen Eingang der ODER-Torschaltung 43 angeschlossen, deren Ausgang mit der Quelle 34 verbunden ist, so daß bei Anwesenheit von D₃ die Quelle 34 mit dem Summenpunkt verbunden ist.

Um die binäre Zahl 2 darzustellen (der Ziffernimpuls D₂ ist allein anwesend), müssen die Quellen 34 und 35 mit dem Summenpunkt verbunden werden. Die Klemme 32 wird mit einem Eingang der ODER-Torschaltung 44 verbunden, deren Ausgang die Quelle 35 und zusätzlich die Quelle 34 über die ODER-Torschaltung 43 betätigt.

Um die binäre Zahl 3 darzustellen (D₂ und D₃ sind anwesend), werden die Quellen 34, 35 und 36 beangeschaltet, die durch die ODER-Torschaltung 44 betätigt wird; die Quelle 35 wird auch durch die ODER-Torschaltung 44 betätigt. Die Quelle 36 wird durch die ODER-Torschaltung 47 angeschaltet, die Quelle 37 wird durch den digitalen Ziffernimpuls D₁ an der Klemme 33 betätigt, die Quelle 38 wird durch die UND-Torschaltung 49 angeschaltet, die wiederum durch die ODER-Torschaltung 48 und den an der Klemme 33 aufgetretenen Impuls D₁ betätigt wird, und die Quelle 39 wird durch den Ausgang der UND-Torschaltung 50 angeschaltet, deren Ausgänge mit den Klemmen 32 und 33 verbunden sind.

Wenn alle digitalen Impulse D₁, D₂ und D₃ anwesend sind, werden alle Quellen 34 bis 40 angeschaltet. Die Quellen 34 bis 39. werden, wie oben beschrieben, angeschaltet. Zusätzlich wird der Ausgang der UND-Torschaltung 50 an einen Eingang der UND-Torschaltung 51 gelegt, deren zweiter Eingang mit der Klemme 31 verbunden ist, so daß während der Anwesenheit von D₁, D₂ und D₃ die UND-Torschaltung 51 die Quelle 40 anschaltet.

Die Vorteile des additiven Dekodierers werden zunehmend wichtig, wenn die Zahl der Ziffern ansteigt. Andererseits wird jedoch die logische Schaltung sehr komplex, wenn die Zahl der Ziffern über den einfachen drei- oder vierstelligen Dekodierer ansteigt. Um eine erhöhte Genauigkeit mit einem Minimum an zusätzlichem Schaltungsaufwand zu erreichen, kann der additive Dekodierer gemäß einer Weiterbildung der Erfindung mit einem bewerteten Dekodierer kombiniert werden, um einen Dekodierer zu erhalten, bei dem der additive Dekodierer die Bruttoeigenschaft vorsieht und der bewertete Dekodierer zwischen diesen größeren Punkten interpoliert. Als Beispiel einer solchen Kombination sei der neunstellige Dekodierer in Fig. 5 betrachtet. Die drei Ziffern D₁, D₂ und D₃ werden durch den in Fig. 4 dargestellten, dreistelligen additiven

Dekodierer dekodiert. Die verbleibenden sechs Ziffern werden durch einen bekannten bewerteten sechsstelligen Dekodierer dekodiert. Die einzige notwendige Forderung, um diese Dekodierer zu kombinieren, besteht darin, daß der bewertete Strom, der der Ziffer D₄ zugeordnet ist, die durch den bekannten bewerteten Dekodierer dekodiert wird, die Hälfte der Größe des Stromes haben muß, der durch jede der Stromquellen des additiven Dekodierers erzeugt wird. Wenn es erforderlich ist, den maximalen Fehler der Schrittgröße innerhalb ±10% ²^ halten, müßte der sich ergebende neunstellige Dekodierer nur ±0,08 % Steuerung der Stromquellen haben, während ein bekannter bewerteter neunstelliger Dekodierer Toleranzen der Stromquelle von ±0,02 % erfordern würde. Um die erforderlichen Toleranzen noch weiter zu verringern, kann ein vollständiger, neunstelliger additiver Dekodierer verwendet werden, und die sich ergebenden Toleranzen der Stromquelle würden dann lediglich ±10% betragen.

Claims

Patentansprüche:

1. Vorrichtung zum Umwandeln einer Folge binär kodierter Impulse mit η Stellen in ein Signal bestimmter Amplitude, gekennzeichnet durch (2" — 1) gleiche Stromquellen (10, 20 in Fig. 2; 34 bis 40 in Fig. 4), von denen jede gleich große Ströme erzeugt, durch Einrichtungen (21, 22 in Fig. 2) zum Verbinden jeder Stromquelle mit einem gemeinsamen Summenpunkt (14 in Fig. 2; 41 in Fig. 4) und durch logische Kreise (43, 44, 46 bis 51), welche den Eingang der Impulsfolge mit Schalteinrichtungen verbinden, um die einer ausgewählten Stromquelle zugeordneten Schalteinrichtungen zu betätigen, so daß die an' dem gemeinsamen Summenpunkt gemessene Summe der gleichen, von den ausgewählten Quellen erzeugten Ströme die Kode darstellt.

2. Vorrichtung zum Umwandeln einer Folge binär kodierter Impulse mit η Stellen in ein Signal bestimmter Amplitude, gekennzeichnet durch eine Gruppe von m bewerteten Stromquellen, die auf die m kleinsten Ziffern ansprechen, um eine Signaldarstellung der m Ziffern an einem gemeinsamen Summenpunkt zu erhalten, durch eine Gruppe von (2" - ^m — 1) Stromquellen, von denen jede denselben Strom erzeugt, durch Einrichtungen zum Verbinden jeder der (2"- ^m — 1) Stromquellen mit dem gemeinsamen Summenpunkt und durch logische Kreise, welche die (2"-^m— 1) Stromquellen mit Schalteinrichtungen verbinden, um die Schalteinrichtung zu betätigen, so daß die Summe der gleichen, von den (2ⁿ~^m — 1) Stromquellen erzeugten Ströme die η — m Ziffern darstellt.

3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die logischen Kreise, die auf die Folge binär kodierter Impulse ansprechen, die durch Eingangssignalziffern (D₁, D₂, D₃ ... D_n__l7 D_n) dargestellt sind, Steuersignale (C₁, C₂, C₃ ... C₂" -3, C₂«-2, C₂"-j) nach der folgenden Logik erzeugen:

D₁ D₂ D₃... D,,-ι D_n C₁ C₂ ,C ₃. . .C₂H^₃ C₅ O O O ... O O O O O ...O 0 O O O ... O 1 O O O ... 0 0 O O O ... 1 O O O O ... 0 1 O O O ... 1 1 O O O ... 1 1

1 1 1 ... 0 1 0 0 1 ... 1 1 1 1 1 1 ... 1 0 0 1 1 ... 1 1 1 1 1 1 ... 1 1 1 1 1 ... 1 1 1

worin 0 die Abwesenheit und 1 die Anwesenheit eines Impulses darstellt.

Hierzu 1 Blatt Zeichnungen

409 627/332 6.64 © Bundesdruckerei Berlin