DE1945205A1 - Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder - Google Patents

Description

PATE NTAN WA LT 1. September 1969 DR. QUARDER

STUTTGART

Richard -Wagner-Sfraße 16 Robert Mauduech Telefon 244446

Perros-Guirec "j 945205

Frankreich

Pa tent-Anmeldung: Deutschland
A 11 O46

Amplituden-Kompressions-Coder und Amplituden-Expansions»Decoder

Vorliegende Erfindung bezieht sich auf Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder.

Wie bekannt, ist ein Coder ein System, das ein elektrisches Analog-Signal, das in Form einer elektrischen Spannung von einem Wert, der der Amplitude dieses Signals proportional ist, vorliegt, in eine kodierte Gruppe umformt, die eine Binär zahl darstellt, bei der die darstellenden Elemente durch Impulssignale, die gleichzeitig ausgesendet werden können, gebildet werden, und die Amplituden aufweisen, die nur den einen oder den anderen von zwei - gewöhnlich Eins oder Null entsprechenden - Werten gemäß dem entsprechenden Wert des Binär eiern en tes annehmen können.

Ein Coder wird als "linear" bezeichnet, wenn die Werte der zu kodierenden Spannungen in Form von Werten wiedergegeben werden, die sich stetig längs einer Geraden ändern, indem die Proportionalität dieser Spannungen auf die zu kodierenden Amplituden übertragen wird, d.h. durch Binärzahlen dargestellt werden.

Ein derartiger Coderlyp benötigt eine große Genauigkeit in jedem der verschiedenen Niveaus, die durch eine Quantisierungsstufe von einander getrennt sind. Diese Genauigkeit muß indem Maße größer werden, wie der dynamische Bereich des ursprünglichen Signals anwächst.

Bei einer Fernsprechanlage z. B. können die Amplitudenverhältnisse zwischen dem untersten Kodierungsniveau und dem obersten tausend erreichen, was eine Kodierung mit einer Dynamik von 6O dB umfaßt.

Was die Kodierung unterer Niveaus betrifft, so muß diese mit großer Ge-

000825/1743 - 2 -

A 11 046 - 2 -

1.9.69

n&uigkeit vorgenommen werden; demgegenüber kann für die Kodierung oberer Niveaus eine gewisse Toleranz zugelassen werden. Bekanntlich ist es trotzdem vorteilhaft, anstelle eines linearen Coders einen sogenannten Kompressions-Coder zu benutzen, der es ermöglicht, in allen Niveaus eine nahzu konstante Approximation zu erreichen.

Das im allgemeinen als das am vorteilhaftesten zu Darstellung der zu kodierenden Spannungen bekannte Kompressionsgesetz ist dasjenige, das sich ausgedrückt in reduzierten Variablen als einen bezüglich Null symetrischer Ausdruck darstellt:

y == In ί 1 + nx ). / In fl + n) (1)

mit:

* *n "~ p* Vmax

Dabei bedeuten:

- ρ die Ordnung der Quantisierungsstufe im Sinne zunehmender Amplituden gerechnet.

-n die Gesamtzahl der Quantisierungsstufen.

-V den Augenblickswert der zu kodierenden Spannungen, der an den Eingang des Cod er für die Stufe der Ordnung ρ gelegt wird.

_V_max den maximalen Spannungswert, der dem stärksten zu kodierenden Signal entspricht.

einen dimensionslos en Parameter, dessen optimaler Wert 1OO ist.

Der erfind ungs ge mäße Coder°horcht dem obigen Kompressionsgesetz; er ermöglicht es, Amplituden zu kodieren, die durch Dezimalzahlen indem > Intervall ( - 1Ο24, + 1Ο24), wiedergegeben werden, was 64 ganze Zahlen (zwischen O und 10)4) ergibt, und die gemäß obiger Formel (1) festgelegt sind,, wobei die Fodder Dezimalzahlen in dem Intervall f -63, + 63) genommen wird. Der Coder gemäß der Erfindung verwendet jedoch sechs Codemomente, um diese Zahlen in Binärnummerierung auszudrücken.

009825/ 1743

A 11 O4G 3 -

1.9.69

Ein siebtes Moment gibt das algebraische Vorzeichen der kodierten Zahl an.

Der Coder gemäß der Erfindung, wie auch bestimmte Coder gemäß dem Stand der Technik verwenden die folgenden die in dem Binärsystem ausgedrückten Zahlen 0 bis 63 betreffenden Feststellungen:

Wenn man das Intervall { O, 63) in acht Intervalle (O, 7), (8, 15), (16, 23) (56,63) teilt, sieht man, daß;

- die drei Binärelemente "links"; (d.h. höchster Ordnung) 0 für das Intervall (O, 7), 1 für das Intervall (8,15) usw. wiedergeben; sie

legen damit die Ordnungen von 0-7 der oben angeführten acht Gruppen fest.

- die drei Binärelemente "rechts" (d.h. niederster Ordnung) geben in jeder Gruppe die Ordnungsfolge jeder Zahl der Gruppe wieder, der Ordnung, die sich ebenfalls von 0 bis 7 ändert.

Der erfind ungs ge mäße Cod er weist im wesentlichen zwei Einheiten auf, die, wenn man an ihre Eingangs klemmen Spannungen, die den Zahlen 0 bis 1O24 odei» 0 bis -1O24 entsprechen, legt, wiedergeben:

- für die eine der Einheiten die drei Binärelemente links der Zahlen 0 bis 63

- für die andere die drei Binärelemente rechts derselben Ziffern 0 bis

Die erste Einheit empfängt an ihren Eingangskt mmen die zu kodierenden Spannungen um deren Amplitude mit HiKe einer Widers tandhilfslinie (Dämpfungswide'rstand) zu teilen und die auf diese Weise erhaltenen Teilspannungen mit festen Bezugs spannungen zu vergleichen, was dieser Einheit ermöglicht, gleichzeitig sieben Signale 0 oder 1 auszusenden, deren Kodierungsbedingungen sich gemäß der Ordnung der Gruppe, bei der diese ^σ zu kodierende Spannung erscheint, unterscheiden.

Q₀ Wie oben bereits aufgezeigt wurde, sind diese Gruppen von 0 bis 7 numme-

^° riert, woraus sich ergibt, daß diese erste Einheit

^ - ein Signal 0 gefolgt von sechs weiteren Nullen aussendet, wenn die zu

^j kodierende Spannung Teil der Gruppe 0 ist

ft - ein Signal 1 gefolgt von sechs Nullen für eine Spannung der Gruppe ί

- zwei Signale 1 gefolgt von fünf Nullen für eine Spannung der Gruppe 2 usw. bis zur Gruppe 7, die durch sieben Signale 1 gekennzeichne; is;.

BAD ORIGINAL

Diese sieben Signale werden an ein geeignetes logisches Schältkreissystem gegeben« was es diesem ermöglicht, drei Binärelemente entsprechend der Ordnung der Gruppe, bei der die zu kodierende Spannung erscheint, auszusenden.

Auf diese Weise ist leicht einzusehen, daß man, wenn man die durch die. erste erfindungsgemäße Codereinheit erzeugten sieben Signale mit A, B, C, D, E, F, G, und die drei betrachteten Elemente (von links nach rechte nummeriert) mit Tl, T2, T3, bezeichnet, die Booleschen Beziehungen erhält!

T₁ - D__ . . (2)

T₂ a. BD +F_- _ (3)

T_g .ar A-B + CD +EF + 9 (4)

die den Aufbau des oben erwähnten logischen Systems bestimmen.

Am Ausgang der die Spannung teilenden Hilfslinie erscheint wie man.im folgenden sieh ti . .

- für'die Gruppe Ό die in dem Intervall von 0 bis 7,5 liegenden Spannungen

- für die anderen Gruppen, die in dem Intervall von 7,5 bis 15, δ liegenden Spannungen.

Wenn an dem Ausgang dieser Hilfslinie eine geeignete Schaltung angeordnet ist, die es erlaubt, sämtliche dieser Intervalle auf das Intervall (0 - 7,5) zurückzuführen, sieht man, daß diese Spannungen, die diese Schaltung verlassen,- durch einen "Linear^-Coder bekannter Art kodiert werden können, der die drei Binärelemente "rechts", die der zu kodierenden Spannungen entsprechen, liefert. Dieser Linear-Coder stellt die zweite Einheit des erfindungsgemäßen Coders dar.

Wie unten gezeigt wird, kann der erfindungsgemäße Kompressions-Coder verschiedene Abänderungen erfahren.

Die Arbeitsweise des Expansions-Decoders gemäß der Erfindung fußt auf analogen Prinzipien wie den oben in Zusammenhang mit dem Kompression/B-Coder aufgeführten.

Bei diesem Decoder versieht ein Spannungsgenerator mit drei Kommutatoren, die direkt durch die rechten Binärelemente X, Y, Z gesteuert werden, eine zwischen zwei Verstärkergysteme liegende Widerstandshilfslinie mit Spannung.

009825/1743 - 5 -

A 11 046 - 5 -

1.9.69

Diese letztere Einheit wird durch die Signale A, B, C, D, E, F, G ge-• steuert, die man mit einer logischen Schaltkreisanordnung, ausgehend von den Binärsignalen Tl, T2, T3, die der Expansions-Dekoder empfängt, wieder herstellen kann.

Man hat:

T_{1 +} T₂₊T₃ sr A (5)

T₁₊T₂ B (6)

T₁ + T₂T₃ ^C (7)

T₁ ^ D (8)

T₁T₃₊T₁T₂ ar E (9)

T₁T₂' = F (1.0)

T₁ T₂ T₃ ^G (11)

Das Signal A steuert durch Zwischenschaltung eines Kommutators die Verstärkung des Verstärkers für die Speisung der Hilfslinie, die Reihen- und Nebenschlußelemente aufweist.

Die anderen Signale R bis G steuern entsprechend die Einschaltung der Nebenschlußzweige der Hilfslinie.

Der am Ausgang der Hilfslinie angeordnete Verstärker liefert an seinem Ausgang die den 64 in dem Intervall 0 bis 1024 gewählten Zahlen proportionalen Spannungen.

Der Eingang des gleichen Verstärkers weist einen Kommutator auf, der durch das siebte Moment S betätigt wirdjdieser kehrt die Polarität der Spannung am Ausgang dieses Verstärkers um, wenn die an dem Decoder anliegende Größe negativ ist.

Gemäß vorliegender Erfindung ist jedoch ein Coder vorgesehen, der mehrere Hilfslinienelemente, die in Form einer Kaskade aufgebaut sind, verwendet und wobei an den Eingang des ersten modulierte elektrische Spannungen gelegt werden» diese Elemente weisen durch Kommutatoren gesteuerte Dämpfungen auf, um den einen oder den anderen von zwei möglichen Werten anzunehmen, während die am Ausgang dieser Elemente empfangenen Spannungen mit wenigstens einer konstanten Bezugs spannung verglichen werden, damit für einen jeden derartigen Ausgang ein BinärsigjjRl geliefert wird,

009825/17U

A 11 046 - 6 -

1.9.69

das den einen oder den anderen von zwei möglichen'Werten entsprechend dem Ergebnis des Vergleichs hat. Die verschiedenen derart erhaltenen Binärsignale werden gleichzeitig an die Steuerung dieser Kommutatoren und an einen logischen Schaltkreis gelegt, der eine Gruppe kodierter Signale liefert, die im Binärcode die Ordnung der gemusterten Amplitude in einer Folge logarithmisch gemusterter Amplituden zwischen den möglichen Minimal- und Maximalwerten dieser Amplitute angibt.

Gemäß vorliegender Erfindung ist ebenfalls ein Decoder vorgesehen, der Einrichtungen zum Empfang dieser Gruppen von kodierten Signalen und zur aufeinanderfolgenden Verwendung derselben zur Steuerung der Kommuta- ^ toren enthält, indem jedes der verschiedenen Elemente einer Reihe von Hilfslinienelementen, die in Form einer Kaskade angeordnet sind, eingeschaltet oder nicht eingeschaltet werden und von denen d&6 erste durch eine konstante Spannungsquelle gespeist wird. Dazu werden die empfangenen kodierten Signale an eine Anzahl korrespondierender Eingänge eines durch logische Organe gebildeten Schaltkreises gelegt, wobei die Ausgänge dieses letzten Schaltkreises jeden dieser letzteren Kommutatoren entsprechend dem binären Wert eines jeden an diesen letzteren Eingängen empfangenen Signals in Betrieb setzt, oder nicht in Betrieb setzi; am.Ausgang dieser Elementenreihe der Hilfslinie gewinnt man das kodierte Signal.

Die Erfindung wird anhand der folgenden ausführlichen Beschreibung in Verbindung mit den zugehörigen Zeichnungen erläutert, von denen

- Figur 1 einen erfindungsgemäßen Kompressions-Cod er

' - die Figuren 2 und 3 schemaiisch Organe, wie sie in dem Coder von

Figur 1 verwendet werden, zeigen.

- Figur 4 gibt einen Expansions-Decoder gemäß der Erfindung und

- Figur 5 eine Variation eines erfindungsgemäßen Kompressions-Coders wieder.

Figur 1 ze igt einen Kompressions-Coder gemäß der Erfindung.

In dieser Figur stellt dar;

IO eine Vorrichtung zur Ampütudenbemusterung und Spannungserhaltung, die an ihrem Eingang das zu kodierende Analogsignal empfängt. Die Vorrichtung kann von der Art jeden bekannten lyps sein, sie liefert an ihrem Ausgang eine

009826/1-743

Λ 11 046 1.Θ.6Θ

konstante Spannung während der Dauer der Kodierung der abgenommenen. Amplitude.

- 2O stellt einen Polaritätsdiskrirünator dar, der gleichzeitig ein Gleichrichter und Sender des kodierten Signals ist. Die zu kodierende Spannung ist jedoch an seinem Ausgang immer positiver Polarität. Was das kodierte Signal betrifft, so stellt dieses das siebte Codemoment, das am Ausgang 21 des Coders erscheint, dar. Sein Wert ist null oder eins, je nachdem ob die Polarität der zu kodierenden Spannung negativ oder positiv ist. Dieser Diskriminator kann von bekannter Art sein, gleichwohl soll im folgenden eine vorteilhafte Ausführungsform desselben beschrieben warden.

- 3O stellt die Vorrichtung dar, die im folgenden als "Analysator der zu kodierenden Spannung** bezeichnet wird;das ist die Widerstandshilfslinie,die den zugehörigen Organ en zugeordnet ist, um die Aussendung der sieben Signale A# B, C, D, E, F, G zu erzeugen, die die Ordnung der Gruppe, bei der die zu kodierende Spannung erscheint, festlegen.

- 40 bezeichnet die Einheit der logischen Schaltkreise, die die sieben Signale A bis G verwenden, um die drei Binärelemente links der Binär zahl, die dem Wert der zu kodierenden Spannung entspricht, darzustellen.

- 50 ist eine Subtraktionsvorrichtung, die sich am Ausgang der Hilfslinie des Analysators 3O befindet, damit der Linear-Coder 60 an seinem Eingang die richtigen Spannungen erhält.

Die Arbeitsweise des Kompressions-Coders von Figurl soll nun näher dargelegt werden.

Die Tabelle 1 unte"n gibt die 64 vollständigen positiven Werte, deren Stellung das oben erwähnte Kompressionsgesetz angibt.

Tabelle I

Ordnung der Gruppe	Zu komprimierende Gesamtspannungswerte	0	1	2	3	4	5	6	7
O	8	9	10	11	12	13	14	15
1	16	18	20	22	24	26	28	30
2

009825/1743

A 11 046 1.9.69

Ordnung dei Gruppe	Zu komprimierende Gesamte pannungs wer te	32	36	4O	44	48	52	56	6O
3	64	72	80	88	96	104	112	120
4	128	144	160	176	192	208	Ü24	240
5	256	288	32 0	352	384	416	448	480
6	512	576	640	704	768	832	896	960
7

Die erste Zeile dieser Tabelle stellt die natürliche Folge der Zahlen 0 bis 7 dar.

Die zweite Zeile erhält man, indem man 8 zu den Zahlender ersten Zeile hinzuzählt.

Die dritte Zeile erhält man, indem man die Zahlender zweiten Zeile verdoppelt genauso wird für die vierte und die darauf folgenden Zeilen fortgefahren.
Für die beiden ersten Zeilen erfolgt die Kodierung mit einer Genauigkeit von

_ einer Halbstufe.

Danach nimmt die Genauigkeit von Zeile zu Zeile ab; sie geht von— einer Stufe für die kodierten Werte der dritten Zeile bis ⁺ 32 Stuf en für die siebte

Zeile.

Der SpannungsanaJysator 3 0 erlaubt, wie bereits erwähnt, die Gruppe zu bestimmen, bei der die zu kodierende Spannung/die an seine Eingangklemmen 3Oj^, 3O^2 gelegt wird, erscheint.

Wie ebenfalls erwähnt, sorgt dieser AnaJysator 30 dafür, daß entsprechend an den Klemmen 3O₃, 3O₄, 3O₅, 30_ß, 3O_?, 30g, 30_g die Signale B, C, D, E, 5" G, A der Werte Ooder 1 erscheinen, die es erlauben, die Ordnung der Gruppe, bei der die zu kodierende Spannung erscheint, zu identifizieren und durch Zwischenschaltung logischer Schaltkreise 40 diese Ordnung in einen Binärcode zu übersetzen.

Die durch den Analysator 40 bestimmten Spannungsintervalle ebenso wie die durch die Signale A bis G gewonnenen Werte sind unten in der Tabelle II zusammengestellt.

009825/17 Λ 3 ·

A 11 *046 1,9.6 9

Tabelle II

Ordnung c Gruppe	er Durch den Analysator 30 definierte Spannungsinter valle	We Id e 30 2 A	rte de ntifikc 3O3 B	r-Bii ι tion C	läre] an d 3O5 D	eme en K 306 E	nte ζ [lern 3O7 F	,ur men 30S G
0	0 < E1 < 7*5	0	0	0	0	cß	0	0
1	7,5 <T E1 < 15,5	1	0	0	0	0	0 ,	0
2	15,5 <£ E1 4. 31	1	1	0	0	0	0	0
3	31 < E1 < 62	1	1	1	0	0	0	0
4	62 < E <C 124 ·	1	1	1	1	0	0	0
5	124 < E1 < 248	1	1	1	1	1	0	0
6	248 < E 1 < 496	1	1	1	1	1	1	0
7	496 < Ei < 992	1	1	1	1	1	1	1

Um dieses Ergebnis zu erhalten, weist die Hilfslinie des Analysators 30 folgendes auf:

- 6 horizontale Zweige {d.h. in Reihe)_f von denen der erste 301 mit der Eingangs klemme 3O₁₁ verbunden ist und einen Widerstand (2 R₁) hat, während die fünf anderen 303, 305, 307, 309, 311 Widerstände der GrOBe(R₁ ) haben.

- 6 vertikale Zweige (d.h. parallel) 302, 304, 306, 308, 310, 312 vom gleichen Widerstand 2 R₁.

Diese vertikalen Zweige weisen außerdem Unterbrecher 314-, 316, 320, 322, 324 auf, die z.B. Transistoren sein können, die durch Übergang von dem Sperrbereict^n den Sättigungsbereich arbeiten.

Diese im Ruhezustand offenen Unterbrecher werden auf Grund von Spannungen, die am Ausgang der Komperatoren 313, 315, 317, 319, 323, 325, die den Unterbrechern 314, 316, 318, 320, 322, 324 entsprechend zugeordnet sind,

ge s chlos iß en.

Diese untereinander identischen Komperatoren sind Differentialverstärker bekannter Art mit großer Eingangsimpedanz.

Die ersten Eingänge der Komperatoren 313, 315, 317, 319, 321, 323 sind sämtliche an eine Festspannungsquelle gelegt, die 15,5 Stufen darstellt.

Nur der erste Eingang des Komperators 325 ist mit einer FestspannungsqueUe verbunden, die 7, 5 Quantisierungsstufen darstellt.

009825/1743

Der zweite Eingang des Komperators 313 ist mit der Eingangsklemme 3O₁₁ der Linie verbunden.

Die zweiten Eingänge der Komperatoren 315, 317, 319, 321, 323„ 325 sind entsprechend mit den Knotenpunkten 31 bis 36, die durch die mit den Widerständen der Linie'gemeinsamen Punkte gebildet werden, verbunden.

Die InItE₁ bezeichnete Spannung wird an die Eingangs klemmen 3O₁, 30_o

JL i. Δ

der Linie gelegt, wobei diese mit der Spannung 15,5 indem Komperator 313 verglichen wird.

WennEX 15,5 ist, verläßt kein Signal den Komperator, die Unterbrecher 314, 316„ 318, 32 0, 322, 324 bleiben geöffnet und an den Klemmen 3O₃, 30., 3O₅, 30„, 30„, 30„ erscheint kein kodiertes Signal. Bezüglich des Komperators 325 sind zwei Fälle zu unterscheiden:

1. Wenn 0 < E < 7, 5 ist die an dem Punkt 36 liegende Spannung gleich E, solange keiner der vertikalen Zweige der Linie in Betrieb ist und darüber hinaus die an die Ausgangsklemmen 30_o1, 30_oo gelegte Impedanz sehr groß

Δ JL ΔΔ

gegenüber 7 R₁, der Summe der Widerstände 301, 303, 305, 307, 309, 311, ist.

Der Komperator'325 vergleicht die Spannung E mit der Spannung 7, 5 und folglich verläßt kein Signal diesen Komperator. D.h. an der Klemme 3Oq hat man ein Signal 0.

2. Wenn 7, 5 4. E < 15,5. ist die andern Punkt 36 anliegende Spannung größer als 7,5 und das Signal Eins erscheint am Ausgang des Komperators 325 und demnach an der Klemme 30_q.

Die beiden ersten Zeilen der Tabelle II sind somit bewiesen.

Nun soll der Fall der Gruppe 2 betrachtet werden, für den gilt;

15,5 < E₁ < 31

^σ Der Komperator 313 sendet ein Signal B»l aus, das ander Klemme 30„ ,

to erscheint. Darüber hinaus verursacht dieses Signal ein Schließen des Unter -

P₀ brechers 314, was den Zweig 302 in Betrieb setzt. ^<sv Im Falle daß die Aus gangs impedanz des Polaritätsdiskriminators 20 sehr —* klein ist, ist die bei 31, den Klemmen des Widerstandes 302, erscheinende ^ Spannung E /' , und da

7,5 ^ TT-L· < _15i5

sendet der Komparator 315 kein Signal aus, so daß man ander Klemme 30 C a O hat.

A 11 046 . - WMT -

Der Komperator 325 wird bei 36 von der Spannung E./„ angesteuert und, wie oben gezeigt, erscheint an der Klemme 30 das Signal A = I.

31 < E < 62

vorliegt, treten die Komperatoren 313 und 315 in Tätigkeit, die Unterbrecher 314 und 316 schließen sich und man hat B * 1, C-I.

Im Punkt 32 erscheint eine Spannung E₁A mit der Folge, daß nach dem Lehrsatz von TheVenin die Impedanz der Quelle, die 31 als Klemme hat, gleich 2 R₁ ist (Widerstand 303 +die Widerstände 301 und 302 in Parallelschaltung).
Der Komperator 325 wird folglich über 36 mit den in dem Intervall

7,5 4 Ai— <* 15,5 4

liegenden Spannungen angesteuert« er sendet folglich ein Signal A= 1 aus.

Die dritte Zeile der Tabelle II ist folglich bestätigt. Die nämlichen Überlegungen lassen sich auf die folgenden Zeilen der Tabelle H anwenden.

Die Einheit der logischen Schaltkreise 40 leistet die oben angegebenen Booleschen Funktionen (1), (2), (3).

Wie man aus Figur 1 mit Hilfe der Tabelle H ersehen kann, gibt :

a) D das Binärelement T-(KIemme 40 ).

b) Die Funktion (Jf BDwird durch das TOr¹¹ET*¹ 44 und dem Umschalter verwirklicht. Das Oder-Tor 45, das an seinen Eingängen BD und F empfängt, ermöglicht den Erhalt des Binärelementes T (Klemme 40 )

c) Die Funktion AS"wird durch das Tor "ET¹¹ 48 und den Umschalter 47 verwirklicht.

CD wird durch das Tor "ET* 46 und den Umschalter 43 gebildet EF wird durch das Tor "ET¹¹ 41 und den Umschalter 42 gebildet. Das Oder-Tor 49, das AB, CD", EF~und G empfängt, gibt an seinem Ausgang das Binärelement T, (Klemme 40„)

- 12 —

009825/1743

.A 11 046

Anden Ausgangsklemmen 3O₂-, 30„₂ des Analysators 30 erscheint :

- für die Signale der Gruppe 0 (Tabelle II) die in dem Intervall

0 <E <7,5
liegenden Spannungen.

- für die Signale aller anderen Gruppen 1 bis 7 (Tabelle II) die in dem

Intervall

7,5 < E₁ < 15,5

liegenden Spannungen.

Damit der lineare Coder 6 0 die drei Binärelemente rechte X, Y, Z an seinen.Ausgängen 6O₁, 60_o, 60 aussendet, ist es erforderlich, daß er an

L Δ o

seinem Eingang 6 0 die in dem Intervall:

liegenden Spannungen empfängt, welche auch immer die Gruppe, bei der die zu kodierenden Spannungen erscheinen, sein mag.

Die Vorrichtung 50, die zwischen dem Analysator 30 und dem Coder .60 einge fügt ist, ermöglicht dieses.

Der Aufbau 50 ist bekannt; er ist bereits von dem jetzigen Anmelder in der unter der Nr. PV 114. 3iaam 13. Juli 1967 hinterlegten französischen Patentanmeldung mit dem Titel "Binäranalogumformer" beschrieben worden.

Der Operationsverstärker 52 besitzt sehr hohe Eingangsimpedanzen und eine niedere Ausgangsimpedanz.

Wenn V₅₁ die durch den Kommutator 51 gegebene Spannung ist und wenn V_fiflO die Spannung am Eingang des Coders 60 ist, ist die Spannung an der Klemme I des Verstärkers 52:

^Vl57 ^(V60₀ ^+V5l)

ΥΪΙέηη V 5O₁ die Spannung am Ausgang 3O₂₁ des Analysators 30 ist, ist die Spannung ander Klemme D des Verstärkers 52:

V_D = 1/2 V 5O₁

Da man angenähert Vj-* β Vy hat, ergibt sich:

- 13 -

009825/1743

1,9.6 9 St*

ν + V ν

^V60₀ ^+V51 - ^ν5_0ι

ν — ίν — ν )

6O₀- * 5O₁ 51'

wenn V = _ο ist·

öl ^{u lst}·

6O₀ =
wenn V-_{1 =} 8 ist:

Figur 2 zeigt anhand eines Ausführungsbeispiels einen Aufbau des Kommutators 51. Er stellt einen bekannten Typ dar und zeigt keinerlei Besonderheit.

Figur 3 zeigt als Ausführ ungs be is pie 1 einen Polaritätsdiskriminator 2 0.

Wie auch immer die Polarität der zu kodierenden Spannung, die an die Eingangsklemmen 2O₁, 2Ü2gelegt wird, sei, erscheint an den Ausgangsklemmen 2 0„, 2 0. des Verstärker sy stems 21 eine entsprechende Spannung positiver Polarität. Weiter gibt der Komperator 28 an seinem Ausgang 2fljdas Binärsignal S das"Nul¥ ist, wenn die zu kodierende Spannung von negativer Polaritätund'iE ins", wenn" sie von positiver Polarität ist. Dieses Signal J?«l steuert auf gleiche Weise dieGruppe der Unterbrecher 27, die, wenn sie geschlossen sind, den Eingang D des Verstärkers 21 über den Widerstand 23 an Erde legen; die zu kodierende Spannung befindet sich an den Widerstandsklemmen 26, d.h. am Eingang I des Verstärkers 21, der einen Verstärkungsfaktor -2 aufweist. Wenn die Unterbrecher 27 geöffnet sind, befindet sich die Spannung bei D und der Verstärkungsfaktor ist folglich + 2.

Figur 4 gibt schemalisch den Aufbau eines Decoders gemäß der Erfindung wieder.

Seine Aufgabe ist es, vom siebten empfangenen Codemoment ab eine Gleichspannung geeigneter Polarität wieder herzustellen, deren Wert der der durch die sieben vorgenannten Impulssignale wiedergegebenen Binärzahl entsprechenden Dezimalzahl proportional ist.

- 14 -

009825/1743

In Figur 4 ist;

- 70 eine Hilfslinie mit zwei horizontalen Zweigen 703, 705 von einem Widerstand R₁, drei vertikalen Zweigen 702, 704, 705 von einem Widerstand 2 Κ,, einem Abschlußwiderstand 701 vom Wert 2 R., der zwischen die linken Eingangsklemmen geschaltet ist.

Die vertikalen Zweige 702, 704, 706 sind entsprechend mit Unterbrechern 707, 708 u. 7o9 ausgerüstet, deren Schaltanordnung der in Figur 1 dargestellten, entspricht. Diese Unterbrecher werden entsprechend durch die Binärsignale Z, X, Y, die an die Eingänge 70_Q, 70_o, 7O₁ gelegt sind, ge-

4/1 steuert. Da sie sich in Ruhestellung befinden (Z=OYjA=O) verbinden sie die vertikalen Zweige 702, 704, 706 mit Erde und die Spannung an den Eingängen 70 , 70 , ist 0. Eine Spannung von einem Wert, der der Ordnung

X ο

der Binärkombination Z, Y, X proportional ist, erscheint zwischen den gleichen Eingängen sobald die Unterbrecher einen oder mehrere der vertikalen Zweige 702, 704 u. 7o6 an die Klemme 71p einer Gleichstromquelle 71 legen, deren andere Klemme 71 „ auf Erde liegt. Der Innenwiderstand dieser Quelle ist gegenüber diesen vom Widerstand (2 R₁) vernachlässigbar; ebenso verhält es sich mit den Nebenwiderständen, die durch die Umschalter 707, 708, 709 eingefügt werden.

- 80 umfaßt eine sogenannte Dämpfungslinie eines Verstärker sy stems, dessen Eingangs klemmen mit den Ausgängen 7O₂, 7O₃, der Einheit 70 verbunden sind. Die Einheit 80 kann als Verstärker mit variablem Verstärkungsfaktor angesehen werden. Die Hilfslinie weist einen identischen Aufbau wie die der Einheit 30 des Codes von Fig. 1 auf. Sie enthält einen horizontalen Zweig 801 von einem Widerstand 2 R₁, fünf horizontale Zweige 803, 805, 807,809, 811 von einem Widerstand R , sechs vertikale Zweige 802, 804, 806, 808, 810, 812 mit einem Widerstand von 2 R,,; jeder dieser letzteren Zweige ist mit Unterbrechern 82 0 bis 825 (Transistoren im SättigungsSperrzustand) versehen, die entsprechend durch die Signale G, F, E, D, C, B gesteuert werden, die auf Grund der Binärelemente T₁, T , T mittels der logischen Schaltkreiseinheit 90 wieder hergestellt worden sind. Diese Schaltkreise 90 verwirklichen die oben angeführten Booleschen Beziehungen {8} bis {11). Da die Signale G, F, E, D, C, B Null sind, sind alle vertikalen Zweige der Hilfslinie zwischengeschaltet und diese Linie weist eine maximale Dämpfung auf.

- 15 -

009825/1743

A il 046 , ^

Wenn z. B. B»l ist, schaltet der Kommutator 8 25 den Arm 812 ab und die Dämpfung der Linie nimmt um 6 dB ab.

Wenn C*l ist, nimmt die Dämpfung von neuem um 6 dB ab.

Die Arbeitsweise der Linie der Einheit 80 ist folglich reziprok zu der, der Linie der Einheit 30.

Der Verstärker 80 mit variablem Verstärkungsfaktor wird über die Klemmen 70_o1, 70_o_ der Einheit 70 durch einen Spannungsteiler 814, 815 gespeist. Der

Δ χ ΔΑ

Unterbrecher 81 3 von gleicher Art wie derjenige von Fig. 2, setzt den Zweig" 815 in Betrieb, wenn er durch das Signal A—l, das durch Anlegender Signale TjX₁T₃ an die Eingänge eines Oder-Tores 91 wieder hergestellt worden ist, angesteuert wird.

Die Vorrichtung 100, die am Ausgang der Hilfslinie liegt und durch das Codemoment gesteuert wird, kehrt die durch die Linie für S=I gegebene Spannung um. Ihr Verstärkungekoeffizient kann plus oder minus 2 sein, wie bei der Anordnung von Fig. 1.

Fig. 5 stellt eine Abänderung des erfindungsgemäßen Kompressionscoders dar.

Bei diesem Coder sind die Bezugsspannungen weniger zahlreich, als bei demjenigen von Fig. Γ, was vorteilhaft ist, denn die Mannigfaltigkeit der Bezugsquellen erhöht durch die Vervielfältigung der Anzahl der Kommutatoren, die Möglichkeit von Fehlern, wenn diese Kommutatoren nicht .mit großer Sorgfalt hergestellt werden. Da die Werte der Qua ntifizie rungs stufen der Spannung in der Größenordnung von einigen Millivolt liegen, sind diese Fehler mit den zu kodierenden Spannungen selbst vergleichbar.

In Fig. 5 weisen die dem Coder von Fig. 1 entsprechenden Elemente die gleichen Bezugs ziffern auf.

Die Besonderheit des Coders von Fig. 5 besteht darin, daß das Dämpfungsnetzwerk, der Spannungsteiler, in zwei idenjische Teile 30 , 30_o getrennt

1 Δ

worden ist, die durch ein Verstärkersystem 30„ voneinander getrennt werden.

Der Teil 30. liefert die Signale E, F, G und der Teil 30„ liefert die Signale B, C, D.

Die Komperatoren aus zwei Teilen 30 , 30 haben ihre ersten Eingänge mit einer gleichen Bezugsquelle verbunden, deren Spannung 12 0 Stufen ist.

- 16 -

009825/ 17 A3

A 11 046 -

Das Verstärkersystem 30_Q kehrt zweimal die Spannung, die das Netz 30.« verläßt, um und verstärkt diese achtfach, bevor sie durch das Netzwerk 30„ gedämpft wird.

Die Spannung, die das Netzwerk 30„ verläßt, steuert den Eingang eines linearen Coders 6 0 mit vier Stuf en an, eines bereits bekannten Ty ps, der von dem jetzigen Anmelder bereits in dem oben zitierten Patent beschrieben worden ist. -

Die erste Stufe des Coders liefert bei 60. das Signal A.

Die anderen 3 Stufen des gleichen Coders 60 liefern entsprechend bei 60., 60_o, 60_Q die Binärelemente X, Y, Z.

009825/1743

Claims (6)

AN SPRÜCHE

1. Vorrichtungen komplementärer Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder zur Übermittlung von Analogsignalen durch periodische Bemusterung der Amplitude dieser Signale und durch Umsetzung dieser Amplitude in binärkodierte Signalgruppen entsprechend einer angenähert logarithmischen Beziehung zwischen dieser Amplitude und dem Gesamtnummernwert, dadurch gekennzeichnet, daß sie diese Gruppen in arithmetischem Binärcode wiedergeben, wobei sie getrennt oder kombiniert, folgende Merkmale aufweisen:

1. Einen Coder_fder mehrere in einer Kaskade geschaltete Hilfslinienelemente und wobei an den Eingang des ersten bemusterte elektrische Spannungen gelegt sind, diese Elemente durch Kommutatoren gesteuerte Dämpfungsgieid er aufweisen, zur Einnahme des einen oder des anderen von zwei möglichen Werten bis die an den Eingängen dieser Elemente empfangenen Spannungen mit wenigstens einer konstanten Bezugsspannung verglichen worden sind, um für einen jeden derartigen Ausgang ein Binärsignal zu liefern, das den einen oder den anderen von zwei möglichen Werten entsprechend dem Ergebnis des Vergleichs aufweist; die auf diese Weise erhaltenen verschiedenen Binärsignale werden ah die Steuerung dieser Kommutatoren und gleichzeitig an einen logischen Schaltkreis gelegt, der eine Reihe von kodierten Signalen liefert, die im Binärcode die Ordnung der bemusterten Amplitude in einer Folge logarithmisch bemusterter Amplituten zwischen den möglichen minimalen und maximalen Werten dieser Amplitude wiedergeben.

2. Amplituden-Kompressions-Coder und Amplituden-Expansions-Coder gemäß Anspruch 1 dadurch gekennzeichnet, daß die Hilfslinienelemente in zwei getrennte Gruppen aufgetrennt sind, die untereinander in Kaskadenform durch wenigstens einen Operationsverstärker verbunden sind.

3. Amplituden-Kompressions-Coder und Amplituden-Expansions-Decoder gemäß Anspruch 1, dadurch gekennzeichnet, daß der Vergleich ge-

009825/1743

- 18 -

A 11 046 #rt?

geberienfalls(der bemusterten und gedämpften Spannungen mit diesen Bezugsspannungen mit Hilfe von Differentialverstärkern erfolgt. ·

4. Decoder gemäß mindestens einem der vorangegangenen Ansprüche dadurch gekennzeichnet, daß er Einrichtungen aufweist um diese kodierten Signalgruppen zu empfangen und diese nacheinander zur Steuerung von Kommutatoren zu verwenden, indem er jedes der einzelnen Elemente einer Folge von Elementen der in Form einer Kaskade geschalteten Hilfslinie in Betrieb setzt oder nicht, und von denen das Erste durch eine Gleichspannungsquelle gespeist wird, zu welchem Zweck die empfangenen kodierten Signale an eine entsprechende Eingangsnummer eines durch logische Organe gebildeten Schaltkreises gelegt werden und die Ausgänge dieses letzteren Schaltkreises jeden dieser letzteren Kommutatoren gemäß dem binären Wert jedes der an diesen letzteren Eingängen empfangenen Signale in Betrieb setzt oder nicht, und wobei am Ausgang dieser Elementenfolge der Hilfslinie die kodierten Signale erhalten werden.

5. Decoder gemäß Anspruch 4 dadurch gekennzeichnet, daß die Elemente der Hilfslinie in zwei Gruppen aufgetrennt sind, die untereinander durch Operationsverstärker verbunden sind.

6. Coder gemäß Anspruch 1 dadurch gekennzeichnet, daß eine Schaltanordnung vorgesehen ist, die einen binffrkodierten Impuls liefert, der den einen oder den anderen von seinen zwei möglichen Werten entsprechend dem algebraischen Vorzeichen der bemusterten Amplitude annimmt.

7» Decoder gemäß Anspruch 4 dadurch gekennzeichnet, daß ein binärkodiertes Signal, das das algebraische Vorzeichen der bemusterten Amplitude wiedergibt» eine Gruppe von Kommutatoren steuert, die gemäß dem einen oder dem anderen ihrer möglichen Stellungen das algebraische Vorzeichen des Kodierten Signales ändern oder nicht ändern.

009825/1743

L e β r s e i t e