DE2842349C2 - Digital-Analog-Umsetzer - Google Patents

Description

Die Erfindung betrifft einen Digital-Analog-Umsetzer zur Umsetzung von jeweils n + m+l=4 + 3+1 Bits umfassenden Digital-Signalen in Analog-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2^m linearen Abschnitten je Kennlinienhälfte mit jeweils 2" Amplitudenstufen besteht, mit einem gemäß einer linearen Wertstufung stromwichtenden, aus Quer- und Ableitwiderständen mit den Widerstandswerten R und 2R bestehenden Widerstandsnetzwerk, bei dem an dem am einen Netzwerksende liegenden Verbindungspunkt eines Ableitwiderstandes und eines Querwiderstandes je nach dem Binärwert des das Vorzeichen an-

gebenden Bits im zuzuwandelnden Digital-Signal ein Konstantstrom negativer oder positiver Polarität zugeführt wird und bei dem die den Querwiderständen abgewendeten Fußpunkte der Ableitwiderstände in Gruppen unmittelbar benachbarter Fußpunkte entsprechend den jeweils durch ein binäre »1« gebildeten η Bits des jeweiligen Digital-Signais selektiv vom Erdpotential bei binären »0« an einen gemeinsamen, den auf den Finzelströmen durch die Ableitwiderstände gebildeten Summenstrom führenden Summenstrompfad anschaltbar sind, wobei der eine begrenzende Fußpunkt einer solchen Gruppe, der dem erwähnten Netzwerksende zugewandt ist, entsprechend dem binären Wert der m Bits mehr oder weniger von diesem Netzwerksende beabstandet ist und wobei wenigstens ein dem anderen begrenzenden Fußpunkt zumindest mehrerer Gruppen und zumindest, sofern nicht sämtliche der n+m Bits den Binärwert »0« aufweisen, gesondert an den Summenstrompfad gelegt ist.

Bei einem bekannten Digital-Analog-Umsetzer der angegebenen Art (s. z. B. »Elektronik-Praxis Nr. I/2 Februar 1975, S. 32 ff) wird durch die hierbei maßgebliche nichtlineare Knickkennlinie eine logarithrr.bche Kompandierungskennlinie angenähert, die CCITT-Empfehlungen entspricht und dem sogenannten Α-Gesetz gehorcht

Neben der dem Α-Gesetz gehorchenden logarithmischen Kennlinie wird vom CCITT eine weitere logarithmische Kennlinie empfohlen, die dem sogenannten /(-Gesetz gehorcht. Obwohl sich die dem Α-Gesetz folgende Kennlinie in schaltungstechnisch besonders günstiger Weise durch eine nichtlineare Knickkennlinie annähern läßt, wird in manchen Ländern der //-Kennlinie der Vorzug gegeben.

Es sind daher schon (DE-OS 28 35 981) gemäß einer //-Kennlinie arbeitende Digiial-Anaiog-iJrnsetzer vorgeschlagen worden, die aufgrund ihrer besonderen Konzeption einen nur relativ geringen Mehraufwand gegenüber einem nach dem /4-Gesetz arbeitenden Digital-Analog-Umsetzer aufweisen, trotz der weniger gleichmäßigen Systematik des //-Gesetzes. Erreicht wird dies u. a. dadurch, daß zur Darstellung der einzelnen Kennlinienabschnitte Konstantströme sowohl der einen als auch der anderen Polarität herangezogen werden, wogegen bei dem bekannten, dem /4-Gesetz gehorchenden Digital-Analog-Umsetzer zur Darstellung von Kennlinienabschnitten der einen Kennlinienhälfte nur Konstantströme positiver Polarität und zur Darstellung von Kennlinienabschi'itten der anderen Kennlinienhälfte nur Konstantströme negativer Polarität herangezogen werden.

Außer dem erwähnten Widerstandsnetzwerk weisen solche Digital-Analog-Umsetzer Verknüpfungsnetzwerke auf, deren Aufgabe es ist, entsprechend der zugrunde liegenden Gesetzmäßigkeit und der Bitkombination des umzuwandelnden Digital-Signals einzelne der Fußpunkte von bestimmten Gruppen solcher Fußpunkte an den Summenstrompfad zu legen.

Normalerweise weichen diese Verknüpfungsnetzwerke so weit voneinander ab, daß zum Zwecke ihrer Realisierung in Großintegrationstechnik gesonderte Bausteine entwickelt werden müssen.

Aufgabe der Erfindung ist es daher, diesbezüglich Entwicklungskosten einzusparen und außerdem einen Digital-Analog-Umsetzer zur Verfügung zu stellen, der sowohl nach dem A Gesetz als auch nach dem //-Gesetz zu arbeiten vermag.

Erfindungsgemäß wird diese Aufgabe bei einem Digital-Analog-Umsetzer der eingangs erwähnten Art dadurch gelöst, daß er von einer dem /4-Gesetz gehorchenden Arbeitsweise auf eine dem //-Gesetz gehorchende Arbeitsweise umschaltbar ist, wozu im Falle der Arbeitsweise nach dem //-Gesetz sämtliche Sits im umzuwandelnden Digital-Signal invertiert werden, ferner aus den die vom Symmetriezentrum aus betrachteten zweiten bis fünften Kennlinienabschnitte jeweils einer Kennlinienhälfte bezeichnenden m Bits im betreffenden

ίο Digital-Signal jeweils das entsprechend dem ,//-Gesetz die erste Amplitudenstufe bezeichnende, m+\ umfassende Codewort gebildet wird, ferner dieses Codewort mit Hilfe eines Volladdierers zu den η Bits des umzuwandelnden Digital-Signais addiert wird, ferner das aus den m Bits und dem durch die Addition entstandenen einschließlich eines Übertragsbits n+ 1 Bits umfassenden Codewort bestehende modifizierte Digital-Signal einer Decodierverknüpfungsschaltung zugeführt wird, deren Ai-sgangssignale das erwähnte selektive Anschal ten von Fußpunkten des Widerst ν .Jsnetzwerks an den Summenstrompfad bewirken und die M) geartet ist, daß im //-Betrieb, sofern nicht sämtliche der m Bits den Binärwert »0« aufweisen, bei einem aus Querwiderständen und Ableitwiderständen bestehenden Zusatznetzwerk dem ein Konstantstrom zugeführt wird, dessen Polarität derjenigen des dem Hauptwiderstandsnetzwerk zugeführten Konstantstromes entgegengesetzt ist, ein Ableitwiderstand an den gemeinsamen Summenstrompfad gelegt wird, der einen Tcilstrom zu liefern vermag, dessen Amplitude halb so groß ist wie die des von dem am weitesten vom Konstantstromeingang beabstandeten schaltbaren Ableitwiderstand des Hauptnetzwerkes gelieferten Teibtroms, ferner, wenn die dem zweiten bis fünften Kennlinienabschnitt entsprechende Gruppe von Fußpunktsn maßgeblich ist, außer der gesonderten Anschaltung des Fußpunktes beim Zusatznetzwerk beim Hauptnetzwerk der dem erwähnten anderen begrenzenden Fußpunkt direkt benachbarte Fußpunkt gesondert an den Summenstrompfad gelegt ist, wenn die dem sechsten Kennlinienabschniti entsprecnende Gruppe maßgeblich ist, nur beim Zusatznetzwerk eine gesonderte Fußpunktanschaltung erfolgt, wenn die den siebten und achten Kennlinienabschnitten entsprechenden Gruppen maßgeblich sind, außer beim Zusatznetzwerk beim Hauptnetzwerk ein bzw. im Falle des achten Kennlinienabschnittes zwei Fußpunkte gesondert an den Summenstrompfad gelegt werden, die um einen bzw. zwei Fußpunkte von dem einen begrenzenden Fußpunkt beabstandet sind, und wozu im Falle der Arbeitsweise nach dem Α-Gesetz die Invertierung der Bits der umzuwandelnden Digital-Signale aufgehoben, das erwähnte zu addierende Codewort zu Null gemchi dem Übertragsbit dauernd der Binärwert »1« gegeben, die erwähnte Stromlieferung durch das Zusatznetzwerk unterbunden wird und in der Dekodierverknüpfungsschaltung entsprechend der hierdurch noch nicht berücksichtigten Anschalteunterschiede Umschaltungen vorgenommen werden.

Der erfindungsgeinäße Digital-Analog-Umsetzer macht von dem vorerwähnten vorgeschlagenen Konzept Gebrauch, das es ermöglicht, ein dem //-Gesetz entsprechende Codewandlung mit einem gegenüber dem /4-Gesetz entsprechenden Codewandlung nur geringen Mehraufwand durchzuführen. Hierbei werden

die Übereinstimmungen der beiden Gesetzmäßigkeiten dazu ausgenutzt, ein für beide Betriebsweisen ausgenutztes Decodiernetzwerk vorzusehen, das, um den Abweichungen gerecht zu werden, durch bestimmte

Schaltmaßnahmen ergänzt ist, die im Falle der Umschaltung unwirksam bzw. wirksam gemacht werden.

Gemäß weiterer Ausgestaltung der Erfindung wird angegeben, wie der erfindungsgemäße Analog-Umsetzer ausgestaltet ist, wenn er als Bestandteil eines nach dem Iterativprinzip arbeitenden Analog-Digital-Umsetzers eingesetzt ist.

Nachstehend wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. In der Zeichnung zeigt

F i g. 1 in Tabellenform den Zusammenhang zwischen der Art der Anschaltung der Fußpunkte an den Summenstrompfad und den zu realisierenden Kennlinienwerten einer dem /!-Gesetz gehorchenden Kennlinie.

F i g. 2 die Systematik eines Decodiernetzwerkes, das die Anschaltung der Fußpunkte entsprechend Fig. 1 bewirkt

Fig. 3 das Verknüpfungischema des Decodiernetz-

F i g. 4 in Tabellenform den Zusammenhang zwischen Fußpunktanschaltungen und Kennlinienabschnitten einer dem u-Gesetz gehorchenden Kennlinie gemäß der Betriebsweise des eingangs erwähnten, vorgeschlagenen Digital-Analog-Umsetzers.

Fig. 5 die wesentlichen Bestandteile eines Ausführungsbeispiels des erfindungsgemäßen Digital-Analog-Umsetzers.

F i g. 6 das Verknüpfungsschema des Decodiernetzwerkes der Anordnung gemäß Bild 5.

In F i g. 1 ist durch entsprechende Einträge von 0 und 1 gezeigt, wie einzelne Gruppen von Fußpunkten eines oben erwähnten R-2R-Widerstandsnetzwerkes, das hier 12 solcher schaltbarer Fußpunkte aufweisen soll, angeschaltet sind bzw. abgeschaltet bleiben und dementsprechende Stromgewichte eingeschaltet sind. Aus der Figur ergibt sich auch, daß ab dem 2. Kennlinienabschnitt durch Einschaltung des jeweils nächst höheren Stromgewichtes der Eckwert für einen Kennlinienabschnitt eingeschaltet ist und daß die entsprechende Kombination von Einschaltung bzw. Nichteinschaltung der jeweils gleichen Anzahl nächst niedriger Stromgewichte der Darstellung der Stufen innerhalb der Segmente dient.

In F i g. 2 ist das Schema eines Decodiernetzwerkes dargestellt, das dazu dient, entsprechend den Binärwerten im umzuwandelnden Digital-Signal die Fußpunkte gruppenweise an den Summenstrompfad anzulegen. Unter der Voraussetzung von Digitalsignalen, die aus 8 Bits bestehen, umfassen solche Gruppen, wie auch Fig. 1 zeigt, 5 Fußpunkte zur Darstellung des ersten Kennlinienabsch-jtts bzw. 6 Fußpunkte zur Darstellung der übrigen Kennlinienabschnitte. Die ebenfalls aus Fig. 1 ersichtliche Lage dieser Gruppen ist von der Binärwertkombination der ihrer Wertigkeit entsprechend 2. bis 5. Bits (m = 3) abhängig. Die niedrigstwertigen 4 Bits (n=4) a bis d bestimmen dann die Kombinationen von angeschalteten und abgeschaltet bleibenden Fußpunkten innerhalb solcher Gruppen. Das höchstwertige Bit VZbestimmt die Polarität des anzulegenden Stroms.

Die Schaltung gemäß F i g. 2 weist Verknüpfungseinheiten VEi bis VE 12 auf. Diese bestehen aus einem UND-Glied in Falle der Verknüpfungseinheit VEi bzw. aus mehreren UND-Gliedern mit zum Teil negierenden Eingängen, deren Ausgangssignale einer ODER-Verknüpfung unterworfen sind, im Falle der übrigen Verknüpfungseinheiten. Diese Ausgangssignale werden zur Anschaltung der Fußpunkte ausgenutzt.
Die F i g. 3 zeigt die von diesen Verknüpfungseinheiten durchzuführenden Verknüpfungen in Gesamtheit.

In Fig.4 ist der Zusammenhang von Gruppen von Fußpunkten, die an einen gemeinsamen Summenstrompfad anzuschließen sind, mit den Stufen einer dem μ-Gesetz folgenden Knickkcnnlinie dargestellt, wie er bei dem oben erwähnten vorgeschlagenen Digital-Analog-Umsetzer gegeben ist. Wie man sieht, ist hier in erster Abweichung von den Verhältnissen mit F i g. 1 ein weiterer, hier mit 13 bezeichneter schaltbarcr Ableitwiderstand vorgesehen, durch dessen Anschaltung an den gemeinsamen Summenstrompfad ein Teilstrom mit einer Amplitude geliefert werden soll, die halb so groß ist wie die Amplitude des vom Konstantstromeingang aus gesehen zwölften Ableitwiderstandes. Darüber hinaus soll die Polarität des Stromes, der über diesen I3ten Ableitwiderstand geliefert wird, der Polarität der über die übrigen Ableitwiderstände gelieferten Ströme jeweils entgegengesetzt sein. Aus diesem Grunde ist in der Spalte !3 für die Ksnnlinienabschnittc 2 bis 8, für deren Realisierung der 13. Ableitwiderstand ausgenutzt wird, — 1 eingetragen. Die Realisierung der Zufuhr eines solchen Teilstroms mit jeweils entgegengesetzter Polarität erfolgt, wie noch erläutert werden wird, mit Hilfe eines Zusatznetzwerkes, dessen Bestandteil der 13. Fußpunkt ist.

Wie ein Vergleich der F i g. 1 und 4 zeigt, stimmen, abgesehen von der Anschaltung eines gesonderten Ableitwid'-Standes 13 und weiterer außerhalb der Gruppen gesondert angeschalteter Stromquellen, auf die noch eingegangen wird, bei der Realisierung der Kennlinienabschnitte 1 und 6 bis 8 die Kombination von angeschalteten Fußpunkten und abgeschaltet bleibenden Fußpunkten überein. Bezüglich der gesondert angeschalteten Fußpunkte bestehen im Zusammenhang mit der Realisierung der Kennlinienabschnitte 6 bis 8 bei dem die μ-Kennlinie benutzenden vorgeschlagenen Digital-Analog-Wandler gegenüber der Realisierung der Λ-Kennlinie folgende weitere Unterschiede: Bei der dem 6. Kennlinienabschnitt entsprechenden Gruppe von Fußpunkten fehlt die Anschaltung eines gesonderten Fußpunktes in Nachbarschaft des einen begrenzenden Fußpunktes (der in F i g. 4 in dem dem achten Fußpunkt entsprechenden Feld unter Rechtsschraffur befindliche Eintrag von — 1 betrifft den noch zu besprechenden Fail der Analog-Digital-Umsetzung). Bei der dem siebten Kennlinienabschnitt entsprechenden Gruppe von Verbindungspunkten ist der gesondert angeschaltete Fußpunkt nicht dem einen begrenzenden Fußpunkt der betreffenden Gruppe von Fußpunkten direkt benachbart, wie dies bei den den Kennlinienabschnitten 2 bis 5 entsprechenden Gruppen der Fall ist, sondern um einen Fußpunkt beabstandet, hier also ebenfalls an den Fußpunkt 8. Bei der dem 8. Kennlinienabschnitt entsprechenden Gruppe erfolgt die Anschaltung zweier gesonderter Fußpunkte außer der am 13. Fußpunkt erfolgenden Anschaltung, wobei ebenfalls vom rechten begrenzenden Verbindungspunkt ein Abstand von einem Verbindungspunkt eingehalten ist, die Anschaltung also am 7. und 8. Fußpunkt des Widerstandsnetzwerkes erfolgt Wie ein Vergleich der F i g. 1 und 4 ferner zeigt beginnen bei der Realisierung der Kennlinienabschnitte 2 bis 5 gemäß der ü-Kennlinie die Anschaltekombinationen innerhalb der Gruppen von Fußpunkten, die die Stufung der Kennlinienabschnitte charakterisieren, nicht wie im Falle der Realisierung gemäß -4-KennIinie jeweils mit den Werten 0000, sondern bei jedem Kennlinienabschnitt mit einer anderen Kombination, nämlich beim Kennlinienabschnitt 2 mit der Kombination 1000,

beim Kennlinienabstand 3 mit der Kombination 1100, beim Kennlinienabschnitt 4 mit der Kombination UlO und beim Kennlinienabschnitt 5 mit der Kombination 111.

Es zeigt sich, daß dann, wenn zu der Kombination 0000 der 4 niedrigerwertigen Fußpunkte innerhalb der Gruppen von Fußpunkten, die den Kennlinienabschnit- luc 2 bis 5 entsprechen, die erwähnten 4 Fußpunkte erfassenden Anfangskombinationen hinzuaddiert werden, sich gerade diejenigen 5 Fußpunkte umfassenden Fußpunktkombinationen ergeben, al·; entsprechend dem erwälinten vorgeschlagenen Digital-Analog-Umsetzer im Zusammenhang mit einer Umsetzung nach der//-Kennlinie benötigt werden.

Anhand der Fig. 5 wird nun erläutert, wie aufgrund der obenstehend beschriebenen Sachverhalte ein Digital-Analog-Umsetzer konzipiert ist, der von einer Betriebsweise gemäß der /t-Kennlinie auf eine Betriebs- d" des Volladdierers bilden dann die in Fig.4 dargestellten Anschaltekombinationen. Zusammen mit den Ausgangssignalen der Verknüpfungsglieder VGA b's VGc werden diese Signale dem anschließenden Decodiernetzwerk DNzugeführt.

Dieses Decodiernetzwerk DN ist im Prinzip wieder wie das Decodiernetzwerk gemäß F i g. 2 aufgebaut, weist also eine Reihe von Verknüpfungseinheiten auf, von denen hier 13 vorhanden sind, die ihrerseits abgesehen von der ersten Verknüpfungseinheit, die ein reines Koinzidenzglied ist, aus mehreren Koinzidenzgliedern mit teilweise negierenden Eingängen bestehen, deren Ausgangssignale einer ODER-Verknüpfung unterworfen sind.

In der F i g. 6 sind die Verknüpfungsbedingungen dieser Verknüpfungseinheiten ins Einzelne gehend dargestellt. So zeigt z. B. die dortige Spalte 4, daß die Verknüpfungseinheit, die der Anschaltung einer Stromquel·

wciSc g'cinäu ucf /i-i^ciiiiiiiiic üiiigcSCiiäitci w'CruCn iC 3Π uCn τ. τ CruinuUngSpünKt uCS »τ iuCrStatiuSnCiZ-

kiinn.

Die Schaltungsanordnung gemäß Fig.5 weist ein Empfangsschieberegister ESCH auf, das der Aufnahme der umzuwandelnden Digitalsignale dient, die auf einer Leitung PCM angeliefert werden. Die Stufe VZ dieses Schieberegisters dient hierbei der Aufnahme des vorerwähnten Vorzeichenbits, die Stufen A. B und Cder Aufnahme der m = 3 höherwertigen Bits, durch deren Kombination angegeben wird, welcher Kennlinienabschnitt in Frage kommt, und die Stufen a bis ei dienen der Aufnahme der vier niedrigerwertigen Bits, durch deren kombinationen die in Frage kommende Stufen innerhalb des betreffenden Kennlinienabschnittes angegeben werden.

Die von den nicht negierenden Ausgängen Q und den negierenden Ausgängen Q der Stufen dieses Schieberegisters abgegebenen Ausgangssignale werden mit Hilfe von stufenindividueüen Verknüpfungsgliedern VGA bis VGdzusammen mit einem Umschaltesignal u/A, das für den Fall einer Arbeitsweise nach dem μ-Gesetz den Binärweri »1« und für den Fall der Arbeitsweise nach dem /4-Gesctz den Binärwert »0« aufweist, in der Weise verknüpft, daß im Falle des .4-Betriebs die Ausgangssignale der Ausgänge Q und im Falle des μ-Betriebs die Ausgangssignale der Ausgänge Q abgegeben werden können. Die Schaltungsanordnung gemäß Fig.5 weist außerdem eine Verknüpfungsschaltung 52 auf, deren Aufgabe es ist, aus Bitkombinationen der in den Schieberegisterstufen A, Sund Cgespeicherten Bits des umzuwandelnden Digitalsignals, die der. Kennlinienabschnitten 2 bis 5 entsprechen, die erwähnten für diese Kennlinienabschnitte maßgeblichen Anfangsbitkombinationen gemäß F i g. 4 zu erzeugen. Dementsprechend sind die drei Eingänge dieser Verknüpfungsschaltung an die Ausgänge jeweils eines anderen der Verknüpfungsglieder VGA bis VGCangeschlossen. Im Prinzip ist diese Verknüpfungsschaltung wie das Verknüpfungsnetzwerk gemäß Fig.2 aufgebaut, wobei es 4 Verknüpfungseinheiten aufweist, die jeweils eines der 4 Bits a', b', c', d' des Ausgangssignalwortes liefern und die aus UND-Gliedern mit teilweise negierendem Eingang bestehen, deren Ausgangssignaie einer ODER-Verknüpfung unterworfen sind.

Das erwähnte die Bits a'bis d'umfassende Ausgangssignalwort der Verknüpfungsschaltung 52 wird einem Volladdierer VA zugeführt, der als zweite Eingangsgröße das aus den Ausgangssignalen der Verknüpfungsglieder VGa bis VGdgebildete Codewort erhält

Das Obertragsbit Üsowie die Ausgangssignaie a"bis werkes dient, 4 UND-Glieder enthält, von denen das erste die Größen ABC, also die Ausgangssignale der Verknüpfungsglieder VGA bis VGC und das Ausgangssignal C", also das am 3. Eingang des Volladdierers VA abgegebene Bit verknüpft usw. und das 4. die Ausgangsgröße A in Originalform, die Ausgangsgrößen B und C in negierter Form und das Übertragsbit Ü miteinander verknüpft.

Sofern bei einer dieser Verknüpfungsbedingung β angegeben ist, bedeutet dies, daß die Verknüpfungsbedingung nur für den /4-Betrieb gilt, auf den noch eingegangen wird. »D« bzw. »D« bedeutet, daß die betreffende Verknüpfungsbedingung entweder nur für den Decodierbetrieb oder für den Codierbetrieb gilt, μ kennzeichnet nur im //-Betrieb vorkommende Verknüpfungen.

Die Fig. 6 zeigt außerdem, daß für Teilströme, die über Ableitwiderstände, die das Stromgewicht 8 und 13 darstellen, eine gesonderte Vnrzeichenbeeinflussung erforderlich ist. So muß nämlich gewährleistet sein, daß das Stromgewicht !3 sowohl im Codier- als auch im Decodierbetrieb, sofern nicht der erste Kennlinien?bschnitt betroffen ist, immer einen Teilstrom derjenigen Polarität liefert, die der Polarität der Ströme, die innerhalb der Gruppen von Ableitwiderstände geliefert werden, entgegengesetzt ist. Dies ist mit der Bezeichnung VZ in der entsprechenden Zusatzspalte der Spalten 8 und 13 der F i g. 6 zum Ausdruck gebracht. Beim Stromgewicht gemäß Spalte 8 ist eine solche Ansteuerung mit einem Strom entgegengesetzter Polarität lediglich im Codierbetrieb erforderlich, worauf noch eingegangen wird.

Der untere Teil der F i g. 5 zeigt, wie ein Widerstandsnetzwerk im Hinblick auf den obenstehend erläuterten Zusammenhang realisiert wird. Es besteht zum einen aus einem Hauptnetzwerk H mit Querwiderständen R und Ableitwiderständen 2R mit den Widerstandswerten R und 2R. Dem an dem einen Netzwerksende liegenden Verbindungspunkt eines Ableitwiderstandes 2R und eines Querwiderstandes R dieses Hauptnetzwerkes wird je nach dem Binärwert des Vorzeichenbits VZ ein Konstantstrom negativer oder positiver Polarität von einer Stromquelle +Q oder einer Stromquelle — Q zugeführt. Die Fußpunkte der Ableitwiderstände sind, abgesehen von dem am anderen Netzwerksende liegenden Ableitwiderstand, der an Erde gelegt ist, in Gruppen unmittelbar benachbarter Fußpunkte entsprechend dem jeweils durch eine binäre »1« gebildeten η Bits des jeweiligen Digitalsignals selektiv an einen gemeinsamen, den aus den Einzelströmen durch die Abieitwiderstände gebil-

deten Summenstrom führenden Summenstrompfad S anschaltbar. Der eine begrenzende Fußpunkt einer solchen Gruppe, der dem Netzwerksende, dem der Konstantstrom zugeführt wird, zugewandt ist, ist entsprechend dem Wert der durch eine binäre »1« gebildeten m Bits des jeweiligen Digital-Signals mehr oder weniger von diesem Netzwerksende beabstandet. Sofern nicht sämtliche der ·η Bits im umzuwandelnden Digitalsignal den Binärwert »0« aufweisen, ist wenigstens ein dem anderen begrenzenden Fußpunkt der Gruppen benachbarter Fußpunkt gesondert an den Summenstrompfad gelegt.

Das Widerstandsnetzwerk besteht zum anderen aus einem Zusatznetzwerk Z, das ebenfalls aus Querwiderständen und Ableitwiderständen gebildet ist, von denen im Zusammenhang mit der hier zu beschreibenden Schaltungsanordnung zur Digital-Analog-Wandlung nur der mit A 1 bezeichnete von Interesse ist. Der in der Figur außerdem noch dargestellte schsltbsre Abisiiwiderstand A 2 spielt im Zusammenhang mit der Verwendung der dargestellten Schaltungsanordnung als Bestandteil eines Analog-Digital-Wandlers eine Rolle, auf den weiter unten noch eingegangen wird.

Dem am einen Netzwerksende des Zusatznetzwerkes Z liegenden Verbindungspunkt eines Querwiderstandes und eines Ableitwiderstandes wird über eine der erwähnten Stromquellen +Q oder — Q ein Konstantstrom zugeführt, wobei die Polarität des Konstantstroms jeweils entgegengesetzt derjenigen des dem Hauptnetzwerk H zugeführten Konstantstroms ist.

Die Quer- und Ableitwiderstände des Zusatznetzwerkes Zsind so bemessen, daß die Amplitude des über den schaltbaren Ableitwiderstand A 1 an den Summenstrompfad 5 lieferbaren Stroms halb so groß ist wie diejenige des über den vom Konstantstromeingang her gesehen letzten, d. h. zwölften schaltbaren Ableitwiderstand des Hauptnetzwerkes lieferbaren Stroms. Die Bemessung ist ferner so, daß der über den erwähnten Abieitwiderstand A 2 lieferbare Teilstrom gleich groß wie der über den achten Ableitwiderstand 2R 8 des Hauptnetzwerkes lieferbare Strom ist. Dies spielt jedoch, wie erwähnt, lediglich im Zusammenhang mit dem noch zu besprechenden Codierbetrieb eine Rolle.

Wenn bei diesem Widerstandsnetzwerk außer bestimmten Gruppen von Ableitwiderständen des Hauptnetzwerkes //der Ableitwiderstand A 1 des Zusatznetzwerkes Zan den Summenstrompfad geleg- ist, wird, wie dies gemäß F i g. 4 für die Darstellung der Kennlinienabschnitte 2 bis 8 der Fall sein soll, hierdurch jeweils ein Strom entgegengesetzter Polarität an den Summenstrompfad Sgeliefert.

Bei einer Umschaltung auf dem /l-Gesetz folgende Betriebsweise wird, wie erwähnt, bei der Schaltungsanordnung gemäß F i g. 5 an den Steuereingang μ/Α der Verknüpfungsglieder VGA bis VGd der Binärwert »0« angelegt Das hat einerseits zur Folge, daß nunmehr die an den Ausgängen Q der Stufen des Empfangsschieberegisters ESCH abgegebenen Signale weitergegeben werden, und daß durch die Verknüpfungsschaltung 52 für die Realisierung sämtlicher Kennlinienabschnitte die Bitkombination 0000 abgegeben wird. Der Volladdierer VA liefert dann nicht mehr die Bitkombinationen, die entsprechend F i g. 4 bei der Realisierung der Kennlinienabschnitte 2 bis 5 die Stufen innerhalb dieser Abschnitte charakterisieren, sondern die unveränderten ez Bitkombinationen, die bei Zugrundelegung· der A-Kennlinie die Stufen der Kennlinienabschnitte charakterisiereTi, wie dies in F i g. 1 dargestellt ist. Ferner ist dafür Sorge getragen, daß das Übertragsbit immer den Binärwert »1« hat.

Bei den in Fig. 6 dargestellten Verknüpfungsbedingungen des Verfcnüpfungsnetzwerkes DN, das in erster Linie im Hinblick auf die //-Kennlinie konzipiert ist, sind also die dort eingetragenen Eingangsgrößen a" bis d" durch die Eingangsgrößen a bis Versetzt zu denken, die mit den η Bits im jeweils umzuwandelnden Digital-Signal übereinstimmen. Ferner ist mit der Umschaltung dafür Sorge getragen, daß die den Fußpunkt A 1 des Zusatznetzwerkes beaufschlagende Stromquelle überhaupt nicht zur Wirkung kommt. Außerdem sind nun anstelle der mit μ gekennzeichneten Verknüpfungen die mit β gekennzeichneten maßgeblich.

Aufgrund der erfindungsgemäßen Maßnahmen ist es also möglich, für beide Betriebsarten dasselbe Decodiernetzwerk einzusetzen und eine Umschaltung von der einen Betriebsart auf die andere durch relativ einfache Schaltmaßnahrn.pn zu hpwirlcpn.

Wenn der erfindungsgemäße Digital-Analog-Umsetzer als Bestandteil eines nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers eingesetzt wird, dann wird an den Eingang D/D des Decodiernetzwerkes DN ein Signal mit dem Binärwert »0« angelegt, was, wie die Fig.6 zeigt, zur Folge hat. daß bei der Realisierung einzelner Kennlinienabschnitte die Anschaltung eines weiteren gesonderten Fußpunktes bei Hauptwiderstandsnetzwerk Hin der Nachbarschaft der begrenzenden Verbindungspunkte wegfällt. Entsprechend den in Fig.4 beidseitig schraffierten Feldern, nämlich in Spalte 8 für die Kennlinienabschnitte 7 und 8 in Spalte 13 für die Kennlinienabschnitte 2 bis 8 werden für den Codierbetrieb in diesen Fällen entsprechende Teilströme mit jeweils entgegengesetzter Polarität gegenüber der über die übrigen Ableitwiderstände gelieferten Ströme benötigt. Für diese Fälle ist also einerseits der erwähnte Ableitwiderstand A 1 des Zusatznetzwerkes Z und andererseits auch dessen zweiter schaltbarer Ableitwiderstand A 2 an den gemeinsamen Summensirompfad 5 gelegt.

Die im Falle des Codierbetriebs am Analeosignalausgang AA des Widerstandsnetzwerkes abgegebenen Analogsignale werden nunmehr dem einen Eingang eines nicht dargestellten Komparators zugeführt, an dessen anderen Eingang die umzuwandelnden Analogsignale gelangen. Das von diesem Komparator gelieferte Vergleichsergebnis entscheidet darüber, ob ein in einem Zwischenregister eingestelltes Digitalsignal, das zur Abgabe des in den Vergleich einbezogenen Analogsignale am Analogsignalausgang AA geführt hat, auf den nächsthöheren Wert verändert wird oder nicht, woraufhin der beschriebene Vergleich gegebenenfalls wiederholt wird, so daß die am Widerstandsnetzwerk abgegebene Analogsignalamplitude allmählich an die Amplitude des umzusetzenden Analogsignals angeglichen wird. Ein solches Umsetzverfahren ist grundsätzlich bekannt (siehe z. B. DE-OS 23 15 986, Fig.]; US-PS 32 34 544) und braucht daher hier nicht näher erläutert zu werden.

Hierzu 6 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Digital-Analog-Umsetzer zur Umsetzung von jeweils n + m+l =4+3+1 Bits umfassenden Digital-Signalen in Analog-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2™⁺¹ linearen Abschnitten mit jeweils 2" Amplitudenstufen besteht und zwei symmetrische Kennlinienhälften aufweist, mit einem gemäß einer linearen Wertstufung stromwichtenden, aus Quer- und Ableitwiderständen mit den Widerstandswerten R und 2Ä bestehenden Widerstandsnetzwerk, bei dem an dem am einen Netzwerksende liegende Verbindungspunkt eines Ableitwiderstandes und eines Querwiderstandes je nach dem Binärwert des das Vorzeichen angebenden Bits irn umzuwandelnden Digital-Signal ein Konstantstrom negativer oder positiver Polarität zugeführt wird und bei dem die den Querwider^iänden abgewendeten Fußpunkte der A.b!eit\yiderstände in Gruppen unmittelbar benachbarter Fußpunkte entsprechend den jeweils durch eine binäre »1« gebildeten π Bits des jeweiligen Digital-Signals selektiv an einen gemeinsamen, den aus den Einzelströmen durch die Ableitwiderstände gebildeten Summenstrom führenden Summenstrompfad anschaltbar sind, wobei der eine begrenzende Fußpunkt einer solchen Gruppe, der dem erwähnten Netzwerksende zugewandt ist, entsprechend dem Wert der durch eine binäre »1« gebildeten m Bits mehr oder weniger von diesem Netzwerksende beabstandet ist und wobei wenigstens ein dem anderen begrenzenden Fußpunkt zumindest mehrerer Gruppen und zumindest, sofern nicht sämtliche der m Bits den Binärwert »0« aufweisen, gesondert an den Summenstrompfad gelegt ist, dadurch gekennzeichnet, daß er von einer dem Λ-Gesetz gehorchenden Arbeitsweise auf eine dem μ-Gesetz gehorchende Arbeitsweise umschaltbar ist, wozu im Falle der Arbeitsweise nach dem μ-Gesetz sämtliche Bits im umzuwandelnden Digital-Signal invertiert werden, ferner aus den die vom Symmetriezentrurn aus betrachteten zweiten bis fünften Kennlinienabschnitte (2 bis 5) jeweils einer Kennlinienhälfte bezeichnenden /77 Bits (A, B, C)im betreffenden Digital-Signal jeweils das entsprechend dem μ-Gesetz die erste Amplitudenstufe bezeichnende, m+1 Bits umfassende Codewort (a', b', c', d')geb\\det wird, ferner dieses Codewort mit Hilfe eines Volladdierers (VA) zu dem η Bits (a, b, c, d) des umzuwandelnden Digital-Signals addiert wird, ferner aus den m Bits und den durch die Addition entstandenen einschließlich eines Übertragsbits n+1 Bits umfassenden Codewort (Ü, a", b", c", d")bestehende modifizierte Digital-Signal einer Decodierverknüpfungsschaltung (DN) zugeführt wird, deren Ausgangssignale das erwähnte selektive Anschalten von Fußpunkten des Widerstandsnetzwerkes (H, Z) an den Summenstrompfad (S) bewirken und das so geartet ist, daß im μ Betrieb, sofern nicht sämtliche der m Bits den Binärwert »0« aufweisen, bei einem aus Querwiderständen und Ableitwiderständen bestehenden Zusatznetzwerk (Z), dem ein Konstantstrom zugeführt wird, dessen Polarität derjenigen des dem Hauptwiderstandsnetzwerk (H) zugeführten Konstantstromes entgegengesetzt ist, ein Ableitwiderstand (A 1) an den gemeinsamen Summenstrompfad (S) gelegt wird, der einen Teilstrom zu liefern vermag, dessen Amplitude halb so groß ist wie die des von dein am weitesten vom Konstantstromeingang beabstandeten schaltbaren Ableitwiderstand (2R 12) des Hauptnetzwerkes gelieferten Teilstrom, ferner, wenn die dem zweiten bis fünften Kennlinienabschnitt entsprechende Gruppe von Fußpunkten maßgeblich ist, außer der gesonderten Anschaltung des Fußpunktes (A 1) beim Zusatznetzwerk beim Hauptnetzwerk der dem erwähnten anderen begrenzenden Fußpunkt direkt benachbarte Fußpunkt gesondert an den Summenstrompfad gelegt ist, wenn die dem sechsten Kennlinienabschnitt entsprechende Gruppe maßgeblich ist, nur beim Zusatznetzwerk (Z) eine gesonderte Fußpunktanschaltung (A 1) erfolgt, wenn die den siebten und achten Kennlinienabschnitten entsprechenden Gruppen maßgeblich ist, außer beim Zusatznetzwerk (Z) beim Hauptnetzwerk (H) tin bzw. im Falle des achten Kennlinienabschnittes zwei Fußpunkte gesondert an den Summenstrompfad gelegt werden, die um einen bzw. zwei Fußpunkte von dem einen begrenzenden Fußpunkt beabstandet sind, und wozu im Falle der Arbeitsweise nach dem Λ-Gesetz die Invertierung der Bits der umzuwandelnden Digital-Signale aufgehoben, das erwähnte zu addierende Codewort zu Null gemacht dem Übertragsbit dauernd der Binärwert »1« gegeben une die erwähnte Stromlieferung durch das Zusatznetzwerk unterbunden wird, sowie in der Dekodierverknüpfungsschaltung (DN) entsprechend der hierdurch nicht berücksichtigten Anschalteunterschiede Umschaltungen vorgenommen werden.

2. Digital-Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß bei seiner Verwendung für einen nach dem Iterativprinzip arbeitenden Analog-Digital-Wandler beim Hauptwiderstandsnetzwerk (A) außerhalb der Gruppen von Fußpunkten keine Fußpunkte gesondert an den gemeinsamen Summenstrompfad gelegt sind.^ß beim Zusatzwiderstandsnetzwerk (Z) der Fußpunkt des schaltbaren Ableitwiderstandes (A 1) nur dann nicht an den Summenstrompfad gelegt ist, wenn sämtliche der η+777 Bits des zu verarbeitenden Digital-Signals den Binärwert »0« aufweisen und dann, wenn die den Kennlinienabschnitten 2 bis 8 entsprechenden Gruppen des Hauptnetzwerkes maßgeblich sind, der Fußpunkt eines weiteren schaltbaren Ableitwiderstandes A 2 gesondert an den Summenstrompfad gelegt ist, über den ein Strom mit einer Amplitude geliefert wird, wie ihn beim Hauptnetzwerk der vom Konstantstromeingang gesehen achte Fußpunkt (2Ri) liefern würde.