DE2611962A1 - Verfahren und vorrichtung fuer analog-digital-umwandlungen - Google Patents

Description

Beschreibung Zinn Patentgesuch

äes Herrn I'orton Κ aale r, 17 Las liuppas, La Calla Saint-Cloud/Frankrei cli.

betraffend:

'■Verfahren und Vorrichtung für Analog-Digital-Jmvranälungan. ^!'

Die Erfindung bezieht sich auf ein Verfahren für Analog-L/igital-Unwandlungen und auf Analog-Digital-Wandler su seiner Durchführung. Insbesondere bezieht sich die Erfindung auf die wirtschaftliche genaue und schnalle Umwandlung von Analog-Signalen in Digital-Code, nämlich einen Abstandsainheit-Coda, dar auch als Gray-Coc-s oder zyklischer 3in"r-Code bekannt ist. Das Verfahren zur Umwandlung analoger alektrischar Signale in Digital-Code ist unabdingbar für dia digitale Verarbeitung von Informationen, die durch analoge Signale rep resentiert werden. I'iit der eriieirlichsn Verringerung aer Kosten hei der DigitalvararL·ortung in der jüngeren Vergangenheit, dia das Auftreten integrierter nikroproLiassuren begleitete, findet ein solches Verfahren immer weitere Varbreitung. Es erscheint in 2'"eßinstrumenten, in Proseßsteuerungen, in Kraftstoffeinspritzanlagen für Kraftfahrzeugmotoren zwecks Erhöhung deren Wirtschaftlichkeit und Verringerung der Umweltverscnmutzung, in Radarsystemen, in der Datenübermittlung, im Austausch von Fernsehprogrammen zwischen Ländern mit unterschiedlicher Norm bei der Verarbeitung von Bildern, bei der Erdvermessung mittels Satellitenfotos wie auch bei der Verarbeitung von medizinischen Aufnahmen unterschiedlicher Arten wie auch in zahlreichen anderen Zweigen

609842/0633

der Technik, Wissenschaft und Industrie.

Eine große Anzahl unterschiedlicher Analog-Digital-Wandler für solche Zwacke ist bekannt und ein gutes Bild vom Stand der Technik ist wiedergegeben in den Papieren zum Symposium on Analog/Digital Conversion im schweizerischen polytechnischen Bundesinstitut, Lausanne 1973, veröffentlicht unter dam Titel "Comptes Rendus des Journees d'Electronique 1973 sur le theme Conversion h/u & D/A", EPFL, Lausanne, October 1973.

Um eine schnelle und genaue Wandlung zu erzielen, ■'.■ie dies beispielsweise für Radar, Fernsahen und ähnliche Anwendungszwecke erforderlich ist, ist das einzige bisher bekannte Mittel der sogenannte "Parallelwandlsr", bei dem das zu vrandelnde Signal xait einer I'ehrzahl von "ßezugsopannungen verglichen wird unci jede Spannung einen der möglichen diskreten Werts des codierten Ausgangssignals repräsentiert. Wenn demgemäß das Signal in η Bits codiert werden soll, müssen 2ⁿ-l Komparatoren verwendet werden. Da Komparatoren ihr Ausgangssignal von einem "honen" Pegel auf einen zweiten, "niedrigen" Pegel bei einer sehr kleinen Änderung des Eingangssignals ändern müssen, müssen sie eine sehr grOi3e Ansprechempfindlichkeit haben, was zu einem hohen Leistungsverbrauch führt. In der genannten Veröffentlichung ist ein Wandler dieser Bauart auf Seite SO dargestellt. Wenn die Komparatoren keinen signifikanten Fehler aufweisen, haben alle Komparatoren im Idealfalle deren Schwellen niedriger sind als der Augenblickswert des Signals ihren Ausgang auf einem Pegel, beispielsweise niedrig (oder logisch 0), und alle Komparatoren, deren Schwallen oberhalb des Augenblickswerts des Signals liegen, liegen mit ihrem Ausgang auf dem anderen Pegel, zum Beispiel hoch (oder logisch 1), mit der Möglichkeit, daß ein Komparator, nämlich der an der Grenze zwischen diesen beiden Bedingungen, einen unbestimmten Wert am Ausgang aufweist. Demgemäß wird das zu wandelnde Signal an den Ausgängen der Komparatoren representiert durch einen Code in 2ⁿ-l Bit. Der Serie von Komparatoren ist deshalb eine Codierschaltung nachgeschaltet, die den Code

609842/0633

aus 2ⁿ-l Bit in einen η Bit-Code umcodiert. Um Schwierigkeiten infolge Signalfluktuation während dieser Codierung zu vermeiden, die nicht augenblicklich erfolgt, führt man diese Codierung zweckmäßigerweise in einem reflektierten Binär-Code oder Abstandseinheitscode durch, der auch als Gray-Code bezeichnet wird und in US-PA 2 6 32 058 beschrieben ist. Dieser Code hat die Eigenschaft, daß bei Änderung des codierten Wertes von einem Wert zu einem anderen sich nur ein Bit ändert, so daß dann, wenn das Eingangssignal sich während der codierten Zeit ändert, die resultierende Unsicherheit nur ein Bit beeinflussen würde, unter der Voraussetzung, daß die Signalfluktuation eine Größe besitzt, die nur von einem Pegel zu einem benachbarten Pegel reicht.

Dei Eigenschaften des Gray-Code wurden in einem Kaskadenwandler ausgenutzt, in dem nur ein Komparator pro Bit des Ausgangscode erforderlich ist, wie in dem Artikel von B.D. Smith "An unusual electronic analogdigital conversion method", IRE Trans, on Instrum., PGI-5, Juni 1956, Seiten 155-160, beschrieben. Bei hochgenauen Wandlern jedoch mit 8 oder mehr Bits macht die Akkumulation statischer und dynamischer Fehler in den Kaskadenwandlern ihre Realisierung schwierig.

Auch ist ein Versuch bekannt, ein Verfahren für die Analog-Digital-Wandlung zu schaffen, bei dem die Vorteile hoher Geschwindigkeit und Genauigkeit der Parallelwandlung mit der Eigenschaft der Kaskade-Gray-Wandlung verbunden sind, bei der nur ein Vergleich pro Bit notwendig ist.

In der DT-PS 1 268 196 ist ein paralleler Gray-Code-Analog-Digital-Wandler beschrieben, bei dem die für die verschiedenen Kanäle, ein Kanal pro Bit, erforderlichen Eigenschaften erzielt werden durch ein VErfahren der Kompensation von zwei stark nicht linearen Transfercharakteristiken und ein bistabiler Schaltkreis mit Hysteresis-Nichtlinerarität betätigt wird, bei dem es sich in dem beschriebenen Ausführungsbeispiel um eine Tunneldiode handelt. Die nicht linearen Eigenschaften

v/erden erzielt durch Serien-Parallel-Kombinationen von 6 0.9 842/0633

Widerständen und gewöhnlichen Dioden und sind spezifisch für joden Kanal. Die Sachteile einer solchen Anordnung sind zweifach. Bekanntlich ist die Streuung der Schaltcharakteristik von Tunneldioden so, daß, wenn nicht jsder Kanal individuell abgeglichen wird, vras die 2:assenproduktion durch automatische Verfahren verbietet, dia üngenauigkeit des εchaltiegels die Schaltung unbrauchbar macht für hohe Genauigkeiten, während zweitens die Änderungen im Spannungsabfall über den gewöhnlichen Dioden, die verwendet werden, um die nicht linearen Charakteristiken zu erzielen, zu den gleichen Ergebnis führen.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren und eine su seiner Durchführung geeignete Anordnung zu schaffen, bei dem die geschilderten Nachteile des Standes der Technik, vermieen werden. Die Lösung dieser Aufgabe ergibt sich aus dem Patentanspruch 1, wobei zweckmäßige Weiterbildungen in den Unt3ranSprüchen definiert sind.

Demgemäß ist ein Parallel-Gray-Code-Analog-Digital-Wandler zu schaffen, der die Vorteile der Einfachheit und Wirtschaftlichkeit der Kaskade-Gray-Wandlung aufrechterhält, jedoch eine Parallelwandlung erlaubt, bei der die statischen und dynamischen Fehler jedes Kanals unabhängig sind. Der Aufbau jedes Kanals soll dabei so sein, daß er leicht in Massenfertigung hergestellt werden kann einschließlich, bei bestimmten Ausführungsformen des Gegenstandes der Erfindung, der Anwendung monolithischer integrierter Halbleiterschaltkreise. Selbst bei solchen Ausführungsformen jedoch, bei denen aus Gründen höchstmöglicher Arbeitsgeschwindigkeit oder höchst möglicher Genauigkeit das Volumen der erforderlichen Schaltkreise das bei bekannten Parallelwandlern erreicht, die bereits erwähnt wurden, ermöglicht es die Erfindung, daß die große Mehrzahl der aktiven Schaltungselemente aus Operationsverstärkern besteht, die nicht die hohe Ansprechempfindlichkeit ("slew rate") der Komparatoren zu haben brauchen, während nur η Komparatoren für η Ausgangsbits benötigt werden, womit die Gestehungskosten und der

Stromverbrauch des Wandlers verringert v/erden. 6 09 8 42/0633

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Beispielen.

Fig. 1 zeigt ein Gesamtblockdiagramm eines Analog-Digital -Wandlers gemäß der Erfindung bei einem parallelen Gray-Code-Ausführungsbeispiel für vier Bits des Ausgangscodes ,

Fig. 2a bis 2c zeigen eine Ausführungsform des GEgenstandes der Erfindung, bei der man die größte Wirtschaftlichkeit bezüglich der eingesetzten Mittel erhält,

Fig. 3 zeigt die Arbeitsweise des ersten Kanals eines parallelen Gray-Code-Wandlers,

Fig. 4 zeigt die Arbeitsweise des zweiten Kanals eines parallelen Gray-Code-Wandlers,

Fig. 5 zeigt die Arbeitsweise des dritten Kanals eines parallelen Gray-Code-Wandlers,

Fig. 6 zeigt die Arbeitsweise des vierten Kanals eines parallelen Gray-Code-Wandlers,

Fig. 7 stellt eine zweite Ausführungsform des GEgenstandes der Erfindung dar, mit der man die höchste Wandlungsgeschwindigkeit erzielt,

Fig. 8 zeigt eine Serien-Parallel-Ausfürhungsform des Gegenstandes der Erfindung, bei der ein Kompromiß zwischen Genauigkeit und Arbeitsgeschwindigkeit einerseits und Gestehungskosten andererseits geschlossen worden ist,

Fig. 9 erläutert das Betriebsprinzip mittels dem die aufeinanderfolgenden Modulen der Serien-Parallel-Ausfuhrungsform gekoppelt sind, und

Fig. 10 zeigt einen Kanal einer Ausfürhungsform, mit der man die höchstmögliche Genauigkeit erzielt.

In den Zeichnungen sind anaer entsprechende Bauteile oder Verbindungsleitungen mit gleichen Bezugszeichen markiert, um den überblick zu erleichtern.

Fig. 1 zeigt ein Gesamtblockdiagramm eines Wandlers gemäß der Erfindung. Ein Mischer 1 addiert verschiedene Bruchteile einer Bezugsspannung 2, die gleich ist dem

Maximalwert e des zu wandelnden Signals e , das am Ein-πι · s

gang 3 liegt, woraus sich eine Familie von Zwischensignalen

609842/0633

4 bis 11 ergibt, welche einem Analogrechner 12 zugeführt werden. Der Analog-Eechner liefert verschiedene Funktionen der Zwischensignale 4 bis 11 unter Verwendung von Operatoren ITAX und I:^TIK, so daß sich ein Ausgangssignal pro Kanal des Code ergibt, in dem Ausführungsfceispiel nach Fig. 1 die vie.r Signale 13 bis 16. Diese Signale werden zu eben so vielen Komparatoren 20 bis 23 übertragen, die ebenfalls mit Spannungen 25 bis 28 angesteuert werden, die gleich sind bestimmten Bruchteilen eier Bezugs spannung (gleicher Tisrt wie an 2) , welche Bruchteile die Schwellenwerte der Komparatoren definieren. Bi?: Komparatoren liefern an ihren Ausgängen 30 bis 33 Spannungen, welche den Digital-Cods representieren, entsprechend dem Augenblickswert des Eingangssignals an 3. Die^e Digital-Signale können erfaßt und gespeichert werden in einem Flipflop-P.egister in an sich bekannter Weise, v:ar. deshalb hier nicht weiter ausgeführt wird, da es kοinen TEiI der vorliegenden Erfindung bildet.

Lie Fig. 2a bis 2c zeigen eine Ausfuhrungsform, bei der man größte Wirtschaftlichkeit der eingesetzten Kittel erzielt. In Fig. 2a ist der iliscüer 1 dargestellt, der au=" zwei symmetrischen Operationsverstärkern 110 und. 111 besteht, deren Ausgänge miteinander über Widerstandsspannungsteiler 112-115 und 116-119 verbunden sind, deren Eingangssignal die Bezugsspannung e und das Analog-Signal von 3_r das zu wandein ist (Signalspannung e ), wobei e gleich dem Maximalwert von e ist. Ein Zwischensignal 4, entsprechend e , erhält man an einem der Ausgänge des Operationsverstärkers 110 und weiteres Zwischensignal 5, gleich e -e , erhält man am anderen Ausgang des Operations-

ITl S

Verstärkers 110. Die Ausgänge des anderen Operationsverstärkers sind -e und e -e . Die Differenz der Ausgangsspannungen zwischen den beiden Operationsverstärkern kann beispielsweise erhalten v/erden, durch die Verwendung von komplementären Verstärkern, wie dies in der Halbleitertechnologie bekannt ist, oder durch andere an sich bekannte Schaltkreise. Die anderen Zwischensignale 6-11 erscheinen an verschiedenen Anzapfungen der Spannungsteiler, wie in Fig. 2a angedeutet. Beide Enden der 609842/0633

Spannungsteiler sind mit der Signalspannung in der gleichen Phase beaufschlagt entweder direkt oder invertiert, doch wird die Bezugsspannung nur an einem Ende entweder direkt oder invertiert zugeführt. Die Spannungen, die an den Anzapfungen von einem der Spannungsteiler erscheinen, haben jeweils Werte gleich e -ke ,

s zn

wobei k gleichförmig um gleiche Inkremente zunimmt und sie bilden mit dem Signal 4 (für k=0) eine Serie von direkten Zwischensignalen. An den Anzapfungen des anderen Spannungsteilers haben die Spannungen jeweils Werte gleich k'e- -e , mit k¹ gleichmäßig ansteigend um gleiche Inkremente wie k und sie bilden zusammen mit dem Signal 5 (mit k¹ = 1) eine Serie von invertierten Zx-zischensignalen. Für eine Vier-Bit-Anordnung ist das Zunahmeinkrement von k bzw. k¹ gleich 1/4.

Fig. 2b zeigt den Analog-Rechner 12, bei dem Operatoren MAX und MIN verwendet werden, um die notwendigen Eingangssignale 14 bis 16 für die Komparatoren 21-23 der vier Kanäle des Vier-Bit-Parallel-Gray-Wandlers abzuleiten. Die Dioden 120-133, vorgespannt durch die Widerstände 140-146, representieren die MIN-Operatoren, können jedoch ersetzt werden durch andere an sich bekannte physikalische Elemente, wie Quellenfolger unter Verwendung von Feldeffekt-Transistoren, um die Belastung der Spannungsteiler von Mischer 1 zu verringern oder andere an sich bekannte Schaltkreise. Die Dioden 134-139,polarisiert durch die Widerstände 147 und 148, representieren die MAX-Operatoren, können jedoch ebenso durch ähnliche entsprechende Schaltkreise ersetzt werden.

Fig. 2c zeigt das Netzwerk der Komparatoren 20-23. Die Bruchteile der Bezugsspannung auf Leitung 2, erforderlich für den Betrieb der Parallel-Wandler, werden abgeleitet durch Spannungsteiler mit abgestuften Widerständen 150-154. Spannungsteiler und Komparatoren sind an sich bekannt und brauchen nicht, weiter erläutert zu werden. In einer. Vier-Bit-Anordnung, wie beschrieben, sind die an 25,26,27,28 erhaltenen Spannungen gleich

e /2, e /4, ^e _m/8f ^en/^ * ^F^5· 3 zeigt die Wirkungsweise des ersten Kanals des Wandlers, d.h. jenes Kanals, der B 0 9 8 4 2 I Ü 6 3 3

_ ο .„

das erste Bit des Gray-Coda erzeugt. Das erste Bit eines Gray-Cods ist identic c". mit aera ersten oder höchsts teil ige r. eines ge/ähnlich cn Binärcode. Demgemäß ist das Signal 13 einfach aas Sirnal 4, angelegt an den Eingang des Komparators 20. Lie Besucsspannung e auf Leitung 2, die gleich dem 'iaximalwert aer Signalspannung e , die zu wandeln ist, ist, wird dividiert durch einen Faktor 2, um für den Komparator die Schwellensr-annung 25 gleich e /2 zu liefern. IJi; Aus gangs spannung des Komparators hat zwei "ierte oaer ein öin^rsignal 30, das z.B. hoc- int, wenn der Komparator Eingang 13 öl erhalb der Schwelle 25 liegt, im anderen Falle aber niedrig liegt, wobei diese beiden Zustände angedeutet wurden durch die Logik?;erte bzw. 1 in dor üblichen "-Jsiss. Dia Operation des ersten Kanals ces Wancilers gerar.ß Fig. 3 ist aber an siel, be-L annt.

Fig. 4 zeigt die Arbeitsweise des zweiten Kanals des Wandlers, d.h. jenes Kanals, der das zweite Bit des Gray-Code erzeugt. Dia Wirkungsweise ist identisch mit der einer einzigen Stufe eines Kaskaden-Gray-Wandlers, wie er beispielsweise in dem erwähnten Artikel von Smith beschrieben ist. Der Eingang 14 zum Comparator 21 wird abgeleitet durch einen IiIIJ Operator, dessen Argumente die beiden Signale 4,5 gleicher bzw. entgegengesetzter IJeigung sind, bezogen auf aas Eingangssignal e und erzeugt vom Mischer 1. Das Signal 4 ist identisch mit dem Eingangssignal auf Leitung 3 also e , während das Signal 5 das invertierte Signal ist, representiert durch den Ausdruck e-i
den Ausdruck

Ausdruck e-e . Demgemäß ist das Signal 14 gegeben durch

HIN (e_s,e_m-e_&). (1)

Dieses Signal wird angelegt an den Eingang des Komparators 21, dessen Schwellenspannung 26 gleich e /4 ist, womit sich ein Digital-Ausgang 31 ergibt, der den Wert 1 annimmt, wenn das Signal 14 oberhalb des Schwellenwertes 26 liegt im anderen FAlIe aber 0 beträgt. Die Arbeitsweise des zweiten PCanals des. Wandlers ist

6 0 9 8 4 2/0633

ebenfalls an sich bekannt.

Fig. 5 erläutert die Arbeitsweise des dritten Kanals des Wandlers, d.h. j?.nes Kanals, der das dritte Bit des Gray-Code erzeugt. iJer Eingang 15 für dan Komparator 22 wird erzielt durch eine Operation JIAX (I-IIN) auf die vier Signale 4,5,6,7, die vomLascher 1 geliefert v/erden. Die Signale 4 und 5 wurden oben bereits im Zusammenhang mit der Bildung des Signals für den zweiten Kanal diskutiert. Das Signal 6 ist gleich e -e /2 und wird abgegriffen an einer Anzapfung des Widerstandsspannungsteilers 112-115 und das Signal 7 ist gleich e /2-e und wird abgegriffen an einer Anzapfung des Widerstandsspannungnteilers 116-119. Die Signale 6 und 7 sind zueinander invers. Das Signal 15,abgeleitet über Dioden 122-125 und 134-135, wird representiort durch den Ausdruck

MAX (.MINCe , e . _„.._ ,

^s S - ^ss^}' *** ^{eirf^e

Dieses Signal wird angelegt an den Eingang des Komparators 22, dessen Sclwellenspannung gleich e /8 ist und einen Digital-Ausgangswert 32 liefert, der den Logikpegei 1 annimmt, wenn das Signal 15 oberhalb der Schwelle 27 liegt, im anderen Falle aber den Logikpegel

Fig. 6 dient der Erläuterung des vierten Kanals des Wandlers, d.h. des Kanals, der das vierte Bit des Graycode erzeugt. Der Eingang 16 zum Komparator 23 wird abgeleitet über Dioden 126-133 und 136-139 in der Schaltung nach Fig. 2b durch eine Operation IiAX(MIN) auf die acht Signale 4-11, geliefert vom Mischer 1. Die Signale 4-7 wurden bereits in Verbindung mit der Erläuterung der Wirkungsweise des zweiten und dritten Kanals diskutiert. Das Signal 8 ist gleich 3 (e/4)-e , das Signal 9 ist gleich e /4-e , das Signal 10 ist der inverse Wert von

XLl O

Signal 9 gleich e -e /4 und das Signal 11 ist der inverse Wert von Signal 8 gleich a -3e /4. Das Signal 16 ist

609842/0633

dann gegeben durch den Ausdruck

IIIN(e ,e -e ) , IIIN(e -e , e —e ) , LM

MIN(e_m-e_sre_B-3e_m )

4 2 4 2 HIN

(3)

Dieses Signal wird angelegt an den Eingang des Komparators 23, dessen Schwellenspannung 28 gleich e /16 ist, so daß sich ein Digital-Ausgang 33 ergibt, mit dem Logikpegel 1, wenn das Signal 20 über der Schwellenspannung 23 liegt,im anderen Falle 0.

Das Gesetz für die Bildung der aufeinanderfolgenden Kanäle des Parallel-Gray-TYandlers ergibt sich ohne weiteres aus den vorstehenden Beispielen. Für jeden folgenden Kanal wird die Anzahl von Signalen geliefert vom Mischer verdoppelt, wobei die Hälfte der Signale bereits verwertete Signale sind und die Hälfte abgeleitet wird durch Interpolation neuer Signale, in der Mitte zwischen den bereits benutzten, in Paaren, die zueinander invers sind. Diese Signale werden jeweils zu zweit kombiniert derart, daß ein direktes und ein invertes Signal mittels eines MIN Operators kombiniert werden und dann werden die resultierenden Signale kombiniert durch einen einzigen MAX-Operator. Für jeden nachfolgenden Kanal wird die zugehörige Komparatorschwelle halbiert.

th

Verallgemeinert gesagt, gilt für einen η ^ί Kanal, der das n-te-Biteines Parallelwandlers gemäß der Erfindung erzeugt, daß dieser Kanal gespeist wird mit p-Zwischensignalen (von denen die Hälfte direkte Signale und die andere Hälfte inverse Signale sind), mit

ρ = 2 und k oder k¹ =

₂n-2

und das Signal für das n-te-Bit, wobei man das erste Bit als das mit der Form gemäß Gleichung 1 betrachtet

609842/0633

• 2ⁿ~²

MAX

MIN (1

,n-2

"m s' s i-i m ^; ^n

wobei das Symbol MAX

1 = 1

MIN ()

angibt, daß der Operator ΠΑΧ über die Ausgänge von 2 Operatoren 11IN genommen wird, deren Argumente die in den Klammern angegebenen Ausdrücke sind.

Die Ausführungsform gemäß Fig. 2 ist geeignst für monolitische Technik bei mittleren Tiandlungsgeschwindigkeiten, insbesondere bei Kombination mit einer Serien-Parallel-Auslegung, wie weiter unten noch su erläutern, in Verbindung mit Fig. 3. Eine ver33esserte Au=führungsform, die dazu dient, die Wirkung der Belastung des Mischers zu eliminieren, ist in Fig. 7 dargestellt. Die Widerstandsteiler 112-115 und 116-119 v/erden ersetzt durch ein Netzwerk von symmetrischen Operationsverstärkern 160-163 und einen statischen Spannungsteiler 165-168, der an dia Eingänge der Operationsverstärker 160-163 angeschlossen ist, wobei keine Komponente von e geführt wird. Dia Ausgangs spannungen 4-11 des llischers erscheinen an den Ausgängen der Operationsverstärker 160-163, demgemäß an sehr niedrigen Impedanzen und deshalb können dia statischen und dynamischen Fehler des Analog-Wandlsrs vernachlässig^ar gemacht werden. Die Anzahl der Operationsverstärker, die hier erforderlich sind, beträgt 2ⁿ , mit η als der Anzahl von Bits im Gray-Code parallel gewandelt.

. Obwohl die Ausgänge 6-11 des "Mischers negative Abschnitte zeigen, können da nur die positiven Anteile der Charakteristiken aurch den Analog-P.echner für die weitere Übertragung zu den Komparatoren ausgewählt werden, begrenzende Verstärker verwendet werden; dies dient nur der Zweckmäßigkeit und die Begrenzungscharakteristik ist in keiner Weise von Bedeutung für die Erfindung. Das gleiche

Ergebnis ließe sich erzieler, durch Addieren einer 6 0 9842/0633

Konstant? zu allen Signaler, im Charakteristiken su erzielen _r din überall "ositiv sind.

Figuren .1,9 unc. 10 zeig-εη, 'vi'· man eine Serion-Parallel-Ausführung schaffen kann, :.-<?.i dar der beste Kompromiß zwischen Arbeitsgeschwindigkeit unci Ger auigkeit eir.&rseits und "aterialaufwand andererseits arzielbar ist. GenDß Fig. ^ri ist ein Operationsverstärker 149 an den Ausgang des Analog-Eechners angeschlossen. Er besitzt eine Verstärkung von ^ zwischen Eingang und Ausgang und sein Ausgangssignal 203 dient als Eingangssignal su dem "iseher eines Parall^o-1-T7andlsrs für die nächste Crur:~e von Bits, der auf genau denselben Prinzip beruhend aufgebaut ist, wie die drei Kanäle dos ersten Moduls (oder Einheitensystems) hinter dem erster. Kanal. Fig. ? wiederholt aus Gründen der Klarheit das Blockdiagramm des Vierkanalmoduls von Fig. 1 und zeigt einen zweiten parallelen Modul mit einem rüscher 201, einem Analogrechner 212, Komnaratoren 223-227 und einem Ausgangsverstärker 342, ähnlich wie beim ersten ^T'odul. Ein wichtiger Unterschied besteht zwischen dem Aufbau des ersten Tfoduls und allen nachfolgenden, der jetzt erläutert werden soll. Es ist daran zu erinnern, da6 bei der Erörterung von Fig. 3 ausgeführt wurde, daß der erste Kanal eines parallelen Gray-Wandlers gemäß der Erfindung identisch ist mit dem ersten Kanal eines gewöhnlichen Geradeaus-Binärwandlers. Der erste Kanal eines nachfolgenden Moduls in einem Serien-Parallel-Gray-Wandler gemäß der Erfindung kann nicht in Form eines Geradeaus-Binärkanals realisiert werden, d.h. als ein einfacher Schwellenbetrieb mit einer linear zunehmenden Transfercharakteristik. Gemäß Fig. 9 wird nun erläutert, wie die einfache Verstärkung des Ausgangssignals vom letzten Kanal des vorhergehenden Hoduls das Eingangssignal für den nachfolgenden Modul erzeugt, dessen erster Kanal die gleiche Form wie der zweite Kanal des ersten Moduls hat. Der obere Teil von Fig. 9 stellt noch einmal die Transferfunktion 16 des vierten Kanals des Wandlers dar und im unteren Teil ist die Transferfunktion 17 ge-

6Ü9Ü42/Ü633
BAD ORIGINAL

zeigt, die erforderlich wäre für den fcnftan Kanal in einer reinen Parallelversion das Handlers gturäß der Erfindung. In Fig. 9 sind an der Charakteristik 16 die äuggangswerte für acht Eingabgswerte angedeutet, nämlich \A. , \.J\ _f P _t Jj , J_x , Q " und ι J\ , Ö Zur Vereinfachung der Darstellung wurden diese Eingangswerte alle so gewählt, daß sie die: gleichen Au.s gangswerte auf der sägezahnförmigin Ausgangskennlinic ergab;, n. /'an erkennt, daß diesen Ausgangswerten giaicae Ausgangswerte auf der Kennlinie 17 ebenfalls entsprechen. Die Verstärkung des AusgangsSignaIs 16 zur Erzeugung aes Eingangssignals 203 bein» ersten Kanal des nächsten parallelen Jloduls stellt den Bereich der Au-·,gar·gswerte zu e„ wieasr her,, wie mit den gestrichelten Linien in der Zeichnung angedeutet. Infolge der Symmetrie der Sägezahntransferfunktion bezüglicn aer Symmetrieachsen 410,411,412,413 entspricht dem ansteigender, leil eir.es Siigozahns 401 ein spiegelbildlich fallender Anschnitt 401'. Jeshalb entsprechen dem ansteigenden Abschnitt 203 iia er ston Kanal des nächsten Koduls, aufgebaut gü;u-.ß uor Kennliuic ncci. Fig. t_r die Kennlinien 204 mi·." 205, ents^r^chönc. atn L?nnlinien 4 bzw. 5 im erster. ..!ouui ur.^ boral iniert durch die Gleichung 1, um so die Kennlinie 214 zu liefern, entsprechend im ersten r.ociul der Kennlinie 14. Dem fallenden Abschnitt 203' entsprechendir. Kennlinien 204' und 205', ciis spiegelbildlich oeri Keunlini^n 204 bsw. 205 ontspree'rer una mom erhält in der gleichen I/eis2 die Kennlinie 214'. Analoge Boziehung-r gelten für alle anderen Segmente aor Charakteristiken IS und 17, so daC auf diese llcjisr. ein Kanal aufgebaut gemäß Fig. 4 für das verstärkte Signal eines Kanals entsprechend Fig. 6 das gleiche Ergebnis erzielen läßt, wie ein Kanal entsprechend 17 in Fig. 9. Das selbe Prinzip kann jeweils hinter einam letzten Kanal eines Parallel-:-oduls verwendet veruan, um das Eingangssignal e ' an einen nachfolgenden Z-'odul zu liefern, wo die aufeinanderfolgenden Kanäle entsprechend den bereits beschriebenen aufeinanderfolgenden Kanälen ausgelegt sind, beginnend mit dem Kanal.der durch Fig. 4 und Gleichung 1

60 9 84 2/0653

BAD

definiert ist.

Iiti zweiten Ilodul der Fig. 3 entspricht die \Jransferfunktion äes Signals 214 zu der des Signals 14 im ersten "lodul, das Signal 215 dem Signal 15, das Signal 216 dem Signal IC usw.. I3ei Massenproduktion unter Verwendung integrierter Schaltkreise λ-estert Interesse die aufeinanderfolgenden Modulen einer Serien-Parallel-Ausführung so identisch trie möglich zu machen. Beispielsweise kann der erste Kanal aus dem ersten Modul des Serien-Parallel-Wandlers herausgenommen werden, da das Eingangssignal e , das direkt an den ersten Komparator angelegt würde, das gleiche Ergebnis hätte. Dann -wird die Gesaratzahl von Bits gleich mn+1 sein, mit m als dar Anzahl identischer ilodulsn als Serie, und η der Anzahl von Bits, die parallel in jedem Modul gewandelt werden; das ⁿ+l" steht für das erste Bit. Insbesondere representiert für bipolare Signale das erste Bit das jeweilige augenblickliche Vorzeichen des Signals. In diesem Falle wird die Anzahl von Operationsverstärkern in einer Ausführungsform gemäß Fig. 7 gleich 2 betragen, also die doppelte Anzahl wie oben angegeben, in jedem Modul, doch beträgt die Gesamtanzahl im Wandler m2ⁿ anstelle von 2¹^¹¹¹ , so daß eine Einsparung in Höhe des a¹¹^""¹*"¹ -fachen resultiert.

In dieser Serien-Parallel-Ausführung v/erden Fehler infolge der Streuung in den Diodenkennwerten verstärkt durch die Anpaßverstärker zwischen den liodulen, so daß die Genauigkeit der nachfolgenden Module bei höheren Schwellen beeinflußt wird als bei der gewöhnlcihen Parallelausführung.

Man kennt eine Methode, mit der der Fehlanpaßfehler infolge der Dioden oder anderer Schaltkreiskomponenten der Operatoren 2IAX, MIN auf vernachlässigbare Werte gebracht werden kann. Betrachtet man die Gesamtstruktur in der Ausführungsform gemäß Fig. 7 des Wandlers, so erkennt man, daß der Mischer und der Analogrechner gemeinsam einen Satz von Funktionsgeneratoren bilden. Betrachtet

^man 609842/0633

man den Funktionsgenerator einas einzigen Kanals _r so erkennt man, daß er aus einem Netzwerk von Operationsverstärkern besteht, deren Ausgänge in stückweis linearer Weise durch nur die Operatoren IiAX,MIM kombiniert v/erden.

Die Einführung einer gemeinsamen Gegenkopplungsschleife vom gemeinsamen Ausgangspunkt zum Eingang jedes Operationsverstärkers verringert die durch die Operatoren ΓΑΧ,Υ,ΙΝ .selbst eingeführten Fehler, um den übliehen Verstärkung?- faktor des Rückkopplungsverstärkers, also durch den Faktor A-I mit A als dem Verstärkungsfaktor des Verstärkers vor der Rückkopplung. Da Operationsverstärker im allgemeinen Verstärkung.^grade oberhalb 10 haben, bezieht sich der verringerte Fehlanpaßfehl^-r auf das 20. Bit eines Code, d.h. auf Pegel, wo wegen anderer technologiscner Gründe, wie auch unter Berücksichtigung der praktischen Anwendung ein V7andler gemäß der vorliegenden Lrfindung nicht raahr zu arbeiten braucht.

Die Anwendung dieser iletlioden auf einen VJandler gemäß der Erfindung ergibt sich aus Fig. 10. Hier haben uic Bezugszeichen der analogen Elemente su Fig. 7 Lzw. 2b die gleichen Endziffern. Demgemäß entspricht uem Signal IG der Fig. 2b das Signal 316, dem Operationsverstärker ISO in Fig. 7 entspricht der Operationsverstärker 3GO usw..

Man erkennt jedoch, daß dif. Einführung einer Gegenkopplung auf diese Weise die Ausgänge des Mischers für einen gegebenen Kanal unbrauchbar macht für die anderen Kanäle im gleichen I'odul des Wandlers, was ^- Widerspruch steht zu der Wirkungsweise, die o'-en vor Einführung der Rückkopplung erläutert wurde. Die- Gegenkopplung ist j^coc'i nur im letzten Kanal eines "oduls erforderlich, an dem der Eingang des nächsten Iloduls abgegriffen wird, der ohnehin über einen Verstärker läuft, mit derr. der Pegel wieder aufgebaut wird. Betrachtet man die oben beschriebene Ausführungsform, würde mit dem ersten Bit des Gray-Code-Converters, abgetrennt vom ersten Parallol-Modul, gefolgt von der Serien-Paraliel-Kombination von n-.Todulen, von η-Bits parallel in jedem, 2 Operationsverstärker

609842/0633

fur die ersten n-.l Bits im "odul erforoerlicr. sein und 2¹ Operationsverstärker f;"r das ri-te-Eit nit eier Rückkopplung gcj-v.r.ß eier ?iu~ führung? form nach rig.

PO"if- 3ir; Or-ere.tionsvorst-r.rkcr für das Betreiben dss

■n-2 ii"^r.Ci".Eten "odu±~_f vas zu einer Gesamt an ζ ac I vcn 3.2" +1 Operations vers to rhi r ;?ro r.odul führt. Unterschiedliche Variar.trn und Koirünation^n der beschriebenen Ausführungsforxner· ergeben ε-ich für cx^r- Fachmann, vrenn man für einen 1:"stimmten An--;endungsfall die bestgeeignete Version wählen viii. Andere alternative Aus führung.? formen lassen sich von "achleut^r veitercntwicheln unter Benutzung der Lehre der ürf inching. Ob zwar die B es ei" reibung uric die Ansprüche sich iiaimr auf positive Bezugssrannungen unc¹. Analogsignale aus Gründen der Klarheit beziehen, ist natürlich die Erfindung ebenso anwendbar für negative Signale, in welchem Falle die i^TIS-Operatoren mit den I'AZ-Operatoren vertauscht würden. Die enter rechenden Abwandlungen in den Schaltkreisen eraeben sich für den Fachmann vcn selbst.

Patentansprüche:

B (J 9 B A 2 / Ü 6 3 3

Claims (1)

1. Patentansprüche.

   1. Verfallron für ui~ Analog-Digital-Wanulung unter Verv/endung eines digitalen Gray-Code, dadurch gekennzeichnet, daß mindestens ein.3s der Bits des Digitalcode abgeleitet vrird durch:

   - Einspeisen einer Anzahl von p_ Sv/ischensignalon,

   die aus einem analogen zu wandelnden Signal e und einem Referenzsignal e. festen Wertes gleich der Haximalgröße von e in einem Kanal, mit ρ als einer Potenz von 2 und mindestens gleich 4,

   - wobei eine erste Hälfte der Zwischensignale gebildet wird durch eine Serie von p/2 aufeinanderfolgende direkte mit aufeinanderfolgenden zugeordneten Werten gleich e -ke mit k von Null aus gleichförmig zunehmend um gleiche Inkremente von 2/p_ und wobei die zweite Hälfte der Zwischensignale gebildet wird durch eine Serie von p/2 aufeinanderfolgende inverse Signale mit aufeinanderfolgenden zugeordneten Werten gleich k'e -e mit k¹ von 2/p allmählich um gleiche Inkremente von 2/p zunehmend,

   - Assoziieren jedes aufeinanderfolgenden direkten Signals mit jedem aufeinanderfolgenden inversen Signal zur Bildung von p/2 aufeinanderfolgenden Paaren von Zwischens ignalen,

   - Bestimmen des '"iinimalwertes für jedes Signal der S ignalpaare,

   - Bestimmen des Signals mit iiaxiamlwert von allen so bestimmten Minimalsignalwerten der verschiedenen Signalpaare, und

   - Vergleichen des Maximalwertsignals mit einem Schwellensignal, das einen festen Wert von 3 /2p_ besitzt'.

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das für einen Kanal beschriebene Verfahren für mindestens zwei Kanäle durchgeführt wird, und die folgen-

   609842/Ü633

   2611S62

   den Schritte durchgeführt werden:

   - Paralleleinspeisen in jeden Kanal einer Anzahl jr> von Zwischensignalen, erzeugt aus einem zu sandelnden Analogsignal e^ und einem Referenzsignal e festen Wertes gleich dem *-Iaximal^T-/srt von e_c, mit ρ von einem Kanal zum nächsten allmählich zunehmend und mit Werten von aufeinanderfolgenden Potenzen von 2, V7obei von mindestens dar ersten Potenz ausgegangsr: -v.-ird,

   - wobei sine erste Eälfte aer Z v/i se hen-

   signale gebildet v/ird durch oir.e Serie von p/2 aufeinanaerfolgende direkte mit aufeinanderfolgenden zugeordneten Vierten gleich

   e -'.ze. mit k von L'ull aus gleichförmig s m — ^

   zunehmend ura glt-iche Inkremente von 2/n und wobei die zv/eite Hälfte der Zvrischensignale gebildet v/ird durch eine Serie von p/2 aufeinanderfolgende inverse Signale mit aufeinanderfolgenden zugeordneten Werten gleich k'e -e„ mit I;¹ von 2/p allmählich um glaiche Inkremente von 2/p zunehmend,

   - Gruppieren, in jedem Kanal, der S^r.'ischensignale in Paaren von jedem aufeinanderfolgenden direkten Signal mit jedem aufeinanderfolgenden inversen Signal und Bestimmen des Signals mit liinimalt/ert in jedem Paar,

   - Bestimmen,,in jedem Kanal,, des Signals maximalen Wertes aus allen "linimumwert-Signalen der verschiedenen Paare,

   - Vergleichen des Signals mit Maximalwert aus jedem Kanal mit einem zugeordneten Schwellensignal, das einen festen Wert vor. e /2p besitzt, und

   - Erzeugen, aus den Vergleichsergebnissen in den aufeinanderfolgenden Kanälen, aufeinanderfolgende Bits des uigitalcode.

   609842/0633

   3. Verfahren für die Analog-Digital-Wandlung unter Verwendung eines digitalen Gray-Code nach Anspruch 2, dadurch gekennzeichnet, daß das erste Bit des Digitalcode abgeleitet wird durch Vergleich des analogen Signals e_o mit einem Schwellensignal, dessen Wert gleich der Hälfte des Referenzsignals e beträgt.

   4. Verfahren für die Analog-Digital-Wandlung unter Verwendung eines digitalen Gray-Code nach Anspruch 2, dadurch gekennzeichnet, daß drei unterschiedliche Kanäle verwendet werden, die mit zwei,' vier bzw. acht Zwischensignalen gespeist werden, die ein, zwei bzw. vier Zwishcensignale jeder der Serien umfassen.

   5. Verfahren für die Analog-Digital-Wandlung unter Verwendung eines digitalen Gray-Code nach Anspruch 3, dadurch gekennzeichnet, daß das zweite und dritte Bit des Digital code aus zwei Kanälen, gesjjeist mit zvrei bzw. vier Zwischensignalen, gewonnen werden.

   6. Verfahren für die Analog-Digital-Wandlung unter Verwendung eines digitalen Gray-Code nach Anspruch 2, dadurch gekennzeichnet, daß das Maximalwertsignal von dem letzten Kanal einer ersten, mindestens zwei Kanäle umfassenden Einheit als Analogsignal für eine weitere ähnliche Einheit mit mindestens zwei solcher Kanäle verwendet wird.

   7. Analog-Digital-Wandler zur FDurchführung des Verfahrens nach einem oder mehreren der vorangehenden Ansprüche, gekennzeichnet durch einen .Mischer zur Erzeugung der Zwischensignale für jeden der mindestens zwei Kanäle, durch Schaltkreise für die Paarbildung in jedem Kanal, durch MIN-Operator-Schaltkreise für die Bestimmung desjeweils kleinsten Wertes in jedem Paar, durch in mindestens demzweiten Kanal vorgesehene Max-Operator-Schaltkreise zur Bestimmung des Signals mit größtem Wert aus allen AusgangsSignalen der MIN-Operator-Schaltkreise in den jeweiligen Kanälen, und durch Komparatoren für den Vergleich des Ausgangssignals desAlAX-Operator-Schaltkreises in jedem Kanal mit dem zugeordneten Schwellensignal festen Wertes e /2p von den jeweils aufeinanderfolgenden Kanälen.

   609842/0633

   j. Analog-Digital-Wandler nach AnS'.ruc.i 7_r gekenn-Z2ic^;iiiet ciurcli mindestens z'-ei Wandlereinhciten in Serien anordnung, --eiche jeweils ähnliche Mis er er, parallele Kanäle una Komparatoren umfassen; und durch Verstärker- ~ eh al t kr f is e für aie Verstärkung ass aus gangs signals vom letztsn Kanal der ersten Wandl--rsin'-i?it auf einen verstärkten Signalxrert mit einer itiaxiinalan Cröße gif ich o._iT) z^;eci:s dessen Einspeisung als Referenzsignal in öle ζ-. eite ^T'7anc!l3reii:i"jL j it.

   9. Analog-Digital-."7anal·, r nach Anspruch 7, dadurch gekennzeichnet, da" aer -a^cber uiviäicrKchaltkrcise Uiura.Ct zum Erzeugen glc j chförmig zunv-.^hif.ndcr Usrtcaus uiiia nefsrenzsignal Uii«- O^oraticnsverstärr.er zur jirz^ugei: aller Sv.'ischensignale für ^.i:; ver3C::i;;:c:ii:en i<.ani'.le aus cen dividi?rt3ri Signalen uno. den an al c crtrc. Sig

   Leerseite