DE2900219A1

DE2900219A1 - Parallel arbeitender analog/digital- umsetzer

Info

Publication number: DE2900219A1
Application number: DE19792900219
Authority: DE
Inventors: Adrian Paul Brokaw
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1978-01-05
Filing date: 1979-01-04
Publication date: 1979-07-12
Also published as: JPS54106159A; CA1140267A; NL7900095A; JPS6028452B2; FR2414268A1; GB2012135A; GB2012135B

Description

_ ν —

Die Erfindung bezieht sich auf einen parallel arbeitenden Analog/Digital-Umsetzcr gemäß dem Gattungsbegriff des Hauptanspruches. Sie bezieht sich weiterhin auf einen Komparatorkreis, wie er zweckmäßig für einen vereinfachten parallel arbeitenden Analog/Digital-Umsetzer verwendet werden kann.

Ein konventioneller parallel arbeitender Analog/Digital-Umsetzer vergleicht ein analoges Eingangssignal mit jedem Eingang einer Reihe von diskreten Spannungspegeln, die jeweils Spannungsintervalle vorgeben. Der Umsetzer erzeugt ein digitales Ausgangssignal, das kennzeichnend für .das Spannungsintcrvall ist, in welches das analoge Eingangssignal fällt. Jedem Bezugsspannungspegel ist ein separater Spannungskomparator zugeordnet, der jeweils das analoge Eingangssignal mit dem betreffenden Pegel vergleicht. Daher sind für einen n-Bit~Digitalcode, der 2ⁿ-Spannungsintervalle definiert durch 2ⁿ~1-Mengcnpegel belegen kann, 2ⁿ~1-Komparatoren notwendig. Die Bezugseingangssignale für die Komparatoren werden im allgemeinen von einem Strang von 2ⁿ-Widerständen mit gleichen Widerstandswerten entnommen, die in Reihe über der Bezugsspannungsquelle angeordnet sind. Die Ausgangssignale der 2ⁿ-1-Komparatoren beaufschlagen eine logische Pyramide zwecks Dekodierung der Kornparator-Ausgangssignale in η-Bits. Unter Verwendung von konventionellen Schaltkreisen benötigt ein Dreibit-Konverter sieben Komparatoren und ein logisches Netzwerk mit sieben Eingängen; ein Vierbit-Umsetzer benötigt fünfzehn Komparatoren und ein logisches Netzwerk mit fünfzehn Eingängen.

Der Erfindung liegt die Aufgabe zugrunde, ausgehend von dem vorgenannten bekannten parallel arbeitenden Analog/Digital-Umsetzer diesen dahingehend zu verbessern, daß er nur noch eine

909828/0912

verhältnismäßig' kleine Zahl von Komparatoren zwecks Erzeugung eines ausgangsseitigen Codes benötigt.

Die Lösung dieser A\ifgabe gelingt gemäß der Erfindung entsprechend den kennzeichnenden Merkmalen des Hauptanspruches.

Die Erfindung betrifft somit einen parallel arbeitenden Analog/ Digital-Umsetzer,der ein analoges Eingangssignal in einen n-Bit-Digitalcode umsetzt, wobei das analoge Eingangssignal in n-Komparatorennit 2ⁿ--1 diskreten Bezugsspannungspegeln verglichen wird. Jeder Komparator hat einm Einbit-Binärausgang, dessen Wert sich in dem Maße ändert, wie das analogue Eingangssignal in Bezug auf die diskreten Bezugs-Signalpegel anwächst. Ein logischer Schaltkreis erzeugt aus den n-Komparator-Ausgangssignalen den n-Bit-Code.

Gemäß einer vorteilhaften Ausbildungsform der Erfindung enthält der logische Schaltkreis n-1 Exklusiv-ODER-Gatter.

Gemäß einer anderen Weiterbildung der Erfindung weist der Komparator aiii Paar von Differenztransistoren auf, die jeweils einem Bezugsspannungspegel zugeordnet sind. Die Kollektoren des Transistorpaares sind kreuzverkoppelt, damit Strom durch zwei Lasttransistoren gezogen werden kann, wobei der relative Strom, der durch sie fließt, einen Ein-Bit-Binärausgang anzeigt«

Gemäß einer anderen Weiterbildung der Erfindung sind die Komparator-Ausgangswiderstände mit einem Differenz-Exklusiv-ODER-Gatter verbunden, \vobei der Komparator einen Sperrkreis enthält.

Weitere Vorteile und weiterbildende Merkmale der Erfindung ergeben sich anhand der Beschreibung von in der Zeichnung dargestellten Ausführungsbeispielen.

909828/0912

2300213

Es zeigen:

Fig. 1 ein Schaltbild eines Anäbg/Digital-Umsetzers, der drei Komparatoren aufweist und einen Drei-Bit-Code vorgibt,

Fig. 2 eine Schaltung, die den Komparator C₇ der Fig. 1 näher zeigt in Verbindung mit seinem zugeordneten Exklusiv-ODER-Gatter.

Der Analog/Digital-Umsetzer gemäß Fig. 1 setzt das analoge Eingangssignal Vj., in einen Drei-Bit-Digitalcode um, der die Bits B^, Bp und B^ aufweist. Durch eine Bezugsanordnung 12, die acht Widerstände R,, bis Rg aufweist, die in Reihe zwischen dem positiven Anschluß 14 einer Bezugsspannungsquelle und einer Mas se verbindung 16 liegen, geben sieben Bezugspegel A,,, A₀, A^, A^₅ Ac, Ag und Ay vor. Die Bezugspegel ijMs Ay werden jeweils von den Knotenpunkten zwischen benachbarten Widerständen abgenommen. In drei Komparatoren C,, Cp und C^ wird das analoge Eingangssignal Vj_n mit den cdeben Bezugsspannungspegeln verglichen.

Der Bezugsspannungspegel A^ wird über die Leitung 18 an den Komparator C,, angelegt. Dieser Komparator C, ist ein üblicher Komparator mit zwei Eingängen und sieht auf der Leitung 19 ein Ausgangssignal mit dem Wert "hoch" vor, wenn das analoge Eingangssignal größer als der Bezugsspannungspegel A^ auf der Leitung 18 ist.

In dem Komparator C₂ wird das analoge Eingangssignal mit den Bezugspegeln A₀ und Ag verglichen, die über die zugeordneten Leitungen 20 bzw. 22 angelegt v/erden. Das Aus gangs signal des !Comparators Cp auf der Leitung 23 ist ein Ein-Bit-Signal, dessen

909828/0912

2900213

Wert sich ändert, je nachdem, wie das analoge Eingangssignal in Bezug auf die Bezugspegeln A₂ und Ag anwächst. Ist das analoge Eingangssignal kleiner als der Bezugspegel Ap, dann ist das Ausgangssignal auf der Leitung 23 "niedrig". Wenn das Eingangssignal auf einen Pegel ansteigt, der größer als A₂, aber kleiner als A^ ist, dann ist das Ausgangssignal auf der leitung 23 "hoch". Wenn schließlich das Eingangssignal über den Pegel Aß hinaus anwächst, dann geht das Ausgangssignal auf der Leitung 23 wiederum in den Zustand "niedrig".

In dem Komparator C^ wird das analoge Eingangssignal mit den Bezugspegeln A^, A_v, A_r und Ay verglichen. Diese Bezugspegeln werden über zugeordnete Leitungen 24, 26, 23 und 30 an den Komparator angelegt. Das Ein-Bit-Ausgangssignal auf der Leitung 32 ändert sich, je nachdem wie das analoge Eingangssignal in Bezug auf jeden dieser Bezugspegel anwächst. Ist daher das analoge Eingangssignal kleiner als der Pegel A₁, dann ist das Ausgangssignal auf der Leitung 32"niedrig". Dieses Ausgangssignal schaltet in den Zustand "hoch" um, wenn das analoge Eingangssignal auf einen Spannungspegcl ansteigt, der zwischen den Bezugspegeln A^ und A^ liegt., Mit einem analogen Eingangssignal, das zwischen den Pegeln A-* und Ac liegt, kehrt das Komparatorausgangssignal wieder in den Zustand "niedrig" zurück. Ist in ähnlicher Weise das analoge Eingangssignal zwischen den Bezugspegeln Ac und Ay, dann ist das Ein-Bit-Ausgangssignal auf der Leitung 32 in dem Zustand "hoch". Das Ausgangssignal kehrt wieder in den Zustand "niedrig" zurück, wenn das analoge Eingangssignal über den Bezugspegel A₇ anwächst.

Das Ausgangs-Bit B^ des parallel arbeitenden Analog/Digital~ Umsetzers wird direkt von dem Ausgang 19 des Komparators Cj abgenommen. Das Ausgangssignal dieses Ausganges 19 bildet zu-

909828/0912

s aminen mit dem Ausgangssignal des Ausganges 33 des Komparator ε C₂ die Eingangssignale für ein Exklusiv-ODER-Gatter 34. Das Ausgangssignal 36 des Exklusiv-ODER-Gatters 34 stellt das zweite Ausgangnbit B₂ des Umsetzers dar und wird weiterhin einem zweiten Exklusiv-ODER-Gatter 38 zugeführt. Dieses Gatter 38, das am oberen Eingang das Ausgangssignals 32 des Komparators C-z als Eingangssignal erhält, erzeugt das dritte Ausgangsbit B-^ des Umsetzers auf der Leitung 40.

Das Bit B₁ auf der Leitung 19 ist das Bit des Digitalcodes mit der höchsten Wertigkeit und sollte in dem Zustand "niedrig"sein für die vier unteren Intervalle des analogen Eingangssignals bzw. sollte in dem Zustand "hoch" sein für die höheren Intervalle. Dieses Ergebnis wird dadurch erhalten, daß man den mittigcn Bezugspegel k_Ll mit dem Komparator C- verbindet. Für alle Werte des Signales Vj^, die kleiner als der Pegel A^ sind, ist das Bit B^ im Ziistand "niedrig", und für alle Werte,die größer als dieser Pegel sind, ist das Bit B^ in dem Zustand"hoch".

In dem konventionellen Binärcode sollte das zweite Bit B_n an-

C.

zeigen, ob. das analoge Eingangssignal V™ sich in dem unteren oder dem oberen Teil des Bezugsintervalles befindet, das durch das Bit B^ vorgegeben wird. Daher stellen die Bezugspegel, die als Eingangs signale dem Komparator C_? zugeführt v/erden, die mittigen Pegel dar, die innerhalb jedes der beiden, durch aas Bit B^ gekennzeichneten Bezugsbereiche liegen, d.h. zwischen den Pegeln A₂ und kr. Ist das analoge Eingangssignal kleiner als die Spannung von A₂, dann ist das Ausgangssignal des Komparators C^, das Bit B^, in dem Zustand"niedrig"; das Ausgangssignal des Kornparutors C₂ ist daher ebenso niedrig und folglich ist das Ausgangssignal auf der Leitung 36, das Bit B₂, in dem Zustand "niedrig". Steigt das analoge Eingangssignal auf

909828/091 2

2300219

einen Pegel an, der oberhalb des Pegels Ap liegt, dann geht das Ausgangssignal des Komparators C₂ auf der Leitung 23 in den Zustand "hoch", wogegen das Ausgangssignal des Komparators C. in den Zustand "niedrig" verbleibt und das Ausgangssignal des Exklusiv-ODER-Gatters auf der Leitung 36 geht auf den Wert "hoch" und erzeug I daher ein Bit B₂ mit dem Wert "1". Wenn das analoge Eingangssignal über den Pegel Αλ ansteigt, dann verbleibt das Signa], auf der Leitung 23 in dem Zustand "hoch", jedoch schaltet der Komparator C, um und gibt auf der Leitung 19 ebenfalls ein Signal mit dem Zustand "hoch". Daraus folgt auf der Leitung 36 ein Aus gangs si gnal mit dem Zustand "niedrig", v/odurch sich ein Wert für das Bit Bp von "O" ergibt. Wenn das analoge Eingangssignal ferner über den Pegel Ag ansteigt, verbleibt das Signal auf der Leitung 19 in dem Zustand "hoch", jedoch schaltet der Komparator Cp um und gibt aus der Leitung 23 ein Ausgangssignal mit dem Zustand"niedrig". Daraus folgt ein Ausgangssignal mit dem Zustand "hoch" auf der Leitung 36 bzw. ein Wert von "1" für das Bit B₂.

Das Bit B* ist das Bit mit der geringsten Wertigkeit und sollte anzeigen, ob das analoge Eingangssignal sich in dem oberen oder dem unteren Teil jedes Intervalles befindet, das durch jede Kombination der Bits B^ und B₂ vorgegeben wird. Daher werden die Eingangssignale für den Komparator C^ von den mittigen Pegeln jedes Spannungsintervalles abgenommen, die durch die Bits B,, und B₂ definiert werden. In der gleichen Weise, wie sich das Ausgangssignal des exklusiven ODER-Gatters 34 ändert, wenn das analoge Eingangssignal durch die Pegel A₂, A^ und Ag hindurchwandert, ändert sich das Ausgangssignal auf der Leitung des Exklusiv-ODSR-Gatters 38, wenn das analoge Eingangssignal jeweils durch die Bßzugspegel A^ bis Ay hindurchwandert.

9098 28/0912

23002 IS

Einen Überblick über die Komparator-Ausgangssignale und die Bitwerte für ein analoges Eingangssignal innerhalb ihres Bezugsintervalles zeigt die folgende Tabelle:

Code V_1n C₁ B₁ C₂ B₂ C₃ B₃ (B₁ B₂ B₃)

0 0 0 0 0 0 000

^A3<^VIN<^A4

0	0	0	0	1	1	001
0	0	1	1	1	0	010
0	0	1	1	0	1	011
1	1	1	0	0	0	100
1	1	1	0	1	1	101
1	1	0	1	1	0	110
1	1	0	1	0	1	111

^A7<^VIN

Der Analog/Digital-'Umsetzer gemäß Fig. 1 weist ein digitales Ausgangssignal mit drei Bit auf. Es ist jedoch verständlich, daß der Umsetzer derart ausgebildet Averden kann, daß er weniger oder mehr» Bits hat. Beispielsweise könnte, um einen Vier-Bit-Code vorzusehen, jeder Widerstand R₁ bis R_Q mitug angezapft werden, wobei jeder der so entstandenen acht Bezugspegel an einen vierten Komparator angelegt werden könnte, dessen Ausgangssignal sich in dem Maße ändern würde, wie das analoge Eingangssignal V_TW durch diese acht Bezugspegel hindurchwandern würde. Das Ausgangssignal dieses vierten Komparators würde dann zusammen mit dem Ausgangssignal B₇ einem dritten Exklusiv-ODER-Gatter zugeführt werden, das das vierte Bit B^ vorgeben würde.

909828/0 912

Generell gesprochen kann gemäß dieser Erfindung ein parallel arbeitender Analog/Digital-Umsetzer entworfen werden, der ein analoges Eingangssignal in einen n-Bit-Digitalcode umsetzt, der die Bits B₁, B_?, ... B-, ... B aufweist. Die Anordnung 12

11

zum Vorgeben der Bezugswerte weist 2 -1 diskrete Bezugssignalpegel A₁, Ap, ..- Aj,, ... A₂n_,j auf. Jeder Komparator C₁, C₂, C-, ... C vergleicht das analoge Eingangssignal mit allen Sig-

J~

nalpegeln A^. des Satzes !,Apii/ /_o ·\ 1 , wobei m irgendeine der ersten 2° ungeraden ganzen Zahlen ist. Eine logische Anordnung setzt den Wert jedes der Bits B. entsprechend den Ausgangssig-

nalen der Kornparatoren C₁ bis C.. Im speziellen weist diese logische Anordnung n-1 Exklusiv-ODER-Gatter auf, wobei jedes Gatter als ein Eingangssignal das Ausgangssignal eines Komparators C- aufweist, anders als C₁ und der Ausgang B-^₁.

Der vereinfachte Analog/Digital-Umsctzer nach Fig. 1 ist möglich durch die Verwendung von Komparatorkreisen C₂ und C^, von denen jeder eine Vielzahl von Bezugseingängen aufweist sowie

hat
ein Ein-Bit-Ausgangssignal/ das sich von dem Zustand "niedrig" zu dem Zustand "hoch" ändert, wenn das analoge Eingangssignal diese Bezugseingänge durchläuft. Ein detailliertes Schaltbild des !Comparators C₇ und seines zugeordneten Exklusiv-ODER-Gatters 3β ist in der Fig. 2 dargestellt.

Der Komparator C- weist ein Paar von Differenztransistoron auf, die mit jedem der Bezugspegel A₁, A-, A- und Ay verbunden sind. Dem Bezugspegel A₁ ist ein Paar von Differenz-Transistoren zugeordnet, das einen Eingangstransistor Q₁ und einen Bezugstransistor Qp aufweist. Das analoge Eingangssignal ist an den Eingangs transistor Q₁ angelegt, v/ogegen das Bezugspegelsignal A₁ an die Basis des Transistors Q₂ angelegt ist. Die Emitter der Transistoren sind gemeinsam mit dem Kollektor

909828/0912

2 30:0218

eines Strom-senken-Transistors Q^ verbunden. Dieser Transistor Q₇ ist an der Basis durch eine konstante Spannung V₁ vorgespannt und wirkt dadurch als eine Stromsenke in. der üblichen Weise. Der Kollektor des Transistors Q., ist mit der Verbindungsschiene 50 verbunden, wogegen der Kollektor des Transistors Qp mit der Verbindungsschiene 52 verbunden ist.

In ähnlicher Weise ist ein Paar von Transistoren mit einem Eingangstransistor Q^ und einem Bezugstransistor Q,- dem Bezugspegel A-r zugeordnet. Die Emitter der Transistoren 0.λ und Q₁- sind mit dem Transistor Q- verbunden, dessen Basis durch die Spannung V₁ vorgespannt ist, so daß dieser Transistor als eine Stromsenke wirkt. Die Kollektoren der Transistoren Q^ und Q_r) sind kreuzverkoppelt in Bezug auf jene der Transistoren Q₁ und Qp. Dsis heißt, der Kollektor des Eingangstransistors Qa ist mit der Verbindungsschiene 52 verbunden, wogegen der Kollektor des Bezugstransistors C₁- mit der gemeinsamen Verbindungs schiene 50 verbunden ist.

Ein drittes Paar von Differenztransistören mit einem Eingangstransistor Qry und einem Bezugstransistor Qg ist dem Bezugspegel Ap zugeordnet. Die Kollektoren dieser Transistoren sind zu den Leitungen 50 und 52 kreuzgekoppelt in Bezug auf das Transistorpaar, das dem Pegel A^ zugeordnet ist, sie sind jedoch parallel gekoppelt in Bezugauf das Paar, das dem Pegel A₁ zugeordnet ist.

Ein Differenztransistorpaar Q₁₀ und GL ^, das dem Bezugspegol Α-, zugeordnet ist, hat einen Strom-senken-Transistor Q₁₂, dessen Basis von der Spannung V₁ vorgespannt ist, Dieses Transistorpaar ist kollektorseitig kreuzgekoppelt in Bezug auf die Paare, die den Pegeln A₁ und A,- zugeordnet sind,sie sind jedoch parallelgekoppelt in Bezug auf das Paar, das dem Bezugspegel A- zugeordnet ist.

909828/0912

2900213

Es ist ersichtlich, daß das dem Bezugswert A^ zugeordnete Paar und das dem Bezugswert A₁- zugeordnete Paar einen ersten Satz von Transistorpaaren bilden, das einem ersten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet ist, wobei die Transistoren in dem ersten Satz der Transistorpaare in ähnlicher Weise kollektorseitig durch die gemeinsame Verbindungsschiene 50 und 52 verbunden sind. Das dem Bezugswert A^ zugeordnete Paar und das dem Bezugswert A^ zugeordnete Paar bilden einen zweiten S±z von Transistorpaaren, das einem zweiten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet ist. Die Transistoren dieses zweiten Satzes von Transistorpaaren sind in ähnlicher Weise an die gemeinsamen Verbindungsschienen 50 und 52 angeschlossen, sind jedoch im Vergleich zu den Transistoren in dem ersten Satz nicht kreuzgekoppelt. Weiterhin verbindet die gemeinsame Verbindungsschiene 52 die Ausgänge der Bezugstransistoren des ersten Satzes von Transistorpaaren gemeinsam miteinander und mit den Ausgängen der Eingangstransistoren des zweiten Satzes von Transistorpaaren. Weiterhin verbindet die zweite Verbindungsschiene 50 die Ausgänge der Bezugstransistoren des zweiten Satzes von Transistoren gemeinsam untereinander und mit den Ausgängen der Eingangstransistoron des ersten Satzes der Transistorpaare.

Der Strom, der durch die vier Differenzpaare gezogen wird, wird auch durch die Widerstände FU und R^₀ gezogen, die an die Verbindungs schiene 50 bzw. 52 in Reihe mit den parallelen Transistorpaaren geschaltet ist. Der Grund-Komparatorkreis weist ferner einen zusätzlichen Stromsenke-Transistor Q^ auf, dessen Basis mit der Basis des anderen Stromsenke-Transistors verbunden ist, und dessen Basis durch eine Konstantspannung V^ vorgespannt ist ο

90982 8/0912

Unter der .Annahme, daß die Widerstände Rg und R^₀ in geeigneter Weise vorgespannt sind und unter der Annahme eines geschlossenen Kreises zu einer negativen Versorgung von den Stromsenke-Emittern, ist die Arbeitsweise des Grund-Komparatorkreises wie folgt: Mit einem konstanten Strom, wie er durch jedes Transistorpaar gezogen v/ird, wird der Teil dos Konstantstromes, der durch die entsprechenden Kollektoren von jedem Transistor in jedem Transistorpaar gezogen wird, durch den Pegel des analogen Eingangssignales Vj_n in Bezug auf das Bezugseingangssignal, das dem betreffenden Paar zugeordnet ist, bestimmt. Für Transistorpaare in dem ersten Satz leitet, wenn die Eingangsspannung kleiner als der dem betreffenden Paar zugeordnete Bezugspegel ist, der Bezugstransistor dieses Paares mehr als der Eingangstransistor und zieht dabei einen Strom durch die Leitung 52, der dazu tendiert, über dem Widerstand R^_Q einen Spannungsabfall zu erzeugen, der größer als der Spannungsabfall über dem Widerstand Rq ist. Wenn die Eingangsspannung über diesen Bezugspegel anwächst, dann leitet der Eingangstransistor noch mehr, wodurch die Spannung über dem Widerstand Rg im Vergleich zu der Spannung über dem Widerstand R^₀ noch ansteigt. Andererseits zieht jedes Transistorpaar in dem zweiten Satz von Transistoren mehr Strom durch die Leitung 50 und den Widerstand Rg, wenn das analoge Eingangssignal kleiner als der entsprechende Bezugspegel ist bzw. mehr Strom durch die Leitung 52 und den Widerstand R^q, wenn das analoge Eingangssignal größer als der entsprechende Bezugspegel ist.

Bei der folgenden Beschreibung der Wirkungsweise des Schaltkreises ist angenommen, daß jedes Differenztransistorpaar sehr schnell schaltet ₉ viemi das analoge Eingeaigssignal den zugeordneten Bezugspegel erreicht und an ihm vorbeigeht, d.h. mit einem analogen Eingangssignal, das kleiner als der Bezugspegel

009828/0912

ist, geht der gesamte Strom, der durch das Paar hindurchgezogen wird, durch den Eingangstransistor und daß mit dem Eingangssignal größer als dein Bezugspegel im wesentlichen der gesamte Strom durch den Bezugstransistor hindurchfließt. Es ist weiterhin angenommen, daß der Unterschied zwischen den Bezugsspannungspegeln ausreichend groß ist, so daß, wenn die Bosisspannungen, die an die Transistoren eines Paares angelegt sind, gloich sind, d.h. wenn V™ gleich einem Bezugspegel ist, dann im wesentlichen keine Änderung in der Stromverteilung benachbarter Paare ist. Abweichungen von diesen Annahmen v/erden später nach der Beschreibung der Grundkreiswirkungsweise in Betracht gezogen.

Mit einer anfänglichen Eingangsspannung, die kleiner als der Bezugspegel A^ ist, wird der Strom, der durch die vier Transistorpaare durch die Widerstände R₀ und FL₀ gezogen wird, ausbalanciert, und zwar durch die kreuzverkoppelte Verbindung von aufeinanderfolgenden Transistorpaaren. Jedoch zieht der Stromsenke-Transistor GL ■? einen Stromsprung (offset current) durch die Leitung 52 und läßt damit die Spannung über dem Widerstand R^q ansteigen. Der Wert des Ein-Bit-Komparatorausgangssignals kann definiert v/erden durch den relativen Spannungsabfall über den Widerständen Rg und R-J₀, was auf Anordnungen hinausläuft, die den Betrag des Stromes erfassen, der durch die erste Stromschiene im Vergleich zu der zweiten Stromschiene gezogen wird. Der angewachsene Spannungsabfall über dem Widerstand R^₀,bedingt durch den Strom durch den Transistor CL,, kann als Zustand'niedrig" oder als "O"-Ausgangssignal definisrt werden.

Wenn die analoge Eingangs spannung V™ über den Bezugspegel A₁ hinauswächst, wird ein größerer Teil des Stromes des Transistors Q, durch den Transistor CL im Vergleich zum Transistor Q2 gezogen. Es tritt daher eine Stromverschiebung von der Stromschiene 52 und dem Widerstand R^₀ zu der Stromschiene 50 und dem Wider-

909828/0912

stand Rg auf. Mit dem ε-nalogen Eingangssignal, das größer als der Beziigsspannungspegel A₁ ist, wird durch das erste Transistorpaar eine Stromeinheit von dem Widerstand R₁₀ zu dem Widerstand Rq verschoben. Es wird daher durch den Widerstand Rq mittels der Transistoren Q₁, Q_r und CL₁ und durch den Widerstand R₁₀ mittels des Transistors Qq und des Offset-Transistors CL₇ gezogen. Die Stromverschiebung bewirkt einen größeren Strom durch den Widerstand Rq im Vergleich zum Strom durch den Widerstand R^₀; dieser Zustand kann, definiert werden als der Zustand "hoch" oder als das "1"-Ausgangssignal des Komparators.

Wenn das analoge Eingangssignal ferner den Pegel A₇ übersteigt, wird durch den Transistor Q^ im Vergleich zu dem Transistor Q_r in dem zweiten Transistorpaar ein größerer Teil des Stromes gezogen. Der Strom, der durch dieses Paar gezogen wird, verschiebt sich vom Widerstand Rq zum Widerstand R₁₀. Es wird daher durch den Widerstand Rq mittels der Transistoren Q₁ und Q₁₁ und durch den Widerstand R₁₀ mittels der Transistoren Q_Q und Q^₇, Strom gezogen. Da drei Transistoren Strom durch den Widerstand· R^_n ziehen und nur zwei Transistoren Strom durch den Widerstand R_Q ziehen, .ist der Spannungsabfall über dem Widerstand R₁₀ größer als derjenige über dem Widerstand Rg und damit ist das Ausgangssigiial im Zustand niedrig.

Wenn das analoge Eingangssignal weiterhin über den Bezugspegel Ac ansteigt, verschiebt das dritte Transistorpaar mit den Transistoren Q~ und Q_Q den Strom und der Spannungsabfall über dem Widerstand Rg wird größer als derjenige über dem Widerstand R₁₀, was zu dem Zustand "hoch"führt„ Wenn schließlich das analoge Eingangssignal den Bezugspegel A₇ übersteigt, verschiebt sidi das vierte Paar von Differenztransistoren, Dies bewirkt ein Komparatorausgangssignal mit dem Zustand "niedrig" und.einen größeren Strom durch den Widerstand R₁₀ im Vergleich zum Strom

909828/0912

' Z3QÖ219

durch den Widerstand

Auf d.iese Weise wechselt das Ausgangssignal des im vorstehenden beschriebenen Grund-Komparatorkreises C₇ zwischen den Zuständen "niedrig" und "hoch", wenn das analoge Eingangssignal V™ von dem Pegel Null aus ansteigt und die vier bezugspegel durchläuft. Der Komparator C₀ ist von einem ähnlichen Aufbau, enthält jedoch nur zwei Differenztransistorpaare. Für einen Vier-Bit-Code würde der vierte Komparator acht Differenztransistorpaare, verbunden mit acht Bezugseingängen usw., enthalten.

Der Komparatorausgang, der den Strom führt, der durch die Widerstände Rq und R., Q gezogen wird, ist mit einem Differenz-Exklusiv-ODER-Gatterkreis 38 verbunden, der in den Einzelheiten in Fig. 2 gezeigt ist. Der Strom, der durch den Widerstand R^₀ fließt, wird durch ein gatterseitiges Differenztransistorpaar gezogen, das die Transistoren CL₁ ^ und GL₁,- aufweist. Der Strom, der durch den Widerstand Rq fließt, wird durch ein gatterseitiges Differenztransistorpaar gezogen, das die Transistoren GLr und GLy aufweist. Eine Bezugs spannung V₂ ist an die Basen der Transistoren Q^ und Q^g angelegt, wobei der Ausgang des Exklusiv-ODER-Gatters 34 (Fig. 1), das Bit B₂, an die Basen der Transistoren CL/ und CLy angelegt ist. Die Kollektoren der Transistoren GL₁ ^ und CL₁ g sind mit einem Eingang 54 einer ausgangsseitigen Pufferstufe 56 verbunden« Die Kollektoren der Transistoren CLc und CL₁ y sind mit einem zweiten Eingang 58 der ausgangsseitigen Pufferstufe 56 verbunden.

Mit einem größeren Strom durch den Widerstand. R^₀ im Vergleich zum Strom durch den Widerstand R_Qy was konnzeichnend ist für ein Komparatorausgangssignal mit dem Zustand "niedrig", wird mehr Strom durch das Transistorpaar CL₁ ^, CL- im Vergleich zu

909828/091 2

2300219

dem Strom durch" das Paar CLg und Q₁- gezogen. Daher hat das Paar CL/,» CLr eine größere Wirkung auf die relativen Stromsignale auf den Leitungen 54 und 53. Mit einem Bit Bg mit dem Zustand "niedrig" als Eingangssignal, angelegt an die Basen der Transistoren GL. und CLy, leiten die Transistoren GL₁- und dementsprechend der Vorspannung Vp. Da von dem Komparator CU durch den Transistor CL,- mehr Strom gezogen wird als durch den Transistor Q-jg, ist das Stromsignal auf der Leitung 58 größer als dasjenige auf der Leitung 54 und die Ausgangsstufe 56 hat damit das Ausgangssignal "niedrig"« Dieser Ausgangswert "niedrig" des Bits B₇ steht in Übereinstimmung mit der oben erwähnten Tabelle, die ein Bit B₂ mit dem Zustand "niedrig" für das Ausgangssignal des Komparators CU mit dem Zustand "niedrig" ausweist. Wenn das Bit Bp in den Zustand%och" geht, verschiebt sich das Signal von der Leitung 58 auf die Leitung 54 entsprechend der vergrößerten Leitfähigkeit des Transist) rs CL/ im Vergleich zvl derjenigen des Transistors GL,-. Daher zeigt die Pufferstufe ein Aus gangs signal B-, im Zustand "hoch", was wiederum in Übereinstimmung mit der Tabelle steht.

Mit einem größeren Stromfluß durch den Widerstand FU im Vergleich zum Widerstand R^₀ hat das Transistorpaar CLj g, Q^₇ die größere Wirkung auf den Eingang zum Puffer 56. Mit einem Bp Eingangssignal im Zustand "niedrig" leitet daher der Transistor CL₁ g mehr Strom als dies der Transistor Q^c tut und daher ist das Signal auf der Leitung 54 größer als das auf der Leitung 5O„ Der Puffer 56 gibt daher das Ausgangssignal B-, im Zustand "hoch" ab„ Dies ist der zutreffende Ausgangswert, wie er von der Tabäle für den Bg-Wert im Zustand "niedrig" und für ein Ausgangssignal des Komparators C₇ mit dem Zustand "hoch" aus wiesen wird«, Schließlich leitet bei einem B₂~Wert im Zustand

909828/0912

2900213

"hoch" der Transistor Q^r₇ mehr als der Transistor Q^₊, und daher ist das Signal auf der Leitung 58 größer als das auf der Leitung 54, woraus ein Ausgangssignal B₇ mit dem Zustand "niedrig" resultiert.

Der vorstehend beschriebene Schaltkreis bildet daher die Grundelemente, die füx den Komparator C_r und das Exklusiv-ODER-Gatt63 38 im Analog/Digital-Umsetzer nach Fig. 1 notwendig sind.

Der im vorstehenden beschriebene Komparator weist als Weiterbildung zweckmäßig einen Sperrkreis auf, der die Transistoren CLq und Q^q besitzt. Diese Transistoren sind nach Art eines Flip-Flop kreuzverkoppelt, wobei die Basis des Transistors Q,j₈ mit der Stromschiene 52 und der Kollektor dieses Transistors CLg mit der Stromschiene 50 verbunden ist. Die Basis des Transistors CLg ist mit der Stromschiene 50 verbunden, wobei der Kollektor dieses Transistors mit der Stromschiene 52 verbunden ist. Der Vorstrom für den Flip-Flop-Kreis wird durch einen Transistor Q^q in einem Differenzkreis vorgegeben. Der Differenzkreis, der aus den Transistoren Q_OQ und Q₀^ besteht, ist seinerseits strommäßig durch eine Stromquelle 59 vorgespannt, die mit dem negativen Pol einer Versorgungsspannung verbunden ist. Der Transistor Qp₁ gibt den Gesamtstrom vor, der durch die Stromsenke-Transistoren Q₇, Qg, Qg, CL^ u^ Q-]^ gezogen wird. Jeder dieser Stromsenke-Transistoren ist über zugeordnete Emitterwiderstände 6o_v 62, 64, 66 und 68 von gleichem Widerstandswert mit dem Transistor Q_?,j verbunden. Im Hinblick auf die gleichen Emitterwiderstände und die gemeinsame Basisvorspannung wird der Strom, der durch den Transistor Q₂₁ fließt, gleichförmig auf die fünf Stromsenke-Transistoren aufgeteilt.

909828/0912

Die vorgenannten Transistoren Qp₀ und Q₂₁ werden durch negative Taktsignale V₇- und TZ vorgespannt. Mit einem V-^-Signal im Zustand "hoch" und damit mit einem VV-Signal in Zustand "niedrig", wird der Strom durch die Stromquelle 58 durch den Transistor Q₀₀ gezogen, um so einen Vorstrom in einem Sperrmodus für den Flip-Flop-Kreis der Transistoren Q^₈ und CL^ vorzugeben. Hit einem V₇.-Eingangssignal im Zustand "niedrig" und damit mit einem Eingangssignal VV im Zustand "hoch", fließt der Strom jedoch durch den Komparatorkreis und nicht durch den Sperrkreis, d«h. es liegt dann ein Vergleichsmodus vor.

Der Sperrkreis trägt der Tatsache Rechnung, daß der Strom nicht sofort von den Bezugstransistoren auf die Eingangötransistören umschaltet, wenn das analoge Eingangssignal die Bezugspegel übersteigt. Ist beispielsweise das analoge Eingangssignal nur wenig kleiner als der Bezugspegel A^, dann sind die Transistoren GL und Qp nahezu in einem abgeglichenen Zustand in dem Vergleichsmodus. Durch den Transistor GU fließt ein nur geringfügig größerer Strom und daher ist der Spannungsabfall über dem Widerstand R^₀ nur gering größer als derjenige über dem Widerstand R_Q. Diese geringe Differenz würde jedoch nicht durch das Exklusiv-ODER-Gatter erkannt werden. Wenn jedoch das Steuersignal V₇- dann in den Zustand "hoch" geht, ist die Spannung auf der Leitung 50 an der Basis des Transistors Gh^ geringfügig größer als die Spannung auf der Leitung 52 an der Basis des Transistors Q₁₈. Ein geringfügig größerer Teil des Stromes, der durch den Transistor Qp₀ fließt, geht dann durch den Transistor Q^o und ein größerer Strombetrag wird dann durch den Sperrkreis durch den Kollektor* des Transistors CLq und den Widerstand R^₀ gezogen im Vergleich zu dem Strom durch den Kollektor des Transistors Q^jQ und den Widerstand Rq. Dadurch steigt die Spannung über dem Widerstand R^₀ zusätzlich an und erniedrigt somit die

909828/0912

Basisvorspannung des Transistors GLg. In dieser regenerativen Art wird der Transistor CLg im vier.entliehen in den Sperrzustand getrieben, wogegen der Transistor CLq in den vollständig leitenden Zustand, getrieben wird, derart, daß der StI⁰Om, der durch die Stromquelle 58 durch den Transistor Q_?o gezogen wird, primär durch den Trasistor CL_n und den Widerstand IL_1n fließt, und

erreicht w"i'"d "
ein Zustand^ der dann durch das Exklusiv-ODER-Gatter erkannt werden kann.

Wenn das analoge Eingangssignal leicht über den Bezugspegel A₁ angestiegen ist, fließt, wenn der Schaltkreis in dem Vergleichsmodus ist, durch den Transistor CL geringfügig mehr Strom als durch den Transistor Qp; wenn der Schaltkreis in den Sperrmodus geschaltet wird, dann wird die verhältnismäßig kleine Differenz in der Basisopannung als eine leicht höhere Basisvorspannung für den Transistor Q^₈ erfaßt. Der Transistor Q₁₈ ziehrt daher durch den Widerstand R_n mehr Strom, reduziert dadurch die Basisvorspannung des Transistors Q^g und sorgt für ein sauber definiertes Komparatorausgangssignal mit dem Zustand "hoch". Auf diese Weise verstärken diese beiden Transistoren in einer regenerativen Weise die anfänglichen Bedingungen, die von kleinen Stromungleichheiten nahe eines der kritischen Komparator-Bezugspunkte vorgegeben werden.

Bei der anfänglichen Analyse der Arbeitsweise d.es Grundkomparatorkreises wurde angenommen, daß die Bezugspegel weit genug auseinanderliegen, daß sie die Basisspannungen der Transistoren in einem Differenzpaar abgleichen, ohne daß ein wesentlicher Strom durch den Eingangstransistor des Differenzpaares fließt, das dem nächst höheren Bezugspegel zugeordnet ist. Falls diese Annahme nicht zutreffen würde, würde man in Bezug auf die

309828/0912

BAD ORIGINAL

niedrigsten und' die höchsten Bezugspegel eine Verschiebung in den kritischen Punkten bemerken, wobei der Komparator sich von dem Zustand "niedrig" zu dem Zustand "hoch" bzw. zu dem Zustand "hoch" in den Zustand "niedrig" verschieben würde. Diese Verschiebung hätte ihre Ursache in der Tatsache, daß beispielsweise die Verschiebung in dem KomparatoraufJgangiJsignal an dem Bezugspegel A^ nicht nur von dem Übergang des Stromflusses von dem Transistor Q₂ zu dem Transistor GL bewirkt würde, sondern auch in einem geringeren Ausmaße von dem Stromübergang von dem Transistor Qp- zum Transistor Q^. Es würde dabei jedoch keine Verschiebung in den kritischen Punkten an den Bezugspegeln A₇ und At- auftreten, weil irgendeine Interferenz von dem nächsthöheren Differenztransistorpaar durch das nächst niedrigere Paar abgefangen würde. Eine mögliche Abhilfe für die Verschiebung des kritischen Punktes hinsichtlich der unteren und oberen kritischen Punkte würde daher sein, Puffer-Differenztransistorpaare oberhalb und unterhalb den dargestellten vorzusehen.

Ein Hauptvorteil des Analog/Digital-Umsetzers nach Fig. 1 einschließlich der Schaltung nach Fig. 2 besteht darin, daß für einen Drei-Bit-Code nur drei Komparatorausgänge benötigt werden bzw. daß ganz ähnlich für einen Vier-Bit-Code nur vier Komparatorausgänge benötigt werden. Dieser Umstand führt zu einer sehr einfachen Dekodierung, wie es beispielsweise für den Drei-Bit-Code in zwei Exklusiv-ODER-Gattern dargestellt worden ist. Ein weiterer Vorteil besteht darin, daß mit diesem Analog/Digital-Umsetzer in einem integrierten Schaltkreis eine Konservierung von isolierten Kollektorbereichen möglich ist. Bei den üblichen parallel arbeitenden Analog/Digital-Umsetzerii sind für jeden

η 1

Kollektor jedes Transistors in jedem der 2 -Komparatoren getrennte ₉ isolierte Kollektor taschen notwendig,, Es sind daher

909828/0912

für einen Vier-Bit-Code, der fünfzehn Komparatoren erfordert, dreißig getrennte Kollektortaschen notwendig. Bei dem Umsetzer gemäß der Erfindung sind nur zwei Kollektortnschen für jeden Komparator notwendig. Bezogen auf das Beispiel der Schaltung nach Fig. 2 würde beispielsweise eine Kollektortasche mit der Stromschiene 50 und die andere Tasche mit der Stromschiene 52 verbunden sein. Bei vier Komparatoren in einem Vier-Bit-Umsetzer sind nur acht Kollektortaschen notwendig im Vergleich zu dreißig Taschen bei der konventionellen Lösung.

Eine weitere Vereinfachung in der Ausbildung als integrierter Schaltkreis ist mit den Vielfacheingängen der Komparatoren möglich, da dann die Basen der Eingangstransistoren eines Komparators gemeinsam sind. Die Transistoren GL und GU in Fig. 2 können daher in der Weise hergestellt v/erden, daß man in einer der Kollektortaschen in einer einzigen Basisregion zwei Emitterbereiche ausbildet. Die Transistoren Q/ und CLq können in der Weise hergestellt werden, daß man in dor zweiten Kollektortasche in einer einzigen Basisregion zwei Emitterbereiche ausbildet. Je größer die Zahl der Differenztransistorpaare ist, die in einem Komparator benötigt werden, um so mehr wirken sich die Vorteile hinsichtlich der Basisregion aus.

Der in Bezug auf die Fig. 1 und 2 beschriebene neue Analog/ Digital-Umsetzer weist große Vorteile hinsichtlich der Vereinfachung in der Schaltkreistechnik und der Vereinfachung bei der Integration des Schaltkreises auf, und zwar bezogen auf einen Vielfachbit-parallclarboitenden-Anslog/Digital-Umsctzer. Ein Drei- oder Vier-Bit parallel arbeitender Umsetzer gemäß dieser Erfindung kann als Basis benutzt werden für einen Vielfachbit, aufeinanderfolgend approximierenden Umsetzer, der drei oder vier Bit zu einem Zeitpunkt umsetzt.

909 8 2 8/0912

2300219

Die in den Fig." 1 und 2 dargestellte Ausführungßforin ist nur als ein AusftUirungsbeispiel zu werten; es ist für den Fachmann verständlich, daß Abweichungen davon getroffen werden können bsv;. andere Ausführungsformen denkbar sind, ohne daß dadurch der Rahmen der Erfindung verlassen würde.

909828/0912

Claims

-■' 2300213
2. Januar 1979 Gzw/Ra.

Analog Devices, Incorporated.;, Norwood, Massachusetts 02062 Parallel arbeitender Analog/Digital-Umsetzer

Patentansprüche

Parallel arbeitender Analog/Digital-Umsetzer zum Umsetzen eines analogen Eingangssignals in einen digitalen Code, gekennzeichnet durch

Bezugsanordnun^en (12) zum Vorgeben einer Anzahl von diskreten Bezugssignalpegcln (A^-Ay),

eine Komparatoranordnung (Cv]-C₇), die eine bestimmte Anzahl von Komparatoren aufweist, die das analoge Eingangssignal (Vj_n) mit den Bezugssignalpegeln vergleichen, wobei mindestens einer dor Komparatoren das analoge Eingangssignal mit einer Anzahl von Eingangssignalen der Bezugssignalpegeln vergleicht, wobei dieser¹ eine Komparator einen Einbit-Binärausgang aufweist, dessen Wert sich ändert, wenn das analoge Eingangssignal die Bezugssignalpegel-Eingangssignale ansteigend durchlauf."C, und

durch eine logische Anordnung (34, 38), die die Bitwerte des Digltalcodos entsprechend den Ausgangssignalen der Komparatoren einstellt«

909828/0912

2900213

2. Umsetzer nach Anspruch 1 zum Umsetzen eines analogen Eingangs signals in einen n-Bit-Digitalcode, dadurch gekennzeichnet, daß die Bezugsanordnung (12) 2ⁿ-1 diskrete Bezugssignalpegel vorgibt, daß die Komparatoranordnung (CL-C^) n-Komparatoren auf v/eist, von denen einer das analoge Eingangssignal mit einem Eingangssignal der Bezugssignalpegeln vergleicht, wobei jeder der anderen Komparatoren das analoge Eingangssignal mit mehr als einem Eingangssignal der Bezugssignalpegeln vergleicht.
3. Umsetzer nach Anspruch 2, dadurch gekennzeichnet; daß jeder der Komparatoren, die das analoge Eingangssignal mit mehr als einem Eingangssignal der Bezugssignalpegeln vergleicht, einen Einbit-Binärausgang aufweist, dessen Wert sich in dem Maße ändert, wie das analoge Eingangssignal die Bezugssignalpegel-Eingangssignale ansteigend durchläuft, und daß für jeden Bezugseingang des Komparators ein Paar von Differenztransistoren (GL, Qo) vorgesehen ist, wobei die Basen des einen Transistors, des Bezugstransistors, jedes Paares mit dem zugeordneten Bezugseingang und die Basen des anderen Transistors jedes Paares, des Eingangstransistors, mit dom analogen Eingangssignal verknüpft sind, und daß eine erste gemeinsame Verbindungsanordnung (50) vorgesehen ist, die die Ausgänge der Bezugstransistoren eines ersten Satzes von Transistorpaaren, die einem ersten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet ist, untereinander verbindet sowie mit den Ausgängen der Eingangstransistoren eines zweiten Satzes von Transistorpaaren, die einem zweiten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet sind, und daß eine zweite gemeinsame

909828/0912

2300218

Verbindungsanordnung (52) vorgesehen ist, die die Ausgänge der Bezugstransistoren des zweiten Satzes der Transistorpaare gemeinsam miteinander und mit den Ausgängen der Eingangstransistoren des ersten Satzes von Transistorpaaren verbindet, und daß eine Differenz-Transistorvorspannanordnung vorgesehen ist, die einen vorbestimmten Strom durch jedes der Paare der Differenztransistoren zieht, wobei die Anteile des vorbestimmten Stromes, der durch jeden Transistor jedes Paares gezogen wird, bestimmt wird durch den Pegel des analogen Eingangssignals im Vergleich zu dem zugeordneten Bezugseingangssignal, und daß eine Anordnung zum Erfassen des Strombetrages vorgesehen ist, der durch die erste gemeinsame Verbindungsanordnung (50) in Bezug auf xlei'i %xrony, eier durch die zweite gemeinsame Verbindungsanordnung fließt,

wobei die Stromdifferenz durch die beiden Verbindungsanordnungen das binäre Einbit-Auagangssignal darstellt.
4. Umsetzer nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die logische Anordnung n-1 Exklusiv-ODER-Gatter aufweist, deren Ausgänge jeweils ein Bit des digitalen Codes darstellen, wobei jedes Gatter mit einem Eingang mit dem Ausgang eines Komparators verbunden ist und wobei der andere Eingang ein stärker kennzeichnendes Bit in dem Digitalcode ist.
5. Umsetzer nach Anspruch 1 oder einem der folgenden, bei dem mindestens einer der Komparatoren das analoge Eingangssignal mit einer Anzahl von Eingangs-Bezugssignalpegeln vergleicht und einen Einbit-Binärausgang aufweist, dessen Wert sich in dem Maße ändert, wie das analoge Eingangssignal die Bezugssignalpegel-Eingangssignale ansteigend durchläuft,

809828/0312

2300219

gekennzeichnet durch ein Paar von Differenztransistoren, die jeweils einem Bezugseingangssignal zu diesem Komparator zugeordnet sind, wobei die Basis des einen Transistors, des Bezugstransistors,jedes Paares mit dem zugeordneten Bezugseingang verbunden ist, und wobei die Basis des anderen Transistors, des Eingangstransistors, jedes Paares mit dem analogen Eingangssignal verbunden ist, durch eine erste, gemeinsame Verbindungsanordnung, die die Ausgänge der Bezugstransistoren eiiies ersten Satzes von Transistorpaaren, die einem ersten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet sind, untereinander und mit den Ausgängen der Eingangstransistoren eines zweiten Satzes von Transistorpaaren, die einem zweiten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet sind, verbindet, durch eine zweite gemeinsame Verbindungsanordnung, die die Ausgänge der Bezugstransistoren des zweiten Satzes von Transistorpaaren untereinander und mit den Ausgängen der Eingangstransistoren des ersten Satzes von Transistorpaaren verbindet, und durch eine Differenz-Transistorvorspannanordnung, die einen vorbestimmten Strombetrag durch jedes der Paare von Differenztransistoren zieht, wobei die Anteile dieses vorbestimmten Strombetrages, die durch jeden Transistor jedes Paares gezogen werden, bestimmt wird durch den Pegel des analogen Eingangssignals im Vergleich zu dem zugeordneten Bezugseingang, und durch eine Anordnung zur Erfassung des Stromes, der durch die erste gemeinsame Verbindungsanordnung im Vergleich zu dem durch die zweite gemeinsame Verbindungsanordnung gezogenen Strom gezogen wird, wobei der Unterschied in den beiden Strömen durch die Verbindungsanordnungen das binäre Einbit-Ausgangssignal kennzeichnet.

909828/0912

2300219
6. Parallel arbeitender Analog/Digital-Umsetzer zum Umsetzen eines analogen Eingangssignals in einen n-Bit-Digitalcode mit den Bits B₁, B_p, ... B., ... B , gekennzeichnet durch

ic. j n

eine Bezugsanordnung zum .Vorgeben von 2 -1 diskreten Bezugssignalpegeln A₁, A₂, ... Aj_c, ... A₂n__,j, durch eine Kompara« toranordnung mit n-Kompai"atoren C₁, C ... C., ... C , wobei jeder dieser Komparatoren das analoge Eingangssignal mit mindestens einem der Bezugs si gnalpege3.n vergleicht, wobei die Bezugssignalpegel die in jedem Komparator C. mit

J den analogen Eingangssignalen verglichen werden, alle Signalpegel A^ des Satzes "ljⁱpⁿ(_m'2') T' wobei m irgendeine der ersten 2^"~ ungeraden ganzen Zahl ist, und v/obei jeder Komparator einen Einbit-Binärausgang hat, dessen Wert sich in dem Maße ändert, wie das analoge Eingangssignal die diskreten Bezugssignalpegel, die in diesem Komparator verglichen werden, ansteigend durchläuft und durch eine logische Anordnung zum Einstellen des Wertes jedes Bits B- dieses n~Bit-Digitalcodes in Übereinstimmung mit den Ausgangssignalen der Komparatoren C₁ bis C-.
7. Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß die logische Anordnung n-1 Exklusiv-ODER-Gatter aufweist, wobei jedes Gatter mit einem Eingang mit dem Ausgang eines Komparators C- mit Ausnahme von C₁ und der andere Eingang mit dem Bit B. _Λ verbunden ist.
8. Umsetzer nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß jeder Komparator, mit Ausnahme des Komparators C^, ein Paar von Differenztransistoren aufweist, die je einem Bezugseingang zum Komparator zugeordnet sind, v/obei die Basen des einen Transistors, des Bezugstransistors,jedes Paares

909828/0912

rait dem zugeordneten Bezugseingang und die Basen eines anderen Transistors, des Eingangstransistors, jedes Paares mit dem analogen Eingangssignal verbunden sind und daß eine erste gemeinsame Verbindungsanordnung vorgesehen ist, die die Ausgänge der Bezugstransistoren eines ersten Satzes von Transistoi'paaren_; die einem ersten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet ist, untereinander und mit den Ausgängen der Eingangstransistoren eines zweiten Satzes von Transistorpaaren, die einem zweiten Satz von nicht aufeinanderfolgenden Bezugseingängen zugeordnet sind, verbindet, und daß eine zweite gerneinsams Verbindungsanordnung vorgesehen ist, die die Ausgänge der Bezugstransistoren des zweiten Satzes von Transistorpaaren gemeinsam untereinander und mit den Ausgängen der Eingangstransistoren des ersten Satzes von Transistorpaaren verbindet, und daß eine Differenz-Transistorvorspannanordnung vorgesehen ist, die einen vorbestimmten Strom durch jedes der Paare der Differenztransistoren zieht, wobei die Anteile dieses vorbestimmten Stromes, der durch jeden Transistor jedes Paares gezogen wird, bestimmt wird durch den Pegel des analogen Eingangssignals im Vergleich zu dem zugeordneten Bezugseingang und daß eine Anordnung zum Erfassen des Strombetrages vorgesehen ist, der durch die erste gemeinsame Verbindungsanordnung im Vergleich zu dem Strom durch die zweite gemeinsame Verbindungsanordnung gezogen wird, .wobei die Strornunterschiede in den beiden Verbindungsanordnungen kennzeichnend sind für das Einbit-Binär-Ausgangssignal.

909828/0912