DE69921024T2

DE69921024T2 - Kaskadierter Analog-Digital-Wandler

Info

Publication number: DE69921024T2
Application number: DE69921024T
Authority: DE
Inventors: Koichi Musashino-shi Irie; Musashino-shi Kusayanagi Naoya
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1998-06-16
Filing date: 1999-05-03
Publication date: 2005-10-20
Anticipated expiration: 2019-05-04
Also published as: EP0966104A2; EP0966104A3; US6222477B1; DE69921024D1; EP0966104B1; DE966104T1

Description

Hintergrund der Erfindung
1. Gebiet der Erfindung
Die Erfindung bezieht sich auf einen A/D-Kaskadenwandler, der ohne Fehler mit einem Taktgeber betrieben werden kann, und insbesondere auf einen A/D-Kaskadenwandler, der die Erzeugung von Fehlern aufgrund von Rauschen verhindern kann.
2.Gebiet der Technik
A/D-Wandler umfassen eine Art von A/D-Kaskadenwandler von kleiner Schaltungsgröße, niedrigem Leistungsverbrauch und niedriger Eingangskapazität. Das Betreiben dieser Art von A/D-Kaskadenwandler mit einem Takt (clock) stellt einen Hochgeschwindigkeitsbetrieb bereit. Es gibt jedoch ein Problem der Fehlererzeugung bei derartigen Vorgängen. Dem gemäß haben die Anmelder dieser Erfindung einen A/D-Kaskadenwandler erfunden, der ohne Fehler mit einem Takt betrieben werden kann. Diese Erfindung wurde in der Veröffentlichung der ungeprüften Patentanmeldung Hei 9-238077 (1997) offenbart.
Eine derartige Vorrichtung wird mittels 1 beschrieben. Die Vorrichtung in dieser Figur zeigt einen 5-Bit-A/D-Kaskadenwandler, der den abwechselnden Binärcode (hier nachstehend Gray-Code genannt) als ein Beispiel ausgibt.
In 1 zeigen/zeigt Ziffern 8a bis 8d Komparatoren, Ziffer 9a bis 9e Latch-Schaltungen, Ziffern 10a bis 10c A/D-Wandler und Ziffern 11a bis 11c Subtrahierer. Ziffern 13a bis 13h zeigen Komparatoren, Ziffern 19 bis 17 logische Produktschaltungen (hier nachstehend UND-Schaltungen genannt), Ziffern 18 bis 20 exklusive logische Summenschaltungen (hier nachstehend EOR-Schaltungen genannt), Ziffern 21 bis 23 logische Summenschaltungen (hier nachstehend OR-Schaltungen genannt), Ziffern 24 und 25 logische Produktschaltungen (hier nachstehend UND-Schaltungen genannt), Ziffer 100a ein analoges Eingangssignal und Ziffer 101a ein digitales Ausgangssignal.
Die Komparatoren 13a, 13b und die UND-Schaltung 14 bilden einen Fensterkomparator 50a. Komparatoren 13a, 13d und die UND-Schaltung 15 bilden einen Fensterkomparator 50b. Komparatoren 13e, 13f und die UND-Schaltung 16 bilden einen Fensterkomparator 50c. Komparatoren 13g, 13h und die UND-Schaltung 17 bilden ein Fensterkomparator 50d. ODER-Schaltungen 21 bis 23 und UND-Schaltungen 24 und 25 bilden eine Fehlerkorrekturschaltung 51.
Das analoge Eingangssignal 100a wird in jeden nicht invertierten Eingangsanschluss der Komparatoren 8a und 13a, den invertierten Eingangsanschluss des Komparators 13b und dem Additionseinganganschluss des Subtrahierers 11a eingegeben.
Der Ausgang des Komparators 8a ist mit der Latch-Schaltung 9a, dem D/A-Wandler 10a und einem Eingangsanschluss der EOR-Schaltung 18 verbunden, und der Ausgang des D/A-Wandlers 10a ist mit dem Subtraktionseingangsanschluss des Subtrahierers 11a verbunden.
Die Ausgänge der Komparatoren 13a und 13b sind gleichfalls mit den Eingangsanschlüssen der UND-Schaltung 14 verbunden. Der Ausgang der UND-Schaltung 14 ist mit einem Eingangsanschluss der ODER-Schaltung 21 und negativen Eingangsanschlüssen der UND-Schaltungen 15 bis 17, 24 und 25 verbunden.
Der Ausgang des Subtrahierers 11a ist mit jedem nicht invertierten Eingangsanschluss der Komparatoren 8a und 13c, dem invertierten Eingangsanschluss des Komparators l3d und dem Additionseingangsanschluss des Subtrahierers 11b verbunden.
Der Ausgang des Komparators 8b ist mit dem D/A-Wandler 10b, dem anderen Eingangsanschluss der EOR-Schaltung 18 und einem Eingangsanschluss der EOR-Schaltung 19 verbunden, und der Ausgang des D/A-Wandler 10b ist mit dem Subtraktionseingangsanschluss des Subtrahierers 11b verbunden.
Jeder Ausgang der Komparatoren 13c und 13b ist ebenfalls jeweils mit den anderen beiden positiven logischen Eingangsanschlüssen der UND-Schaltung 15 verbunden. Der Ausgang der UND-Schaltung 15 ist mit einem Eingangsanschluss der ODER-Schaltung 22 und jedem der negativen logischen Eingangsanschlüsse der UND-Schaltungen 16, 17 und 25 verbunden.
Außerdem ist der Ausgang der EOR-Schaltung 18 mit dem anderen Eingangsanschluss der ODER-Schaltung 21 verbunden, und der Ausgang der ODER-Schaltung 21 ist mit der Latch-Schaltung 9b verbunden.
Der Ausgang des Subtrahierers 11b ist mit jedem nicht invertierten Eingangsanschluss der Komparatoren 8c und 13e, dem invertierten Eingangsanschluss des Komparators 13f und dem Additionseingangsanschluss des Subtrahierers 11c verbunden.
Der Ausgang des Komparators 8c ist mit dem D/A-Wandler 10c, dem anderen Eingangsanschluss der EOR-Schaltung 19 und einem Eingangsanschluss der EOR-Schaltung 20 verbunden, und der Ausgang der EOR-Schaltung 19 ist mit dem anderen Eingangsanschluss der ODER-Schaltung 22 verbunden. Der Ausgang der ODER-Schaltung 22 ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 24 verbunden, und der Ausgang der UND-Schaltung 24 ist mit der Latch-Schaltung 9c verbunden.
Jeder Ausgang der Komparatoren 13e und 13f ist ebenfalls jeweils mit den anderen beiden positiven logischen Eingangsanschlüssen der UND-Schaltung 16 verbunden, und der Ausgang der UND-Schaltung 16 ist mit einem Eingangsanschluss der ODER-Schaltung 23 und dem negativen logischen Eingangsanschluss der UND-Schaltung 17 verbunden.
Der Ausgang des Subtrahierers 11c ist mit den nicht invertierten Eingangsanschlüssen der Komparatoren 8d und 13g und dem invertierten Eingangsanschluss des Komparators 13h verbunden.
Der Ausgang des Komparators 8d ist mit dem anderen Eingangsanschluss der EOR-Schaltung 20 verbunden, und der Ausgang der EOR-Schaltung 20 ist mit dem anderen Eingangsanschluss der ODER-Schaltung 23 verbunden. Der Ausgang der ODER-Schaltung 23 ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 25 verbunden, und der Ausgang der UND-Schaltung 25 ist mit der Latch-Schaltung 9d verbunden.
Jeder Ausgang der Komparatoren 13g und 13h ist gleichfalls jeweils mit den anderen beiden logischen Eingangsanschlüssen der UND-Schaltung 17 verbunden, und der Ausgang der UND-Schaltung 17 ist mit der Latch-Schaltung 9e verbunden.
Außerdem werden die Ausgänge der Latch-Schaltung 9a bis 9e als digitales Ausgangssignal 101a ausgegeben.
Die invertierten Ausgangsanschlüsse der Komparatoren 8a bis 8d sind ferner geerdet, und die Spannung von +ΔV wird an die nicht invertierten Eingangsanschlüsse der Komparatoren 13b, 13d, 13f und 13h und die Spannung von –ΔV an die invertierten Eingangsanschlüsse der Komparatoren 13a, 13c, 13e und 13d jeweils angelegt. Jedoch ist ΔV = FS/32 (FS: Full Scale).
Nun wird der Betrieb der in 1 gezeigten Vorrichtung mittels 2 und 3 beschrieben. 2 und 3 zeigen Kennlinien, die jeden Ausgang oder Eingang für das analoge logische Eingangssignal 100a von –FS/2 bis +FS/2 angeben.
In 2 und 3 stellen Kurven (a) bis (d) die Ausgänge der Komparatoren 8a bis 8d und Kurven (e) bis (a) die Ausgänge der Fensterkomparatoren 50a bis 50d dar. Außerdem stellen Kurven (i) bis (k) jeweils die Ausgänge der EOR-Schaltungen 18 bis 20 und die Kurven (l) bis (p) die Eingaben der Latch-Schaltungen 9a bis 9e jeweils dar.
Komparatoren 8a bis 8d beurteilen den Nulldurchgang des analogen Eingangssignals 100a, den Ausgang des Subtrahierers 11a, den Ausgang des Subtrahierers 11b bzw. den Ausgang des Subtrahierers 11c.
Jeder der Fensterkomparatoren 50a bis 50d gibt ein "Hochpegel"-Signal aus, wenn das Eingangssignal in jeder Nachbarschaft von "Null" und der Ausgang des Fensterkomparators bei der vorhergehenden Stufe ein "Tiefpegel"-Signal ist.
Somit gibt der Fensterkomparator 50a ein "Hochpegel"-Signal aus, wenn das analoge Eingangssignal 100a in jeder Nachbarschaft von "Null" ist, wie in (e) von 2 gezeigt.
Der Fensterkomparator 50b kann möglicherweise ein "Hochpegel"-Signal ausgeben, wenn das analoge Eingangssignal 100a in jeder Nachbarschaft von "Null" und "±FS/4" ist, wie in (b) von 2 gezeigt. Da jedoch der Ausgang des Fensterkomparators 50a bei der vorhergehenden Stufe auf einem "hohen Pegel" ist, wenn das analoge Eingangssignal 100a in jeder Nachbarschaft von "Null" ist, gibt der Fensterkomparator 50b "Hochpegel"-Signale nur in jeder Nachbarschaft von "±FS/4" aus, wie in (f) von 2 gezeigt. Der Fensterkomparator 50c kann möglicherweise ein "Hochpegel"-Signal Positionen ausgeben, wie in (c) von 2 gezeigt. Da jedoch die Positionen, bei denen der Fensterkomparator 50a oder 50b bei den vorhergehenden Stufen ein "Hochpegel"-Signal ausgibt, zurückgewiesen werden, gibt der Ausgang des Fensterkomparators 15c die in (g) von 2 gezeigte Form an.
Auf ähnliche Weise zu dem obigen kann der Fensterkomparator 50d möglicherweise ein "Hochpegel"-Signal in 15 Positionen ausgeben, wie in (d) von 2 gezeigt. Da jedoch die Positionen, bei denen der Fensterkomparator 50a, 50b oder 50c an den vorherigen Stufen ein "Hochpegel"-Signal ausgibt, zurückgewiesen werden, gibt der Ausgang des Fensterkomparators 50d die in (h) von 2 gezeigte Form an.
Die Ausgänge der EOR-Schaltung 18 bis 2a senden Gray-Codes von Zwischenbits in dem digitalen Ausgangssignal 101a aus, wobei jedoch bekannt ist, dass sie Spike-ähnliches Rauschen erzeugen, wie in (i) bis (k) von 3 gezeigt. Es wird durch die Tatsache verursacht, dass Änderungen von "Hochpegel" in "Tiefpegel" oder von "Tiefpegel" in "Hochpegel" in den Ausgängen der Komparatoren 8a bis 8d nicht steil sind.
Eine Fehlerkorrekturschaltung 51 weist hier das obigen Spike-ähnliche Rauschen zurück, wie in (m) bis (o) von 3 gezeigt, in dem die Abschnitte, bei denen das obige Spikeähnliche Rauschen erzeugt wird, mit den Ausgaben der Fensterkomparatoren korrigiert werden.
D.h., in (i), (j) und (k) von 3 gezeigtes Spikeähnliches Rauschen wird zurückgewiesen, indem es jeweils mit der Ausgabe des Fensterkomparators 50a, den Ausgaben der Fensterkomparatoren 50a und 50b und den Ausgaben der Fensterkomparatoren 50a, 50b und 50c maskiert wird.
Die Ausgänge der Fensterkomparatoren 50a bis 50c bei dieser Vorrichtung umfassen eine Aktion, um "Hochpegel" in einem bestimmten Gebiet (hier nachstehend Fensterbreite genannt) nahe den Codeänderungspunkten zu ändern, um alle niedrigeren Codes festzulegen. Wenn die erste Stufe des Fensterkomparators 50a betrachtet wird, wird das zweite Bit auf "Hochpegel" gezwungen, und das dritte Bit, das vierte Bit und das niederstwertige Bit (LSB) (das fünfte Bit) werden auf "Tiefpegel" nahe dem Änderungspunkt für das höchstwertige Bit (MSB) gezwungen.
Es ist nicht erforderlich, das die Fensterbreiten zum Festlegen jedes Bits die gleichen sind. Wie in (m) von 3 gezeigt, kann das Gebiet, um das zweite Bit auf "Hochpegel" zu zwingen, bis zu einer Hälfte der Vollskala, und wie in (n) wie in 3 gezeigt, bis zu 1/4 des vollen Skala für das dritte Bit möglich sein. Die mögliche Fensterbreite wird schmaler, wenn das Bit niedriger wird, und bei LSB, wie in (p) von 3 gezeigt, wird die Obergrenze der Fensterbreite 1/16 der vollen Skala oder 2LSB.
Da jedoch der Fensterkomparator 50a, der die Änderungspunkte für MSB erfasst, seine Ausgabe zu den niedrigeren Bits fortpflanzt, kann die Fensterbreite nur konstant sein. Beispielsweise wird die Fensterbreite, um das zweite Bit "Hochpegel" an dem MSB-Änderungspunkt zu machen, die gleiche wie die Fensterbreite zum Führen von LSB in "Tiefpegel" gemacht.
Aus diesem Grund gibt es ein Problem, dass, wenn die Fensterbreite nahe dem Rauschpegel mit hoher Auflösung kommt, ein Fehler in dem Code des zweiten Bits im schlimmsten Fall erzeugt wird, wobei der Fensterkomparator 50a aufgrund von Rauschen fehlerhaft arbeitet.
Ein A/D-Wandler gemäß Anspruch 1 wird in der JP-A-083222709 offenbart.
Steven H. Lewis u.a.: "A pipelined 9-stage video-rate analog-to-digital converter", XP010044559, und Khayrolla Hadidi u.a.: "Error analysis in pipeline A/D converters and its applications", XP000322041, offenbaren jeweilige A/D-Wandler, die die Verwendung von ADSC-Offsets zeigen, um die Stelle des Entscheidungsschwellwerts zu verschieden, und eine fehlerkorrigierte A/D-Stufe offenbaren.
Zusammenfassung der Erfindung
Die Aufgabe der vorliegenden Erfindung besteht darin, einen A/D-Kaskadenwandler zu verwirklichen, der Fehlererzeugung aufgrund von Rauschen verhindern kann.
Die obige Aufgabe wird durch einen A/D-Wandler gemäß Anspruch 1 erreicht. Die-abhängigen Ansprüche sind auf weitere vorteilhafte Aspekte der Erfindung gerichtet.
Kurzbeschreibung der Zeichnungen
1 zeigt eine Konfigurationszeichnung, die einen herkömmlichen A/D-Kaskadenwandler angibt.
2 ist ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 1 gezeigten Vorrichtung darstellen.
3 ist ebenfalls ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 1 gezeigten Vorrichtung darstellen.
4 zeigt eine Konfigurationszeichnung, die eine erste Ausführungsform der Erfindung angibt.
5 ist ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 1 gezeigten Vorrichtung darstellen.
6 ist ebenfalls ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 4 gezeigten Vorrichtung darstellen.
7 zeigt eine Konfigurationszeichnung, die eine zweite Ausführungsform der Erfindung angibt.
8 ist ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 7 gezeigten Vorrichtung darstellen.
9 ist ebenfalls ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 7 gezeigten Vorrichtung darstellen.
10 ist ein weiteres Diagramm, das Kennlinien umfasst, die Vorgänge der in 7 gezeigten Vorrichtung darstellen.
11 ist ebenfalls ein weiteres Diagramm, das Kennlinien umfasst, die Vorgänge der in 7 gezeigten Vorrichtung darstellen.
12 zeigt eine Konfigurationszeichnung, die eine dritte Ausführungsform der Erfindung angibt.
13 ist ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 12 gezeigten Vorrichtung darstellen.
14 ist ebenfalls ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 12 gezeigten Vorrichtung darstellen.
15 ist ein weiteres Diagramm, das Kennlinien umfasst, die Vorgänge der in 12 gezeigten Vorrichtung darstellen.
16 zeigt eine Konfigurationszeichnung, die eine vierte Ausführungsform der Erfindung angibt.
17 ist ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 16 gezeigten Vorrichtung darstellen.
18 zeigt eine Konfigurationszeichnung, die eine weitere Ausführungsform des Fensterkomparators angibt.
Ausführliche Beschreibung der bevorzugten Ausführungsformen
Die Erfindung wird nachstehend mit den Zeichnungen beschrieben.
(1) Erste Ausführungsform
4 zeigt eine Konfigurationszeichnung, die eine erste Ausführungsform der Erfindung angibt. Bei dieser Figur werden den Bauteilen, die mit den in 1 gezeigten identisch sind, die gleichen Zeichen wie denen in 1 gegeben, und so wird die Beschreibung dieser weggelassen.
In 1 zeigen Ziffern 11d bis 11f Subtrahierer, Ziffern 13i bis 13p Komparatoren, Ziffern 14a, 15a, 15b, 16a, 16b, 17a und 25a logische Produktschaltungen (hier nachstehend UND-Schaltungen genannte), Ziffern 60a bis 60c Verstärker und Ziffern 61a und 61b analoge Multiplexer. Außerdem ist die Ziffer 100b ein analoges Eingangssignal und 101b ein digitales Ausgangssignal.
Ferner bilden Komparatoren 13i und 13j und die UND-Schaltung 14a einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50e. Komparatoren 13k und 131 und UND-Schaltungen 15a und 15b bilden einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft der Codeänderungspunkte) 50f. Komparatoren 13m und 13n und UND-Schaltungen 16a und 16b bilden einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50g. Komparatoren 13o und 13p und die UND-Schaltung 17a bilden einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50h. Verstärker 60a bis 60c und analoge Multiplexer 61a und 61b bilden einen Signalverlaufzusammensetzungsschaltung 60.
Hinsichtlich Verbindungen ist der Grundteil der Gleiche wie der in 1 und die Unterschiede sind wie folgt:
Subtrahierer 11d bis 11f werden anstatt der Subtrahierer 11a bis 11c bereitgestellt und senden jeweils jede Ausgabe nach zweifachem Verstärken des Subtrahierungsergebnisses aus.
Das analoge Eingangssignal 100b wird in die nicht invertierten Eingangsanschlüsse der Komparatoren 8a und 13i, den invertierten Eingangsanschluss des Komparators 13j, den Aditionseingangsanschluss des Subtrahierers 11d und den Verstärker 60a eingegeben.
Außerdem sind die Ausgänge der Komparatoren 13i und 13j jeweils mit den Eingangsanschlüssen der UND-Schaltung 14a verbunden. Der Ausgang der UND-Schaltung 14a ist mit einem Eingangsanschluss der ODER-Schaltung 21, den negativen Logikeingangsanschlüssen der UND-Schaltung 15b und 24, dem Auswahlanschluss des analogen Multiplexers 61a und einem Auswahlanschluss des analogen Multiplexers 61b verbunden.
Der Ausgang des Verstärkers 60a wird in einen Eingangsanschluss des analogen Multiplexers 61a eingegeben.
Der Ausgang des Subtrahierers 11d ist mit dem nicht invertierten Anschluss des Komparators 8b, dem Additionseingangsanschluss des Subtrahierers 11e und dem anderen Eingangsanschluss des analogen Multiplexers 61a verbunden. Der Ausgang des analogen Multiplexers 61a ist jeweils mit dem nicht invertierten Eingangsanschluss des Komparators 13k, dem invertierten Eingangsschluss des Komparators 13l und den Verstärkern 60b und 60c verbunden.
Die Ausgänge der Komparatoren 13k und 13l sind gleichfalls jeweils mit der UND-Schaltung 15a verbunden. Der Ausgang der UND-Schaltung 15a ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 15b und den negativen logischen Eingangsanschlüssen der UND-Schaltungen 16a und 25a verbunden. Der Ausgang der UND-Schaltung 15b ist mit einem Eingangsanschluss der ODER-Schaltung 22 und dem anderen Auswahlanschluss des analogen Multiplexers 61b verbunden. Der Ausgang der ODER-Schaltung 23 ist mit den positiven logischen Eingangsanschluss der UND-Schaltung 25a verbunden, und der Ausgang der UND-Schaltung 25a ist mit der Latch-Schaltung 9d verbunden.
Die Ausgänge der Verstärker 60b und 60c werden jeweils in die Eingangsanschlüsse des analogen Multiplexers 61b eingegeben.
Der Ausgang des Subtrahierers 11e ist mit dem invertierten Eingangsanschluss des Komparators 8c, dem Additionseingangsanschluss des Subtrahierers 11f und dem Eingangsanschluss des analogen Multiplexers 61b verbunden. Der Ausgang des analogen Multiplexers 61b ist mit dem nicht invertierten Eingangsanschluss des Komparators 13m und dem invertierten Eingangsanschluss des Komparators 13n verbunden.
Außerdem sind die Ausgänge der Komparatoren 13m und 13n jeweils mit den Eingangsanschlüssen der UND-Schaltung 16a verbunden. Der Ausgang der UND-Schaltung 16a ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 16b und dem negativen logischen Eingangsanschluss der UND-Schaltung 17a verbunden. Der Ausgang der UND-Schaltung 16b ist mit einem Eingangsanschluss der ODER-Schaltung 23 verbunden.
Der Ausgang des Subtrahierers 11f ist mit den nicht invertierten Eingangsanschlüssen der Komparatoren 8d und 13o und dem invertierten Eingangsanschluss des Komparators 13p verbunden.
Ferner sind die Ausgänge der Komparatoren 13o und 13p jeweils mit den anderen beiden positiven logischen Eingangsanschlüssen der UND-Schaltung 17a verbunden, und der Ausgang der UND-Schaltung 17a ist mit der Latch-Schaltung 9e verbunden.
Außerdem werden die Ausgänge der Latch-Schaltungen 9a bis 9e als ein digitales Signal 101b ausgegeben.
Spannungen von +FS/16, +3FS/32, +FS/8 und +FS/4 werden an die nicht invertierten Eingangsanschlüsse der Komparatoren 13j, 131, 13n bzw. 13p angelegt. Spannungen von –FS/16, –3FS/32, –FS/8 und –FS/4 werden ebenfalls jeweils an die invertierten Eingangsanschlüsse der Komparatoren 13i, 13k, 13m bzw. 13o angelegt.
Vorgänge einer derartigen Vorrichtung werden nachstehend beschrieben.
5 und 6 sind Diagramme, die Kennlinien umfassen, die Vorgänge der in 4 gezeigten Vorrichtung darstellen.
In diesen Figuren zeigt (a) das analoge Eingangssignal 100b von –FS/2 bis +FS/2, (b) den Ausgang der UND-Schaltung 14a, (c) den Ausgang des Subtrahierers 11d, (d) den Ausgang des Verstärkers 60a und (e) den Ausgang des analogen Multiplexers 61a. (f) und (g) zeigen ebenfalls die Ausgänge der UND-Schaltungen 15a bzw. 15b, (h) zeigt den Ausgang des Subtrahierers 11e, (i) und (j) zeigen die Ausgänge der Verstärker 60a bzw. 60c und (k) zeigt den Ausgang des analogen Multiplexers 61b. Außerdem zeigen (l) und (m) die Ausgänge der UND-Schaltungen 16a bzw. 16b, (n) den Ausgang des Subtrahierers 11f und (o) den Ausgang der UND-Schaltung 17a.
Der Komparator 8a beurteilt den Nulldurchgang des analogen Eingangssignals 100b und gibt das Ergebnis an die Latch-Schaltung 9a, den D/A-Wandler 10a und die EOR-Schaltung 18 aus. Der D/A-Wandler 10a wandelt die Ausgabe des Komparators 8a in ein analoges Signal um und gibt das Signal an den Subtrahierer 11d aus. Der Subtrahierer 11d subtrahiert die Ausgabe des D/A-Wandlers 10a von dem analogen Eingangssignal 100b und sendet eine Ausgabe aus, die durch zweifaches Verstärkern des Subtrahierungsergebnisses erhalten wird.
Der Fensterkomparator 50e gibt, wie in (b) von 5 gezeigt, ein "Hochpegel"-Signal in der Fensterbreite von FS/8 in jeder Nachbarschaft von "Null" des in (a) von 5 gezeigten analogen Eingangssignals 100b aus.
Der Komparator 8b beurteilt den Nulldurchgang der Ausgabe des Subtrahierers 11d und gibt das beurteilte Ergebnis an den D/A-Wandler 10b und die EOR-Schaltungen 18 und 19 aus. Der D/A-Wandler 10b wandelt die Ausgabe des Komparators 8b in ein analoges Signal um und gibt das Signal an den Subtrahierer 11e aus. Der Subtrahierer 11e subtrahiert die Ausgabe des D/A-Wandlers 10b von der Ausgabe des Subtrahierers 11d und sendet eine Ausgabe aus, die durch zweifaches Verstärken des Subtrahierungsergebnisses erhalten wird.
Der analoge Multiplexer 61a setzt das Signal, das durch Verstärken des analogen Eingangssignals 100b um –2 mit dem Verstärker 60a erhalten wurde, und den Ausgang des Subtrahierers 11d zusammen. Ausführlich gesagt, wählt der analoge Multiplexer 61a die Ausgabe des in (d) von 5 gezeigten Verstärkers 60a bei dem Intervall aus, bei dem die Ausgabe des Fensterkomparators 50e (UND-Schaltung 14a) auf "Hochpegel" ist. Er wählt die Ausgabe des in (c) von 5 gezeigten Subtrahierers 11d bei dem Intervall aus, bei dem die Ausgabe des Fensterkomparators 50e auf "Tiefpegel" ist. Und er erzeugt den in (e) von 5 gezeigten Codeänderungssignalverlauf und gibt seine Ausgabe an den Fensterkomparator 50f als eine Eingabe.
Der Fensterkomparator 50f gibt, wie in (f) von 5 gezeigt, "Hochpegel"-Signale in der Fensterbreite von 3F/32 in jeder Nachbarschaft von "Null" des Eingangssignals von der UND-Schaltung 15a aus. Der Fensterkomparator 50f gibt ebenfalls, wie in (g) von 5 gezeigt, "Hochpegel"-Signale in der Fensterbreite von 3F/32 in jeder Nachbarschaft von "Null" des Eingangssignals von der UND-Schaltung 15b mit Ausnahme des Intervalls aus, bei dem die Ausgabe des Fensterkomparators 50e auf "Hochpegel" ist.
Der Komparator 8c beurteilt den Nulldurchgang der Ausgabe des Subtrahierers 11e und gibt das beurteilte Ergebnis an den D/A-Wandler 10c und die EOR-Schaltungen 19 und 20 aus. Der D/A-Wandler 10e wandelt die Ausgabe des Komparators 8c in ein analoges Signal um und gibt das Signal an den Subtrahierer 11f aus. Der Subtrahierer 11f subtrahiert die Ausgabe des D/A-Wandlers 10c von der Ausgabe des Subtrahierers 11e und sendet eine durch zweifaches Verstärken des Subtrahierungsergebnisses erhaltene Ausgabe aus.
Der analoge Multiplexers 61b setzt die Signale, die durch Verstärken der Ausgabe des analogen Multiplexers 61a um –2 und +2 mit den Verstärkern 60b bzw. 60c erhalten wurden, mit der Ausgabe des Subtrahierers 11e zusammen. Ausführlich gesagt wählt der analoge Multiplexer 61b die Ausgabe des in (i) von 6 gezeigten Verstärkers 60b bei dem Intervall aus, bei dem die Ausgabe der UND-Schaltung 15b in dem Fensterkomparator 50f auf "Hochpegel" ist. Der analoge Multiplexer 61b wählt ebenfalls den Ausgang des in (j) von 6 gezeigten Verstärkers 60c bei dem Intervall aus, bei dem die Ausgabe des Fensterkomparators 50e auf "Hochpegel" ist. Er wählt ebenfalls den Ausgang des in (a) von 6 gezeigten Subtrahierers 11e bei dem Intervall aus, bei dem beide Ausgänge der Fensterkomparatoren 50e und 50f auf "Tiefpegel" sind, erzeugt die in (k) von 6 gezeigten Codeänderungssignalverlauf und gibt seine Ausgabe an den Fensterkomparator 50g als Eingabe aus.
Der Fensterkomparator 50g gibt, wie in (l) von 6 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 16a in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" des Eingangssignals aus. Der Fensterkomparator 50g gibt ebenfalls, wie in (m) von 6 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 16b in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" des Eingangssignals mit Ausnahme des Intervalls aus, bei dem die Ausgabe der UND-Schaltung 15a in dem Fensterkomparator 50f auf "Hochpegel" ist.
Der Komparator 8d beurteilt den Nulldurchgang des Ausgangs des Subtrahierers 11f und gibt das Ergebnis an die EOR-Schaltung 20 aus.
Der Fensterkomparator 50h (UND-Schaltung 17a) gibt aus, wie in (o) von 6 gezeigt, ein "Hochpegel"-Signal in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" des in (n) von 6 gezeigten Eingangssignals aus.
Ähnlich den herkömmlichen Vorrichtungen geben danach die EOR-Schaltungen 18 bis 20 Gray-Codes einschließlich des obigen Spike-ähnlichen Rauschens der Zwischenbits in dem digitalen Ausgangssignal 101b aus.
Und die Fehlerkorrekturschaltung 51 weist das Spikeähnliche Rauschen in Gray-Codes durch Korrigieren der Abschnitte, bei denen das obige Spike-ähnliche Rauschen erzeugt wird, mittels der Ausgaben der Fensterkomparatoren zurück.
Wie oben ersichtlich ist, werden Codeänderungssignalverläufe einschließlich Codeänderungen an den vorhergehenden Stufen in der Signalverlaufzusammensetzungsschaltung 60 erzeugt. So können Fensterbreiten (Breiten des Erfassens jeder Nachbarschaft von Codeänderungspunkten) der Fensterkomparatoren 50e bis 50h frei eingestellt werden, um die Fensterbreite für höhere Bits und Genauigkeit zu erhöhen.
Die Spannungsgenauigkeit bei späteren Stufen kann durch zweifaches Erhöhen der Verstärkungsfaktoren der Subtrahierer 11d bis 11f und der Verstärker 60a bis 60c weniger streng gemacht werden, und die Schaltungen können ebenfalls einfacher ausgeführt werden.
(2) Zweite Ausführungsform
7 zeigt eine Konfigurationszeichnung, die eine zweite Ausführungsform der Erfindung angibt. In dieser Figur werden den Bauteilen, die den in 1 bis 4 gezeigten identisch sind, die gleichen Zeichen wie denen in 1 bis 4 gegeben, und so wird die Beschreibung dieser weggelassen.
In 7 zeigen die Ziffern 71a bis 71h und 72a bis 72h Komparatoren, und Ziffern 25a, 73a bis 73h, 74d und 74e zeigen logische Produktschaltungen (hier nachstehend UND-Schaltungen genannt.
Komparatoren 71a und 72a und die UND-Schaltung 73a bilden den Fensterkomparator 70a. Komparatoren 71b, 72b und die UND-Schaltung 73b bilden den Fensterkomparator 70b. Komparatoren 71c, 72c und die UND-Schaltung 73b bilden den Fensterkomparator 70c. Fensterkomparatoren 70a bis 70c bauen ein Mittel zum Erfassen der Codeänderungspunkte auf.
Die Komparatoren 71d und 72d und die UND-Schaltungen 73d und 74d bilden den Fensterkomparator 70d. Komparatoren 71e und 72e und die UND-Schaltungen 73e und 74e bilden den Fensterkomparator 70e. Fensterkomparatoren 70d und 70e bauen ein Mittel zum Erfassen jeder Nachbarschaft der Codeänderungspunkte auf.
Komparatoren 71f, 72f und die UND-Schaltung 73f bilden den Fensterkomparator 70f. Komparatoren 71g, 72g und die UND- Schaltung 73g bilden den Fensterkomparator 73g. Fensterkomparatoren 70f und 70g bauen ein Mittel zum Erfassen jeder Nachbarschaft der Codeänderungspunkte auf.
Komparatoren 71h, 72h und die UND-Schaltung 73h bilden den Fensterkomparator 70h. Der Fensterkomparator 70h baut ein Mittel zum Erfassen jeder Nachbarschaft der Codeänderungspunkte auf.
Hinsichtlich Verbindungen ist das Grundteil das Gleiche wie jene in 1 und die Unterschiede sind wie folgt:
Subtrahierer 11d bis 11f werden anstatt der Subtrahierer 11a bis 11c bereitgestellt und senden jeweils eine Ausgabe aus, die jeweils durch zweifaches Verstärken des Subtrahierungsergebnisses erhalten wird.
Das analoge Eingangssignal 100b wird in die nicht invertierten Eingangsanschlüsse der Komparatoren 8a und 71a bis 71c, die invertierten Eingangsanschlüsse der Komparatoren 72 bis 72f, dem Additionseingangsanschluss des Subtrahierers 11d und den Verstärker 60a eingegeben.
Die Ausgänge der Komparatoren 71a und 72a sind ebenfalls jeweils mit den Eingangsanschlüssen der UND-Schaltung 73a verbunden, und der Ausgang der UND-Schaltung 73a ist mit einem Eingangsanschluss der ODER-Schaltung 21 verbunden. Die Ausgänge der Komparatoren 71b und 72b sind jeweils mit den Eingangsanschlüssen der UND-Schaltung 73b verbunden, und der Ausgang der UND-Schaltung 73b ist mit den negativen logischen Eingangsanschlüssen der UND-Schaltungen 24, 74d und 74e und dem Auswahlanschluss des analogen Multiplexers 61a verbunden. Die Ausgänge der Komparatoren 71c und 72c sind jeweils mit den Eingangsanschlüssen des UND-Schaltung 73c verbunden, und der Ausgang der UND-Schaltung 73c ist mit einem Auswahlanschluss des analogen Multiplexers 61b verbunden.
Der Ausgang des Verstärkers 60a wird in einen Eingangsanschluss des analogen Multiplexers 61a eingegeben.
Der Ausgang des Subtrahierers 11d ist mit dem nicht invertierten Eingangsanschluss des Komparators 8b, dem Additionseingangsanschluss des Subtrahierers 11e und dem anderen Eingangsanschluss des analogen Multiplexers 61a verbunden. Der Ausgang des analogen Multiplexers 61a ist mit dem nicht invertierten Eingangsanschlüssen der Komparatoren 71d und 71e, den invertierten Eingangsanschlüssen der Komparatoren 72d und 72e und den Verstärkern 60b und 60c verbunden.
Außerdem sind die Ausgänge der Komparatoren 71d und 72d jeweils mit den Eingangsanschlüssen der UND-Schaltung 73d verbunden. Der Ausgang der UND-Schaltung 73d ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 74d verbunden, und der Ausgang der UND-Schaltung 74d ist mit einem Eingangsanschluss der ODER-Schaltung 22 verbunden. Die Ausgänge der Komparatoren 71e und 72e sind jeweils mit den Eingangsanschlüssen der UND-Schaltung 73e verbunden, und der Ausgang der UND-Schaltung ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 74e und den negativen logischen Eingangsanschlüssen der UND-Schaltungen 25a und 73f verbunden. Der Ausgang der UND-Schaltung 74e ist mit dem anderen Auswahlanschluss des analogen Multiplexers 61b verbunden. Und der Ausgang der ODER-Schaltung 23 ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 25a verbunden, und der Ausgang der UND-Schaltung 25a ist mit der Latch-Schaltung 9d verbunden.
Die Ausgänge der Verstärker 60b und 60c werden jeweils in jeden Eingangsanschluss des analogen Multiplexers 61b eingegeben.
Der Ausgang der Subtrahierers 11e ist mit den nicht invertierten Eingangsanschluss des Komparators 8c, dem Additionseingangsanschluss des Subtrahierers 11f und einem Eingangsanschluss des analogen Multiplexers 61b verbunden.
Der Ausgang des analogen Multiplexers 61b ist mit den nicht invertierten Eingangsanschlüssen der Komparatoren 71f und 71g und mit den invertierten Eingangsanschlüssen der Komparatoren 72f und 72g verbunden.
Ferner sind die Ausgänge der Komparatoren 71f und 72f jeweils mit jedem positiven Eingangsanschluss der UND-Schaltung 73f verbunden, und der Ausgang der UND-Schaltung 73f ist mit einem Eingangsanschluss der ODER-Schaltung 23 verbunden. Die Ausgänge der Komparatoren 71g und 72g sind jeweils mit jedem Eingangsanschluss der UND-Schaltung 73g verbunden. Der Ausgang der UND-Schaltung 73g ist mit dem negativen logischen Eingangsanschluss der UND-Schaltung 73h verbunden.
Der Ausgang des Subtrahierers 11f ist mit den nicht invertierten Eingangsanschlüssen der Komparatoren 8d und 71h und dem invertierten Eingangsanschluss des Komparators 72h verbunden.
Die Ausgänge der Komparatoren 71h und 72h sind mit jedem positiven logischen Eingangsanschluss der UND-Schaltung 73h verbunden, und der Ausgang der UND-Schaltung 73h ist mit der Latch-Schaltung 9e verbunden.
Ferner werden die Ausgänge der Latch-Schaltungen 9a bis 9e als digitales Ausgangssignal 101b ausgegeben.
Spannungen von +FS/9, +FS/8, +FS/16, +FS/4, +FS/8, +FS/4, +FS/8 und +FS/4 werden jeweils an die nicht invertierten Eingangsanschlüsse der Komparatoren 72a bis 72h angelegt. Spannungen von –FS/4, –FS/8, –FS/16, –FS/4, –FS/8, –FS/4, FS-8 und –FS/4 werden ebenfalls jeweils an die invertierten Eingangsanschlüsse der -Komparatoren 71a bis 72h angelegt.
Vorgänge einer derartigen Vorrichtung werden nachstehend beschrieben.
8 bis 11 sind Diagramme, die Kennlinien umfassen, die Vorgänge der in 7 gezeigten Vorrichtung darstellen.
In 8 zeigt (a) das analoge Eingangssignal 100b von –FS/2 bis +FS/2, (b) die Ausgabe des Komparators 8a, (c) die Ausgabe des Subtrahierers 11d, (d) die Ausgabe des Komparators 8b, (e) die Ausgabe des Subtrahierers 11e und (f) die Ausgabe des Komparators 8c.
In 9 zeigen jeweils (g) die Ausgabe des Subtrahierers 11f, (h) die Ausgabe des Komparators 8d und (i) bis (k) die Ausgaben der UND-Schaltungen 73h bis 73c.
In 10 zeigt (l) die Ausgabe des analogen Multiplexers 61a, (m) bis (o) die Ausgaben der UND-Schaltungen 74d, 73e bzw. 74e, (p) die Ausgabe des analogen Multiplexers 71d und (q) und (r) der Ausgaben der UND-Schaltungen 73f und 73g.
Ferner zeigt (s) in 11 die Ausgabe der UND-Schaltung 73h, (d) die Ausgabe der ODER-Schaltung 21 und (u) und (v) die Ausgaben der UND-Schaltungen bzw. 25a.
Der Komparator 8a beurteilt den Nulldurchgang des analogen Eingangssignals 100b und sendet das beurteilte Ergebnis an die Latchschaltung 9a, den D/A-Wandler 10a und die EOR-Schaltung 18. Der D/A-Wandler 10 wandelt den Ausgang des Komparators 8a in ein analoges Signal um und gibt das Signal an den Subtrahierer 11d aus. Der Subtrahierer 11d subtrahiert die Ausgabe des D/A-Wandlers 10a von dem analogen Eingangssignals 100b und sendet eine durch zweifaches Verstärken des Subtrahierungsergebnisses erhaltene Ausgabe.
Der Fensterkomparator 70a gibt, wie in (i) von 9 gezeigt, ein "Hochpegel"-Signal in der Fensterbreite von FS/2 in jeder Nachbarschaft von "Null" des in (a) von 8 gezeigten analogen Eingangssignals 100b aus. Die Ausgabe der UND-Schaltung 73a wird zum Zurückweisen von Spike-ähnlichem Rauschen in dem zweiten Bit von MSB verwendet.
Der Fensterkomparator 70b gibt, wie in (j) von 9 gezeigt, ein "Hochpegel"-Signal in der Fensterbreit von FS/4 in jeder Nachbarschaft von "Null" des in (a) von 8 gezeigten analogen Eingangssignals 100b aus. Die Ausgabe der UND-Schaltung 73b wird zum Zurückweisen von Spike-ähnlichem Rauschen in dem dritten Bit von MSB verwendet.
Der Fensterkomparator 70c gibt, wie in (k) von 9 gezeigt, ein "Hochpegel"-Signal in der Fensterbreite von FS/8 in jeder Nachbarschaft von "Null" des in (a) von 8 gezeigten analogen Eingangssignals 100b aus.
Der Komparator 8b beurteilt den Nulldurchgang des Ausgangs des Subtrahierers 11d und sendet die Ausgang an den D/A-Wandler 10b und die EOR-Schaltungen 18 und 19. Der D/A-Wandler 10b wandelt die Ausgabe des Komparators 8b in ein analoges Signal um und gibt das Signal an den Subtrahierer 11e aus. Das Subtrahierer 11e subtrahiert die Ausgabe des D/A-Wandlers 10b von der Ausgabe des Subtrahierers 11d und sendet eine durch zweifaches Verstärken des Subtrahierungsergebnisses erhaltene Ausgabe aus.
Der analoge Multiplexer 61a setzt das Signal, das durch Verstärken des analogen Eingangssignal 100b um –2 mit dem Verstärker 60a erhalten wurde, und die Ausgabe des Subtrahierers Signal zusammen. Ausführlich gesagt wählt der analoge Multiplexer 61a die Ausgabe des Verstärkers 60a bei dem Intervall aus, bei dem der Ausgang des Fensterkomparator 70b (UND-Schaltung 73b) auf "Hochpegel" ist. Der analoge Multiplexer 61a wählt ebenfalls die Ausgabe des in (c) von 8 gezeigten Subtrahierers 11d bei dem Intervall aus, bei dem der Ausgang des Fensterkomparators 70b auf "Tiefpegel" ist, erzeugt den in (l) von 10 gezeigten Codeänderungssignalverlauf und gibt seine Ausgabe an die Fensterkomparatoren 70d und 70e ein.
Der Fensterkomparator 70d gibt ein "Hochpegel"-Signal von der UND-Schaltung 73d in der Fensterbreite FS/4 in jeder Nachbarschaft von Null" des Eingangssignals aus. D.h., wie in (l) von 10 gezeigt, wird das "Hochpegel"-Signal in der Fensterbreite von –3FS/8 bis +3FS/8 erhalten. Wie in (m) von 10 gezeigt, gibt die UND-Schaltung 74d "Hochpegel"-Signale in der Fensterbreite von FS/4 in jeder Nachbarschaft von "Null" des Eingangssignals mit der Ausnahme des Intervalls aus, bei dem der Ausgang der Fensterkomparator 70b auf "Hochpegel" gesetzt ist. Der Ausgang der UND-Schaltung 73e wird zum Zurückweisen von Spike-ähnlichen Rauschen in dem dritten Bit von MSB verwendet.
Der Fensterkomparator 70e gibt aus, wie in (n) von 10 gezeigt, ein "Hochpegel"-Signal von der UND-Schaltung 73e in der Fensterbreite von FS/8 in jeder Nachbarschaft von "Null" des Eingangssignals aus. Wie in (o) von 10 gezeigt, gibt die UND-Schaltung 74e"Hochpegel"-Signale in der Fensterbreite FS/8 in jeder Nachbarschaft von "Null" des Eingangssignals mit der Ausnahme des Intervalls aus, bei dem der Ausgang des Fensterkomparators 70b auf "Hochpegel" gesetzt ist. Der Ausgang der UND-Schaltung wird zum Zurückweisen von Spike-ähnlichem Rauschen in dem vierten Bit von MSB verwendet.
Der Komparator 8c beurteilt den Nulldurchgang des Ausgabe des Subtrahierers 11e und sendet das beurteilte Ergebnis an den D/A-Wandler 10c und die EOR-Schaltungen 19 und 20 aus. Der D/A-Wandler 10c wandelt die Ausgabe des Komparators 8 in ein analoges Signal um und sendet das analoge Signal an den Subtrahierer 11f. Der Subtrahierer 11f subtrahiert die Ausgabe des D/A-Wandlers 10c von der Ausgabe des Subtrahierers 11e und sendet eine durch zweifaches Verstärken des Subtrahierungsergebnisses erhaltene Ausgabe.
Der analoge Multiplexer 61b setzt das Signal, das durch Verstärken der Ausgabe des analogen Multiplexers 71b um –2 bzw. +2 erhalten Signal 60b wurde, und die Ausgabe des Subtrahierers 11e zusammen. Insbesondere wählt der analoge Multiplexer 61b die Ausgabe des Verstärkers 60b bei dem Intervall aus, bei dem der Ausgang der UND-Schaltung 74e des Fensterkomparators 70e auf "Hochpegel" ist. Der analoge Multiplexer 61b wählt ebenfalls die Ausgabe des Verstärkers 60c bei dem Intervall aus, bei dem der Ausgang des Fensterkomparators 70c auf "Hochpegel" ist. Er wählt ferner den Ausgang des in (e) von 8 gezeigten Subtrahierers bei dem Intervall an, bei dem beide der obigen Fensterkomparatorenausgänge auf "Tiefpegel" sind. Der analoge Multiplexer 71b erzeugt dann den in (p) in 10 gezeigten Codeänderungssignalverlauf und sendet seine Ausgabe an die Eingänge der Fensterkomparatoren 70f und 70g.
Der Fensterkomparator 70f gibt, wie in (q) von 10 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 73f in der Fensterbreite von F5/8 in jeder Nachbarschaft von "Null" des Eingangssignals mit Ausnahme des Intervalls aus, bei dem der Ausgang der UND-Schaltung 73e des Fensterkomparators 70e auf "Hochpegel" ist. Die Ausgabe der UND-Schaltung 73f wird zum Zurückweisen von Spike-ähnlichen Rauschen in dem vierten Bit von MSB verwendet.
Der Fensterkomparator 70g gibt, wie in (r) von 10 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 73e in der Fensterbreite FS/16 in jeder Nachbarschaft von "Null" des Eingangssignals aus. Der Ausgang der UND-Schaltung 73g wird zum Zurückweisen von Rauschen in LSB verwendet.
Der Komparator 8d beurteilt den Nulldurchgang der Ausgabe des Subtrahierers 11f und gibt das Ergebnis an die EOR-Schaltung 20 aus.
Die Ausgabe des Fensterkomparators 70h (UND-Schaltung 73h) weist die Möglichkeit auf, in 15 Positionen "Hochpegel" zu werden, wie in (g) von 9 gezeigt ist. Da jedoch die Abschnitte, bei denen die Ausgabe des Fensterkomparators 70g auf "Hochpegel" ist, von den obigen 15 Positionen ausgenommen sind, ist die Ausgang der UND-Schaltung 73h wie in (s) von 11 gezeigt. Ähnlich herkömmlicher Vorrichtungen geben die Ausgänge der EOR-Schaltungen 18 bis 20 Gray-Codes mit Spike-ähnlichem Rauschen von Zwischenbits in dem digitalen Ausgangssignal 101b aus.
Die Fehlerkorrekturschaltung 51 korrigiert die Abschnitte, bei denen Spike-ähnliches Rauschen erzeugt wird, mit den Ausgaben der Fensterkomparatoren, um Spike-ähnliches Rauschen in Gray-Codes zurückzuweisen.
Mit anderen Worten kann Spike-ähnliches Rauschen in (i) von 3 zurückgewiesen werden, indem es mit der Ausgabe des Fensterkomparators 70a maskiert wird. Spike-ähnliches Rauschen in (j) von 3 kann zurückgewiesen werden, indem es mit den Ausgaben der Fensterkomparatoren 70b und 70d maskiert wird, und Spike-ähnliches Rauschen in (k) von 3b kann zurückgewiesen werden, indem es mit den Ausgaben der Fensterkomparatoren 70e bzw. 70f maskiert wird.
Wie oben beschrieben, werden die Codeänderungssignalverläufe mit den Codeänderungen in den vorhergehenden Stufen mit der Signalverlaufzusammensetzungsschaltung 60 erzeugt. So können Fensterbreiten (Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) der Fensterkomparatoren 70a bis 70h frei eingestellt und die breiteren Fensterbreiten für höhere Bits genommen werden.
D.h., Effekte aufgrund von Rauschen können kleiner gemacht werden, um Genauigkeit zu erhöhen.
Außerdem können, da die Fensterkomparatoren 70a bis 70g, deren Fensterbreiten sich bei jeder Stufe unterscheiden, zusätzlich bereitgestellt werden, Fensterbreiten zum Zurückweisen von Rauschen soweit wie möglich in allen Bits größer gemacht werden. D.h., dass Wirkungen aufgrund von Rauschen soweit wie möglich kleiner gemacht werden können, um Genauigkeit zu erhöhen.
Die Spannungsgenauigkeit bei späteren Stufen kann ebenfalls weniger streng gemacht werden, indem Verstärkungsfaktoren der Subtrahierer 11d bis 11f und der Verstärker 60a bis 60d zweifach größer gemacht werden, und die Schaltungen können ebenfalls einfacher ausgeführt werden. Eine Konfiguration mit Verstärkerfunktionen bei analogen Multiplexern kann ebenfalls angenommen werden
(3) Dritte Ausführungsform
12 zeigt eine Konfigurationszeichnung, die eine dritte Ausführungsform der Erfindung angibt. In dieser Figur werden den Bauteilen, die mit denen in 1 gezeigten identisch sind, die gleichen Zeichen wie denen in 1 gegeben, und so wird die Beschreibung dieser Weggelassen.
In 11 zeigen Ziffern 8e bis 8h Komparatoren, Ziffern 10d bis 10f D/A-Wandler, Ziffern 11g und 11h Addierer und Ziffern 13i bis 13p Komparatoren. Die Ziffern 14a, 15a, 15b, 16a, 16b, 17a und 25a zeigen ebenfalls logische Produktschaltungen (hier nachstehend UND-Schaltungen genannt), die Ziffern 62 und 63 zeigen analoge Multiplexer, die Ziffer 100b zeigt ein analoges Eingangssignal und die Ziffer 101b zeigt ein digitales Ausgangssignal.
Außerdem bauen Komparatoren 13i, 13j und die UND-Schaltung 14a einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50e. Komparatoren 13k, 131 und UND-Schaltungen 15a und 15b bauen einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50f. Komparatoren 13m, 13n und UND-Schaltungen 16a und 16b bauen einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50g. Komparatoren 13o, 13p und die UND-Schaltung 17a bauen einen Fensterkomparator (ein Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) 50h. Die analogen Multiplexer 62 und 63 bauen eine Signalverlaufzusammensetzungsschaltung 61 auf.
Hinsichtlich Verbindungen sind die Unterschiede von den in 1 wie folgt:
Das analoge Eingangssignal 100b wird jeweils in die nicht invertierten Eingangsanschlüsse der Komparatoren 8e bis 8h eingegeben.
Der positive logische Ausgang des Komparators 8e ist mit der Latch-Schaltung 9a, dem D/A-Wandler 10d, dem nicht invertierten Eingangsanschluss des Komparators 13i, dem invertierten Eingangsanschluss des Komparators 13j und einem Eingangsanschluss der EOR-Schaltung 18 verbunden. Der negative logische Ausgang des Komparators 8e ist mit einem Eingangsanschluss des analogen Multiplexers 62 verbunden.
Der Ausgang des D/A-Wandlers 10d ist mit dem invertierten Eingangsanschluss des Komparators 8f und einem Eingangsanschluss des Addierers 11g verbunden.
Außerdem ist jeder Ausgang der Komparatoren 13i und 13j mit den Eingangsanschlüssen der UND-Schaltung 14a jeweils verbunden. Der Ausgang der UND-Schaltung 14a ist mit einem Eingangsanschluss der ODER-Schaltung 21, den negativen logischen Eingangsanschlüssen der UND-Schaltung 15g und 24, dem Auswahlanschluss des analogen Multiplexers 62 und einem Auswahlanschluss des analogen Multiplexers 63 verbunden.
Der Ausgang des Komparators 8f ist mit dem D/A-Wandler 10e, den anderen Eingangsanschluss der EOR-Schaltung 18, einem Eingangsanschluss der EOR-Schaltung 19 und dem anderen Eingangsanschluss des analogen Multiplexers 62 verbunden.
Der positive logische Ausgang des analogen Multiplexers 62 ist mit dem nicht invertierten Eingangsanschluss des Komparators 13k, dem invertierten Eingangsanschluss 131 und einem Eingangsanschluss des analogen Multiplexers 63 verbunden. Der negative logische Ausgang des analogen Multiplexers 62 ist mit dem zweiten Eingangsanschluss des analogen Multiplexers 63 verbunden.
Außerdem ist jeder Ausgang der Komparatoren 13k und 131 jeweils mit der UND-Schaltung 15a verbunden, und der Ausgang der UND-Schaltung 15a ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 15b und mit den negativen logischen Eingangsanschlüssen der UND-Schaltungen 16b und 25a verbunden. Der Ausgang der UND-Schaltung 15b ist mit einem Eingangsanschluss der ODER-Schaltung 22 und dem anderen Auswahlanschluss des analogen Multiplexers 63 verbunden. Der Ausgang der ODER-Schaltung 23 ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 25a verbunden, und der Ausgang der UND-Schaltung 25a ist mit der Latch-Schaltung 9d verbunden.
Der Ausgang des D/A-Wandlers 10e ist mit dem anderen Eingangsanschluss des Addierers 11g verbunden, und der Ausgang des Addierers 11g ist mit dem invertierten Eingangsanschluss des Komparators 8g und einem Eingangsanschluss des Addierers 11h verbunden.
Der Ausgang des Komparators 8g ist mit dem D/A-Wandler 10f, dem anderen Eingangsanschluss der EOR-Schaltung 19, einem Eingangsanschluss der EOR-Schaltung 20 und dem dritten Eingangsanschluss des analogen Multiplexers 63 verbunden.
Der Ausgang des analogen Multiplexers 63 ist mit dem nicht invertierten Eingangsanschluss des Komparators 13m und dem invertierten Eingangsanschluss des Komparators 13n verbunden.
Jeder Ausgang der Komparatoren 13m und 13n ist jeweils mit den Eingangsanschlüssen der UND-Schaltungen 16a verbunden, und der Ausgang der UND-Schaltung 16a ist mit dem positiven logischen Eingangsanschluss der UND-Schaltung 16b und dem negativen logischen Eingangsanschluss der UND-Schaltung 17a verbunden. Der Ausgang der UND-Schaltung 16b ist mit einem Eingangsanschluss der ODER-Schaltung 23 verbunden.
Der Ausgang des D/A-Wandlers 11f ist mit dem anderen Eingangsanschluss des Addierers 11h verbunden, und der Ausgang des Addierers 11h ist mit dem invertierten Eingangsanschluss des Komparators 8h verbunden.
Der Ausgang des Komparators 8h ist mit dem nicht invertierten Eingangsanschluss des Komparators 13o, dem invertierten Eingangsanschluss des Komparators 13p und dem anderen Eingangsanschluss der EOR-Schaltung 20 verbunden.
Jeder Ausgang der Komparatoren 13o und 13p ist jeweils mit den anderen beiden positiven logischen Eingangsanschlüssen der UND-Schaltung 17a verbunden, und der Ausgang der UND-Schaltung 17a ist mit der Latch-Schaltung 9e verbunden.
Ferner werden die Ausgänge der Latch-Schaltungen 9a bis 9e als digitales Ausgangssignal 101b ausgegeben.
Außerdem ist der invertierte Eingangsanschluss des Komparators 8e geerdet. Spannungen von +V1, +V2, +V3 und +V4 werden jeweils an die nicht invertierten Eingangsanschlüsse der Komparatoren 13j, 131, 13n bzw. 13p angelegt, und Spannungen von –V1, –V2, –V3 und –V4 werden an die invertierten Eingangsanschlüsse der Komparatoren 13i, 13k, 13m bzw. 13o angelegt.
Die Spannung V1 wird als ein Wert bestimmt, mit dem die Fensterbreite des Fensterkomparators 50e gleich FS/8 bei dem differentiellen Betriebsintervall des Komparators 8e wird. Die Spannung V2 wird ein Wert zu sein, mit dem die Fensterbreite des Fensterkomparators 50f gleich 3FS/32 an dem Betriebsintervall der Komparatoren 8e und 8f wird. Die Spannung V3 als ein Wert bestimmt, mit dem die Fensterbreite des Komparators 50g gleich FS/16 bei dem differentiellen Betriebsintervall 8e bis 8g wird. Die Spannung V4 wird als ein Wert bestimmt, mit dem die Fensterbreite der Fensterkomparatoren 50h gleich FS16 an dem Differenzialbetriebsintervall des Komparators 8h wird.
Vorgänge einer derartigen Vorrichtung werden nachstehen beschrieben.
13 bis 15 sind Diagramme, die Kennlinien umfassen, die Vorgänge der in 12 gezeigten Vorrichtung darstellen.
In 13 zeigt (a) das analoge Eingangssignal 100b von –FS/2 bis +FS/2, (b) die Ausgabe des Komparators 8e, (c) die Ausgabe des D/A-Wandlers 10d, (d) die Ausgabe des Komparators 8f, (e) die Ausgabe des D/A-Wandlers 10e und (f) die Ausgabe des Addierers 11g.
In 14 zeigt (g) die Ausgabe des Komparators 8g, (h) die Ausgabe des D/A-Wandlers 10f, (i) die Ausgabe des Addierers 11h, (j) die Ausgabe des Komparators 8h, (k) die Ausgabe der UND-Schaltung 14a und (l) den positiven logischen Ausgang des analogen Multiplexers 62.
In 15 zeigen/zeigt (m) und (n) die Ausgaben der UND-Schaltungen 15a bzw. 15b, (o) die Ausgabe des analogen Multiplexers 63, (b) bis (r) die Ausgaben der UND-Schaltungen 16a, 16b bzw. 17a und (s) bis (u) jeweils jeden Eingang der Latch-Schaltungen 9b bis 9d.
Der Komparator 8e vergleicht das in (a) von 13 gezeigte analoge Eingangssignal 100 mit Null und implementiert die differentielle Verstärkung, wie in (b) von 13 gezeigt. In diesem Fall wird ein Komparator verwendet, der einen geringeren Verstärkungsfaktor als der Komparator 8a in dem Beispiel der herkömmlichen Vorrichtungen aufweist, als Komparator 8e verwendet. Der Komparator 8e gibt positive logische Ausgaben an die Latch-Schaltung 9a, den D/A-Wandler 9d, die Komparatoren 13i und 13j und die EOR-Schaltung 18 aus und eine negative logische Ausgabe an den analogen Multiplexer 62 aus.
Der D/A-Wandler 10d wandelt die positive logische Ausgabe des Komparators 8e in ein analoges Signal um, wie in (c) von 13 gezeigt, und gibt dieses Signal an den Komparator 8f und den Addierer 11g aus.
Der Fensterkomparator 50e gibt, wie in (k) von 14 gezeigt, ein "Hochpegel"-Signal in der Fensterbreite von FS/8 in jeder Nachbarschaft von "Null" der in (b) von 13 gezeigten Ausgabe des Komparators 8e aus.
Der Komparator 8f vergleicht das analoge Eingangssignal 100b mit der Ausgabe des D/A-Wandlers 10d und implementiert die differentiell Verstärkung, wie in (d) von 13 gezeigt. Außerdem wird ein Komparator, dessen Verstärkungsfaktor kleiner als der des bei der herkömmlichen Vorrichtung verwendeten Komparators 8b ist, für den Komparator 8f verwendet. Die Ausgabe des Komparators 8f wird an den D/A-Wandler 10e, die EOR-Schaltungen 18 und 19 und den analogen Multiplexer 62 gegeben.
Der D/A-Wandler 10e wandelt, wie in (e) von 13 gezeigt, die Ausgabe des Komparators 8f in ein analoges Signal um und gibt dieses Signal an den Addierer 11g aus. Der Addierer 11g addiert, wie in (f) von 13 gezeigt, die Ausgabe des D/A-Wandlers 10d zu der Ausgabe des D/A-Wandlers 10a und gibt das Ergebnis der Addition an den Komparator 8g und den Addierer 11h aus.
Der analoge Multiplexer 62 setzt die Ausgaben der Komparatoren 8e und 8f zusammen. Ausführlich gesagt wählt der analoge Multiplexer 62 die Ausgabe des in (b) von 13 gezeigten Komparators 8e bei dem Intervall aus, bei dem die Ausgabe des Fensterkomparators 50e (UND-Schaltung 14a) auf "Hochpegel" ist. Der analoge Multiplexer 62 wird ebenfalls die Ausgabe des in (d) von 13 gezeigten Komparators 8f bei dem Intervall aus, bei dem der obige Fensterkomparatorausgang auf "Tiefpegel" ist, und erzeugt den in (l) von 14 gezeigten Codeänderungssignalverlauf. Dieser Codeänderungssignalverlauf wird in den Fensterkomparator 50f und den analogen Multiplexer 63 eingegeben, und die invertierte Ausgabe des Codeänderungssignalverlaufs wird ebenfalls in den analogen Multiplexer 63 eingegeben.
Der Fensterkomparator 50f gibt, wie in (m) von 15 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 15a in der Fensterbreite von 3F/32 jeder Nachbarschaft von "Null" des Eingangssignals aus. Der Fensterkomparator 50f gibt ebenfalls, wie in (n) von 15 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 15b in der Fensterbreite von 3F/32 in jeder Nachbarschaft von "Null" des Eingangssignals mit der Ausnahme des Intervalls aus, bei dem der Ausgang des Fensterkomparators 50e auf "Hochpegel" gesetzt ist.
Der Komparator 8g vergleicht das analoge Eingangssignal 100b mit der Ausgabe des Addierers 11g und implementiert, wie in (g) von 14 gezeigt, die differentielle Verstärkung. Außerdem wird ein Komparator, dessen Verstärkungsfaktor kleiner als der des bei herkömmlichen Vorrichtungen verwendeten Komparators 8c ist, für den Komparator 8g verwendet. Die Ausgabe des Komparators 8g wird an den D/A-Wandler 10f, die EOR-Schaltungen 19 und 20 und den analogen Multiplexer 63 gegeben.
Der D/A-Wandler 10f wandelt, wie in (h) von 14 gezeigt, den Ausgang des Komparators 8g in ein analoges Signal um und gibt dieses Signal an den Addierer 11h aus. Der Addierer 11h addiert, wie in (i) von 14 gezeigt, die Ausgabe des D/A-Wandlers 10f zu der Ausgabe des Addierers 11g und gibt das Ergebnis der Addition an den Komparator 8h aus.
Der analoge Multiplexer 63 setzt die Ausgabe des analogen Multiplexers 62 und den Ausgang des Komparators 8g zusammen. Ausführlich gesagt wählt der analoge Multiplexer 63 die invertierte Ausgabe des analogen Multiplexers 62 bei dem Intervall aus, bei dem die Ausgabe der UND-Schaltung 15a in dem Fensterkomparator 50f auf "Hochpegel" ist. Der analoge Multiplexer 63 wählt ebenfalls die Ausgabe des in (l) von 14 gezeigten analogen Multiplexers 62 bei dem Intervall aus, bei dem der Ausgang des Fensterkomparators 50e auf "Hochpegel" ist. Er wählt ferner den Ausgang den in (g) von 14 gezeigten Komparators 8g bei dem Intervall aus, bei dem beide der obigen Fensterkomparatorausgängen auf "Tiefpegel" sind. Der analoge Multiplexer 63 erzeugt ebenfalls den in (o) von 15 gezeigten Codeänderungssignalverlauf und gibt seine Ausgabe an den Fensterkomparator 50g aus.
Der Fensterkomparator 50g gibt, wie in (b) von 15 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 16a in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" des Eingangssignals aus. Der Fensterkomparator 50g gibt ebenfalls, wie in (q) von 15 gezeigt, "Hochpegel"-Signale von der UND-Schaltung 16b in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" des Eingangssignals mit Ausnahme der Intervalle aus, bei denen die Ausgabe der UND-Schaltung 15a in dem Fensterkomparator 50f auf "Hochpegel" ist.
Der Komparator 8h vergleicht das analoge Eingangssignal 100b mit der Ausgabe des Addierers 11h, und, wie in (j) von 14 gezeigt, implementiert die Differenzialverstärkung. Außerdem wird ein Komparator, dessen Verstärkungsfaktor kleiner als der des bei herkömmlichen Vorrichtungen verwendeten Komparators 8d ist, für den Komparator 8h verwendet. Der Ausgang des Komparators 8h wird an die UND-Schaltungen 13o und 13p und die EOR-Schaltung 20 gegeben.
Der Fensterkomparator 50h (UND-Schaltung 17a) gibt, wie in (r) von 15 gezeigt, "Hochpegel"-Signale in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" des in (j) von 14 gezeigten Eingangssignals mit Ausnahme der "Hochpegel"-Intervalle der Ausgabe der UND-Schaltung 16a in dem Fensterkomparator 50g aus.
Dann geben ähnlich herkömmlicher Vorrichtungen die Ausgaben der EOR-Schaltung 18 bis 20 Gray-Codes, aus, die Spike-ähnliches Rauschen von Zwischenbits in dem digitalen Ausgangssignal 101b aufweisen.
Die Fehlerkorrekturschaltung 51 korrigiert die Abschnitte, bei denen Spike-ähnliches Rauschen erzeugt wird, mit den Ausgaben der Fensterkomparatoren, um Spike-ähnliches Rauschen in Gray-Codes zurückzuweisen.
Wie oben beschrieben, werden Codeänderungssignalverläufe mit den Codeänderungen in den vorhergehenden Stufen mit der Signalverlaufzusammensetzungsschaltung 61 erzeugt. Somit können Fensterbreiten (Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) der Fensterkomparatoren 50e bis 50h frei eingestellt werden, und breitere Fensterbreiten können für höhere Bits genommen werden. D.h., dass Auswirkungen aufgrund von Rauschen kleiner gemacht werden können, um Genauigkeit zu erhöhen.
Außerdem wird, da die Eingänge der Komparatoren 8d bis 8h direkt mit dem analogen Eingangssignal 100b verbunden sind, die Operation des Subtrahierens der Ausgaben von D/A-Wandlern von analogen Signalen unnötig, und Einschwingen wird verbessert. Außerdem werden Subtrahierer unnötig, und dies kann den Maßstab von Schaltungen und den Leistungsverbrauch verringern. Obwohl Addierer, um die Ausgaben der D/A-Wandler zu addieren, neu hinzugefügt werden, kann eine sehr einfache Konfiguration unter der Voraussetzung genommen werden, dass die Addition durch Stromaddition durchgeführt wird, wobei nur die Verbindung gemanagt wird.
(4) Vierte Ausführungsform
16 zeigt eine Konfigurationszeichnung, die eine vierte Ausführungsform der Erfindung angibt. In dieser Figur werden für die Bauteile, die mit den in 1 gezeigten identisch sind, die gleichen Zeichen wie denen in 1 gegeben, und so wird die Beschreibung dieser weggelassen.
In 16 zeigen Ziffern 521 bis 524 Komparatoren, Ziffern 525 und 526 UND-Schaltungen, die Ziffer 100b ein analoges Eingangssignal und die Ziffer 101b ein digitales Ausgangssignal.
Der Fensterkomparator 52a ist aus Komparatoren 521 und 522 und der UND-Schaltung 525 zusammengesetzt. Fensterkomparatoren 50a und 52a bauen jeweils ein Mittel zum Erfassen jeder Nachbarschaft der Codeänderungspunkte. Der Fensterkomparator 52b ist aus Komparatoren 523 und 524 und der UND-Schaltung 526 zusammengesetzt. Die Fensterkomparatoren 50b und 52b bauen jeweils ein Mittel zum Erfassen jeder Nachbarschaft der Codeänderungspunkte.
Hinsichtlich Verbindungen sind die Grundabschnitte mit denen von 1 identisch, und die Unterschiede sind wie folgt:
Das analoge Eingangssignal 100b wird in die nicht invertierten Eingangsanschlüsse der Komparatoren 8a, 13a und 521, den invertierten Eingangsanschlüssen des Komparatoren 13b und 522 und den Additionseingangsanschluss des Subtrahierers 11a eingegeben.
Jeder Ausgang der Komparatoren 521 und 522 ist jeweils mit den Eingangsanschlüssen der UND-Schaltung 525 verbunden. Der Ausgang der UND-Schaltung 525 ist mit einem Eingangsanschluss der ODER-Schaltung 21 und den negativen logischen Eingangsanschlüssen der UND-Schaltungen 15 und 526 anstatt der UND-Schaltung 14 bei herkömmlichen Vorrichtungen verbunden. Und der Ausgang der UND-Schaltung 14 ist mit den negativen logischen Eingangsanschlüssen der UND-Schaltungen 16 und 17 verbunden.
Außerdem ist der Ausgang des Subtrahierers 11a ebenfalls mit dem nicht invertierten Eingangsanschluss des Komparators 523 und dem invertierten Eingangsanschluss des Komparators 524 verbunden.
Jeder Ausgang der Komparatoren 523 und 524 ist jeweils mit den Eingangsanschlüssen der UND-Schaltung 526 verbunden, und der Ausgang der UND-Schaltung 526 ist mit einem Eingangsanschluss der ODER-Schaltung 22 anstatt der UND-Schaltung 15 bei herkömmlichen Vorrichtungen verbunden. Und der Ausgang der UND-Schaltung 15 ist mit den negativen logischen Eingangsanschlüssen der UND-Schaltungen 16, 17 und 25 verbunden.
Ferner werden die Ausgaben der Latch-Schaltungen 9a bis 9e als ein digitales Ausgangssignal 101b ausgegeben.
Eine Spannung von ±3F5/32 wird an die nicht invertierten Eingangsanschlüsse 522 und 524 angelegt, und eine Spannung von –3FS/32 wird an die invertierten Eingangsanschlüsse der Komparatoren 521 und 523 angelegt.
Der Betrieb einer derartigen Vorrichtung wird nachstehend beschrieben.
17 ist ein Diagramm, das Kennlinien umfasst, die Vorgänge der in 16 Vorrichtung veranschaulicht.
Weitere Kennlinien sind die gleichen wie die in Figuren 2 und 3 mit der Ausnahme, dass (a) von 2 das analoge Eingangssignal 100b zeigt.
In 17 zeigt (a) die Ausgabe der UND-Schaltung 525 bzw. (b) die Ausgabe der UND-Schaltung 526.
Jeder der Komparatoren 8a bis 8d beurteilt jeweils Nulldurchgänge des analogen Eingangssignals 100, der Ausgabe des Subtrahierers 11a, der Ausgabe des Subtrahierers 11b und der Ausgabe des Subtrahierers 11c.
Der Fensterkomparator 50a gibt "Hochpegel"-Signale in der Fensterbreite von F5/16 in jeder Nachbarschaft von "Null" des in (e) von 2 gezeigten analogen Eingangssignals 100b aus.
Die UND-Schaltung 525 in dem Fensterkomparator 52a gibt "Hochpegel"-Signale in der Fensterbreite von 3FS/16 in jeder Nachbarschaft von "Null" des analogen Eingangssignals 100b aus, wie in (a) von 17 gezeigt.
Der Fensterkomparator 50b hat, wie in (b) von 2 gezeigt, die Möglichkeit "Hochpegel"-Signale in der Fensterbreite von FS/16 in jeder Nachbarschaft von "Null" und "±FS/4" des analogen Eingangssignals 100b auszugeben. Da der Ausgang des Komparators 52a in der vorhergehenden Stufe in der Nachbarschaft von "Null" des analogen Eingangssignals 100b jedoch auf "Hochpegel" ist, ist der Ausgang des Fensterkomparators 50b nur in jeder Nachbarschaft von "±FS/4" auf "Hochpegel", wie in (f) von 2 gezeigt.
Der Fensterkomparator 52b (UND-Schaltung 526) hat, wie in (b) von 2 gezeigt, die Möglichkeit "Hochpegel"-Signale in der Fensterbreite von 3FS/16 in jeder Nachbarschaft von "Null" und "±FS/4" des analogen Eingangssignals 100b auszugeben. Da jedoch der Ausgang des Komparators 52a in der vorhergehenden Stufe in jeder Nachbarschaft von "Null" des analogen Eingangssignals 100b auf "Hochpegel" ist, ist der Ausgang des Fensterkomparators 52b nur in jeder Nachbarschaft von "±FS/4" auf "Hochpegel", wie in (b) von 17 gezeigt.
Der Fensterkomparator 50c hat, wie in (c) von 2 gezeigt, die Möglichkeit "Hochpegel" in sieben Positionen auszugeben. Da jedoch die Abschnitte, bei denen die Ausgaben der Fensterkomparatoren 50a und 50b in vorhergehenden Stufen auf "Hochpegel" sind, ausgeschlossen sind, geht der Ausgang des Fensterkomparators 50c in Positionen der Fensterbreite von FS/16 auf "Hochpegel", wie in (g) von 2 gezeigt.
Der Ausgang des Fensterkomparators 50d hat, wie in (d) von 2 gezeigt, die Möglichkeit in 15 Positionen "Hochpegel" zu gehen. Da jedoch die Abschnitte, bei denen die Ausgänge der Fensterkomparatoren 50a bis 50c in vorhergehenden Stufen auf "Hochpegel" sind, ausgenommen sind, geht der Ausgang des Fensterkomparators 50d in acht Positionen der Fensterbreite von FS/16 auf "Hochpegel", wie in (h) von 2 gezeigt.
Die Ausgänge der EOR-Schaltungen 18 bis 20 senden Gray-Codes von Zwischenbits in dem digitalen Ausgangssignal 101b aus, wobei jedoch bekannt ist, dass sie Spike-ähnliches Rauschen erzeugen, wie in (i) bis (k) von 3 gezeigt. Dies wird durch die Tatsache verursacht, dass Änderungen von "Hochpegel" in "Tiefpegel" oder von "Tiefpegel" in "Hochpegel" in den Ausgaben der Komparatoren 8a bis 8d nicht steil sind.
Die Fehlerkorrekturschaltung 51 weist hier das obige Spike-ähnliche Rauschen, wie in (m) bis (o) von 3 gezeigt, durch Korrigieren der Abschnitte, bei denen das obige Spike-ähnliche Rauschen erzeugt wird, mit den Ausgaben der Fensterkomparatoren zurück.
D.h., dass Spike-ähnliches Rauschen, wie in (i), (j) und (k) von 3 gezeigt, zurückgewiesen wird, in dem es jeweils mit der Ausgabe der Fensterkomparatoren 52a, den Ausgaben der Fensterkomparatoren 52a und 52b und den Ausgaben der Fensterkomparatoren 50a, 50b und 50c maskiert wird.
Wie oben ersichtlich ist, kann, da Codeänderungen mit Fensterbreiten (Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) in zwei Stufen durch Fensterkomparatoren 50a, 50b, 52a und 52b erfasst werden, die Fehlerzurückweisung in der Fehlerkorrekturschaltung 51 selektiv für Bits durchgeführt werden. D.h., dass Auswirkungen aufgrund von Rauschen kleiner gemacht werden können, um die Genauigkeit zu erhöhen, indem breitere Fensterbreiten in höheren Bits genommen werden.
Außerdem kann die Erfindung ebenfalls bei A/D-Kaskadenwandlern verwendet werden, die Binärcodes ausgeben, und sie ist nicht auf A/D-Kaskadenwandler begrenzt, die Gray-Codes ausgeben. Die Erfindung ist ebenfalls nicht durch die Anzahl von Ausgangsbits begrenzt.
Außerdem kann die gleiche Wirkung wie oben erhalten werden, wenn Verstärkungsfaktoren der Subtrahierer 11d bis 11f und Verstärker 60a bis 60c größer als 1 sind und nicht nur auf 2 begrenzt. Konfigurationen mit einer Verstärkerfunktion, die in analogen Multiplexern enthalten ist, können ebenfalls benutzt werden.
Obwohl Konfigurationen, deren Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten durch Fensterkomparatoren 50a bis 50h, 52a, 52b und 70a bis 70h oben gezeigt werden, genommen werden, kann außerdem die in 18 gezeigte Konfiguration ebenfalls angenommen werden. Mit anderen Worten ist ein Fensterkomparator aus der Absolutwertschaltung 12 und dem Komparator 13 zusammengesetzt. Dies wird beispielsweise erläutert, indem die in 4 gezeigte Vorrichtung als ein Beispiel genommen wird.
Die Absolutwertschaltung 12 erhält einen Absolutwert durch Eingeben des analogen Eingangssignals 100b, der Ausgrabe des analogen Multiplexers 61a, der Ausgabe des analogen Multiplexers 61b oder der Ausgabe des Subtrahierers 11f.
Im Komparator 13b wird der Ausgang der Absolutwertschaltung 12 in den positiven logischen Eingangsanschluss eingegeben, und +ΔV (+FS/16, +3FS/32, +FS/8 oder +FS/4) wird in die negativen logischen Eingangsanschlüsse eingegeben.
Die Ausgabe des Komparators 13 wird der Ausgang der UND-Schaltung 14a, der Ausgang der UND-Schaltung 15a, der Ausgang der UND-Schaltung 16b oder die Eingänge in die beiden positiven logischen Eingangsanschlüsse der UND-Schaltung 17a.
Bei der obigen Beschreibung wird das Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten gezeigt, das Codeänderungen mit zwei oder drei Stufen von Fensterbreiten (Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten) erfasst. Das Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten, das Codeänderungen mit Fensterbreiten in vier Stufen oder mehr erfasst, kann jedoch angenommen werden.

Claims

A/D-Kaskadenwandler, der durch Kaskadenschaltung einer Mehrzahl von Stufen konfiguriert ist, wobei jede Stufe versehen ist mit: einem Komparator (8a bis 8d), um ein analoges Eingangssignal in ein digitales Signal umzuwandeln, einer Latch-Schaltung (9a bis 9d), um die Ausgabe dieses Komparators zu halten, einem D/A-Wandler (10a bis 10d), um die Ausgabe des obigen Komparators (8a bis 8d) erneut in ein analoges Signal umzuwandeln, und einem Subtrahierer (11d bis 11f), um die Ausgabe des obigen D/A-Wandlers (10a bis 10d) von dem obigen analogen Eingangssignal zu subtrahieren; ferner mit: einer Mehrzahl von Mitteln (50e bis 50a), um jede Nachbarschaft von Codeänderungspunkten zu erfassen, um Codeänderungen der obigen Mehrzahl von Komparatoren (8a bis 8e) in Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten in zwei Stufen oder mehr zu erfassen, und einer Fehlerkorrekturschaltung (51), um an Codeänderungspunkten erzeugtes Rauschen basierend auf den Ausgaben der Mittel (50e bis 50a) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten zurückzuweisen, dadurch gekennzeichnet, dass die Breite von mindestens einem Mittel (50e bis 50h) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten breiter als diejenigen der Mittel zum Erfassen jeder Nachbarschaft von Codeänderungspunkten in zwei oder mehr anderen Stufen ist.
A/D-Kaskadenwandler gemäß Anspruch 1, ferner gekennzeichnet durch: eine Signalverlaufzusammensetzungsschaltung (60), um Codeänderungssignalverläufe der obigen Komparatoren zusammen zu setzen; wobei die Mehrzahl von Mitteln (50) jede Nachbarschaft von Codeänderungspunkten erfassen, um Codeänderungen der obigen Komparatoren durch Empfangen von Signalverläufen von dieser Signalverlaufzusammensetzungsschaltung (60) als Eingaben zu erfassen, wobei die Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten größer in höheren Bits als in niedrigeren Bits in dem Mittel (50) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten ist; wobei die Signalverlaufzusammensetzungsschaltung (60) umfasst: Verstärker (60a, 60b, 60c), die jeweils den gleichen Verstärkungsfaktor wie jeder Subtrahierer (11d, 11e, 11f) aufweisen, die die Eingabe in die Mittel (50) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten in den vorhergehenden Stufen als die Eingabe empfangen und ihre invertierte oder nicht invertierte Ausgabe aussenden, und analoge Multiplexer (61a, 61b), die jeweils die Ausgabe des obigen Verstärkers und die Ausgabe des Subtrahierers (11d, 11e) in der vorhergehenden Stufe auswählen und ihre Ausgabe an das Mittel zum Erfassen jeder Nachbarschaftencodeänderungspunkten in ihrer eigenen Stufe aussenden.
A/D-Kaskadenwandler in Übereinstimmung mit Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verstärkungsfaktoren der Subtrahierer (11d, 11e, 11f) und der Verstärker (60a, 60b) größer als eins sind.
A/D-Kaskadenwandler in Übereinstimmung mit Anspruch 2 oder 3, dadurch gekennzeichnet, dass der Komparator (8a bis 8d) jeder Stufe angepasst ist, um das analoge Eingangssignal mit dem analogen Signal für alle höheren Bits zu vergleichen und ein digitales Signal auszugeben; wobei die Mehrzahl von Mitteln (50) zum Erfassen von Codeänderungspunkten konfiguriert sind, sodass die Breiten zum Erfassen jeder Nachbarschaft von Codeänderungspunkten in höheren Bits breiter als diejenigen in niedrigeren Bits sind; wobei jeder der analogen Multiplexer (61a, 61b) invertierte oder nicht invertierte Eingangsanschlüsse der Komparatoren in der vorhergehenden Stufe und vorher auswählt, und seine Ausgabe an das Mittel (50) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten in seiner eigenen Stufe sendet.
A/D-Kaskadenwandler in Übereinstimmung mit einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Mittel (50) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten mit Fensterkomparatoren (13; 71) konfiguriert sind.
A/D-Wandler in Übereinstimmung mit einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass jedes der Mittel (50) zum Erfassen jeder Nachbarschaft von Codeänderungspunkten eine Absolutwertschaltung, um jeden sich ändernden Signalverlauf von der Signalverlaufzusammensetzungsschaltung (60) als eine Eingabe zu empfangen und einen Absolutwert zu erhalten, und einen zweiten Komparator, um die Ausgabe der obigen Absolutwertschaltung zum Vergleich zu verwenden, umfasst.