DE2836079C2 - Digital-Analog-Umsetzer - Google Patents
Digital-Analog-UmsetzerInfo
- Publication number
- DE2836079C2 DE2836079C2 DE2836079A DE2836079A DE2836079C2 DE 2836079 C2 DE2836079 C2 DE 2836079C2 DE 2836079 A DE2836079 A DE 2836079A DE 2836079 A DE2836079 A DE 2836079A DE 2836079 C2 DE2836079 C2 DE 2836079C2
- Authority
- DE
- Germany
- Prior art keywords
- network
- resistor
- current
- bits
- base points
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung Betrifft einen Digital-Analog-Umsetzer zur Umsetzung von jeweils π + m + 1 Bits umfassenden
Digital-Signalen in Analog-Signaie unter Berücksichtigung
einer nichtlinearen Knickkennlinie, die aus 2m linearen Abschnitten pro Signalhalbebene mit
jeweils 2" Amplitudenstufen besteht, mit einem gemäß einer binären Wertstufung stromwichtenden, aus Quer-
und Ableitwiderständen mit den Widerstandswerten R und 2R bestehenden Widerstandsnetzwerk (R—2R-Met^warM
bei dem sli\ dem 3rn einen Netzwerksende
liegenden Verbindungspunkt eines Ableitwiderstandes und eines Querwiderstandes >s. nach dem Binärwert des
das Vorzeichen angegebenen Bit;,, im umzuwandelnden Digitalsignal ein Konstantstrom negativer oder positiver
Polarität zugeführt wird und bei dem die den Querwiderständen abgewendeten Fußpunkte der Ableitwiderstände
in Gruppen unmittelbar benachbarter Fußpunkte entsprechend den jeweils durch eine binäre »1«
gebildeten π Bits des jeweiligen Digital-Signals selektiv vom Erdpotential bei binärer »0« an einen gemeinsamen,
den aus den Einzelströmen durch die Ableitwiderstände gebildeten Summenstrom führenden Summenstrompfad
umschaltbar sind, wobei der eine begrenzende Fußpunkt einer solchen Gruppe, der dem erwähnten
Netzwerksende zugewandt ist, entsprechend dem binären Wert der m Bits des jeweiligen Digital-Signals mehr
oder weniger von diesen Netzwerksende beabstandet ist und wobei wenigstens ein dem anderen begrenzenden
Fußpunkt der Gruppe benachbarter Fußpunkt, zumindest sofern nicht sämtliche der η + m Bits den Binärwert
»0« aufweisen, gesondert an den Summenstrompfad gelegt ist.
Bei einem bekannten Digital-Analog-Umsetzer der angegebenen Art (siehe z. B. »Elektronik-Praxis«, Nr. 1/2, Febr. 1975, Seite 32ff.) wird durch die hierbei maßgebliche nichtlineare Knickkennlinie eine logarithmische Kompandierungskennlinie angenähert, die CCITT-Empfehlungen entspricht und dem sogenannten /4-Gesetz gehorcht.
Bei einem bekannten Digital-Analog-Umsetzer der angegebenen Art (siehe z. B. »Elektronik-Praxis«, Nr. 1/2, Febr. 1975, Seite 32ff.) wird durch die hierbei maßgebliche nichtlineare Knickkennlinie eine logarithmische Kompandierungskennlinie angenähert, die CCITT-Empfehlungen entspricht und dem sogenannten /4-Gesetz gehorcht.
Eine Kompandierung entsprechend einer derartigen Kennlinie bei der Analog-Digital-Wandlung bzw. eine
entsprechende Berücksichtigung bei der Digital-Ana-
log-Wandlung ist erforderüch, um zu gewährleisten, daß
das Verhältnis der Analog-Signalamplitude zu der durch die Quantisierung des Analog-Signals bedingten Störspannungsamplitude
über einen weiten Analog-Signalamplitudenbereich angenähert konstant ist
Neben der dem Α-Gesetz gehorchenden logarithmischen Kennlinie wird vom CCITT eine weitere logarithmische
Kennlinie empfohlen, die dem sogenannten μ-Gesetz gehorcht Obwohl sich die dem Α-Gesetz folgende
Kennlinie in schaltungstechnisch besonders günstiger Weise durch eine nichtlineare Knickkennlinie annähern
läßt, wird in manchen Ländern der μ-Kennlinie der Vorzug gegeben.
Die Darstellbarkeit der Α-Kennlinie durch eine nichtlineare Knickkennlinie mit jeweils 8 Kennlinienab-
schnitten für eine Kennlhiienhälfte ist in F i g. 1 veranschaulicht
Durch entsprechende Einträge von 0 und 1 ist dabei gezeigt, wie die einzelnen Gruppen von Fußpunkten
in bestimmten Kombinationen an den gemeinsamen Strompfad angeschaltet sind bzw. von diesen getrenne
bleiben und dementsprechen.de Stromgewichte des Widerstandsnetzwerkes, das hier 12 de>- ernannten
schaltbaren Ableitwiderstände aufweisen soll, eingeschaltet sind. Aus der Figur ergibt sich auch, daß ab dem
zweiten Kennlinienabschnitt durch Einschaltung des jeweils nächsthöheren Stromgewichtes der Eckwert für
einen Kennlinienabschnitt eingeschaltet ist und daß die entsprechende Kombination von Einschaltung bzw.
Nichteinschaltung der jeweils gleichen Anzahl nächst niedriger Stromgewichte der Darstellung der Stufen innerhalb
der Segmente dient
In der F i g. 2 ist in entsprechender Weise der Zusammenhang zwischen der Gesetzmäßigkeit der dem
μ-Gesetz folgenden Kennlinie mit den Werten einer nichtlinearen Knickkennlinie dargestellt Aus dieser
Darstellung ersieht man, daß bei den einzelnen Kennlinienabschnitten Stromgewichte, die für die Darstellung
der Kennlinieneckwerte benötigt werden, auch für die Darstellung von Stufen innerhalb der Segmente erforderlich
sin J. Es ist daher zusätzlich zu einem 12 schaltbare
Ableitwiderstände aufweisenden Widerstandsnetzwerk, mit dessen Hilfe die Stufen innerhalb der Kennliniensegmente
dargestellt werden, ein weiterer, 7 schaltbare Ableitwiderstände aufweisendes Widerstandsnetzwerk
erforderüch, mit dessen Hilfe die Segmenteckwerte dargestellt werden. Der Mehraufwand gegenüber der
Realisierung der dem Α-Gesetz folgenden Kennlinie ist also beträchtlich.
Aufgabe der vorliegenden Erfindung ist es daher, einen Digital-Analog-UiVjsetzer der eingangs erwähnten
Art atizugeben, der unter Berücksichtigung einer dem μ-Gesetz: folgenden nichtlinearen Knickkennlinie arbeitet
und dennoch bezüglich des schaltungstechnischen Aufwands nicht wesentlich ungünstiger ist als bekannte
Digital-Analog-Umsetzer, die dem Α-Gesetz folgen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zur Umsetzung einer gemäß dem μ-Gesetz gehorchenden
Knickkennlinie ein aus Querwiderständen und Ableitwiderständen bestehendes Zusatznetzwerk vorgesehen
ist, dem jeweils ein Konstantstrom zugeführt eo wird, dessen Polarität derjenigen des dem Hauptwiderstandsnetzwerk
zugeführten Stroms entgegengesetzt ist, und das über einen schaltbaren Ableitwiderstand
einen Teilstrom an den gemeinsamen Summenstrompfad liefert, dessen Amplitude halb so groß ist wie die
des von dem am weitesten vom Konstantstromeingang beabstandeten scharfbaren Ableitwiderstand des
HauDtnet/werkes lieferbaren Teilstroms, sofern nicht sämtliche der m-Bits den Binärwert »0« aufweisen, daß
die vom erwähnten Netzwerksanfang am weitesten beabstandete Gruppe von Fußpunkten des Hauptnetzwerks,
die maßgeblich ist wenn keines der m-Bits den Binärwert »1« aufweist π Fußpunkte umfaßt wogegen
die übrigen Fuppen von Fußpunkten jeweils mit π + 1 Fußpunkte umfassen, daß jeweils entsprechend dem
durch das μ-Gesetz gegebenen Zusammenhang auch bei η + 1 umfassenden Gruppen des Hauptnetzwerks
lediglich 2" Kombinationsmöglichkeiten von Strom führenden umschaltbaren Ableitwiderständen ausgenutzt
werden, sowie mehr oder weniger solcher gesondert den Summenstrompfad gelegter Fußpunkte beim
Hauptnetzwerk und/oder Zusatznetzwerk vorhanden sind und von dem erwähnten weiteren begrenzenden
Fußpunkt des Hauptnetzwerks bzw. von dem Stromeingang des Zusatznetzwerks mehr oder weniger beabstandet
sind.
Gemäß weiterer Ausgestaltung der Erfindung wird angegeben, wie ein derartiger Digi'r'-Analog-Umsetzer
abgeändert sein muß, um im Zusammenhang mit einem nach dem Iterativprinzip arbeitenden Codierer einsetzbar
zu sein. Diese Abänderung besteht erfindungsgemäß darin, daß beim Haupt widerstandsnetzwerk außerhalb
der Gruppen von Fußpunkten keine Fußpunkte gesondert an den gemeinsamen Summenstrompfad gelegt
sind, daß beim Zusatznetzwerk der Fußpunkt des schaltbaren Ableitwiderstandes nur dann nicht an den
Summenstrompfad gelegt ist wenn sämtliche der π + m Bits des zu verarbeitenden Digital-Signals den
Binärwert »0« aufweisen und zusammen mit einzelnen Gruppen von Fußpunkten des Hauptwiderstandsnetzwerks
entsprechend der durch das μ-Gesetz für den Codierbetrieb gegebenen Zuordnung der Fußpunkt wenigstens
eines weiteren schaltbaren Ableitwiderstandes gesondert an den Summenstrompfad gelegt ist, über
den ein Strom mit einer Amplitude geliefert wird, wie er auch über einen vom erwähnten weiteren beprenzenden
Fußpunkt der betreffenden Gruppe von Fußpunkten mehr oder weniger beabstandeten Ableitwiderstand
d?s Hauptnetzwerkes lieferbar wäre.
Nachstehend wird die Erfindung anhand von vier Figuren näher erläutert. Von den Figuren zeigen die
F i g. 1 und 2 die schon besprochenen den Zusammenhang zwischen Digitalsignalen und umzuschaltenden
Ableitwiderständen veranschaulichenden Darstellungen, die
F i g. 3 das Schaltbild eines erfindungsgemäßen Digital-Analog-Umsetzers,
F i g. 4 eine den Zusammenhang zwischen umzuwandelnden Digitalsignalen und anzuschaltenden Ableitwiderständen
beim Betrieb dieser Schaltungsanordnung veranschaulichende Darstellung.
Die in Fig.3 dargestellte Anordnung dient abgesehen
von den strichpunktiert dargestellten Teilfcn, der Digital-Analog-Umsetzung von Digitalsignalen, die aus
/7 + m-t-l=4 + 3+l Bits bestehen. Die strichpunktiert
dargestellten Teile dieser Figur sind dann vorhanden, wenn ein s<Jeher Digital-Analog-Umsetzer als Bestandteil
eines nach dem Iterativprinzip arbeitenden Codierer« eingesetzt wird, dessen Beschreibung weiter
unten folgt.
Wesentlicher und hier insbesondere interessierender Bestandteil dieser Anordnung sind ein Hauptwiderstandsnetzwerk
h und ein Zusatzwiderstandsnetzwerk Z. Das Hauptnetzwerk H besteht aus Querwiderständen
R und Ableitwiderständen 2R mit den Widerstandswerken R und 2R. Dem an den einen Netzwerksende
liegenden Verbindungspunkt eines Ableitwiderstandes IR und eines Querwiderstandes R dieses Netzwerkes
wird je nach dem Binärwert des das Vorzeichen angebenden Bits im umzuwandelnden Digitalsignal ein Konstantstrom
negativer oder positiver Polarität von einer Stromquelle + (?oder einer Stromquelle —<? zugeführt.
Die Fußpunkte der Querwiderstände 2R sind, abgesehen von dem am anderen Netzwerksende liegenden
Querwiderstand, der an Erde gelegt ist, in Gruppen unmittelbar benachbarter Fußpunkte entsprechend dem
jeweils durch eine binäre »1« gebildeten η Bits des jeweiligen
Digital-Signals selektiv von Erde an einen gemeinsamen, den aus den Einzelströmen durch die Ableitwiderstände
gebildeten Summenstrom führenden Summenstrompfad S umschaltbar. Der eine begrenzende
Fußpunkt einer solchen Gruppe, der dem Netzwerksende, dem der Konstantstrom zugeführt wird, zugewandt
ist, ist entsprechend dem Wert der durch binäre »1« gcuilueien /// Bit» ues jeweiligen Digiiai-Sigiiais
mehr oder weniger von diesem Netzwerksende beabstandet. Sofern nicht sämtliche der m Bits im umzuwandelnden
Digital-Signal den Binärwert »0« aufweisen, ist wenigstens ein dem anderen begrenzenden Fußpunkt
der Gruppen benachbarter Fußpunkt gesondert an den Summenstrompfad gelegt.
Das Zusatznetzwerk Z besteht ebenfalls aus Querwiderständen
und Ableitwiderständen, von denen im Zusammenhang mit der hier zu beschreibenden Schaitungsanordnung
zur Digital-Analog-Wandlung nur der mit A 1 bezeichnete von Interesse ist. Der in der Figur
außerdem noch dargestellte schaltbare Ableitwiderstand A 2 spielt im Zusammenhang mit der Verwendung
der dargestellten Schaltungsanordnung als Bestandteil eines Analog-Digital-Wandlers eine Rolle, auf den weiter
unten noch eingegangen wird.
Dem am einen Netzwerksende des Zusatznetzwerks 7 !ie°enden Verbindujr^s^unkt eines ^usrwiderstEndcs
und eines Ableitwiderstandes wird über eine der erwähnten Stromquellen +Q oder — Q ein Konstantstrom
zugeführt, wobei die Polarität des Konstant-Stroms jeweils entgegengesetzt derjenigen des dem
Hauptnetzwerk H zugeführten Konstantstroms ist
Die Quer- und Ableitwiderstände des Zusatznetzwerks Z sind so bemessen, daß die Amplitude des über
den schaltbaren Ableitwiderstand Λ 1 an den Summenstrompfad
S lieferbaren Stroms halb so groß ist wie diejenige des über den vom Konstantstromeingang her
gesehen letzten, d. h. zwölften schaltbaren Ableitwiderstand des Hauptnetzwerkes lieferbaren Stroms.
Die beschriebene Betätigung der Fußpunktschalter des Hauptp.etzverkes und des Zusatznetzwerkes werden
von einer Ablaufsteuerung St gesteuert, der die umzuwandelnden Digital-Signale über einen Eingang
PCMizugeführt werden. Die Ablaufsteuerung bestimmt
auch aus dem empfangenen Vorzeichenbit die jeweilige Polarität der den beiden Widerstandsnetzwerken zugeführten
Konstantströme.
Nachstehend wird unter weiterer Bezugnahme auf die Fig.4 die Betriebsweise des beschriebenen erfindungsgemäßen
Digital-Analog-Wandlers näher erläutert In der Darstellung gemäß F i g. 4 veranschaulichen
die Spalten 1 bis 12 die Gewichtung der Ableitwiderstände des Hauptwiderstandsnetzwerks H gemäß
Fig.3, wobei die Spalte 1 den an demjenigen Netzwerksende
liegenden Ableitwiderstand bezeichnet, an «5
den der Konstantstrom zugeführt wird und der den höchstwertigen Stromgewichtsanteil liefert Die Spalte
12 entspricht dementsprechend dem am anderen Ende liegenden Ableitwiderstand, der das niedrigstwertige
Stromgewicht des Hauptnetzwerkes liefert. Die Spalte 13 bezeichnet den schaltbaren Ableitwidcrstand A 1 des
Zusatznetzwerkes Z, der wie angegeben das insgesamt niedrigste Stromgewicht liefert
Sofern in den Spalten eine »1« eingetragen ist, bedeutet dies, daß der Fußpunktschalter umgeschaltet ist und
damit über den betreffenden Ableitwiderstand ein Strom an den gemeinsamen Strompfad geliefert wird.
Sofern in der Spalte 13 »—1« steht, bedeutet dies, daß, wie oben erläutert, über diesen Ableitwiderstand Strom
mit entgegengesetzter Polarität gegenüber den die Ableitwiderstände des Hauptnetzwerkes zugeführten
Strom geliefert wird. Ist »0« eingetragen, so bedeutet dies, daß der betreffende Ableitwiderstand nicht an den
gemeinsamen Strompfad angeschaltet ist und damit an Erde liegt. Durch die Umrahmung von 0/1-Kombinationen
sind Gruppen von Verbindungspunkten veran-M.'nauiiC'ni.
die jeweils für den SJiTiwäridiüiigSVuPgaug
maßgeblich sind. Diese Gruppen, von denen 8 vorhanden sind, umfassen jeweils andere Verbindungspunkte
und sind je nach dem, in welcher Kombination die m Bits des jeweils umzuwandelnden Digital-Signals die Binärwerte
»0« und »1« aufweisen, mehr oder weniger von dem einen Netzwerksende des Hauptnetzwerkes H beabstandet,
dem der Konstantstrom zugeführt wird und dienen damit der Darstellung verschiedener Kennlinienabsch'iitte
1 bis 8 der einen Hälfte einer nichtlinearen Knickkennlinie. Sofern keines der m Bits im umzuwandelnden
Digital-Signal den Binärwert »1« aufweist, ist die Gruppe maßgeblicher Verl;indungspunkte am weitesten
von dem erwähnten Netzwerksende beabstandet, weisen dagegen sämtliche der m Bits den Binärwert »1«
auf, dann liegt die Gruppe maßgeblicher Verbindungspunkte an diesem Netzwerksende. Durch Schraffierung
sind die Stellen des Hauptnetzwerkes angegeben, an denen außerhalb der jeweiligen Gruppen von Fußpunkten
ein Ableitwiderstand gesondert an den Summenstrompfad gelegt ist. Linksschraffur betrifft dabei den
zunächst zu beschreibenden Decodierbetrieb, Rechtsschraffur den Codierbetrieb, auf den weiter unten eingegangen
wird.
Wie die F i g. 4 zeigt, ist der Ableitwiderstand A 1 des Zusatznetzwerkes Z (Spalte 13), sofern nicht sämtliche
m Bits im umzuwandelnden Digitalsignal den Binärwert »0« aufweisen, an den Summenstrompfad Sgelegt
Bei den Gruppen von Verbindungspunkten des Hauptnetzwerkes h\ die den Kennlinienabschnitten 2
bis 5 entsprechen, ist auf der Seite, die dem Netzwerksende, dem der Konstantstrom zugeführt wird, abgewendet
ist, unabhängig von der Kombination der Anschaltung der Ableitwiderstände innerhalb der betreffenden
Gruppe ein unmittelbar benachbarter Ableitwiderstand gesondert an den Summenstrompfad Sgelegt
Bei der Gruppe von Ableitwiderständen, die dem Kennlinienabschnitt 6 entsprechen, fehlt eine solche gesonderte
Anschaltung. Sofern die dem Kennlinienabschnitt 7 entsprechende Gruppe von Verbindungspunkten
maßgeblich ist ist ebenfalls ein solcher gesondert an den Summenstrompfad gelegter Ableitwiderstand vorhanden,
der jedoch, wie Fig.4 zeigt, nicht direkt der
Gruppe von Ableitwiderständen benachbart ist Da beim Codierbetrieb, auf den noch eingegangen wird, die
Verhältnisse anders liegen, ist hier in der Fig.χ eingetragen.
Wenn die dem 8. Kennlinienabschnitt entsprechende Gruppe von Ableitwiderständen maßgeblich ist
sind zwei Ableitwiderstände vorhanden, die gesondert d. h. unabhängig von der Anschaltekombination inner-
halb der Gruppe an den Summenstrompfad S gelegt sind und die ebenfalls der Gruppe von Verbindungspunkten nicht direkt benachbart sind.
Aus der Fig.! ersieht man außerdem, daß die Gruppen
von Ableitwiderständen, die dem ersten Kennlinienabschnitt entsprechen, η = 4 Ableitwiderstände,
die übrigen Gruppen hingegen η + 1 = 5 Ableitwiderstär J-; umfassen. Bei den η + 1 Ableitwiderstände umfassenden
Gruppen werden lediglich 2" Kombinationsmöglichkeiten von am Summenstrompfad liegenden
und von diesem getrennt bleibenden Abieitwiderständen ausgenutzt, wie durch Angabe der jeweils ersten
und letzten Kombinationen innerhalb einer Gruppe in der Figur angedeutet ist. Diese Beschränkung wird
durch die Ablaufsteuerung Si veranlaßt, die in π Bits im
umzuwandelnden Digital-Signal in entsprechende Kombinationen von η + 1 Bits veranlaßt, denen entsprechend
dann die Anschaltung der Ableitwiderstände etffr\lcwt
Aufgrund der beschriebenen erfindungsgemäßen Ausnutzung des Hauptnetzwerkes wie der zusätzlichen
Ausnutzung des Zusatznetzwerkes, das in bestimmten Fällen das niedrigste Stromgewicht mit jeweils entgegengesetztem
Vorzeichen liefert, ergibt sich die in der Spalte Dec der F i g. 4 angegebene Stufung der einzelnen
Kennlinienabschnitte, die der CCITT-Empfehlung zur Darstellung einer Kompandierungskennlinie entsprechend
dem μ-Gesetz durch eine Knickkennlinie entspricht (siehe hierzu CCITT-Empfehlung Band III-RecG711,
Seiten 375 und 376).
V ;nn der erfindungsgemäße Digital-Analog-Umsetzer
als Bestandteil eines nach dem Iterativprinzip arbeitenden Codierers eingesetzt wird, ist in der Anordnung
gemäß Fig.3 außer den bisher beschriebenen Teilen
auch der dort gestrichelt dargestellte Komparator K in Funktion. Das bedeutet, daß das am Anaiogwertausgang
AA des Operationsverstärkers OV abnehmbare Analog-Signal, das dem einen Eingang des Analogwertkomparators
K zugeführt wird, mit dem an dessen anderem Eingang liegenden umzuwandelnden Analog-Signzl
verglichen wird. Das aufgrund eines solchen Vergleiches vom Komparator gelieferte Vergleichsergebnis
entscheidet darüber, ob ein in der Ablaufsteuerung St eingestelltes Digital-Signal, das zur Abgabe des in den
Vergleich einbezogenen Analog-Signals am Analogwertausgang AA geführt hat, auf den nächsthöheren
Binärwert verändert wird oder nicht, woraufhin der beschriebene Vergleich gegebenenfalls wiederholt wird,
so daß die Analog-Signalamplitude des dem Summenstrompfad zugeführten Stromes bzw. die Amplitude des
am Analog-Signaiausgang AA abgegebenen Analog-Signals allmählich an die Amplitude des umzusetzenden
Analog-Signals angeglichen wird. Ein solches Umsetzverfahren ist grundsätzlich bekannt (siehe z. B. DE-OS
23 15 986, Figur 1; US-PS 32 34 544) und braucht hier daher nicht näher erläutert zu werden.
Für den Codierbetrieb weist das Zusatznetzwerk einen weiteren schaltbaren Ableitwiderstand A 2 auf. Die
Querwiderstände und weitere an Masse gelegte Ableitwiderstände
sind dabei so dimensioniert, daß über diesen Ableitwiderstand A 2 ein Strom mit derselben Amplitude
an den Summenstrompfad S geliefert wird, wie
ihn der 8. schaltbarc Ableitwiderstand des Hauptnetzwerkes liefert und damit dem Stromgewicht 32 entspricht
siehe hierzu F i g. 4.
In Abweichung von den bisher beschriebenen Verhältnissen wird, wie ebenfalls die F i g. 4 zeigt, über den
ersten schaltbaren Ableitwiderstand A 1 des Zusatznetzwerkes ni:r dann kein Strom an den Summenstrompfad
geliefert, wenn sämtliche der η + m Bits den Binärwert »0« aufweisen. Ferner fehlt, sofern die den
Kennlinienabschnitten 2 bis 5 entsprechenden Gruppen von Ableitwiderständen des Hauptnetzwerkes maßgeblich
sind, die gesonderte Anschaltung eines den Gruppen begrenzenden Ableitwiderstand benachbarten Ableitwiderstandes.
Sofern die den Kennlinienabschnitten 6 bis 8 entsprechenden Gruppen von Ableitwiderständen
des Hauptnetzwerkes H maßgeblich sind, ist beim Zusatznetzwerk Z außer dem ersten Ableitwiderstand
A 1 auch der zweite Ableitwiderstand A 2 an den Summenstrompfad gelegt, so daß in allen drei Fällen ein
Strom mit dem Stromgewicht 32 jedoch mit der Polarität der über die Ableitwiderstände des Hauptnetzwerkes
gelieferten Ströme entgegengesetzter Polarität geliefert wird. Im Gegensatz zu den Verhältnissen bei Decodierbetrieb,
wo die Ströme mit diesem Stromgewicht
dieselbe Polarität wie die übrigen Stromgewichte hatten. Für die Realisierung des Kennlinienabschnittes 8
fehlt beim Hauptnetzwerk die zusätzliche Anschaltung eines Ableitwiderstandes.
Die sonstigen Besonderheiten, d. h. die Verwendung von Gruppen von π + 1 Verbindungspunkten, soweit
die Kennlinienabschnitte 2 bis 8 betroffen sind, sowie auch dort die Anwendung von 2" Kombinationsmöglichkeiten
der Strom umschaltenden Verbindungspunkte sind dieselben wie beim Betrieb der Schaltungsanordnung
als reiner Digital-Analog-Wandler.
Insgesamt bilden damit die Summenströme, die das Widerstandsnetzwerk an den Summenstrompfad 5 liefert,
eine Stufenfolge, wie sie in der F i g. 4 in Spalte Cod dargestellt ist und die ebenfalls der CCITT-Empfehlung
für die Codierung nach dem μ-Gesetz entspricht (siehe hierzu Band III-RecG 711, Seiten 374 und 375).
Ein Widerstandsnetzwerk, mit dem sich die beschriebenen Gesetzmäßigkeiten realisieren lassen, braucht,
wie gezeigt, gegenüber einem Netzwerk, das der Darstellung einer dem Α-Gesetz folgenden nicht linearen
Knickkennlinie dient, nur unwesentlich modifiziert zu sein, nämlich durch das 2 schaltbare Ableitwiderstände
aufweisende Zusatznetzwerk Zergänzt zu sein.
Hierzu 4 Blatt Zeichnungen
Claims (2)
1. Digital-Analog-Umsetzer zur Umsetzung von jeweils π + m + 1 Bits umfassenden Digital-Signalen
in Analog-Signale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2 linearen Abschnitten
je Signalhalbebene mit jeweils 2" Aplitudenstufen besteht, mit einem gemäß einer binären
Wertstufung stromwichtenden, aus Quer- und Ableitwiderständen mit den Widerstandswerten R und
2R bestehenden Widerstandsnetzwerk (R—2R-Netzwerk),
bei dem an dem an einem Netzwerksende liegenden Verbindungspunkt eines Ableitwiderstandes
und eines Querwiderstandes je nach dem Binärwert des das Vorzeichen abgebenden Bits im
umzuwandelnden Digitai-Signal ein Konstantstrom negativer oder positiver Polarität zugeführt wird
und bei dem die den Querwiderständen abgewendeten Fu&punkte der Ableitwiderstände in Gruppen
unmittelbar benachbarter Fuopunkte entsprechend den jeweils durch eine binäre »1« gebildeten η Bits
des jeweiligen Digital-Signals selektiv von Erdpotential bei binärer an einen gemeinsamen, der aus
den Einzelströmen durch die Ableitwiderstände gebildeten Summenstrom führenden Summenstrompfad
umschaltbar sind, wobei der eine begrenzende Fußpunkt einer solchen Gruppe, der dem erwähnten
Netzwerksende zugewandt ist, entsprechend dem binären Wert der m Bits des jeweiligen Digital-Signals
melr oder weniger von diesem Netzwerksende beabstandet ist und wohei wenigstens ein dem
anderen begrenzenden FuBpunkt der Gruppe benachbarter Fußpunkte, zumindest sofern nicht sämtliche
der m Bits den Binärwen »0« aufweisen, gesondert
an den Surnrnenstrompfad gelegt ist, dadurch
gekennzeichnet, daß zur Umsetzung gemäß einer dem μ-Gesetz gehorchenden Knickkennlinie
ein aus Querwiderständen und Ableitwiderständen bestehendes Zusatznetzwerk vorgesehen
ist, dem jeweils ein Konstantstrom zugeführt wird, dessen Polarität derjenigen des dem Hauptwiderstandsnetzwerk
zugeführten Stroms entgegengesetzt ist, und das über einen schaltbaren Ableitwiderstand
einen Teilstrom an den gemeinsamen Summensirompfad Hefen, dessen Amplitude halb so
groß ist wie die des von dem am weitesten vom Konstantstromeingang beabstandeten schaltbaren
Ableitwiderstand des Hauptnetzwerkes lieferbaren Teilstroms, sofern nicht sämtliche der m Bits den
Binärwert »0« aufweisen, daß die vom erwähnten Netzwerksanfang am weitesten beabstandete Gruppe
von Fußpunkten des Hauptnetzwerks, die maßgeblich ist, wenn keines der m Bits den Binärwert
»1« aufweist, η Fußpunkte umfaßt, wogegen die übrigen Gruppen von Fußpunkten jeweils η + 1
Fußpunkte umfassen, daß jeweils entsprechend dem durch das μ-Gesetz gegebenen Zusammenhang
auch bei η + 1 umfassenden Gruppen des Hauptnetzwerks lediglich 2" Kombinationsmöglichkeiten
der Stromumschaltungen der schaltbaren Ableitwiderständen ausgenutzt werden, sowie mehr oder weniger
solcher gesondert an den Summenstrompfad gelegter Fußpunkte beim Hauptnetzwerk und/oder
beim Zusatznetz vorhanden und von dem erwähnten weiteren begrenzenden Fußpunkt des Hauptnetzwerkes
bzw. von dem Stromeingang des Zusatznetzwerkes mehr oder weniger beabstandet sind.
2. Digital-Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, da3 bei seiner Verwendung
für einen nach dem Iterativprinzip arbeitenden Codierer beim Hauptwiderstandsnetzwerk außerhalb
der Gruppen von Fußpunkten keine Fußpunkte gesondert an den gemeinsamen Summenstrompfad gelegt
sind, daß beim Zusatznetzwerk der Fußpunkt des schaltbaren Ableitwiderstandes nur dann nicht
an den Summenstrompfad gelegt ist, wenn sämtliche der π + m Bits des zu verarbeitenden Digital-Signals
den Binärwert »0« aufweisen und zusammen mit einzelnen Gruppen von Fußpunkten des Hauptwiderstandsnetzwerks
entsprechend der durch das μ-Gesetz für den Codierbetrieb gegebenen Zuord-
•.5 nung der Fußpunkt wenigstens eines weiteren
schaltbaren Abieitwiderstandes gesondert an den Summenstrompfad gelegt ist, über den ein Strom mit
einer Amplitude geliefert wird, wie er auch über einen vom erwähnten weiteren begrenzenden Fußpunkt
der betreffenden Gruppe von Fußpunkten mehr oder weniger beabstandeten Abieitwiderstand
des Hauptnetzwerkes lieferbar wäre.
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2836079A DE2836079C2 (de) | 1978-08-17 | 1978-08-17 | Digital-Analog-Umsetzer |
CH6467/79A CH649878A5 (de) | 1978-08-17 | 1979-07-11 | Digital-analog-umsetzer. |
FR7918802A FR2433861A1 (fr) | 1978-08-17 | 1979-07-20 | Convertisseur numerique-analogique |
IT25019/79A IT1195734B (it) | 1978-08-17 | 1979-08-09 | Convertitore digitale-analogico |
SE7906835A SE438394B (sv) | 1978-08-17 | 1979-08-15 | Digital-analogomvandlare |
NL7906252A NL7906252A (nl) | 1978-08-17 | 1979-08-16 | Digitaal/analoog-omvormer. |
AT0555579A AT367580B (de) | 1978-08-17 | 1979-08-16 | Digital-analog-umsetzer unter beruecksichtigung einer nicht linearen knickkennlinie |
JP10415879A JPS5527800A (en) | 1978-08-17 | 1979-08-17 | Digitalltooanalog converter |
GB7928700A GB2029144B (en) | 1978-08-17 | 1979-08-17 | Digital analogue converter |
US06/309,036 US4396907A (en) | 1978-08-17 | 1981-10-06 | Digital to analog converter which uses main and auxiliary resistor networks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2836079A DE2836079C2 (de) | 1978-08-17 | 1978-08-17 | Digital-Analog-Umsetzer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2836079A1 DE2836079A1 (de) | 1980-02-28 |
DE2836079C2 true DE2836079C2 (de) | 1986-01-16 |
Family
ID=6047290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2836079A Expired DE2836079C2 (de) | 1978-08-17 | 1978-08-17 | Digital-Analog-Umsetzer |
Country Status (10)
Country | Link |
---|---|
US (1) | US4396907A (de) |
JP (1) | JPS5527800A (de) |
AT (1) | AT367580B (de) |
CH (1) | CH649878A5 (de) |
DE (1) | DE2836079C2 (de) |
FR (1) | FR2433861A1 (de) |
GB (1) | GB2029144B (de) |
IT (1) | IT1195734B (de) |
NL (1) | NL7906252A (de) |
SE (1) | SE438394B (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842349C2 (de) * | 1978-09-28 | 1986-04-30 | Siemens AG, 1000 Berlin und 8000 München | Digital-Analog-Umsetzer |
US4323885A (en) * | 1980-09-29 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Noise and crosstalk reduction in mid-riser biased encoders |
US4542368A (en) * | 1982-02-23 | 1985-09-17 | Burr-Brown Corporation | Trimmable resistive scaling network suitable for digital to analog converters |
US4539553A (en) * | 1982-03-30 | 1985-09-03 | Sony Corporation | Digital-to-analog converter of the current-adding type |
JPS6349100A (ja) * | 1986-08-14 | 1988-03-01 | Sanko Junyaku Kk | 無機リンの測定法 |
US4926339A (en) * | 1989-06-08 | 1990-05-15 | Michael Naso | Computer automated microfilm jacket feed and printer device |
JP2580895Y2 (ja) * | 1991-09-09 | 1998-09-17 | 日本電気ホームエレクトロニクス株式会社 | データの非線形変換を伴うデジタル/アナログ変換装置 |
JP2535706B2 (ja) * | 1992-05-07 | 1996-09-18 | ミサワホーム株式会社 | インナ―バルコニ― |
US5402126A (en) * | 1993-04-30 | 1995-03-28 | Texas Instruments Incorporated | Method and apparatus for digital to analog conversion using gaas HI2 L |
US5841384A (en) * | 1994-08-18 | 1998-11-24 | Hughes Electronics | Non-linear digital-to-analog converter and related high precision current sources |
GB9710658D0 (en) * | 1997-05-24 | 1997-07-16 | Philips Electronics Nv | Digital to analogue and analogue to digital converters |
US5969658A (en) * | 1997-11-18 | 1999-10-19 | Burr-Brown Corporation | R/2R ladder circuit and method for digital-to-analog converter |
JP3782911B2 (ja) * | 1999-12-13 | 2006-06-07 | セイコーインスツル株式会社 | Adコンバータ回路 |
JP4629971B2 (ja) * | 2003-12-11 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 非直線a/d変換されたデジタル信号対応のd/a変換回路及びそれを内蔵した音声信号処理回路及び表示装置 |
JP4887384B2 (ja) * | 2009-01-28 | 2012-02-29 | 株式会社オーティス | 雨樋用シート材 |
US8330634B2 (en) * | 2011-02-08 | 2012-12-11 | Maxim Integrated Products, Inc. | Precision sub-radix2 DAC with linearity calibration |
US8717214B1 (en) | 2011-02-08 | 2014-05-06 | Maxim Integrated Products, Inc. | Precision sub-RADIX2 DAC with linearity calibration |
US9337860B1 (en) | 2014-07-03 | 2016-05-10 | Maxim Integrated Products, Inc. | Precision sub-RADIX2 DAC with analog weight based calibration |
US9374103B1 (en) * | 2015-03-12 | 2016-06-21 | Apple Inc. | Digital-to-analog converter system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1518697A (fr) * | 1966-11-28 | 1968-03-29 | Labo Cent Telecommunicat | Décodeur non linéaire à caractéristique discontinue |
JPS50143458A (de) * | 1974-04-16 | 1975-11-18 | ||
DE2720729A1 (de) * | 1976-05-17 | 1977-12-22 | Hasler Ag | Segment-digital/analog-wandler |
-
1978
- 1978-08-17 DE DE2836079A patent/DE2836079C2/de not_active Expired
-
1979
- 1979-07-11 CH CH6467/79A patent/CH649878A5/de not_active IP Right Cessation
- 1979-07-20 FR FR7918802A patent/FR2433861A1/fr active Granted
- 1979-08-09 IT IT25019/79A patent/IT1195734B/it active
- 1979-08-15 SE SE7906835A patent/SE438394B/sv not_active IP Right Cessation
- 1979-08-16 AT AT0555579A patent/AT367580B/de active
- 1979-08-16 NL NL7906252A patent/NL7906252A/nl not_active Application Discontinuation
- 1979-08-17 JP JP10415879A patent/JPS5527800A/ja active Pending
- 1979-08-17 GB GB7928700A patent/GB2029144B/en not_active Expired
-
1981
- 1981-10-06 US US06/309,036 patent/US4396907A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
AT367580B (de) | 1982-07-12 |
SE7906835L (sv) | 1980-02-18 |
CH649878A5 (de) | 1985-06-14 |
FR2433861B1 (de) | 1984-08-24 |
FR2433861A1 (fr) | 1980-03-14 |
SE438394B (sv) | 1985-04-15 |
GB2029144B (en) | 1982-09-02 |
NL7906252A (nl) | 1980-02-19 |
JPS5527800A (en) | 1980-02-28 |
US4396907A (en) | 1983-08-02 |
GB2029144A (en) | 1980-03-12 |
ATA555579A (de) | 1981-11-15 |
DE2836079A1 (de) | 1980-02-28 |
IT1195734B (it) | 1988-10-27 |
IT7925019A0 (it) | 1979-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2836079C2 (de) | Digital-Analog-Umsetzer | |
DE2011056B2 (de) | Pulscodedemodulator mit dehnercharakteristik aufweisender knickkennlinie | |
DE3311067A1 (de) | Digital-analog-wandler hohen aufloesevermoegens | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE3643161A1 (de) | Verfahren und vorrichtung zur offsetspannungs-korrektur in einem analog/digital-umsetzer | |
DE2451983C2 (de) | Digital-Analogwandler | |
EP0421395B2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE2129383A1 (de) | Pulscodemodulator mit Knickkennlinien-Amplitudenwandler | |
DE1299020B (de) | Decoder mit nichtlinearer Kennlinie fuer ein Pulscodedemodulations-(PCM)-System | |
DE1913641A1 (de) | Schaltmodulator | |
DE1945205B2 (de) | Uebertragungssystem fuer analogsignale veraenderlicher amplitude mit pulscodemodulation | |
DE1269165B (de) | Schaltungsanordnung zur Digital-Analog-Umsetzung | |
DE2619314C2 (de) | ||
DE3112212A1 (de) | Analog-digital- und digital-analogwandler und verfahren zur umwandlung eines analogen signales in ein nicht-binaeres digitales wort und eines nicht-binaeren digitalen worts in ein analoges signal | |
DE1268210B (de) | Veraenderbares Daempfungsglied mit Dioden in Spannungsteilerschaltung | |
DE2835981C2 (de) | ||
DE2842349C2 (de) | Digital-Analog-Umsetzer | |
EP0267391A1 (de) | Schaltverstärker | |
DE1202326B (de) | Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere fuer PCM-Decoder | |
DE1142385B (de) | Anordnung zur nichtlinearen Codierung und Decodierung | |
DE2411561C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iteratiwerfahren arbeitenden Codierer | |
DE2436238A1 (de) | Nicht linearer analog-digital-umsetzer zur verdichtungscodierung | |
DE1512816C (de) | Verfahren und System zum Übertragen eines Sprechfrequenzspektrums von einem Sender zu einem Empfänger | |
DE1297145B (de) | Einstellbare Spannungsquelle zum Erzeugen nichtlinear quantisierter Spannungswerte | |
DE1805155A1 (de) | Analog/Digital-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |