DE1202326B - Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere fuer PCM-Decoder - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

H03k

Deutsche Kl.: 21 al - 36/12

Nummer: 1 202 326

Aktenzeichen: N 24752 VIII a/21 al

Anmeldetag: 8. April 1964

Auslegetag: 7. Oktober 1965

Die Erfindung betrifft eine Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere für PCM-Decoder mit nichtlinearer Kennlinie oder einen Analog-Digital-Umwerter vom Rückkopplungstyp, insbesondere einen PCM-Decoder, in dem der Decoder oder der Digital-Analog-Umwandler als örtlicher Decoder verwendet wird.

Ein bekannter Rückkopplungscoder vom Typ der Seriencoder ist in einem Artikel von B. D. Smith in den »Proceedings of the Institute of the Radio Engineering«, Bd. 41, August 1953, auf den Seiten 1053 bis 1058 beschrieben. Wie in diesem Artikel ausgeführt ist, ist es möglich, einen Rückkopplungscoder mit einer Pressercharakteristik zu versehen, die ein verbessertes Verhältnis von Signal zu Geräusch hat, wenn man den örtlichen Decoder mit einer nichtlinearen Pressercharakteristik versieht. Dieser bekannte Coder kann jedoch nur eine hyperbolische Pressercharakteristik liefern, die gegeben ist durch die Formel

Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere für PCM-Decoder

Anmelder:

Nippon Electric Company Limited, Tokio

Vertreter:

Dipl.-Ing. H. Ciaessen, Patentanwalt,

Stuttgart W, Rotebühlstr. 70

Als Erfinder benannt:
Yasutaka Ohashi, Tokio

Beanspruchte Priorität:

Japan vom 12. April 1963 (18 975)

(1)

In dieser Formel ist χ ein normalisierter Digitalwert, der zwischen 0 und 1 schwanken kann, y der Analogwert, der dem variablen Digitalwert χ entspricht, und m ein willkürlicher Parameter. Weiterhin ist bei diesem bekannten Coder die Codercharakteristik nicht durch eine ungerade Funktion gegeben, und die Charakteristik ist auch nicht symmetrisch zum Nullpunkt des Ausgangs-Digitalsignals oder des Eingangs-Analogsignals. Bei einem Analogsignal, das sowohl positive als auch negative Werte hat, wie z. B. die Sprache oder die Fernsehsignale, muß die Decodierung für die positiven und die negativen Werte des Eingangs-Analogsignals getrennt durchgeführt werden. Bei diesem bekannten Decoder können weiterhin sehr leicht Fehler auftreten, wenn das Analogsignal in der Nähe des Nullpunktes liegt. Weitere Nachteile des bekannten Coders sind: In der Pressercharakteristik gibt es nur einen Parameter. Daraus ergibt sich, daß eine Verbesserung des Verhältnisses von Signal zu Quantisierungsgeräusch bei geringeren Eingangsamplituden eine Störung dieses Verhältnisses bei den höheren Eingangsamplituden hervorruft; die Wahl eines großen Wertes, wie z. B. 20 für den Parameter m in der Gleichung (1), die notwendig ist, um ein Sprachsignal zu codieren, ergibt eine Verringerung der analogen Ausgangsspannung des örtlichen Decoders; der Coder kann nicht schnell arbeiten, da das Ausgangs-Analogsignal des örtlichen Decoders mit dem Eingangs-Analogsignal nicht in einem Stromvergleicher verglichen werden kann.

Eine nichtlineare Pressercharakteristik für einen Coder hat man bisher dadurch geschaffen, daß man einen Coder mit linearer Codierungscharakteristik mit einem Presser kombiniert hat.

Dabei enthält dieser Presser nichtlineare Elemente, wie z. B. Röhren, Dioden und Transistoren. Bei dieser Art von bekannten Codern ändern sich die Nichtlinearitäten der nichtlinearen Elemente mit der Temperatur und dem Alter der Bauelemente. Daraus ergibt sich, daß die nichtlineare Codierungscharakteristik Temperaturänderungen und weiteren Einflüssen unterworfen ist. Verschiedene Coder oder sogar derselbe Coder mit verschiedenen nichtlinearen Elementen können verschiedene nichtlineare Codierungscharakteristiken haben. Überdies hat die Verwendung von Transistoren als Schaltelemente bei den schaltbaren Bewertungswiderständen der bekannten Coder, wie sie z. B. in F i g. 3 auf Seite 1054 des obengenannten Artikels gezeigt sind, infolge der

Temperaturabhängigkeit und anderer Änderungen der Transistorcharakteristik schwere Störungen in der nichtlinearen Codierungs- oder Decodierungscharakteristik hervorgerufen.

Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere für PCM-Decoder mit nichtlinearer Kennlinie, zu schaffen, deren Nichtlinearität nicht von der Nichtlinearität von Bauelementen abhängig ist und bei der die nichtlineare Charakteristik durch eine Gleichung mit zwei variablen Parametern dargestellt werden kann. Weiterhin soll sich durch einfaches Festlegen von bestimmten

509 690/417

3 4

Werten der variablen Parameter eine gute Annäherung gänge 11 wird das Eingangs-Analogsignal empfangen, an eine logarithmische, eine hyperbolische, eine das in ein Digitalsignal umgewandelt werden soll, hyperbolische Sinus- oder eine andere Presser- Es ist weiterhin ein Steuerkreis 13 vorgesehen, der k charakteristik ergeben. Dies wird erfindungsgemäß Steuersignale a_1} a_z ... au abgibt. Diese Signale entdadurch erreicht, daß zwei gleiche, in Reihe geschaltete 5 sprechen am Beginn einer Abtastperiode einem fest-Gleichspannungsquellen vorhanden sind und daß gelegten Digitalwert mit k Ziffern,
parallel zu diesen Gleichspannungsquellen zwei Sie werden zu nacheinanderfolgenden Zeitpunkten Reihenschaltungen von in Abhängigkeit von den erzeugt, um ein Digitalsignal zu erzeugen, das dem Digitalsignalen schaltbaren Bewertungswiderständen abgetasteten Eingangs-Analogsignal entspricht. Es ist liegen und daß die Bewertungswiderstände in einer io weiterhin ein örtlicher Decoder 15 vorgesehen, um Reihenschaltung gleich und hinsichtlich ihrer Arbeits- in Abhängigkeit von den Kontrollsignalen a_x, a_%... au weise komplementär und die benachbarten in den ein analoges Ausgangssignal zu erzeugen, das dem beiden Reihenschaltungen komplementär sind und Digitalcode entspricht. Der Stromvergleicher 17 ist daß zwischen den Bewertungswiderständen der zweiten vorgesehen, um zu jedem der nacheinanderfolgenden Reihenschaltung zwei in Reihe geschaltete Wider- 15 Zeitpunkte das analoge Ausgangssignal y mit dem stände liegen und daß die Analogspannung an der analogen Eingangssignal zu vergleichen und ein Verbindung zwischen den Bewertungswiderständen Fehlersignal d zu erzeugen, das angibt, welches der der ersten Reihenschaltung und zwischen den zu- beiden Signale größer ist, und das dann zum Steuersätzlichen Widerständen der zweiten Reihenschaltung kreis 13 übertragen wird, um zu den festgelegten und an dem Verbindungspunkt zwischen den beiden 20 Zeitpunkten das Digitalsignal entsprechend abzu-Spannungsquellen abgenommen wird. ändern. Obwohl in der Anordnung nach F i g. 1 dar-

Der Decoder bzw. der Coder, in dem ein Decoder gestellt ist, daß einer der Eingänge 11 für das analoge als örtlicher Decoder verwendet wird, soll eine Signal geerdet ist und daß auch ein Eingangsanschluß nichtlineare Pressercharakteristik nach folgender des Vergleichers 17, über den das analoge Ausgangs-Formel haben: 25 signal empfangen wird, ebenfalls geerdet ist, sei darauf _ /ri _ ,-ι _ 2X₁ / ri , Z₁ _ 2-v-i·. λ->\ hingewiesen, daß die Erde auch durch ein anderes y νμ p(i χ Jj/lh-? 11 x)i)x- w geeignetes Bezugspotential ersetzt werden kann.

In dieser Formel ist χ der normalisierte Digitalwert, Der örtliche Decoder 15 enthält zwei in Reihe

der Werte zwischen —1 und +1 annehmen kann, geschaltete Gleichspannungsquellen 21 und 22, von

beide Werte eingeschlossen; y ist der normalisierte 30 denen jede eine festgelegte Gleichspannung E abgibt.

Analogwert, der dem Digitalwert χ entspricht, und Der Verbindungspunkt zwischen diesen beiden Quellen

ρ und q sind unabhängige variable Parameter. Mit ist mit Erde oder einem anderen Bezugspotential ver-

einem nach dieser Charakteristik arbeitenden Coder bunden. Von den ersten und zweiten schaltbaren

ist es möglich, die Präzision der Codierung stark zu Bewertungswiderständen 23 und 24, die gleich und

erhöhen und ein Ausgangsanalogsignal zu bekommen, 35 komplementär zueinander sind, führt je eine Leitung

das zehnmal größer ist als das, das von einem bekann- zu den verschiedenen Anschlüssen der in Reihe ge-

ten Coder abgegeben wird, da die Parameter der schalteten Stromquellen 21 und 22. Die anderen An-

nichtlinearen Charakteristik Werte in der Nähe von 1 Schlüsse der Kreise 23 und 24 sind mit der Leitung 19

annehmen können. Ein solcher Wert ist für eine verbunden. Von den dritten und vierten schaltbaren

Decodierung von analogen Signalen, die sowohl 40 Bewertungswiderständen 27 und 28 ist ebenfalls je eine

positive als auch negative Werte annehmen, wie z. B. Leitung mit den verschiedenen Polen der in Reihe

die Sprache und Fernsehsignale, besonders günstig. geschalteten Quellen 21 und 22 verbunden. Die zweiten

Die Erfindung wird nun an Hand der in den bei- Anschlüsse dieser schaltbaren Bewertungswiderstände

liegenden Zeichnungen dargestellten Beispiele näher 27 und 28 sind über je einen Widerstand 25 bzw. 26

erläutert. Es zeigt 45 ebenfalls mit der Leitung 19 verbunden. Diese Wider-

F i g. 1 eine Schaltung für einen Coder nach der stände haben beide den gleichen Widerstand R₀ und

Erfindung, zum Teil in Blockform, erzeugen mit den anderen Schaltgliedern die Nicht-

F i g. 2 eine Kurve, die die normalisierte Charak- linearität der Decodierungscharakteristik des De-

teristik eines Decoders zeigt, coders 15. Der dritte Bewertungswiderstand ist kom-

F i g. 3 ein Diagramm, das das verbesserte Verhältnis 50 plementär zu dem ersten Bewertungswiderstand 23

Signal zu Geräusch darstellt, das gemäß der Erfindung und ist mit dem gleichen Anschluß der Quelle 21

erreicht werden kann, verbunden.

F i g. 4 ein Blockdiagramm einer Änderung der Der vierte Bewertungswiderstand 27 ist komplemen-

Anordnung nach F i g. 1, tär zum zweiten Bewertungswiderstand 24, mit dem er

F i g. 5 eine Stromlaufzeichnung für eine andere 55 ebenfalls gemeinsam an dem Anschluß der Spannungs-Ausführung eines Coders nach der Erfindung, zum quelle 22 liegt. Dadurch ergibt sich, daß der dritte Teil in Blockform, und vierte Bewertungswiderstand auch untereinander

F i g. 6 ein Blockdiagramm, das eine äquivalente gleich und komplementär sind.

Lösung zu dem in F i g. 5 verwendeten Bewertungs- Der erste schaltbare Bewertungswiderstand 23 ent-

widerstand zeigt, und _ 60 hält Schalter 311, 312 ... und 31 k, die entweder in

F i g. 7 ein Blockdiagramm einer Änderung der der Stellung 0 oder in der Stellung 1 sein können. In

Anordnung nach F i g. 5. der Stellung 1 besteht eine Verbindung mit der Gleich-

In F i g. 1 ist ein Coder dargestellt, der einen Strom- Stromquelle 21. Die Umschaltung wird über die

vergleicher hat, der Vergleicher des Coders nach Steuersignale a_x> a₂ ... und as gesteuert, die vom

F i g. 1 ist dem Vergleicher ähnlich, der in F i g. 4 65 Steuerkreis 13 abgegeben werden, in Abhängigkeit

auf Seite 1054 der obengenannten Veröffentlichung davon, ob die entsprechende Binärziffer den WertO

beschrieben ist, mit dem Unterschied, daß hier der oder 1 hat. Die Widerstände 321, 322 ... und 23k

Vergleicher ein Stromvergleicher ist. Über die Ein- sind mit einem Anschluß mit den Schaltern 311,312...

und 31 k verbunden. Die anderen Anschlüsse sind mit einem Fall, in dem alle Ausgänge 1 der Schalter gemeinsam mit der Leitung 19 verbunden. Diese der Bewertungswiderstände 23, 24, 27 und 28 mit entWiderstände sind bewertet. Sie werden vom Wider- sprechenden Quellen 21 bzw. 22 in der in F i g. 1 standswert R₁ abgeleitet als R₁Il, RJ2² ... und gezeigten Art verbunden sind.

i?i/2^fc-² bis R₁Il*-¹. R₁ ist dabei der Wert des ersten 5 Wenn der erste und der vierte Bewertungswiderstand Widerstandes 321, der mit dem ersten Schalter 311 23 und 28 die Leitwerte G₁ bzw. G₂ haben, wenn alle verbunden ist und durch das Steuersignal G₁ der k Codeziffern eine binäre 1 darstellen, dann haben der niedrigsten Digitalstelle gesteuert wird. Der zweite, zweite und dritte Bewertungswiderstand 24 bzw. 27 schaltbare Bewertungswiderstand 24 enthält in gleicher ebenfalls den Leitwert G₁ bzw. G₂, wenn die k Code-Weise die Schalter 331, 332 ... und 33k und die io ziffern alle den binären Wert 0 haben. Dieser Leitwert Widerstände 341,342 ... 34/c. Die beiden Bewertungs- ergibt sich zu
widerstände 23 und 24 sind untereinander vollkommen _, _ _nk ^_{1 R}
gleich in bezug auf die Verbindungen mit den Gleich- ι — C ~ ^)I^i >
Stromquellen und mit der gemeinsamen Leitung 19. ^₂ — (2^fe — l)/i?2 · (3)
Ebenfalls hat jedes Paar von entsprechenden Wider- 15 Wenn nun die Werte für die Widerstände in der ständen, wie z. B. 321 und 341, den gleichen Wert. Sie oben beschriebenen Weise gewählt sind, dann erhält werden jedoch entgegengesetzt geschaltet, d. h., durch _man, da die Steuersignale a_u a₂ ... und er*, die an die ein Signal, z. B. O₁, wird der Schalter 311 in die einzelnen Bewertungswiderstände angelegt werden, in Stellung 1 und der Schalter 331 in die Stellung 0 ge- ihrer Gesamtheit einen normalisierten Digitalwert χ bracht. Es ist jedoch auch möglich, diese komplemen- so der Gleichung (2) darstellen, für die vier Bewertungstäre Arbeitsweise dadurch zu erreichen, daß die widerstände 23, 24, 27 und 28 die folgenden Leit-Schalter, z. B. 311 und 331, in der gleichen Weise werte:

betätigt werden, also z. B. beide den Zustand 1 ein- g_x = G₁ (1 — x)/2,

nehmen; in diesem Fall sind dann z. B. die Ausgänge 1 g = G (1 + x)l2

des Bewertungswiderstandes 23 mit der Quelle 21 35 ^a _ * „ ... '

verbunden, während beim Bewertungswiderstand 24 ^³ — ^e U + ^x)l^ >

die Ausgänge 0 der Schalter mit der Quelle 22 ver- g* = ^G2 (1 — *)/2 . (4)

bunden sind. Wenn das Potential an der bereits erwähnten

Der dritte Bewertungswiderstand 27 enthält die Leitung 19 zu einem gegebenen Zeitpunkt E' ist,

Schalter 351, 352 ... und 35k. Jeder dieser Schalter 30 dann ist

hat wiederum eine Stellung 0 und eine Stellung 1, (E- E') \e +1/(7? — l/g)]

die so mit der ersten Quelle 21 verbunden sind, daß , * _Γ,_{Λ r} ° ₁JL ,,,-, „, , _n

diese Schalter komplementär zu den Schaltern 311, ^{+ {}~~ ^h ~ * ^)xlg* ^{+ 1/{K}° ~~ ^i/gi)i ~~ *" ' ^r ~ ^υ

312 .. und 31 k des ersten Bewertungswiderstandes 23 (5)

arbeiten. 35

Auch diese Schalter werden vom Steuerkreis 13 die Gleichung für einen Stromkreis, der den örtlichen gesteuert. Die Widerstände 361, 362 ... und 36k sind Decoder 15 und einen entsprechenden Kreis r des über den Widerstand 25 mit der Leitung 19 verbunden. nichtlinearen Eingangswiderstandes der Vergleichs-Für die Widerstandswerte gilt hier der Zusammen- schaltung enthält. Aus der Gleichung (5) ergibt sich, hang, daß der Widerstand 361, der mit dem Schalter 40 daß das Potential E' auf der Leitung 19 gegeben ist 351 verbunden ist und daher über das Steuersignal O₁ durch

entsprechend der niedrigsten Digitalstelle gesteuert E' = E(Ax + Bx^I(C — Dx²) (6)
wird, den Wert R₂ hat. Für die folgenden Widerstände

gilt dann i?_a/2 ... und Äg/2*-¹. In entsprechender In dieser Gleichung gelten für die Koeffizienten die

Weise enthält der Bewertungswiderstand 28 die Schal- 45 folgenden Werte:

ter 371, 372 ... und 37 k, die komplementär zu den . _ . „ r η j. » r «

Schaltern 351,352 ... und 35k des dritten Bewertungs- A - 4 Ij₂ - Lr₁ (Z + K₀ Ir₂) ,

Widerstandes 27 arbeiten. Die Widerstände 381,382... ^B = ^Ro* G₁ G₂ ³,

und 38£ liegen in entsprechender Weise an den C = (l/r + G₁) (2 + R₀ G₂)² + 2 G₂ (2 + R₀ G₂),

Schaltern und über den Widerstand 26 an der 50 q — (\[_r _|_ G₁) i?₀ ² G₂ ² + 2 R₀ G₂ ². (7)
Leitung 19.

Obwohl die Schalter 311, 331, 351, 371, 312 usw. in Wenn der normalisierte Ausgangswert y den Aus-

den Bewertungswiderständen 23, 24, 27 und 28 in gangswert des örtlichen Decoders 15 darstellt und

F i g. 1 als mechanische Schalter dargestellt sind, dadurch gebildet wird, daß die Spannung E' der

können sie zum praktischen Gebrauch auch elektro- 55 Leitung 19 mit (C — D) / E (A + B) multipliziert

nische Schalter, wie z. B. Transistoren, sein. wird (damit die Spannung E' dargestellt werden kann

Es sei jetzt an Hand eines Beispiels dargestellt, wie durch —1 und +1, wenn der normalisierte Digital-

der lokale Decoder 15 eine nichtlineare Charakteristik wert χ = — 1 bzw. +1 ist), dann wird aus der Glei-

nach Gleichung (2) erhält, und zwar in Verbindung chung (6)

Wenn jetzt die Koeffizienten A, B, C und D so ge- Codierungscharakteristik erhalten kann, die durch die

wählt sind, daß sie die folgende Bedingung erfüllen: Gleichung (2) gegeben ist.

ß,rj^ , m _ Wenn die Werte für die unabhängigen Parameter ρ

J}. J. _ _fa. 65 und q in der Gleichung (2) bei gegegeben sind, erhält

V/{C — U) — q, [9) _{man aus der} Gleichung (9) das Verhältnis zwischen

dann entspricht die Gleichung (8) der Gleichung (2). den Koeffizienten A und B sowie C und D. Die

Daraus folgt, daß man mit dem Decoder 15 eine De- gemeinsame Spannung E der Gleichstromquellen 21

und 22 ist durch die Betriebsspannung der Transistoren festgelegt, falls Transistoren als Schalter 311, 331 usw. in den Bewertungswiderständen verwendet v/erden. Der Widerstand r des Eingangswiderstandes der Vergleichseinrichtung 17 hängt von der Type dieser Einrichtung ab. Dadurch ist das Verhältnis von dem maximalen Widerstand R₁ (aus den Widerstandswerten der Widerstände 321, 341, 322, 342) zu dem gemeinsamen Widerstand R₀ der Widerstände 25 und 26 und das Verhältnis von dem maximalen Widerstand R₂ (aus den Widerständen 361, 381, 362, 382 usw.) zu dem gemeinsamen Widerstand R₀ durch die Gleichungen (3) und (7) festgelegt. Andererseits werden die Widerstandswerte R₁ und R₂ entsprechend der Charakteristik der Schalttransistoren festgelegt. Daraus ergibt sich, daß die Widerstände R₀, R₁ und R₂ alle festgelegt sind.

In F i g. 2 ist die Abscisse entsprechend dem normalisierten Digitaleingangswert .v und die Ordinate entsprechend dem normalisierten Ausgangs-Analogwert y eingeteilt. Die Kurve 40 zeigt die Deccdierungscharakteiistik des örtlichen Decoders 15, bei dem die Parameter ρ und q in der Gleichung (2) die Werte 0,9 bzw. 0,8 haben. Sowohl der positive als auch der negative Ast dieser Decodierungscharakteristik zeigt eine gute Annäherung an die logarithmische Charakteristik, die von H. Mann, H. M. Sträube und C. P. Vi 11 a r s in der Zeitschrift »Bell System Technical Journal«, Bd. 41, Januar 1962, auf den Seiten 173 bis 226 dargestellt ist. Darin ist 100 als Konstante gewählt, die den Kompressionsgrad darstellt und durch den griechischen Buchstaben μ dargestellt wird.

In dem Diagramm der F i g. 3 ist die Abszisse eingeteilt in Dezibel für Werte der Differenz s zwischen Eingangssignal und Maximaisignal, und die Ordinate ist eingeteilt ebenfalls in Dezibel für das Verhältnis Signal zu Quantisierungsgeräusch S: Nq.

Wie in F i g. 4 auf Seite 179 der obenerwähnten Veröffentlichung in der Bell Zeitschrift dargestellt, sind Kurven 41 und 42 für einen Coder mit hyperbolischer Codieruügscharakteristik eingezeichnet, wie er in dem obenerwähnten Aufsatz von B. D. S ni i t h dargestellt ist, bzw. für einen bekannten Coder, der aus einem Coder mit linearer Charakteristik und einem Presser mit logarithmischer Pressercharakteristik zusammengesetzt ist und so in Kombination eine logarithmische Codierungscharakteristik ergibt, deren Konstante »μ« 100 ist. Die in- F i g. 3 eingezeichnete Kurve 45 zeigt die Charakteristik für einen Coder nach F i g. 1, bei dem die Parameter ρ und q in der Gleichung (2) die Werte 0,9 bzw. 1,3 haben. Die Kurve 41 für das Verhältnis von Signal zu Quantisierungsgeräusch ist im Bereich von niedrigen Eingangswerten besser als die Kurve 42. Bei einem bestimmten höheren Wert wird sie jedoch plötzlich schlechter. Im Gegensatz zu beiden Kurven ist die Kurve 45 für den erfindungsgemäßen Coder ideal flach.

Wenn die Parameter ρ und q in der Gleichung (2) die Werte 0,9 bzw. 0,8 erhalten, dann genügt ein kleiner Wert, wie z. B. 4, für das Verhältnis zwischen dem Kehrwert des maximalen Leitwertes G₂ des dritten oder vierten Bewertungswiderstandes 27 oder 28 und dem Widerstand R₀ der Widerstände 25 oder 26. Die Tatsache, daß ein solch kleines Verhältnis möglich ist, ist einer der technischen Fortschritte, der durch die Anwendung der Erfindung auf einen Decoder 15 mit zwei Paaren von Bewertungswiderständen möglich ist, wobei jedes Paar aus zwei komplementären Bewertungswiderständen besteht.

In bekannten Systemen muß das Verhältnis etwa den V/ert 80 haben, um eine gleiche Charakteristik mit nur einem Paar von komplementären Bewertungswiderständen 27 und 28 zu erhalten. Da es auf diese Weise möglich ist, das Verhältnis zu verkleinern und entsprechend auch den Widerstand R₀ der Widerstände 25 oder 26 zu verkleinern, ist es einerseits möglich, den maximalen Wert des Stromes, der durch die Bewertungswiderstände 321, 341, 361, 381 usw. fließt, etwa 20mal größer zu machen, als es in dem Fall möglich ist, in dem nur ein Paar von komplementären Bewertungswiderständen verwendet wird. Wenn Transistoren als Schalter 311, 331, 351, 371 usw. verwendet werden, verringert sich der Einfluß der Temperatur und anderer ähnlicher Beeinflussungen auf den Sperrstrom Jco, wodurch die Genauigkeit 2D der Decoder und Coder verbessert wird.

Dadurch wird ebenfalls der Ausgangsstrom für den örtlichen Decoder 15 auf den lOfachen Wert vergrößert gegenüber einer Anordnung, bei der der Parameter nur 1 ist. Dadurch wird ebenfalls die Genauigkeit des örtlichen Decoders 15 vergrößert und die gesamte Anordnung vereinfacht. Andererseits ist es möglich, die an die Widerstände 321, 341, 361, 381 usw. angelegte Spannung zu erhöhen und dadurch merklich den Effekt zu verringern, der durch die Sätügungsspannung der Schalttransistoren hervorgerufen wird. Auch dadurch wird die Genauigkeit der Decoder und Coder der Erfindung vergrößert.

In F i g. 4 ist eine Änderung der Anordnung nach F i g. 1 dargestellt. Der örtliche Decoder eines Coders soll dabei mit einem Spannungsvergleicher zusammenarbeiten. Der Decoder 15 ist dem der F i g. 1 ähnlich und enthält zusätzlich einen Entkopplungswiderstand 50, der zwischen dem Verbindungspunkt zwischen den ersten und zweiten Bewertungswiderständen 23 und 24 und dem Verbindungspunkt zwischen den Widerständen 25 und 26 angeschlossen ist. Der Eingangswiderstand des Spannungsvergleichers ist in dieser Figur durch einen Widerstand 170 dargestellt. Der Wert des Entkopplungswiderstandes 50 kann durch die Lösung einer Gleichung unter gegebenen Bedingungen ermittelt werden. Als Gleichung kann dabei z. B. die Gleichung (5) genommen werden, die den Stromkreis des Eingangsdecoders 15 mit dem Eingangswiderstand 170 des Vergleichers enthält. In F i g. 5 ist eine weitere Ausführungsmöglichkeit für einen Decoder und Coder nach der Erfindung dargestellt. Bei dieser Anordnung sind der erste und zweite Bewertungswiderstand 23 und 24 (Paraileltyp) des örtlichen Decoders der Anordnung nach F i g. 1, in der ein Stromvergleicher verwendet wird, durch ein Paar von Bewertungswiderständen 53 und 54 vom Typ mit linearer Spannung ersetzt. Diese Anordnung entspricht dem Stromkreis, der in F i g. 3 auf Seite 1054 des Artikels von B. D. Smith beschrieben ist. Die Ausgänge 1 der Schalter des ersten Bewertungswiderstandes 53 sind mit dem positiven Anschluß der ersten Gleichstromquelle 21 verbunden. Die Ausgänge 0 der Schalter 611, 612 ... 61/c dieses Kreises 53 sind mit dem anderen Pol der ersten Gleichstromquelle verbunden, die in dieser Figur als Erdpotential dargestellt ist. Die Schalter werden entsprechend den Steuersignalen O₁, a₂ ... ajc vom Steuerkreis 13 in die Stellung 0 bzw. 1 gebracht, abhängig davon, welchen

Wert das binäre Signal hat. Die Widerstände 621, 622 ... 62 k sind zwischen den entsprechenden Schaltern 611, 612 ... usw. und der Leitung 19 angeschlossen. Die Werte für die Widerstände folgen der Reihe R₁, RJl ... Äj/2*-¹. Den Wert ^₁ hat dabei der Widerstand 621, der mit dem durch das Signal Ci₁ gesteuerten Schalter 511 verbunden ist. Dieses Signal entspricht der niedrigsten Ziffer des Codes. Der zweite Bewertungswiderstand 54 enthält die Schalter 631, 632 ... und 63k und die Widerstände 641, 643 ... und 64k und ist gleich und komplementär zu dem ersten Bewertungswiderstand 53.

In F i g. 6 ist eine Änderung der Anordnung nach F i g. 5 dargestellt. Der erste Bewertungswiderstand 53 vom Spannungsreihentyp ist ersetzt durch eine Reihenschaltung von Widerstands-Admittanzkreisen 531 und 530, die parallel zur Spannungsquelle 21 liegen. Der Ausgangsanschluß 190 ist mit dem Verbindungspunkt zwischen den beiden Kreisen 531 und 530 verbunden und führt zu der Leitung 19. Der Leitwert G₁ dieses Bewertungswiderstandes 53 zwischen den beiden Spannungspolen und der Leitung 19 ändert sich nicht, wenn die Schalter 611, 612 ... 61A: entweder in die Stellung 0 oder die Stellung 1 geschaltet werden, da ein solcher Leitwert G₁ durch folgende Gleichung dargestellt werden kann:

G₁ =

(30

Andererseits ist der Leitwert g₀ des Kreises 530, der mit dem negativen Pol der Gleichstromquelle 21 verbunden ist, und der Leitwert^ des anderen Kreises 531 gegeben durch die Formeln

S₀ = G₁ (1 - x)/l , _gl = G₁ (1 + x)/2 .

35

Diese Gleichungen gelten für einen normalisierten Digitalwert x, der in der Gleichung (4) gegeben ist.

Die in F i g. 5 dargestellte zweite Anordnung hat alle technischen Vorteile, die auch schon für die erste Anordnung nach F i g. 1 genannt sind. Zusätzlich ergibt sich, da der über die Schalter 611, 631, 612, 632 ... 61 k und 63 k fließende Strom in den Bewertungswiderständen 53 oder 54 vom Spannungsreihentyp nicht vollkommen abgeschaltet werden muß, wenn die Kontakte in jedem dieser Schalter geschlossen werden, daß es möglich ist, Diodenschalter an Stelle von Transistorschaltern zu verwenden. Daraus ergibt sich, daß die Schalter aus der gleichen Zahl von Transistoren gebildet werden können wie bei einem bekannten nichtlinearen Coder, der nur einen Parameter hat, und zusätzlichen Kreisen, die Widerstände und Dioden enthalten.

In F i g. 7 ist eine weitere Änderung der Anordnung nach F i g. 6 dargestellt. In dieser Figur ist ein örtlicher Decoder 15 gezeigt, der dem Kreis für einen Bewertungswiderstand mit linearem Spannungstyp nach F i g. 6 äquivalent ist und zum Zusammenarbeiten mit einem Spannungsvergleicher geändert ist.

Der erste und zweite Bewertungswiderstand 23 und 24 vom Paralleltyp im örtlichen Decoder 15, wie er in F i g. 4 dargestellt ist, sind ersetzt durch einen ersten Bewertungswiderstand vom linearen Spannungstyp, gezeigt durch die entsprechenden Blöcke 530 und und der zweite Bewertungswiderstand durch die entsprechenden Blöcke 540 und 541.

Im örtlichen Decoder 15 nach F i g. 5 und 7 sind die gemeinsame Spannung der Gleichstromquellen 21, 22, die Werte der Widerstände 621, 641, 622, 642 usw. der Bewertungswiderstände vom linearen Spannungstyp, die Werte der Widerstände in den Bewertungswiderständen 27 und 28, der gemeinsame Widerstand der Widerstände 25 und 26, der Wert des Kopplungswiderstandes 50 usw. festgelegt durch Lösung einer Gleichung entsprechend Gleichung (5) mit gegebenen Bedingungen, die den örtlichen Decoder und den Eingangswiderstand 170 des Vergleichers enthält.

Claims (4)

Patentansprüche:

1. Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere für PCM-Decoder mit nichtlinearer Kennlinie, dadurch gekennzeichnet, daß zwei gleiche, in Reihe geschaltete Gleichspannungsquellen (21, 22) vorhanden sind und daß parallel zu diesen GJeichspannungsquellen zwei Reihenschaltungen von in Abhängigkeit von den Digitalsignalen schaltbaren Bewertungswiderständen (23, 24, 27, 28) liegen und daß die Bewertungswidertände in einer Reihenschaltung (23, 24) gleich und hinsichtlich ihrer Arbeitsweise komplementär und die benachbarten in den beiden Reihenschaltungen (23, 27) komplementär sind und daß zwischen den Bewertungswiderständen der zweiten Reihenschaltung (27, 28) zwei in Reihe geschaltete Widerstände (25, 26) liegen und daß die Analogspannung an der Verbindung (19) zwischen den Bewertungswiderständen der ersten Reihenschaltung (23, 24) und zwischen den zusätzlichen Widerständen der zweiten Reihenschaltung (25, 26) und an dem Verbindungspunkt zwischen den beiden Spannungsquellen abgenommen wird.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die schaltbaren Bewertungswiderstände aus einer Parallelschaltung von einzelnen Widerständen bestehen (Paralleltyp).

3. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der schaltbaren Bewertungswiderstände des ersten Paares vom linearen Spannungstyp ist und einen dritten Anschluß hat und daß dieser dritte Anschluß mit dem Verbindungspunkt zwischen den beiden Spannungsquellen verbunden ist und daß die Bewertungswiderstände des zweiten Paares vom Paralleltyp sind.

4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein Entkopplungswiderstand (50) mit endlichem Wert zwischen den Mittelpunkten der beiden Paare liegt.

Hierzu 1 Blatt Zeichnungen

509 690/417 9.65 © Bundesdruckerei Berlin