DE3816903C2 - - Google Patents
Info
- Publication number
- DE3816903C2 DE3816903C2 DE3816903A DE3816903A DE3816903C2 DE 3816903 C2 DE3816903 C2 DE 3816903C2 DE 3816903 A DE3816903 A DE 3816903A DE 3816903 A DE3816903 A DE 3816903A DE 3816903 C2 DE3816903 C2 DE 3816903C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- analog
- signal
- converter
- divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P7/00—Arrangements for regulating or controlling the speed or torque of electric DC motors
- H02P7/06—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current
- H02P7/18—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power
- H02P7/24—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices
- H02P7/28—Arrangements for regulating or controlling the speed or torque of electric DC motors for regulating or controlling an individual dc dynamo-electric motor by varying field or armature current by master control with auxiliary power using discharge tubes or semiconductor devices using semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Analog/Digital-
Wandlung von elektrischen Signalen gemäß dem Oberbegriff
des Anspruchs 1 und auf eine Anordnung zur Durchführung
des Verfahrens gemäß dem Oberbegriff des Anspruchs 2.
Die Erfindung findet beispielsweise Anwendung bei der digitalen
Drehzahlregelung von Motoren mit analogem Sollwerteingang
(drehzahl- oder lagegeregelte Antriebe für Werkzeugmaschinen).
Ein Verfahren zur Analog/Digital-Wandlung gemäß dem Oberbegriff
des Anspruchs 1 ist aus der DE 36 11 922 A1 bekannt.
Die DE 36 11 922 A1 betrifft ein Verfahren und eine Einrichtung
zum Verbessern der Auflösung beim Digitalisieren
eines Analogsignales. Dabei wird das analoge Eingangssignal
in einem ersten Signalast einer Reihenschaltung aus einem
analogen Verstärker mit fester Verstärkung und dem ersten
Eingang eines Analog/Digital-Wandlers zugeleitet, wobei das
digitale Ausgangssignal des Analog/Digital-Wandlers über
einen digitalen Dividierer mit festem Divisor dem ersten
Eingang einer Additionsschaltung zugeleitet wird. Das
analoge Eingangssignal wird in einem weiteren Signalast
unverstärkt an den zweiten Eingang des Analog/Digital-Wandlers
gegeben, wobei das digitale Ausgangssignal des
Analog/Digital-Wandlers dem zweiten Eingang der Additionsschaltung
zugeleitet wird. Ein Kennlinienspeicher bildet
aus dem verstärkten Digitalsignal und mehreren vorgebbaren
Größen einen Bewertungsfaktor für die Ansteuerung der Additionsschaltung
in derartiger Weise, daß innerhalb eines
Übergangsbereiches eine Vermischung des verstärkten und unverstärkten
digitalen Signales erfolgt, während außerhalb
dieses Übergangsbereiches entweder nur das unverstärkte
oder nur das verstärkte Signal benutzt wird.
Eine Anordnung zur Analog/Digital-Wandlung gemäß dem Oberbegriff
des Anspruchs 2 ist aus Electronics, January
19, 1978, Seite 113 bis 119 bekannt. Diese Schrift befaßt
sich mit analogen Eingangs/Ausgangsschaltungen bei Mikrocomputern.
Es wird vorgeschlagen, die Verstärkung eines
einem Analog/Digital-Wandler vorgeschalteten analogen Verstärkers
in Abhängigkeit von unterschiedlichen Eingangssignaltypen
umzuschalten, wodurch die Eingangsschaltung universell
für unterschiedliche Eingangssignaltypen verwendbar
ist.
Ähnliche Verfahren und Anordnungen zur Analog/Digital-Wandlung
sind beispielsweise aus M. Seifart, "Analoge Schaltun
gen", Hüthig-Verlag, Heidelberg, 1987, Seite 485 bis 488
bekannt. Analog/Digital-Wandler haben dabei allgemein die
Aufgabe, ein analoges Eingangssignal (Spannung, Strom) in
eine dazu proportionale Zahl (digitales Ausgangssignal)
umzusetzen. Die Umsetzung analoger in digitale Signale erfolgt
in der Regel in der Weise, daß das analoge Eingangssignal
zu bestimmten diskreten Zeitpunkten abgetastet wird
(Zeitquantisierung) und daß diese Abtastwerte vom Analog/Digital-
Wandler in ein proportionales digitales Signal
(Zahl) umgesetzt werden (Quantisierung der Signalamplitude,
Codierung des ermittelten Amplitudenwertes). Durch die
Abtastung und die Quantisierung entsteht zwangsläufig ein Informationsverlust.
Soll ein analoges Eingangssignal in einem relativ großen
Signalbereich digitalisiert werden, so ist die aufgrund der
Digitalisierung im unteren Signalbereich zwangslaufig damit
verbundene relative Ungenauigkeit häufig von Nachteil.
Der Erfindung liegt die Aufgabe zugrunde, ein störunempfindliches
Verfahren zur Analog/Digital-Wandlung der eingangs
genannten Art anzugeben, das speziell im unteren Signalbereich
des analogen Eingangssignals eine erhöhte Genauigkeit
aufweist, ohne daß hierdurch die Signalübertragung
im mittleren und oberen Signalbereich des analogen
Eingangssignales beeinträchtigt wird.
Des weiteren soll eine Anordnung zur Durchführung des Verfahrens
angegeben werden.
Diese Aufgabe wird bezüglich des Verfahrens in Verbindung
mit den Merkmalen des Oberbegriffes erfindungsgemäß durch
die im Kennzeichen des Anspruchs 1 angegebenen Merkmale
gelöst.
Diese Aufgabe wird bezüglich der Anordnung in Verbindung
mit den Merkmalen des Oberbegriffes erfindungsgemäß durch
die im Kennzeichen des Anspruchs 2 angegebenen Merkmale gelöst.
Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere
darin, daß sich aufgrund dieser Bereichsumschaltung
die Auflösung der Analog/Digital-Wandlung speziell bei
kleinen analogen Eingangssignalen erhöht. Die Möglichkeiten
eines A/D-Wandlers werden ohne großen Aufwand auch im Bereich
kleiner Signale voll ausgenutzt.
Die Erfindung wird nachstehend anhand der in der Zeichnung
dargestellten Ausführungsbeispiele erläutert.
Es zeigen:
Fig. 1 eine erste Ausführungsvariante zur
A/D-Wandlung,
Fig. 2 eine zweite Ausführungsvariante zur
A/D-Wandlung.
In Fig. 1 ist eine erste Ausführungsvariante zur A/D-Wandlung
dargestellt. Ein analoges Eingangssignal A wird dem
feststehenden Kontakt 2c eines ansteuerbaren Umschalters 2
zugeleitet. Der Umschaltkontakt 2a des Schalters 2 ist mit
einem analogen Verstärker 3 mit vorgebbarer fester Verstärkung
V verbunden. Das Ausgangssignal des Verstärkers 3 gelangt
als Eingangssignal B zu einem Analog/Digital-Wandler
4. Der Ausgang des A/D-Wandlers 4 ist mit einem digitalen
Vergleicher 1 und mit dem feststehenden Kontakt 5c eines
Umschalters 5 verbunden. Der Umschaltkontakt 5a des Schalters
5 ist an den Eingang eines digitalen Dividierers 6 angeschlossen
und leitet diesem das digitale Eingangssignal D
als Dividend zu. Der Divisor X des Dividierers 6 ist fest
vorgebbar und entspricht der Verstärkung V des Verstärkers
3. Am Ausgang des Dividierers 6 steht das digitale Ausgangssignal
E an.
Der Umschaltkontakt 2b des Schalters 2 ist an einen Ein
speisepunkt 7 auf der Verbindungsleitung zwischen Verstärker
3 und A/D-Wandler 4 angeschlossen, während der Umschaltkontakt
5b des Schalters 2 an einem am Ausgang des
Dividierers 6 angeordneten Einspeisepunkt 8 liegt.
Die Umschalter 2 und 5 werden vom Vergleicher 1 ange
steuert. Hierzu ist dem Vergleicher 1 ein digitaler
Schwellwert S vorgebbar. Überschreitet das digitale Aus
gangssignal des A/D-Wandlers 4 den Schwellwert S, so
steuert der Vergleicher 1 die Schalter 2 und 5 in der
Weise an, daß der feststehende Kontakt 2c mit dem Um
schaltkontakt 2b und der feststehende Kontakt 5c mit dem
Umschaltkontakt 5b verbunden werden. Infolgedessen sind
sowohl der analoge Verstärker 3 als auch der digitale
Dividierer 6 überbrückt und somit funktionslos. Der Si
gnalweg lautet 2c-2b-7-4-5c-5b-8, d.h. die Umsetzung des
analogen Eingangssignals A in das digitale Ausgangssi
gnal E erfolgt lediglich unter Einsatz des A/D-Wandlers
4.
Unterschreitet das digitale Ausgangssignal des A/D-Wand
lers 4 den Schwellwert S, so steuert der Vergleicher 1
die Schalter 2 und 5 in der Weise an, daß der festste
hende Kontakt 2c mit dem Umschaltkontakt 2a und der
feststehende Kontakt 5c mit dem Umschaltkontakt 5a ver
bunden werden. Der Signalweg lautet 2c-2a-3-7-4-5c-5a-
6-8, d.h. das analoge Eingangssignal A wird verstärkt
(Verstärkung V), digitalisiert und digital dividiert
(Divisor X). Aufgrund der Verstärkung mit anschließender
digitaler Division erhöht sich die Auflösung des A/D-
Wandlers 4. Dabei sind der Schwellwert S einerseits und
Verstärkung V/Divisor X andererseits so aufeinander ab
gestimmt vorzugeben, daß dem A/D-Wandler 4 in keinem
Fall ein zu hohes Eingangssignal B zugeleitet wird. Ge
gebenenfalls ist es empfehlenswert, den digitalen Ver
gleicher 1 mit hysteresebehafteter Umschaltkennlinie
auszubilden, um eindeutig definierte Umschaltpunkte zu
erhalten.
In Fig. 2 ist eine zweite Ausführungsvariante zur A/D-
Wandlung dargestellt. Hierbei wird das analoge Eingangs
signal A einem analogen Verstärker 9 zugeleitet. Im Un
terschied zum Verstärker 3 gemäß Fig. 1 weist der Ver
stärker 9 keine feste Verstärkung, sondern zwei um
schaltbare Verstärkungen V1, V2 auf. Ausgangsseitig ist
der Verstärker 9 mit dem A/D-Wandler 4 verbunden (Ein
gangssignal B). An den A/D-Wandler 4 sind ausgangsseitig
der digitale Vergleicher 1 und ein digitaler Dividierer
10 angeschlossen (Eingangssignal D), wobei am Dividierer
10 ausgangsseitig das digitale Ausgangssignal E ansteht.
Im Unterschied zum Dividierer 6 gemäß Fig. 1 weist der
Dividierer 10 keinen festen Divisor, sondern zwei um
schaltbare Divisoren X1, X2 auf.
Der Verstärker 9 und der Dividierer 10 werden vom Ver
gleicher 1 angesteuert. Überschreitet das digitale Aus
ganssignal des A/D-Wandlers 4 den digitalen Schwellwert
S, so steuert der Vergleicher 1 den Verstärker 9 in der
Weise an, daß die Verstärkung V1 eingestellt wird.
Gleichzeitig steuert der Vergleicher 1 den Dividierer 10
in der Weise an, daß der Divisor X1 eingestellt wird.
Sowohl die Verstärkung V1als auch der Divisor X1 weisen
vorzugsweise den Wert 1 auf, so daß Verstärker 9 und
Dividierer 10 bei höheren Eingangssignalen A ohne Ein
fluß sind.
Unterschreitet das digitale Ausgangssignal des A/D-Wand
lers 4 den Schwellwert S, so steuert der Vergleicher 1
den Verstärker 9 in der Weise an, daß die Verstärkung V2
eingestellt wird. Gleichzeitig steuert der Vergleicher 1
den Dividierer 10 in der Weise an, daß der Divisor X2
eingestellt wird. Verstärkung V2 und Divisor X2 entspre
chen einander. Wie bereits zu Fig. 1 ausgeführt, wird
das analoge Eingangssignal A verstärkt (Verstärkung V2),
digitalisiert und digital dividiert (Divisor X2), was
eine Erhöhung der Auflösung zur Folge hat.
Die in Fig. 1 und 2 im Prinzip dargestellten Anordnungen
werden vorzugsweise als Mikroprozessoren ausgeführt.
Allgemein ist es durch Einsatz des digitalen Verglei
chers 1 von Vorteil, daß keine aufwendigen analogen Re
ferenzen für den Vergleich mit dem analogen Eingangssig
nal notwendig sind, es genügt vielmehr ein digitaler
Schwellwert. Durch Einsatz des digitalen Vergleichers
wird die gesamte Schaltung störunempfindlich. Der Auf
wand für die Analogtechnik wird auf ein Minimum redu
ziert, da der notwendige Vergleich, die Sollwertvorgabe
und die Umschaltung von der Digitalseite gesteuert wer
den.
Claims (2)
1. Verfahren zur Analog/Digital-Wandlung von elek
trischen Signalen, wobei das analoge Eingangssignal einer
Reihenschaltung aus einem analogen Verstärker mit
fester Verstärkung und einem Analog/Digital-Wandler und
dessen digitales Ausgangssignal einem digitalen Dividierer
mit festem Divisor zugeleitet werden, dadurch gekennzeichnet,
daß der analoge Verstärker (3) und der
Dividierer (6) jeweils über ansteuerbare Umschalter
(2, 5) überbrückbar sind und daß die Ansteuerung der Umschalter
(2, 5) über einen das digitale Ausgangssignal
des A/D-Wandlers (4) abtastenden digitalen Vergleicher
(1) erfolgt, wobei das analoge Eingangssignal lediglich
dann analog verstärkt wird, wenn das abgetastete digitale
Signal einen vorgebbaren Schwellwert (S) des digitalen
Vergleichers (1) unterschreitet.
2. Anordnung zur Analog/Digital-Wandlung von elektrischen
Signalen, wobei das analoge Eingangssignal einer
Reihenschaltung aus einem analogen Verstärker mit
umschaltbarer Verstärkung und einem Analog/Digital-Wandler
zugeleitet wird, dadurch gekennzeichnet, daß das
digitale Signal des Analog/Digital-Wandlers (4) einem
digitalen Dividierer (10) mit umschaltbarem Divisor
(X1, X2) zugeleitet wird, wobei die Ansteuerung des analogen
Verstärkers (9) und des digitalen Dividierers (10)
über einen das digitale Ausgangssignal des A/D-Wandlers
(4) abtastenden digitalen Vergleicher (1) erfolgt und
das analoge Signal lediglich dann mit erhöhter Verstärkung
(V2) beaufschlagt wird, wenn das abgetastete digitale
Signal einen vorgebbaren Schwellwert (S) des digitalen
Vergleichers (1) unterschreitet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3816903A DE3816903A1 (de) | 1988-05-18 | 1988-05-18 | Verfahren und anordnung zur analog/digital-wandlung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3816903A DE3816903A1 (de) | 1988-05-18 | 1988-05-18 | Verfahren und anordnung zur analog/digital-wandlung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3816903A1 DE3816903A1 (de) | 1989-11-30 |
DE3816903C2 true DE3816903C2 (de) | 1993-04-01 |
Family
ID=6354619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3816903A Granted DE3816903A1 (de) | 1988-05-18 | 1988-05-18 | Verfahren und anordnung zur analog/digital-wandlung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3816903A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4319376C1 (de) * | 1993-06-11 | 1994-08-11 | Grundig Emv | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel |
DE4319256A1 (de) * | 1993-06-09 | 1994-12-15 | Siemens Ag | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4103240A1 (de) * | 1991-02-02 | 1992-08-06 | Licentia Gmbh | Verfahren und anordnung zur umsetzung mehrerer, zugleich anliegender analoger signale in entsprechende digitale werte |
DE19502047C2 (de) * | 1995-01-12 | 1996-12-05 | Stage Tec Gmbh | Verfahren zur Analog-Digital-Wandlung von Signalen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3611922A1 (de) * | 1986-04-09 | 1987-10-22 | Pierburg Gmbh & Co Kg | Verfahren und einrichtung zum verbessern der aufloesung beim digitalisieren eines analogsignals |
-
1988
- 1988-05-18 DE DE3816903A patent/DE3816903A1/de active Granted
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4319256A1 (de) * | 1993-06-09 | 1994-12-15 | Siemens Ag | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
DE4319256C2 (de) * | 1993-06-09 | 2002-08-01 | Siemens Ag | Analog-Digital-Wandlerschaltung mit hoher Dynamik |
DE4319376C1 (de) * | 1993-06-11 | 1994-08-11 | Grundig Emv | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel |
Also Published As
Publication number | Publication date |
---|---|
DE3816903A1 (de) | 1989-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69008360T2 (de) | Paralleler ad-wandler mit 2n-1-vergleichern. | |
DE69921024T2 (de) | Kaskadierter Analog-Digital-Wandler | |
DE3202789C2 (de) | ||
EP0080014A2 (de) | Digitaler Demodulator frequenzmodulierter Signale | |
DE69014414T2 (de) | Abtast- und Halteanordnung. | |
DE3885188T2 (de) | Elektrische Schaltung mit Verwendungsmöglichkeit in einem A/D-Wandler. | |
DE69232182T2 (de) | Logaritmische Verstärkungsschaltung | |
DE3935617A1 (de) | Infrarot-fouriertransformations-spektrometer | |
DE2451983A1 (de) | Digital-/analogwandler | |
EP0472555B1 (de) | D/a-wandler mit hoher linearität | |
DE3816903C2 (de) | ||
DE2337442A1 (de) | Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signal | |
DE3337041C1 (de) | Schaltungsvorrichtung zur Logarithmierung und Digitalisierung analoger Signale | |
DE2508850A1 (de) | Spannungsdifferenzverstaerker | |
EP0155702A2 (de) | Analog/Digital-Wandlung | |
EP2165412B1 (de) | Vorrichtung zur sensorlosen positionierung mit signalverstärker | |
DE69029680T2 (de) | Schneller Analog-Digital-Wandler | |
EP0234034A1 (de) | Einrichtung zur Analog/Digital-Wandlung von elektrischen Analogsignalen | |
DE19502276A1 (de) | Interpolationsverfahren und hochauflösende digitale Interpolationseinrichtung | |
DE69317531T2 (de) | Universeller Signalumwandler | |
EP0267391B1 (de) | Schaltverstärker | |
EP0404237B1 (de) | Verfahren und Anordnung zur Rauschunterdrückung eines digitalen Signals | |
DE4319376C1 (de) | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel | |
EP0561169B1 (de) | Vorrichtung zum Verarbeiten von Signalen | |
DE1955555C3 (de) | Anelog/Digital-Umsetier für sehr hohe Frequenzen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8120 | Willingness to grant licences paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |