DE1955555C3 - Anelog/Digital-Umsetier für sehr hohe Frequenzen - Google Patents
Anelog/Digital-Umsetier für sehr hohe FrequenzenInfo
- Publication number
- DE1955555C3 DE1955555C3 DE1955555A DE1955555A DE1955555C3 DE 1955555 C3 DE1955555 C3 DE 1955555C3 DE 1955555 A DE1955555 A DE 1955555A DE 1955555 A DE1955555 A DE 1955555A DE 1955555 C3 DE1955555 C3 DE 1955555C3
- Authority
- DE
- Germany
- Prior art keywords
- analog
- coding
- transistor
- binary
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1066—Mechanical or optical alignment
Description
fehlerhaften Übertragung im allgemeinen kleiner ist als beim natürlichen Binärcode.
Analog-Digital-Umsetzer in der Form von Serienumsetzern zum Umsetzen in Binärzeichen nach dem
reflektierten Binärcode bestehen grundsätzlich aus der ■»
Hintereinanderschaltung einer der Anzahl der Binärstellen eines Wortes gleichen Anzahl von Codierstufen,
wobei jede der Codierstufen aus einem ihr zugeführten Analogsignal Ue π ein der folgenden Codierstufe
zugeführtes Analogsignal in
Uc(n+ 1) = 2| Uen\ -E
bildei, worin der Festwert E gleich ist der größten erwarteten Amplitudenstufe, und zugleich über einen
zweiten Ausgang ein Binärzeichen liefert
Es sind einige Schaltungsanordnungen zur Durchführung dieses grundsätzlichen Verfahrens bekanntgeworden.
Bei der Schaltungsanordnung nach der US-Patentschrift
30 35 258 hat jede Codierstufe zwischen Analog- la
Eingang und dem Analog-Ausgang eine V-förmige, durch übliche 'Ollweg-Brückengleichrichter erzeugte
Übertragungskennlinie. Der Leitfähigkeits.ustand je
einer der Gleicl'richterdioden kennzeichnet die Polarität des Eingar gssignals der Stufe und bewirkt die r>
Abgabe eines entsprechenden Binärzeichens. Die Schaltung ist insgesamt sehr aufwendig und wird nur bei
sehr sorgfältiger Auswahl einiger Bauteile hinreichend genau arbeiten.
in der Schaltung nach der deutschen Ausiegeschrift w
Il 83 126 besteht jede Codierstufe aus einem rückgekoppelten
Verstärker mit großem Verstärkungsfaktor. Die Rückkopplung des Verstärkers erfolgt über einen
ersten und einen zweiten Weg, wobei ein Teil jedes Weges gemeinsam ist und jeder Weg ein asymmetrisch r.
leitendes Element enthält, das so gepolt ist, daß ein an den gemeinsamen Teil angelegtes Eingangssignal
immer nur einen Weg leitend hält. Die Rückkopplungswege erzeugen je einen der Schenkel der V-förmigen
Übertragungskennlinie. Am Ausgang des Verstärkers kann das r:.gitalsignal abgenommen werden, während
das analoge Restsignal zumindest an einem der Rückkopplungspfade abnehmbar ist. Der wesentliche
Nachteil dieser Schaltungsanordnung ergibt sich daraus, daß ein Verstärker mit großem Verstärkungsfaktor und 4 >
starker Rückkopplung für ein breites Frequenzband nur mit großein Schallungsaufwand stabil gehalten werden
kann. Die Beschreibung eines geeigneten, aufwendigen Verstärkers findet sich 1. B. in The Bell System
Technical Journal XLIV (Nov. 65), 9. S. 1832 ff. Bei der -,»
darin angegebenen Lösung sind je ein Verstärker für
den unteren und für den oberen Frequenzbereich parallel geschaltet. Mit tragbarem Aufwand kann die
Schaltungsanordnung des Umsetzers nur für einen kleinen Frequenzbereich, nicht jedoch, wie eingangs r,
gefordert, zum Umsetzen von aus Schwingungen sehr hoher Frequenzen und mit sehr hohen Abtastfrequenzen
gewonnetcn Abtastwerten verwendet werden.
Ähnlich aufgebaut ist auch die durch die deutsche Offenlegungsschrift 18 05155 bekannte Schaltungsan- bo
Ordnung. In dieser enthält jede Codierstufe einen Halbwellengieichrichter in Form eines ersten Operationsverstärkers, dessen invertierendem Eingang das
Analogsignal über eine Reihenschaltung zweier Widerstände zugeführt wird und dessen nicht invertierender b-i
Eingang an Masse liegt. Am Ausgang dieses ersten Operationsverstärkers ist das Binärsignal abnehmbar.
Vom Ausgang des erstf ^-Operationsverstärkers führen
weiterhin zwei entgegengesetzt gepolte Dioden, die eine unmittelbar, die zweite über den Verbindungspunki
der beiden Widerstände zum invertierenden Eingang des Verstärkers. Dem in dieser Anordnung gleichgerichteten
analogen Eingangssignal wird in einem zweiten Operationsverstärker ein Festwert überlagert und dabei
das analoge Restsignal gewonnen. Auch dieser zweite Operationsverstärker ist rückgekoppelt, und es ergeben
sich daher dieselben Schwierigkeiten und Nachteile, wie sie bereits für die Anordnung nach der deutschen
Auslegeschrift It 83 126 genannt wurden.
Es bestand daher die Aufgabe, eine Schaltungsanordnung zum Umsetzen analoger Abtastwerte in einen
Binärcode, inabesondere zum Umsetzen von aus Schwingungen sehr hoher Frequenzen und mit sehr
hohen Abtastfrequenzen gewonnenen, breitbandigen Abtastwerten, und mit gegenüber bekannten Schaltungen
kleinerem Aufwand anzugeben. Nach den eingangs gegebenen Erläuterungen ist hierfür ein Serienumsetztr
in bezug auf den Aufwand und ein Umsetzer zur Bildung
eines reflektierten Binärcodes mit P" .-ksicht auf die sehr
kurze, für den Codiervorgang zur V-jrPigung stehende
Zeit vorzugsweise geeignet. Nach der Entscheidung für diese, im Grundsätzlichen bekannte Art eines Arcing/
Digital-Umsetzers kann die Aufgabe beschränk werden
a'tf eine Anordnung, die im Grundsatz ohne Rückkopplung arbeitet und damit auch für das
Umsetzen sehr breitbandiger Analogsignale ohne großen Aufwand stabil und unkritisch aufgebaut werden
kann.
Der erfindungsgemäße Analog/Digital-Umsetzer zum Umsetzen von analogen Abtastwerten in Binärzeichen
eines reflektierten Binärcodes, bestehend aus der Hintereinanderschaltung einer der Anzahl der Binärstellen
jedes Codewortes gleichen Anzahl von Codierstufen, wobei jede der Codierstufen aus einem ihr
zugeführten Analogsignal Ue η ein der folgenden Codierstufe zugeführtes analoges Restsignal
Ue (n + 1) = 2 | Ue η | - E
bildet, worin E gleich ist der größten am Eingang des
U. isetzers erwarteten Amplitude, und zugleich über einen zweiten Ausgang ein von der Polarität des ihr
zugeführten Analogsignals abhängiges Digitalsignal liefert, ist dadurch gekennzeichnet, daß jede der
Codierstufen besteht aus einer ersten, über die Basis ihres ersten Transistors durch Analogsignale ansteuerbaren
Differenzverstärkerschaltung, deren zweiter Transistor mit der Basis an Masse liegt, und einer
zweiten Differenzverstärkerschaltung, wobei die Basis des ersten Transistors des /weiten Differenzverstärkers
mit dem Kollektor des ersten Transistors des ersten Differenzverstärkers und die Basis des zweiten Transistors
des zweiten Differenzverstärker mit dem Kollektor des zweiten Transistors des ersten Differenzverstärkers
verbunden ist, daß der für die Transistoren des zweiten Differenzverstärkers gemeinsame Emitter
vorwiderstand mit einem für alle Codierstufen gleich angeordneten Abgriff versehen ist. an dem das restliche,
durch die nachfjlgende Codierstufe auszuwertende Analogsignal abnehmbar ist, daß ein Digitalsignal am
Kollektor des ersten Transistors und ein dazu 'nverses Digitalsignal am Kollektor des zweiten Transistors des
zweiten Differenzverstärkers abnehmbar ist und daß die Speisespannungen der Codierstufen in ihren auf das
Massepotential bezogenen Werten so gewählt und die Teil widerstände des gemeinsamen Emittervorwiderstandes
def Transistoren des zweiten Differenzvorstär-
kers so bemessen sind, daß bei einem Signal Uc η — 0
am Eingang einer Codierslufe am Analogausgang derselben Codierslufe ein Signal gleich der Größe — E
abnehmbar ist.
Die Erfindung wird nachstehend an Hand von Zeichnungen näher erläutert. Hierzu zeigt
Fig. 1 den Übersichtsstromlauf eines Serien-Analog/
Digital-Umsetzers,
Fig.2 ein beispielhaftes Schema für die Umsetzung
eines analogen Abtastwertes in den reflektierten
Binärcode,
Fig.3 die Übertragungskennlinien einer Codierstufe
und
Fig.4 den Stromlaufplan einer erfindungsgemäßen
Codierstufe.
Die Fi g. 1 zeigt einen n-slufigen Serienumsetzer mit
beispielsweise η = 4 gleichen Codierstufen Cl ... CA, geeignet zum Umsetzen von analogen Abtastwerten in
2" = 16 Quantisierungsslufen. Jede Codierslufe hat
einen Analogeingang Ue η mit im Beispiel rt = 1 ...4. M
einen mit dem Analogeingang der nachfolgenden Stufe verbundenen Analogausgang Ua 1 ...Uaη und einen
Digitalausgang Di... Dn. Jede Codierslufe liefert bei einem angelegten Eingangssignal Ue ein analoges
Restsignal der Größe 2 | Ue | - E, wobei E ein fester Wert und gleich der Größe des höchsten erwarteten
analogen Abtastwertes ist, und ein von der Polarität des Fingangssignals abhängiges Digitalsignal.
Die Vorgänge in den einzelnen Codierstufen beim
Umsetzen eines analogen Abtastwertes sind in F i g. 2 in Jo Form eines Schemas dargestellt. Auch hierbei sind svie
in Fig. 1 vier Codierstufen angenommen, die 16 Quantisierungsstufen 0... 15, entsprechend Spannungswerten von -8 ... 0 ... +8 feststellen und in digitaler
Form wiedergeben können. Die den vier Binärstellen entsprechenden Digitalsignale für die 16 Quantisierungsstufen
für den Fall des reflektierten Binärcodes sind im linken Teil des Schemas als Tabelle angegeben.
Entsprechend der größten erwarteten Amplitude des analogen Abtastwertes von 8 Spannungseinheiten ist
der in jeder Stufe abzuziehende Festwert E ebenfalls gleich 8 Spannungseinheiten. Im dargestellten Beispiel
ist ein analoger Abtastwert von + 5,5 Spannungseinheiten angenommen, die, wie ersichtlich, in der Quantisierungsstufe
13 liegen und der das binäre Wort LOLL entspricht Es ergeben dann für die einzelnen Codierstufen
die folgenden Eingangs-, Zwischen- und Ausgangswerte
Codierstufe
1 2
1 2
50
Analoger Eing. Ue | +53 | r + 3 r* | 0 | ~2 r | — -4 | — |
2IiZeI | + 11 | +4- | +8 | L | ||
2IiZeI-E | +3 — | + | -4-1 | 0 | ||
Polarität Ue | -f | — | ||||
Digitalsignal | L | L |
Der unterschiedliche Zusammenhang zwischen der Polarität des Eingangssignals Ue und dem abgegebenen
Digitalsignal zwischen der ersten und allen folgenden Codierstufen ergibt sich aus der Verbindung des
reflektierten Binärcodes mit der üblichen Zählrichtung für die Quantisierungsstufen von negativen zu positiven
Werten. Dieser Unterschied wird erreicht durch die
Abnahme des Digitalsignals in der ersten Codierstufe an einem der zwei und in allen folgenden Codierstufen am
zweiten der zwei Digilalausgänge. Bei Abnahme der Digitalsignale in allen Codierstufen am gleichen
Ausgang ergibt sich ebenfalls ein reflektierter Binärcode, jedoch entsprechend der umgekehrten Zählrichtung
für die Quanlisierungssiufen, d. h. von positiven zu
negativen Werten.
Die Aufgabe jeder Codierstufe, neben der Abgabe eines von der Polarität des analogen Eingangssignals
abhängigen Digitalzeichens, kann unterteilt werden in
1. Verstärkung des analogen Eingangssignals Ue um den Faktor 2. Damit ergibt sich eine erste, in
F i g. 3a dargestellte Übertragungskennlinie.
2. Gleichrichtung des verstärkten analogen Eingangssignal
zum Gewinnen des absoluten Betrages 2 I UeI, entsprechend der in Fig. 3b dargestellten
V-förmigen Übertragungskennlinie.
3. Subtraktion des Festwertes E vom absoluten Betrag des verdoppelten analogen Eingangssignals
2\ Ue j und damit eine Paraiieiverschiebung der Übertragt ngskennlinie, wie in F i g. 3c dargestellt.
Fig.4 zeigt die eifindungsgemäße Schaltungsanordnung
einer diese Aufgabe erfüllenden Codierstufe. Jede Codierstufe besteht aus einer ersten Differenzverstärkerschaltung
Kl und einer zweiten Diffcrenzver-Stärkerschaltung VZ Die erste Differenzverstärkerschaltung
Vl bewirkt die Verstärkung der ihr zugefüS.f ten Analogsignale um den Faktor 2 und besteht
aus den Transistoren 7s 1 und Ts 2, jeweils mit einem
Kollektorvorwiderstand R1 bzw. R 2 und einem
Emittervorwidersland R 3 bzw. /v 4 und einem weiteren, für beide Transistoren gemeinsamen Emittervorwiderstand
R 5. Das Analogsignal Ue wird der Basis des Transistors Ts 1 des ersten Differenzverstärkers Vl
zugeführt Die Basis des Transistors Ts 2 des ersten Differenzverstärkers Vl liegt an Masse.
Die Kollektoren der Transistoren Ts 1 bzw. Ts 2 des ersten Differenzverstärkers V1 sind verbunden mit der
Basis jeweils eines der Transistoren Ts 3 bzw. Ts 4 des zweiten Differenzverstärkers V2. Jedem der Transistoren
Ts 3 und Ts4 ist ein Kollektorvorwiderstand Λ6 bzw. Rl zugeordnet: beide Transistoren haben einen
gemeinsamen, aus der Hintereinanderschaltung der zwei Widerstände R 8 und R 9 bestehenden Emittervorwiderstand.
Der Abgriff zwischen den Widerständen RS und Λ 9 führt zum Analogausgang Ua der
Codierstufe Die Kollektoren der Transistoren Ts 3 bzw. Ts4 des zweiten Differenzverstärkers sind verbunden
mit je einem Digitalausgang Di bzw. D 2, an denen
zueinander inverse Digitalzeichen abnehmbar sind Der zweite Differenzverstärker bewirkt ferner sowotrl die
Gleichrichtung der verstärkten Analogsignale wie auch durch die Spannungsteilung am gemeinsamen Emitterwiderstand
der Transistoren und geeignet gewählten Speisespannungswerten + U und - U die Subtraktion
des Festwertes E vom verstärkten und gleichgerichteten Analogsignal.
Die gesamte Schaltung einer Codierstufe arbeitet in nachfolgend beschriebener Weise:
Ist die Eingangsspannung Ue, bezogen auf Massepotential,
gleich OV, so haben die Kollektoren der Transistoren TsI und Ts 2 des ersten Differenzverstärkers
Vl und damit auch die Basen der Transistoren Ts 3 und Ts 4 des zweiten Differenzverstärkers V2 gleiches
PotentiaL Die Transistoren Ts 1 und Ts 2 führen Ströme gleicher Größe, ebenso die Transistoren Ts3 und Ts 4.
Hat die Eingangsspannung Ue positives PotentiaL so
steigt der Kollektof-Emittersfrom des Transistors Ts 1,
und die Spannung am Kollektor desselben Transistors ändert sich gegenüber dem Ruhewert um — 2 U&
Zugleich ander* sich infolge der Kopplung über den hochohmigen Widerstand R 5 die Spannung am Emitter
des Transistors 7s2 in positiver Richtung so Weit, daß
die Spannung am Kollektor des Transistors Ts 2 gegenüber dem Ruhewert sich um 4-2 Ue ändert. Bei
diesen Spannungsunterschieden an den Kollektoren der Transistoren Tsi und Ts2 wird der Transistor Ts 3 lö
gesperrt, und über den Transistor fs4 fließt, ein dem Eingangssignal verhältnisgleicher Strom. Hat dagegen
die Eingangsspannung Ue negatives Potential gegen Masse, so ändert sich die Spannung am Kollektor des
Transistors Ts 1 gegenüber dem Ruhewert um +2 Uc und zugleich die Spannung am Kollektor des Transistors
um —2 Ue. Dabei wird der Transistor Ts 4 gesperrt, und über den Transistor 7s3 fließt ein dem Eingangssignal
verhältnisgleicher Strom. In jedem Falle fließt über den den transistoren Ts 3 und Ts 4 gemeinsamen Emitter- ίο
vorwiderstand RS, R9 ein dem Absolutwert des Eingangssignals verhältnisgleicher Strom und erzeugt
an diesen Widerständen einen dem Absolutwert des Eingangssignals verhältnisgleichen Spannungsabfall,
d. h., der zweite Differenzverstärker wirkt als Gleichrichter und die Kennlinie der Ausgangsspannung über
der Eingangsspannung hat die gewünschte V-Form. Die Speisespannungen + t/und - i/der Codierstufe sind in
ihren Werten, bezogen auf Masse, so gewählt, und die Teilwiderstände R 8 und R 9 des gemeinsamen Emitter- JO
Vorwiderstandes der Transistoren Ts3 und Ts4 des zweiten Differenzverstärkers V2 so bemessen, daß bei
einem Eingangssignal Ue = 0 V am Ausgang Ua ein Signal gleich der Größe - Eauftritt. Bei jeder Änderung
des Eingangssignals Ue in beliebiger Richtung ändert J5
sich das Ausgangssignal Ua gegenüber dem Ruhewert -E um den Betrag 2 Ue in positiver Richtung. Je nach
D-I-.:.^ J~ Eingangssignals führt entweder der
Polarität des
Transistor Ts3 oder der Transistor Ts4 des zweiten
Differenzverstärkers V2 Strom und der jeweils andere Transistor keinen Strom, so daß am Kollektor eines
dieser Transistoren ein Digitalsignal und am Kollektor des anderen Transistors das dazu inverse Digitalsignal
abgenommen werden kann, im Gegensatz zu bekannten
Schaltungen zur Lösung der Aufgäbe bewirkt jede Abweichung der Eingangsspannung Ue Vom Wert 0 in
beliebiger Richtung eine verhältnisgleiche Änderung der Ausgangsspannung in positiver Richtung, ohne daß
es dazu einer kritischen Rückkopplung bedarf, d. h. die Kennlinie der Ausgangsspannung über der Eingangsspannung hat V-Form.
Bei der beschriebenen Schaltungsanordnung ist die Kennlinie der Ausgangs- über der Eingangsspannung
bedingt durch den exponentiellen Verlauf der Strom/ Spannungskennlinie der Basis-Emitterstrecke eines
Transistors im Übergangsgebiet von negativen zu positiven Eingangssignalen, d. h. zwischen den beiden
Schenkeln des »V« leicht gerundet. Dadurch sind bei sehr kleinen Eingangssignalen die Ausgangssignale
nicht mehr verhältnisgleich zu den Eingangssignalen, und es kann sich ein erhöhtes Quantisierungsgeräusch
ergeben. Die Abrundung des Kennlinienknickes kann durch eine Rückkopplung vom Kollektor jedes der
Transistoren zur Basis des jeweils anderen Transistors des zweiten Differenzverstärkers V2 beliebig scharf
gemacht werden, wie in Fig.4 durch die gestrichelt gezeichneten Widerstände Λ 10 und R 11 angedeutet ist.
Anstelle des strombegrenzenden gemeinsamen Emittervorwiderstandes R 5 für die Transistoren TiI
und Ts 2 des ersten Differenzverstärkers V\ kann zweckmäßig in an sich bekannter Weise ein strombegrenzender
und stromkonstanthaltender Transistor treten.
Da die erfindungsgemäße Schaltung nur Widerstände und Transistoren enthält, ist sie besonders geeignet für
den Aufbau in integrierter Technik.
Hierzu 2 Blatt Zeichnungen
•09 613/72
Claims (3)
1. Analog-Digital-Umsetzer zum Umsetzen von analogen Abtastwerten in Binärzeichen eines
reflektierten Binärcodes, bestehend aus der Hintereinanderschaltung einer der Anzahl der Binärstellen
jedes Codewortes gleichen Anzahl von Codierstufen, wobei jede der Codierstufen aus einem ihr
zugeführten Analogsignal Ue η ein der folgenden Codierstufe zugeführtes analoges Restsignal
Ue (n + 1) = 2| Ue n\ - E
bildet, worin Egleich ist der größten am Eingang des
Umsetzers erwarteten Amplitude, und zugleich über is
einen zweiten Ausgang ein von der Polarität des ihr zugeführten Analogsignals abhängiges Digitalsignal
liefert, dadurch gekennzeichnet, daß jede der Codierstufen besteht aus einer ersten, über die
Basis ihres ersten Transistors (Ts 1) durch Analogsignale (I 'e) ansteuerbaren Differenzverstärkerschaltung
(VX), deren zweiter Transistor (Ts2) mit der Basis an Masse liegt, und einer zweiten
Differenzverstärkerschaltung (V2), wobei die Basis des ersten Transistors (Ts 3) des zweiten Differenz-Verstärkers
(V2) mit dem Kollektor des ersten Transistors (Ts 1) des ersten Differenzverstärkers
(V1) und die Basis des zweiten Transistors (Ts-I) des
zweiten Differenzverstärkers (V2) mit dem Kollektor des zweiten Transistors (Ti 2) des ersten iu
Differenzverstärkers (VX) verbunden ist, daß der für
die Transistoren (Ts 3, 7s 4) des zweiten Differenzverstärkers
(V2) gemeinsame Emitterwiderstand (R 8, R 9) mit einem für ali. Codierstufen gleich
angeordneten Abgriff versehen ist, an dem das $5 restliche, durch die nachfolge! ie Codierstufe auszuwertende
Analogsignal (Ua) abnehmbar ist, daß ein Digitalsignal (DX) am Kollektor des ersten
Transistors (Ts 3) und ein dazu inverses Digitalsignal (D 2) am Kollektor des zweiten Transistors (Ts 4)
des zweiten Differenzverstärkers (V2) abnehmbar ist und daß die Speisespannungen (+ U, -U) der
Codierstufen in ihren auf das Massepotential bezogenen Werten so gewählt und die Teilwiderstände
(R 8, R 9) des gemeinsamen Emittervorwider- 4 Standes der Transistoren (Ts 3, Ts 4) des zweiten
Differenzverstärkers (V2) so bemessen sind, daß bei einem Signal Ue η = 0 am Eingang einer Codierstufe
am Analogausgang (L'a^Jderselben Codierstufe ein
Signal gleich der Größe - ^abnehmbar ist. -,n
2. Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Differenzverstärker
(V2) eine Rückkopplung vom Kollektor jedes der drei Transistoren (Ts 3, Ts A) zur Basis des
jeweils anderen Transistors (Ts 4, Ts 3) vorgesehen y-,
ist.
3. Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß im ersten Differenzverstärker
(VX) anstelle eines gemeinsamen Emittervorwiderstandes (R 5) für die Transistoren
(TsX, Ts 2) ein strombegrenzender und stromkonstanthaltender
Transistor vorgesehen ist.
b5
Die Erfindung betrifft einen Analög/Digital'Üms'et-'
zer zum Umsetzen analoger Abtasllwerte in einem Binärcode, insbesondere zum Umsetzen von aus
Schwingungen sehr hoher Frequenzen und mit sehr hohen Abtastfrequenzen gewonnenen Abtastwerten.
Solche Analog/Digital-Umsetzer sind beispielsweise erforderlich für das Umsetzen von Fernsehsignalen mit
einer Bandbreite von rund 5 MHz, wobei die Abtastfrequenz 10 MHz oder höher ist, sowie zum Umsetzen der
Ausgangssignale vielkanaliger, nach dem Frequenz-Vielfachvtrfahren
arbeitender Fernsprcch-Obertragungssysteme.
Bei üblichen Analog/Digital-Umsetzern kann u.a.
zwischen parallel arbeitenden und in Serie arbeitenden Umsetzern unterschieden werden.
Für hohe Abtastfrequenzen erscheint der Parallelumsetzer besonders geeignet, der während der Dauer eines
Abtastwertes nur eine Entscheidung zu treffen hat Dieser hat jedoch den Nachteil eines hohen Aufwandes,
da er für jede Quantisierungsstufe ein Entscheidungselement enthält Dieser Nachteil der Serienunrsetzer ist
jedoch bei Verwendung moderner integrierter Baugruppen nicht mehr schwerwiegend, wenn das zu
wandelnde Analogsignal eine Bandbreite von 5MHz nicht wesentlich überschreitet
Sehr viel geringer ist der Aufwand für einen Serienumsetzer, der für 2" Quantisierungsstufen nur η
Entscheidungselemente erfordert Da jedoch beim Serienumsetzer die einzelnen Codierstufen zeitlich
nacheinander arbeti en und der Codiervorgang während
der Dauer eines Abtastwertes beendet werden muß, ist die höchste zulässige Abiasifrequenz begrenzt. Dieser
Nachteil der Serienumsetzer ist jedoch bei Verwendung moderner integrierter Baugruppen nicht mehr schwerwiegend.
Weiterhin ist die Art des vom Analog/Digital-Umsetzer abzugebenden Codes von Bedeutung für die
Geschwindigkeit, mit der ein Serienumsetzer arbeiten kann und damit auch für die höchste zu übertragende
Frequenz. Insbesondere bei der Umsetzung schmaler Frequenzbänder durch vergleichsweise niedrige Abtastfrequenzen
werden im allgemeineT die Binärzeichen nach dem sogenannten natürlichen Binärcode gewonnen.
Bei der Umsetzung analoger Signale durch einen Serienumsetzer in den natürlichen Binärcode gibt jede
Codierstufe über einen Ausgang ein digitales Signal ab und liefert über einen zweiten Ausgang der nachfolgenden
Codierstufe ein je nach Art des festgestellten Binärwortes um einen festen Wert verkleinertes oder
vergrößertes analoges Restsignal. Die dabei notwendigerweise zeitlich aufeinanderfolgenden Vorgänge der
Feststellung des einen oder anderen Binärwertes und davon abhängig der Entscheidung ob der Festwert vom
analogen Restsignal abgezogen werden oder diesem zugefügt werden muß, erfordert vergleichsweise viel
Zeit und begrenzt daher die Arbeitsgeschwindigkeit des Serienumsetzers.
Wenn jedoch der Sericnumsetzer anstelle von Binärzeichen nach dem natürlichen Binärcode Binärzeichen
nach dem reflektierten Binärcode, auch Gray-Code genannt, liefern soll, so wird in jeder Codierstufe
das analoge Restsignal unabhängig von dem durch die Codierstufe festgestellten Binärwert in derselben
Richtung Um einen Pestwert verändert. Daher ist die Umsetzung eines Analogsignals in Binärzeichen des
reflektierten Binärcodes in kürzerer Zeit möglich. Darüber hinaus hat bekanntlich der reflektierte
Binärcode den Vorteil, daß sich jeweils zwei aufeinanderfolgende Werte nur in einer der BinärsteÜen eines
Wortes unterscheiden, so daß die Auswirkune einer
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1955555A DE1955555C3 (de) | 1969-11-05 | 1969-11-05 | Anelog/Digital-Umsetier für sehr hohe Frequenzen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1955555A DE1955555C3 (de) | 1969-11-05 | 1969-11-05 | Anelog/Digital-Umsetier für sehr hohe Frequenzen |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1955555A1 DE1955555A1 (de) | 1971-05-13 |
DE1955555B2 DE1955555B2 (de) | 1978-07-27 |
DE1955555C3 true DE1955555C3 (de) | 1979-03-29 |
Family
ID=5750143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1955555A Expired DE1955555C3 (de) | 1969-11-05 | 1969-11-05 | Anelog/Digital-Umsetier für sehr hohe Frequenzen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1955555C3 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3543649A1 (de) * | 1985-12-11 | 1987-06-19 | Gaggenau Werke | Geschirrkorb |
US5684419A (en) * | 1994-12-01 | 1997-11-04 | Analog Devices, Inc. | n-bit analog-to-digital converter with n-1 magnitude amplifiers and n comparators |
US5550492A (en) * | 1994-12-01 | 1996-08-27 | Analog Devices, Inc. | Analog to digital converter using complementary differential emitter pairs |
-
1969
- 1969-11-05 DE DE1955555A patent/DE1955555C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE1955555B2 (de) | 1978-07-27 |
DE1955555A1 (de) | 1971-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2315986C3 (de) | Digital-Analog-Umsetzer, insbesondere für einen nach dem Iterativverfahren arbeitenden Codierer | |
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE3225405C2 (de) | Spannungs/Strom-Wandlerschaltung | |
DE3012965A1 (de) | Verstaerkungsgeregelter verstaerker | |
DE2213484C3 (de) | Hochfrequenter Breitbandverstärker | |
DE4320691C2 (de) | D/A-Wandler | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE2305291B2 (de) | Regelschaltung zur Regelung der Amplitude eines Signals | |
DE2411069C3 (de) | Dynamisch vorgespannte Differentialverstarkeranordnung | |
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE2852567A1 (de) | Verstaerker mit einem ersten und einem zweiten verstaerkerelement | |
DE1955555C3 (de) | Anelog/Digital-Umsetier für sehr hohe Frequenzen | |
DE3013678C2 (de) | Elektronische Schaltungsanordnung zur Erzeugung geregelter Anstiegs- und Abfallzeiten eines Sinusquadrat-Signals | |
DE3602551C2 (de) | Operationsverstärker | |
DE3405438A1 (de) | Integrierbarer analog/digitalwandler | |
DE3110355A1 (de) | "vorspannungsgenerator" | |
DE3008469C2 (de) | ||
EP0133618A1 (de) | Monolithisch integrierte Transistor-Hochfreqzenz-Quarzoszillatorschaltung | |
DE1272378B (de) | Gleichstromgekoppelter Differential-Operationsverstaerker | |
DE3012823C2 (de) | ||
DE2134414C3 (de) | Nichtlineare Verstärkeranordnung, insbesondere logarithmischer Verstärker | |
DE1537557B2 (de) | Binaere kodierungsstufe fuer einen stufenkoder | |
DE2156149C3 (de) | Gegentakt-Verstärkerschaltung | |
EP0446639B1 (de) | Paralleler Analog/Digital-Umsetzer | |
DE1537557C (de) | Binäre Kodierungsstufe für einen Stufenkoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
EF | Willingness to grant licences | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AEG-TELEFUNKEN NACHRICHTENTECHNIK GMBH, 7150 BACKN |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: ANT NACHRICHTENTECHNIK GMBH, 7150 BACKNANG, DE |
|
8339 | Ceased/non-payment of the annual fee |