DE1955555B2 - Anelog/Digital-Umsetier für sehr hohe Frequenzen - Google Patents

Description

Die Erfindung betrifft einen Analog/Digital-Umsetzer zum Umsetzen analoger Abtastwerte in einem Binärcode, insbesondere zum "Umsetzen von aus Schwingungen sehr hoher Frequenzen und mit sehr hohen Abtastfrequenzen gewonnenen Abtastwerten.

Solche Analog/Digital-Umsetzer sind beispielsweise erforderlich für das Umsetzen von Fernsehsignalen mit einer Bandbreite von rund 5 MHz, wobei die Abtastfrequenz 10 MHz oder höher ist, sowie zum Umsetzen der Ausgangssignale vielkanaliger, nach dem Frequenz-Vielfachverfahren arbeitender Fernsprech-Übertragungssysteme.

Bei üblichen Analog/Digital-Umsetzern kann u.a. zwischen parallel arbeitenden und in Serie arbeitenden Umsetzern unterschieden werden.

Für hohe Abtastfrequenzen erscheint der Parallelumsetzer besonders geeignet, der während der Dauer eines Abtastwertes nur eine Entscheidung zu treffen hat. Dieser hat jedoch den Nachteil eines hohen Aufwandes, da er für jede Quantisierungsstufe ein Entscheidungselement enthält. Dieser Nachteil der Serienumsetzer ist jedoch bei Verwendung moderner integrierter Baugruppen nicht mehr schwerwiegend, wenn das zu wandelnde Analogsignal eine Bandbreite von 5 MHz nicht wesentlich überschreitet.

Sehr viel geringer ist der Aufwand für einen Serienumsetzer, der für 2" Quantisierungsstufen nur η Entscheidungselemente erfordert. Da jedoch beim Serienumsetzer die einzelnen Codierstufen zeitlich nacheinander arbeiten und der Codiervorgang während der Dauer eines Abtastwertes beendet werden muß, ist die höchste zulässige Abtastfrequenz begrenzt. Dieser Nachteil der Serienumsetzer ist jedoch bei Verwendung moderner integrierter Baugruppen nicht mehr schwerwiegend.

Weiterhin ist die Art des vom Analog/Digital-Umsetzer abzugebenden Codes von Bedeutung für die Geschwindigkeit, mit der ein Serienumsetzer arbeiten kann und damit auch für die höchste zu übertragende Frequenz. Insbesondere bei der Umsetzung schmaler Frequenzbänder durch vergleichsweise niedrige Abtastfrequenzen werden im allgemeinen die Binärzeichen nach dem sogenannten natürlichen Binärcode gewonnen. Bei der Umsetzung analoger Signale durch einen Serienumsetzer in den natürlichen Binärcode gibt jede Codierstufe über einen Ausgang ein digitales Signal ab und liefert über einen zweiten Ausgang der nachfolgenden Codierstufe ein je nach Art des festgestellten Binärwortes um einen festen Wert verkleinertes oder vergrößertes analoges Restsignal. Die dabei notwendigerweise zeitlich aufeinanderfolgenden Vorgänge der Feststellung des einen oder anderen Binärwertes und davon abhängig der Entscheidung ob der Festwert vom analogen Restsignal abgezogen werden oder diesem zugefügt werden muß, erfordert vergleichsweise viel Zeit und begrenzt daher die Arbeitsgeschwindigkeit des Serienumsetzers.

Wenn jedoch der Serienumsetzer anstelle von Binärzeichen nach dem natürlichen Binärcode Binärzeichen nach dem reflektierten Binärcode, auch Gray-Code genannt, liefern soll, so wird in jeder Codierstufe das analoge Restsignal unabhängig von dem durch die Codierstufe festgestellten Binärwert in derselben Richtung um einen Festwert verändert. Daher ist die Umsetzung eines Analogsignals in Binärzeichen des reflektierten Binärcodes in kürzerer Zeit möglich. Darüber hinaus hat bekanntlich der reflektierte Binärcode den Vorteil, daß sich jeweils zwei aufeinanderfolgende Werte nur in einer der Binärstellen eines Wortes unterscheiden, so daß die Auswirkung einer

\9 55 555

fehlerhaften Übertragung im allgemeinen kleiner ist als beim natürlichen Binärcode.

Analog-Digital-Umsetzer in der Form von Serienumsetzern zum Umsetzen in Binärzeichen nach dem reflektierten Binärcode bestehen grundsätzlich aus der Hintereinanderschaltung einer der Anzahl der Binärstellen eines Wortes gleichen Anzahl von Codierstufen, wobei jede der Codierstufen aus einem ihr zugeführten Analogsignal Ue η ein der folgenden Codierstufe zugeführtes Analogsignal

Ue (n+ ]) = 2\Uen\-E

bildet, worin der Festwert E gleich ist der größten erwarteten Amplitudenstufe, und zugleich über einen zweiten Ausgang ein Binärzeichen liefert.

Es sind einige Schaltungsanordnungen zur Durchführung dieses grundsätzlichen Verfahrens bekanntgeworden.

Bei der Schaltungsanordnung nach der US-Patentschrift 30 35 258 hat jede Codierstufe zwischen Analog-Eingang und dem Anafog-Ausgang eine V-förmige, durch übliche Vollweg-Brückengleichrichter erzeugte Übertragungskennlinie. Der Leitfähigkeitszustand je einer der Gleichrichterdioden kennzeichnet die Polarität des Eingangssignals der Stufe und bewirkt die Abgabe eines entsprechenden Binärzeichens. Die Schaltung ist insgesamt sehr aufwendig und wird nur bei sehr sorgfältiger Auswahl einiger Bauteile hinreichend genau arbeiten.

In der Schaltung nach der deutschen Auslegeschrift 11 83 126 besteht jede Codierstufe aus einem rückgekoppelten Verstärker mit großem Verstärkungsfaktor. Die Rückkopplung des Verstärkers erfolgt über einen ersten und einen zweiten Weg, wobei ein Teil jedes Weges gemeinsam ist und jeder Weg ein asymmetrisch leitendes Element enthält, das so gepolt ist, daß ein an den gemeinsamen Teil angelegtes Eingangssignal immer nur einen Weg leitend hält. Die Rückkopplungswege erzeugen je einen der Schenkel der V-förmigen Übertragungskennlinie. Am Ausgang des Verstärkers kann das Digitalsignal abgenommen werden, während das analoge Restsignal zumindest an einem der Rückkopplungspfade abnehmbar ist. Der wesentliche Nachteil dieser Schaltungsanordnung ergibt sich daraus, daß ein Verstärker mit großem Verstärkungsfaktor und starker Rückkopplung für ein breites Frequenzband nur mit großem Schaltungsaufwand stabil gehalten werden kann. Die Beschreibung eines geeigneten, aufwendigen Verstärkers findet sich z. B. in The Bell System Technical Journal XLIV (Nov. 65), 9, S. 1832 ff. Bei der darin angegebenen Lösung sind je ein Verstärker für den unteren und für den oberen Frequenzbereich parallel geschaltet. Mit tragbarem Aufwand kann die Schaltungsanordnung des Umsetzers nur für einen kleinen Frequenzbereich, nicht jedoch, wie eingangs gefordert, zum Umsetzen von aus Schwingungen sehr hoher Frequenzen und mit sehr hohen Abtastfrequenzen gewonnenen Abtastwerten verwendet werden.

Ähnlich aufgebaut ist auch die durch die deutsche Offenlegungsschrift 18 05155 bekannte Schaltungsanordnung. In dieser enthält jede Codierstufe einen Halbwellengleichrichter in Form eines ersten Operationsverstärkers, dessen invertierendem Eingang das Analogsignal über eine Reihenschaltung zweier Widerstände zugeführt wird und dessen nicht invertierender Eingang an Masse liegt. Am Ausgang dieses ersten Operationsverstärkers ist das Binärsignal abnehmbar. Vom Ausgang des ersten Operationsverstärkers führen weiterhin zwei entgegengesetzt gepolte Dioden, die eine unmittelbar, die zweite über den Verbindungspunkt der beiden Widerstände zum invertierenden Eingang des Verstärkers. Dem in dieser Anordnung gleichgeriuh-

"> teten analogen Eingangssignal wird in einem zweiten Operationsverstärker ein Festwert überlagert und dabei das analoge Restsignal gewonnen. Auch dieser zweite Operationsverstärker ist rückgekoppelt, und es ergeben sich daher dieselben Schwierigkeiten und Nachteile, wie

ι» sie bereits für die Anordnung nach der deutschen Auslegeschrift 11 83 126 genannt wurden.

Es bestand daher die Aufgabe, eine Schaltungsanordnung zum Umsetzen analoger Abtastwerte in einen Binärcode, insbesondere zum Umsetzen von aus

ι j Schwingungen sehr hoher Frequenzen und mit sehr hohen Abtastfrequenzen gewonnenen, breitbandigen Abtastwerten, und mit gegenüber bekannten Schaltungen kleinerem Aufwand anzugeben. Nach den eingangs gegebenen Erläuterungen ist hierfür ein Serienumsetzer in bezug auf den Aufwand und ein Umsetzer zur Bildung eines reflektierten Binärcodes mit Rücksicht auf die sehr kurze, für den Codiervorgang zur Verfugung stehende Zeit vorzugsweise geeignet. Nach der Entscheidung für diese, im Grundsätzlichen bekannte Art eines Analog/ Digital-Umsetzers kann die Aufgabe beschränkt werden ,auf eine Anordnung, die im Grundsatz ohne Rückkopplung arbeitet und damit auch für das Umsetzen sehr breitbandiger Analogsignale ohne großen Aufwand stabil und unkritisch aufgebaut werden

i» kann.

Der erfindungsgemäße Analog/Digital-Umsetzer zum Umsetzen von analogen Abtastwerten in Binärzeichen eines reflektierten Binärcodes, bestehend aus der Hintereinanderschaltung einer der Anzahl der Binär-

r> stellen jedes Codewortes gleichen Anzahl von Codierstufen, wobei jede der Codierstufen aus einem ihr zugeführten Analogsignal Ue η ein der folgenden Codierstufe zugeführtes analoges Restsignal

Ue(n+ 1) = 2 I Uen\ -E

bildet, worin E gleich ist der größten am Eingang des Umsetzers erwarteten Amplitude, und zugleich über einen zweiten Ausgang ein von der Polarität des ihr zugeführten Analogsignals abhängiges Digitalsignal

4") liefert, ist dadurch gekennzeichnet, daß jede der Codierstufen besteht aus einer ersten, über die Basis ihres ersten Transistors durch Analogsignale ansteuerbaren Differenzverstärkerschaltung, deren zweiter Transistor mit der Basis an Masse liegt, und einer

5« zweiten Differenzverstärkerschaltung, wobei die Basis des ersten Transistors des zweiten Differenzverstärkers mit dem Kollektor des ersten Transistors des ersten Differenzverstärkers und die Basis des zweiten Transistors des zweiten Differenzverstärkers mit dem

">"i Kollektor des zweiten Transistors des ersten Differenzverstärkers verbunden ist, daß der für die Transistoren des zweiten Differenzverstärkers gemeinsame Emittervorwiderstand mit einem für alle Codierstufen gleich angeordneten Abgriff versehen ist, an dem das restliche,

w) durch die nachfolgende Codierstufe auszuwertende Analogsignal abnehmbar ist, daß ein Digitalsignal am Kollektor des ersten Transistors und ein dazu inverses Digitalsignal am Kollektor des zweiten Transistors des zweiten Differenzverstärkers abnehmbar ist und daß die

b5 Speisespannungen der Codierstufen in ihren auf das Massepotential bezogenen Werten so gewählt und die Teilwiderstände des gemeinsamen Emittervorwiderstandes der Transistoren des zweiten Differenzverstär-

\9 55

kcrs so bemessen sind, daß bei einem Signal Uc η = 0 am Eingang einer Codierstufe am Analogausgang derselben Codierslufe ein Signal gleich der Größe — E abnehmbar ist.

Die Erfindung wird nachstehend an Hand von Zeichnungen näher erläutert. Hierzu zeigt

Fig. 1 den Übersichtsstromlauf eines Serien-Analog/ Digital-Umsetzers,

Fig. 2 ein beispielhaftes Schema für die Umsetzung eines analogen Abtastwertes in den reflektierten Binärcode,

Fig.3 die Übertragungskennlinien einer Codierstufc und

Fig. 4 den Stromlaufplan einer erfindungsgemäßen Codierstufe.

Die Fig. 1 zeigt einen n-stufigen Serienumsetzer mit beispielsweise η = 4 gleichen Codierstufen Cl ... C 4, geeignet zum Umsetzen von analogen Abtastwerten in 2" = 16 Quantisierungsstufen. Jede Codierstufe hat einen Analogeingang Ueη mit im Beispiel π = 1 ...4, einen mit dem Analogeingang der nachfolgenden Stufe verbundenen Analogausgang Ua 1 ... Ua η und einen Digitalausgang D 1 ... Dn. Jede Codierstufe liefert bei einem angelegten Eingangssignal Ue ein analoges Restsignal der Größe 2 | Ue\ - £, wobei E ein fester Wert und gleich der Größe des höchsten erwarteten analogen Abtastwertes ist, und ein von der Polarität des Eingangssignals abhängiges Digitalsignal.

Die Vorgänge in den einzelnen Codierstufen beim Umsetzen eines analogen Abtastwertes sind in F i g. 2 in Form eines Schemas dargestellt. Auch hierbei sind wie in Fig. 1 vier Codierstufen angenommen, die 16 Quantisierungsstufen 0... 15, entsprechend Spannungswerten von — 8 ... 0 ... +8 feststellen und in digitaler Form wiedergeben können. Die den vier Binärstcllen entsprechenden Digitalsignale für die 16 Quantisierungsstufen für den Fall des reflektierten Binärcodes sind im linken Teil des Schemas als Tabelle angegeben. F.ntsprechend der größten erwarteten Amplitude des analogen Abtastwertes von 8 Spannungseinheiten ist der in jeder Stufe abzuziehende Festwert E ebenfalls gleich 8 Spannungseinheiten. Im dargestellten Beispiel ist ein analoger Abtastwert von +5,5 Spannungseinheiten angenommen, die, wie ersichtlich, in der Quantisierungsstufe 13 liegen und der das binäre Wort LOLL entspricht. Es ergeben dann für die einzelnen Codierstufen die folgenden Eingangs-, Zwischen- und Ausgangswerte

Codierslufe

12 3 4

Analoger E'ing. Ue +5,5 r* + 3

2\Uc\ +11 1+6

2\Ue\-E +3 —' -2

Polarität Uc + +

Digiialsignal L 0

— -4

+ 8

ι ο

Der unterschiedliche Zusammenhang zwischen der mi Polarität des F.ingangssignals {7c und dem abgegebenen Digiialsignal /wischen der ersten und allen folgenden (odierstufen ergibt sich aus der Verbindung des reflektierten Binärcodes mit der üblichen Zählrichtung für die Quantisicrungsstufcn von negativen zu positiven h-> Werten. Dieser Unterschied wird erreicht durch die Abnahme des Digitalsignals in der ersten Codicrstufe an einem der zwei und in allen folgenden Coclicrslufcn am zweiten der zwei Digitalausgänge. Bei Abnahme der Digitalsignale in allen Codierstufen am gleichen Ausgang ergibt sich ebenfalls ein reflektierter Binärcode, jedoch entsprechend der umgekehrten Zählrichtung für die Quantisierungsstufen, d. h. von positiven zu negativen Werten.

Die Aufgabe jeder Codierstufe, neben der Abgabe eines von der Polarität des analogen Eingangssignals abhängigen Digitalzeichens, kann unterteilt werden in

1. Verstärkung des analogen Eingangssignals Uc um den Faktor 2. Damit ergibt sich eine erste, in F i g. 3a dargestellte Übertragungskennlinie.

2. Gleichrichtung des verstärkten analogen Eingangssignals zum Gewinnen des absoluten Betrages 2 I UeI, entsprechend der in Fig. 3b dargestellten V-förmigen Übertragungskennlinie.

3. Subtraktion des Festwertes E vom absoluten Betrag des verdoppelten analogen Eingangssignals 2 I Ce j und damit eine Parallelverschiebung der Übertragungskennlinie, wie in F i g. 3c dargestellt.

Fig.4 zeigt die erfindungsgemäße Schaltungsanordnung einer diese Aufgabe erfüllenden Codierstufe. Jede Codierstufe besteht aus einer ersten Differenzverstärkerschaltung Vl und einer zweiten Differenzverstärkerschaltung V2. Die erste Differenzverstärkerschaltung Vl bewirkt die Verstärkung der ihr zugeführten Analogsignale um den Faktor 2 und besieht aus den Transistoren TsI und Ts 2, jeweils mit einem Kollektorvorwiderstand R\ bzw. R 2 und einem Emittervorwiderstand R 3 bzw. R 4 und einem weiteren, für beide Transistoren gemeinsamen Emittervorwiderstand R 5. Das Analogsignal Ue wird der Basis des Transistors TsI des ersten Differenzverstärkers Vl zugeführt. Die Basis des Transistors Ts 2 des ersten Differenzverstärkers VI liegt an Masse.

Die Kollektoren der Transistoren Ts 1 bzw. Ts 2 des ersten Differenzverstärkers VI sind verbunden mit der Basis jeweils eines der Transistoren Ts 3 bzw. Ts 4 des zweiten Differenzverstärkers V2. Jedem der Transistoren Ts 3 und Ts 4 ist ein Kollektorvorwiderstand /?6 bzw. Rl zugeordnet; beide Transistoren haben einen gemeinsamen, aus der Hintereinanderschaltung der zwei Widerstände /?8und R 9 bestehenden Emittervorwiderstand. Der Abgriff zwischen den Widerständen RS und /?9 führt zum Analogausgang Ua der Codierstufe. Die Kollektoren der Transistoren Ts 3 bzw Ts 4 des zweiten Differenzverstärkers sind verbunder mit je einem Digitalausgang DX bzw. D2, an dener zueinander inverse Digitalzeichen abnehmbar sind. Dei /weite Differenzverstärker bewirkt ferner sowohl die Gleichrichtung der verstärkten Analogsignale wie aucr durch die Spannungsteilung am gemeinsamen Emitter widerstand der Transistoren und geeignet gewählter Speisespannungswerten + U und - U die Subtraktior des Festwertes Evom verstärkten und gleichgerichteter Analogsignal.

Die gesamte Schaltung einer Codierstufe arbeitet ir nachfolgend beschriebener Weise:

Ist die Eingangsspannung Uc, bezogen auf Masscpo tential, gleich OV, so haben die Kollektoren de Transistoren Ts 1 und Ts 2 des ersten Differcnzvcrstär kcrs Vl und damit auch die Basen der Transistoren Ti'. und Ts 4 des zweiten Differenzverstärker V2 gleiche Potential. Die Transistoren Ts 1 und Ts 2 führen Strömi gleicher Größe, ebenso die Transistoren Ts3 und TsA Hat die Eingangsspannung Uc positives Potential, si

steigt der Kollektor-Emitterstrom des Transistors Ts 1, und die Spannung am Kollektor desselben Transistors ändert sich gegenüber dem Ruhewert um — 2 Ue. Zugleich ändert sich infolge der Kopplung über den hochohmigen Widerstand R 5 die Spannung am Emitter des Transistors Ts 2 in positiver Richtung so weit, daß die Spannung am Kollektor des Transistors Ts 2 gegenüber dem Ruhewert sich um +2 Ue ändert. Bei diesen Spannungsunterschieden an den Kollektoren der Transistoren 7s 1 und Ts 2 wird der Transistor Ts 3 gesperrt, und über den Transistor 7s 4 fließt ein dem Eingangssignal verhältnisgleicher Strom. Hat dagegen die Eingangsspannung Ue negatives Potential gegen Masse, so ändert sich die Spannung am Kollektor des Transistors 7s 1 gegenüber dem Ruhewert um +2 Ue und zugleich die Spannung am Kollektor des Transistors um -2 Ue. Dabei wird der Transistor 7s 4 gesperrt, und über den Transistor Ts 3 fließt ein dem Eingangssignal verhältnisgleicher Strom. In jedem Falle fließt über den den Transistoren Ts3 und 7s 4 gemeinsamen Emittervorwiderstand RS, R9 ein dem Absolutwert des Eingangssignals verhältnisgleicher Strom und erzeugt an diesen Widerständen einen dem Absolutwert des Eingangssignals verhältnisgleichen Spannungsabfall, d. h., der zweite Differenzverstärker wirkt als Gleichrichter und die Kennlinie der Ausgangsspannung über der Eingangsspannung hat die gewünschte V-Form. Die Speisespannungen + t/und — Uder Codierstufe sind in ihren Werten, bezogen auf Masse, so gewählt, und die Teilwiderstände R 8 und R 9 des gemeinsamen Emittervorwiderstandes der Transistoren Ts 3 und 7s 4 des zweiten Differenzverstärkers V2 so bemessen, daß bei einem Eingangssignal Ue = OV am Ausgang Ua ein Signal gleich der Größe - ^auftritt. Bei jeder Änderung des Eingangssignals Ue in beliebiger Richtung ändert sich das Ausgangssignal Ua gegenüber dem Ruhewert -£um den Betrag 2 Ue in positiver Richtung. Je nach Polarität des Eingangssignals führt entweder der

Transistor Ts 3 oder der Transistor Ts 4 des zweiten Differenzverstärkers V2 Strom und der jeweils andere Transistor keinen Strom, so daß am Kollektor eines dieser Transistoren ein Digitalsignal und am Kollektor des anderen Transistors das dazu inverse Digitalsignal abgenommen werden kann. Im Gegensatz zu bekannten Schaltungen zur Lösung der Aufgabe bewirkt jede Abweichung der Eingangsspannung Ue vom Wert 0 in beliebiger Richtung eine verhältnisgleiche Änderung der Ausgangsspannung in positiver Richtung, ohne daß es dazu einer kritischen Rückkopplung bedarf, d. h. die Kennlinie der Ausgangsspannung über der Eingangsspannung hat V-Form.

Bei der beschriebenen Schaltungsanordnung ist die Kennlinie der Ausgangs- über der Eingangsspannung bedingt durch den exponentiell Verlauf der Strom/ Spannungskennlinie der Basis-Emitterstrecke eines Transistors im Übergangsgebiet von negativen zu positiven Eingangssignalen, d. h. zwischen den beiden Schenkeln des »V« leicht gerundet. Dadurch sind bei sehr kleinen Eingangssignalen die Ausgangssignale nicht mehr verhältnisgleich zu den Eingangssignalen, und es kann sich ein erhöhtes Quantisierungsgeräusch ergeben. Die Abrundung des Kennlinienknickes kann durch eine Rückkopplung vom Kollektor jedes der Transistoren zur Basis des jeweils anderen Transistors des zweiten Differenzverstärkers V2 beliebig scharf gemacht werden, wie in Fig.4 durch die gestrichelt gezeichneten Widerstände R 10 und R 11 angedeutet ist.

Anstelle des strombegrenzenden gemeinsamen Emittervorwiderstandes R 5 für die Transistoren Ts 1 und Ts 2 des ersten Differenzverstärkers Vl kann zweckmäßig in an sich bekannter Weise ein strombegrenzender und stromkonstanthaltender Transistor treten.

Da die erfindungsgemäße Schaltung nur Widerstände und Transistoren enthält, ist sie besonders geeignet für den Aufbau in integrierter Technik.

Hierzu 2 Blatt Zeichnungen

Claims (3)

\9 55 Patentansprüche:

1. Analog-Digital-Umsetzer zum Umsetzen von analogen Abtastwerten in Binärzeichen eines > reflektierten Binärcodes, bestehend aus der Hintereinanderschaltung einer der Anzahl der Binärstellen jedes Codewortes gleichen Anzahl von Codierstufen, wobei jede der Codierstufen aus einem ihr zugeführten Analogsignal Ue η ein der folgenden ι ο Codierstufe zugeführtes analoges Restsignal

Ue(n+ 1) = 2| Ue n\ - E

bildet, worin Egleich ist der größten am Eingang des Umsetzers erwarteten Amplitude, und zugleich über ι > einen zweiten Ausgang ein von der Polarität des ihr zugeführten Analogsignals abhängiges Digitalsignal liefert, dadurch gekennzeichnet, daß jede der Codierstufen besteht aus einer ersten, über die Basis ihres ersten Transistors (Ts \) durch Analogsignale (Ue) ansteuerbaren Differenzverstärkerschaltung (Vi), deren zweiter Transistor (Ts 2) mit der Basis an Masse liegt, und einer zweiten Differenzverstärkerschaltung (V2), wobei die Basis des ersten Transistors (Ts3) des zweiten Differenz-Verstärkers (V 2) mit dem Kollektor des ersten Transistors (Ts 1) des ersten Differenzverstärkers (Vl) und die Basis des zweiten Transistors (Ts 4) des zweiten Differenzverstärkers (V2) mit dem Kollektor des zweiten Transistors (Ts 2) des ersten Differenzverstärkers (Vi) verbunden ist, daß der für die Transistoren (Ts3, 7s4) des zweiten Differenzverstärkers (V2) gemeinsame Emitterwiderstand (RS, Λ 9) mit einem für alle Codierstufen gleich angeordneten Abgriff versehen ist, an dem das a restliche, durch die nachfolgende Codierstufe auszuwertende Analogsignal (Ua) abnehmbar ist, daß ein Digitalsignal (Di) am Kollektor des ersten Transistors (Ts3) und ein dazu inverses Digitalsignal (D 2) am Kollektor des zweiten Transistors (Ts 4) des zweiten Differenzverstärkers (V2) abnehmbar ist und daß die Speisespannungen (+U, — U) der Codierstufen in ihren auf das Massepotential bezogenen Werten so gewählt und die Teilwiderstände (R 8, R 9) des gemeinsamen Eimittervorwider- 4^r> Standes der Transistoren (Ts 3, Ts 4) des zweiten Differenzverstärkers (V2) so bemessen sind, daß bei einem Signal Ue π = 0 am Eingang einer Codierstufe am Analogausgang (Ua) derselben Codierstufe ein Signal gleich der Größe — Eabnehmbar ist.

2. Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß im zweiten Differenzverstärker (V2) eine Rückkopplung vom Kollektor jedes der drei Transistoren (Ts3, Ts 4) zur Basis des jeweils anderen Transistors (Ts4, Ts 3) vorgesehen ist.

3. Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß im ersten Differenzverstärker (Vi) anstelle eines gemeinsamen Emittervorwiderstandes (R 5) für die Transistoren t>o (Ts 1, Ts2) ein strombegrenzender und stromkonstanthaltender Transistor vorgesehen ist.