DE69232182T2

DE69232182T2 - Logaritmische Verstärkungsschaltung

Info

Publication number: DE69232182T2
Application number: DE69232182T
Authority: DE
Inventors: Katsuji Kimura
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp
Priority date: 1991-02-28
Filing date: 1992-02-25
Publication date: 2002-04-11
Anticipated expiration: 2012-02-26
Also published as: US5561392A; EP0505751A3; JPH04273708A; CA2062010A1; AU1125892A; JP2995886B2; ES2162790T3; EP0505751B1; EP0505751A2; AU651432B2; CA2062010C; DE69232182D1

Description

Die. Erfindung betrifft eine logarithmische Verstärkungsschaltung.
Eine in Fig. 1 dargestellte logarithmische Verstärkungsschaltung ist als herkömmliche allgemein bekannt und ist eine im Katalog SL251 von Plessey Corporation beschriebene logarithmische Verstärkungsschaltung, welche einen aus Transistoren TR1 und TR2 bestehenden Differenzverstärker als erste Stufe und einen aus einem Differenzverstärkerpaar TR4 und TR5, wovon nur ein Transistor einem Emitterwiderstand RE besitzt (der Emitterwiderstand RE ist mit Transistor TR5 in Fig. 1 verbunden), bestehenden Halbwellengleichrichter als zweite Stufe aufweist. Deren Arbeitsprinzip wird nachstehend erläutert.
Wenn in Fig. 1 ein in einen Widerstand R1 fließender elektrischer Strom als I0 ausgedrückt wird, eine zwischen den Transistoren TR4 und TR5 anzulegende Spannung als VB4,5 ausgedrückt wird, Basisspannungen der Transistoren als VBE4 und VBE5 ausgedrückt werden, Kollektorströme der Transistoren TR4 und TR5 als Ic4 und Ic5 und deren Verstärkungsfaktor als αF ausgedrückt werden, gilt nachstehende Gleichung:
VB4,5 + VBE4 + (Ic5/αF)RE - VBE5 = 0 (1)
In Gleichung (1) gelten, wenn kT/q = VT ist, wobei k die Boltzmann-Konstante ist, T die absolute Temperatur und q eine Elektronenladungseinheit ist, die nachstehenden Beziehungen zwischen VT und den Basisspannungen VBE4 und VBE5 der entsprechenden Transistoren TR4 und TR5:
VBE4 > > VT, VBE5 > > VT.
Zusätzlich werden, wenn die Sättigungsströme des Differenztransistorpaares TR4 und TR5 jeweils als Is4 und Is5 ausgedrückt werden, die nachstehenden Gleichungen erfüllt;
VBE4 = VT·ln(Ic4/Is4) (2)
VBE4 = VT·ln(Ic4/Is5) (3)
Hier kann durch Einsetzen der Gleichungen (2) und (3) in Gleichung (1) und der Annahme von Is4 = Is5 Gleichung (1) wie folgt geschrieben werden:
VB4,5 + VT·ln(Ic4/Ic5) + (Ic5/αF)RE = 0 (4)
Andererseits besteht die nachstehende Beziehung zwischen dem Strom I0, der in den Widerstand R1 fließen soll, und den Kollektorströmen Ic4 und Ic5 die nachstehende Beziehung:
αF·I0 = Ic4 + Ic5 (5)
Somit kann durch Elimination von Ic4 unter Verwendung von Gleichung (5) die Gleichung (4) nachstehend geschrieben werden als:
VB4,5 + VT·ln[(αF·I0/Ic5) - 1] + (Ic5/αF)RE = 0 (6)
Anschließend wird für den Erhalt der Steigung einer Kurve, welche die Veränderung des Kollektorstroms Ic5 mit der Zwischenbasenspannung VB4,5 des Differenztransistorpaares TR4 und TR5 darstellt, Ic5 in Gleichung (6) nach VB4,5 differenziert und es kann die nachstehende Gleichung erhalten werden:
Der Absolutwert der Gleichung (7) kann maximiert werden, wenn der Nenner minimal wird, d. h., für den Fall, daß die nachstehende Gleichung gilt (dasselbe Vorgehen kann auch bezüglich Ic4 angewendet werden):
Ic5 = Ic4 = (1/2)αF·I0 (8)
Somit kann der maximale Absolutwert der nachstehenden Gleichung genügen:
Eine Zwischenbasenspannung VB4,5 wird in diesem Falle, wie folgt zu:
VB4,5 = -(1/2)RE·I0 (10)
Fig. 2 stellt eine Beziehung einer Spannung zwischen den Basen VB4,5 und dem Kollektorstrom Ic5 dar. Wie aus Fig. 2 zu ersehen ist, ist es zur Erzielung einer Halbwellengleichrichtungskennlinie in der herkömmlichen logarithmischen Verstärkungsschaltung gemäß vorstehender Beschreibung erforderlich, die Zwischenbasenspannung VB4,5 mit einer Spannungsverschiebung bzw. einem Spannungsoffset von etwa 4VT (etwa 100 mv) zu versehen. Daher muß die herkömmliche logarithmische Verstärkungsschaltung unvermeidlich eine Schaltung zur Bereitstellung eines Spannungsoffsets für die Differenzeingangsspannung (VB4,5) haben, was bedeutet, daß ein Problem dahingehend besteht, daß nicht nur die Eingangsschaltung kompliziert ist, sondern auch der Dynamikbereich schwierig zu erweitern ist. Zusätzlich nutzt sie die Halbwellengleichrichtungskennlinie, was zur Entstehung eines Problems dahingehend führt, daß die Verstärkung schwierig mit hoher Genauigkeit durchzuführen ist.
EP-A-0 248 428 offenbart einen bipolaren logarithmischen Verstärker mit Halbwellen- oder Vollwellengleichrichtern, die aus unsymmetrischen emittergekoppelten Transistorpaaren besteht, deren Emitterflächen sich voneinander unterscheiden. Der Emitterflächenunterschied fügt dem emittergekoppelten Paar eine Eingangsoffsetspannung hinzu. Daher ist das emittergekoppelte Paar dessen Emitterflächenverhältnis K (K > 1) ist, ein Halbwellengleichrichter. Das kreuzgekoppelte, emittergekoppelte Transistorpaar dessen Emitterflächenverhältnis K ist, arbeitet auch als Vollwellengleichrichter. Um die Gleichrichtungskennlinie des Gleichrichters unterschiedlich zu machen, sind ein sehr hoher Wert von K und ein Emitterwiderstand erforderlich.
US-A-4 990 803 offenbart einen ähnlichen bipolaren logarithmischen Verstärker. Der Unterschied zwischen den zwei Verstärkern besteht darin, daß in EP-A-0 248 428 eine Eingangsoffsetspannung außerhalb des Transistorpaars erzeugt wird und daß die Eingangsoffsetspannung in dem Verstärker von US-A-4 990 803 innerhalb des Transistorpaares erzeugt wird.
JP-A-2-265310 offenbart einen logarithmischen Kompressionsverstärker mit kaskadierten Halbwellengleichrichtern und einem Addierer ohne jeden Differenzverstärker und welcher eine pseudo-logarithmische Halbwellengleichrichterkennlinie aufweist.
EP-A-0 484 139 offenbart eine logarithmische Verstärkungsschaltung und wird hier zitiert, daß sie unter Art. 54 (3) EPC fällt.
Somit besteht eine Aufgabe dieser Erfindung in der Bereitstellung einer logarithmischen Verstärkungsschaltung, welche eine einfache Eingangsschaltung und ein weiten Dynamikbereich im Vergleich zu herkömmlichen aufweist.
Eine weitere Aufgabe dieser Erfindung ist die Bereitstellung einer logarithmischen Verstärkungsschaltung, welche eine hochgenaue Verstärkung ausführen kann.
Diese Aufgaben werden mit den Merkmalen der Ansprüche gelöst.
Durch Anwendung des erfindungsgemäßen Vollwellengleichrichters kann ein Spannungsoffset eliminiert werden, so daß eine Eingangsschaltung im Aufbau einfach gestaltet werden kann und durch Absenkung der unteren Grenze der Dynamikbereich noch weiter ausgedehnt werden kann. Somit können durch Verwendung von zwei Differentialtransistorpaarsätzen die Kennlinienstreuungen der Schaltungskomponenten ausgeschaltet werden, was die Ausführung einer Verstärkung mit hoher Genauigkeit ermöglicht.
Ferner wird in den bevorzugten Ausführungsformen ein logarithmischer Vollwellengleichrichter als Vollwellengleichrichter verwendet. In dieser Erfindung weist der logarithmische Vollwellengleichrichter zwei Sätze von Differentialtransistorpaaren auf, wovon nur ein Transistor einen Emitterwiderstand aufweist. Mehrere logarithmische Vollwellengleichrichter gemäß vorstehender Darstellung werden so bereitgestellt, daß sie in dem Produkt eines Widerstandswertes des Emitterwiderstands und eines Stromwertes der Konstantstromquelle voneinander verschieden und zueinander in Reihe geschaltet sind. Demzufolge kann sogar dann, wenn die Anzahl der Differenzverstärkerstufen reduziert wird, ein weiter Dynamikbereich und eine Verstärkung mit hoher Genauigkeit bereitgestellt werden.
Die Erfindung wird im Detail in Verbindung mit den Zeichnungen beschrieben. In den Zeichnungen sind:
Fig. 1 ein Blockschaltbild einer herkömmlichen logarithmischen Verstärkungsschaltung;
Fig. 2 ein Kennliniendiagramm, das eine Beziehung einer Zwischenbasenspannung VB4,5 und eines Kollektorstrom Ic5 der in Fig. 1 dargestellten herkömmlichen Schaltung zeigt;
Fig. 3 ein Blockschaltbild einer logarithmischen Verstärkungsschaltung gemäß einer Ausführungsform der Erfindung;
Fig. 4 ein Blockschaltbild eines in der in Fig. 3 dargestellten Schaltung zu verwendenden Vollwellengleichrichters gemäß der Ausführungsform dieser Erfindung;
Fig. 5 ein Kennliniendiagramm, das die Beziehungen einer Eingangsspannung Vi, von Ausgangsströmen I1 und I2 und Kollektorströmen Ic1, Ic2, Ic3 und Ic4 des in Fig. 4 dargestellten Vollwellengleichrichters zeigt;
Fig. 6 ein Kennliniendiagramm, das eine Beziehung des Absolutwertes einer Eingangsspannung V1 und einer Ausgangsstromdifferenz (I1-I2) des in Fig. 4 dargestellten Vollwellengleichrichters zeigt;
Fig. 7 ein Blockschaltbild eines weiteren Beispiels des logarithmischen Vollwellengleichrichters, der in der in Fig. 3 dargestellten Schaltung gemäß der Ausführungsform dieser Erfindung zu verwenden ist;
Fig. 8 ein Kennliniendiagramm, das die Beziehungen einer Eingangsspannung Vi, von Ausgangsströmen I1 und I2 und Kollektorströmen Ic2, Ic2', Ic2 ", Ic3, Ic3' und Ic3" des in Fig. 7 dargestellten logarithmischen Vollwellengleichrichters zeigt; und
Fig. 9 ein Kennliniendiagramm, das eine Beziehung einer Eingangsspannung Vi und eines Ausgangsstroms IOUT einer logarithmischen Verstärkungsschaltung zeigt, welche den in Fig. 7 dargestellten logarithmischen Vollwellengleichrichter verwendet.
Bevorzugte Ausführungsformen dieser Erfindung werden nachstehend unter Bezugnahme auf Fig. 3 bis 9 beschrieben. Die in Fig. 3 dargestellte logarithmische Verstärkungsschaltung weist n in Reihe geschaltete Differenzverstärker A&sub1; bis An (Verstärkungsfaktoren GV&sub1; bis GVn), (n + 1) Vollwellengleichrichter B&sub0; bis Bn, welche jeweils Eingangssignale für oder Ausangssignale von den Differenzverstärkern A&sub1; bis An zur Gleichrichtung empfangen, und einen Addierer ADD zum Addieren der Ausgangsströme IOUT&sub0; bis IOUTn aus den (n + 1)Vollwellengleichrichtern B&sub0; bis Bn auf. Der Gleichrichter B&sub0; empfängt ein in den Differenzverstärker A&sub1; einzugebendes Eingangssignal, die Gleichrichter B&sub1; bis Bn empfangen von den Differenzverstärkern A&sub1; bis An ausgegebene Ausgangssignale. Der Addierer ADD addiert die Ausgangssignale UOUT&sub0; bis IOUTn, die jeweils von den (n + 1) Gleichrichtern B&sub0; bis Bn ausgegeben werden, und gibt einen Ausgangsstrom IOUT aus.
Die Vollwellengleichrichter B&sub0; bis Bn sind jeweils gemäß Darstellung in Fig. 4 aufgebaut. In Fig. 4 bilden die Transistoren Q&sub1; und Q&sub2; ein erstes Differenztransistorpaar, deren Emitter miteinander über einen Emitterwiderstand verbunden sind, und Transistoren Q&sub3; und Q&sub4; bilden eine zweites Differenztransistorpaar, deren Emitter miteinander über einen Emitterwiderstand verbunden sind. In diesen ersten und zweiten Transistorpaaren weist jeder von den Transistoren Q&sub2; und Q&sub3; nur einen Emitterwiderstand auf. Die Kollektoren der Transistoren Q&sub2; und Q&sub3;, welche jeweils einen Widerstand aufweisen, sind miteinander verbunden, während die Kollektoren der Transistoren Q&sub1; und Q&sub4;, welche keinen Emitterwiderstand aufweisen, ebenfalls miteinander verbunden sind, Die Basen des keinen Emitterwiderstand aufweisenden Transistors Q&sub1; und des einen Emitterwiderstand aufweisenden Transistors Q&sub3; und die Basen des einen Emitterwiderstand aufweisenden Transistors Q&sub2; und des keinen Emitterwiderstand aufweisenden Transistors Q&sub4; sind jeweils miteinander verbunden, und eine Differenzeingangsspannung Vi, welche ein Eingangssignal zu oder ein Ausgangssignal aus dem Differenzverstärker ist, wird zwischen den gemeinsamen Basen angelegt. Die Differenztransistorpaare Q&sub1;, Q&sub2; und Q&sub3;, Q&sub4; sind jeweils mit Konstantstromquellen I0 verbunden.
Wie aus Fig. 4 zu ersehen ist, enthält dieser Vollwellengleichrichter zwei Differenztransistorpaare, wobei nur einer von den Transistoren jedes Paars einen Emitterwiderstand aufweist, jedes Differenztransistorpaar denselben Aufbau wie die in Fig. 1 dargestellte Schaltung aufweist, und deren Eingänge invers miteinander verbunden sind. Diese sind nämlich so angeordnet, daß ein Eingangssignal des zweiten Differenztransistorpaares Q&sub3; und Q&sub4; in der Phase zu einem Eingangssignal in das erste Differenztransistorpaar Q&sub1; und Q&sub2; invertiert wird. Demzufolge werden die entsprechenden Kollektorströme Ic1, Ic2, Ic3 und Ic4 in gleicher Weise wie die in Fig. 2 dargestellten verändert (siehe Fig. 5).
Wenn somit die Ausgangssignale des ersten und zweiten Transistorpaars als 11 und 12 ausgedrückt werden, gilt nachstehendes:
I1 = Ic1 + Ic4
I2 = Ic2 + Ic3
Demzufolge werden die Veränderungen I1 und I2 mit der Eingangsspannung Vi so wie sie in Fig. 5 dargestellt sind. Gemäß Fig. 5 weisen die Ausgangsströme 11 und 12 jeweils eine solche Kennlinie auf, daß diese an der Eingangsspannung Vi = 0 zurückgewendet ist (symmetrische Kennlinie), was bedeutet, daß die in Fig. 4 dargestellte Schaltung ein Vollwellengleichrichtungskennlinie aufweist und dennoch keinen existierenden Offset aufweist. Zusätzlich ist aus Fig. 5 zu ersehen, daß die Beziehungen gemäß Darstellung in Fig. 6 zwischen dem Absolutwert der Eingangsspannung Vi (in dB-Einheiten) und der Ausgangsstromdifferenz (I1-I2) bestehen.
Fig. 7 zeigt eine weitere Anordnung der in Fig. 3 dargestellten (n + 1) Vollwellengleichrichter B&sub0; bis Bn. Die in Fig. 7 dargestellte Schaltung ist ein pseudologarithmischer Vollwellengleichrichter, der mehrere in Fig. 4 dargestellte Vollwellengleichrichter in Parallelschaltung enthält, welche jeweils einen Emitterwiderstand mit voneinander unterschiedlichen Widerstandswerten RE, RE', RE ", ... und Konstantstromquellen mit voneinander unterschiedlichen Strömen I0, I0', I0", ... aufweisen. Zur Vereinfachung sind in Fig. 7 ein erster ein Differenztransistorpaar Q&sub1; und Q&sub2; und ein Differenztransistorpaar Q&sub3; und Q&sub4; umfassender Vollwellengleichrichter, ein zweiter ein Differenztransistorpaar Q&sub1;' und Q&sub2;' und ein Differenztransistorpaar Q&sub3;' und Q&sub4;' umfassender Vollwellengleichrichter, und ein dritter ein Differenztransistorpaar Q&sub1;" und Q&sub2;" und ein Differenztransistorpaar Q&sub3;" und Q&sub4;" umfassender Vollwellengleichrichter dargestellt. Die Eingangsspannung Vi wird zwischen den gemeinsamen Basen jedes Vollwellengleichrichter angelegt, d. h., daß sie in dem ersten Gleichrichter zwischen der gemeinsamen Basis der Transistoren Q&sub1; und Q&sub3; und der gemeinsamen Basis der Transistoren Q&sub2; und Q&sub4; in dem zweiten Gleichrichter angelegt wird, sie zwischen der gemeinsamen Basis der Transistoren Q&sub1;' und Q&sub3;' und der gemeinsamen Basis der Transistoren Q&sub2;' und Q&sub4;' in dem dritten Gleichrichter angelegt wird, und sie zwischen der gemeinsamen Basis der Transistoren Q&sub1;" und Q&sub3;" und der gemeinsamen Basis der Transistoren Q&sub2;" und Q&sub4;" angelegt wird.
Wenn bei der in Fig. 7 dargestellten Schaltung das Produkt eines Widerstandswertes des Emitterwiderstandes und eines Stromwertes der Konstantstromquelle in dem Gleichrichter bei jeder Stufe höher eingestellt wird als bei der vorhergehenden Stufe, nämlich so, daß (RE·I0) < (RE'·I0') < (RE"·I0") < ... ist, und wenn ein Stromwert der Konstantstromquelle dem vorstehenden entsprechend eingestellt wird, nämlich so, daß I0 < I0' < I0" < .... ist, können die in Fig. 7 dargestellten Ausgangsströme I3 und I4 durch die nachstehenden Gleichungen ausgedrückt werden:
I3 = Ic2 + Ic2' + Ic2" + ... (11)
I4 = Ic3 + Ic3' + Ic3" + ... (12)
Die Ausgangsströme I3 und I4 sind in ihrer Kennlinie logarithmisch und können durch gestrichelte Linien im negativen Bereich bzw. im positiven Bereich der Eingangsspannung Vi angenähert werden (siehe Fig. 8). Wenn somit der Ausgangsstrom I7 als:
I7 = I3 + I4
definiert ist, wird die Veränderung von I7 so wie in Fig. 8 dargestellt. Diese zeigt, daß die in Fig. 7 dargestellte Schaltung eine logarithmische Vollwellengleichrichtungskennlinie aufweist. Insbesondere in dem Bereich von
Vi > 4VT (14)
ist diese Gleichrichtungskennlinie im positiven Bereich und im negativen Bereich von Vi zueinander symmetrisch.
Zusätzlich kann, wenn die Widerstandswerte der Emitterwiderstände (RE, RE', RE" ...) und die Stromwerte der Konstantstromquellen (I0, I0', I9", ... geeignet gewählt werden, der I7 der logarithmischen Vollwellengleichrichtungskennlinie auch dann angenähert werden, wenn die von Gleichung (14) dargestellte Bedingung nicht vorliegt.
Die in Fig. 7 dargestellten Ausgangsströme I5 und I6 können durch die nachstehenden Gleichungen ähnlich wie im Falle der Ausgangsströme I3 und I4 ausgedrückt werden als:
Ic5 = Ic1 + Ic1' + Ic1" + ... (15)
Ic6 = Ic4 + Ic4' + Ic4" + ... (16)
Wenn somit der Ausgangsstrom I8 als:
I8 = I5 + I6 (17)
definiert ist, wird die Veränderung von I8 so wie in Fig. 8 dargestellt.
Die Ausgangsströme I7 und I8 sind in der Phase zueinander invertiert, so daß der Ausgangsstrom 18 ebenfalls an eine logarithmische Kennlinie ähnlich dem vorstehend dargestellten Fall angepaßt werden kann. Demzufolge weist die in Fig. 7 dargestellte Schaltung eine logarithmische Vollwellengleichrichtungskennlinie gemäß Darstellung in Fig. 8 auf.
In diesem Falle weisen die in Fig. 3 dargestellten in Reihe geschalteten n Differenzverstärker A&sub1;, A&sub2;, ... und An Verstärkungsfaktoren [dB] von GV&sub1;, GV&sub2;, ... und GVn auf, so daß, wenn ein Signal mit großer Amplitude eingegeben wird, der Ausgang in die Sättigung geht, was zur Bewirkung eines begrenzenden Betriebs führt. Demzufolge weist durch Verwendung des Vollwellengleichrichter gemäß Darstellung in Fig. 4 jeweils als Gleichrichter B&sub0;, B&sub1;, ... und Bn und Addieren der jeweiligen Ausgangsströme IOUT0 bis IOUTn miteinander durch den Addierer ADD der Ausgangsstrom IOUT eine logarithmische Verstärkungskennlinie gemäß Darstellung in Fig. 9 auf. Die in Fig. 3 dargestellte Schaltung ist nämlich eine logarithmische Verstärkungsschaltung. Diese logarithmische Verstärkungsschaltung kann einen Spannungsoffset eliminieren, so daß eine Eingangsschaltung einfach gestaltet und noch der Dynamikbereich durch Absenkung ihres unteren Grenzwertes erweitert werden kann. Zusätzlich verwendet jeder von den Gleichrichtern B&sub0;, B&sub1;, .... Bn zwei diskrete Differenztransistorpaarsätze, so daß eine Kennlinienstreuung von Komponenten gegenseitig ausgeschaltet werden, was die Ausführung einer hoch genauen Verstärkung ermöglicht.
Die logarithmische Verstärkungskennlinie des Ausgangsstroms IOUT der logarithmischen Verstärkungsschaltung dieser Erfindung kann durch eine geeignete Wahl der Verstärkungsfaktoren GV&sub1;, GV&sub2;, ... und GVn der entsprechenden Differenzverstärker A&sub1;, A&sub2;, ... und An, und des Stromwertes der Konstantstromquelle I0, des Widerstandswertes der Emitterwiderstand RE und des Stromverstärkungsfaktors αF jedes Vollwellengleichrichters B&sub0;, B&sub1;,.., und Bn verbessert werden. Beispielsweise kann durch Verringerung der Verstärkungsfaktoren GV&sub1;, GV&sub2;, ... und GVn der entsprechenden Differenzverstärker A&sub1;, A&sub2;, ... und An die logarithmische Kennlinie verbessert werden. Andererseits führt dieses in nachteiliger Weise zu einer Verringerung des dynamischen Bereichs des Ausgangs. Wenn der Verstärkungsfaktor jedes Differenzverstärkers im allgemeinen mit einen Wert von 20 dB gewählt wird, liegt der Dynamikbereich des in Fig. 4 dargestellten Vollwellengleichrichter gemäß Darstellung in Fig. 6 nur bei einem Wert von etwa 10 dE, so daß der logarithmische Ausgangsstrom IOUT unregelmäßig wird, was dazu führt, daß er in der Linearität schlechter ist.
Demzufolge kann durch Verwendung des in Fig. 7 dargestellten logarithmischen Vollwellengleichrichters anstelle des in Fig. 4 dargestellten Vollwellengleichrichters der Dynamikbereich unter gleichzeitiger Verbesserung der logarithmischen Kennlinie erweitert werden. Daher kann sogar dann, wenn die Anzahl der Stufen der zu verwendenden Differenzverstärker verringert wird, eine hochgenaue logarithmische Verstärkungsschaltung mit einem weiten Dynamikbereich realisiert werden.

Claims

1. Bipolare logarithmische Verstärkungsschaltung mit:

einem Differenzverstärker (A&sub1; bis An);

mindestens zwei Vollwellengleichrichtern (B&sub0; bis Bn), welche jeweils zwei Halbwellengleichrichter (Q&sub1;, Q&sub2; bzw. Q&sub3;, Q&sub4;) aufweisen, die so verschaltet sind, daß deren Eingangssignal in der Phase zueinander invers sind, und wobei die Vollwellengleichrichter ein Eingangssignal bzw. ein Ausgangssignal von dem Differenzverstärker empfangen; und

einen Addierer (ADD) zum Addieren der Ausgangssignale der Vollwellengleichrichter;

wobei jeder von den zwei Halbwellengleichrichtern ein unsymmetrisches emittergekoppeltes Differenztransistorpaar aufweist und nur ein Transistor von jedem Transistorpaar einen Emitterwiderstand (RE) aufweist.

2. Schaltung nach Anspruch 1, wobei die zwei Differenztransistorpaarsätze so aufgebaut sind, daß die Transistoren mit jeweils einem Emitterwiderstand über ihre Kollektoren miteinander verbunden sind, die Transistoren jeweils ohne einen Emitterwiderstand über ihre Kollektoren miteinander verbunden sind, entweder ein Ausgangssignal oder ein Eingangssignal des Differenzverstärkers an die Basis eines von den Transistoren mit jeweils einem Emitterwiderstand und eines von den Transistoren jeweils ohne einen Emitterwiderstand angelegt ist, das andere Ausgangssignal oder Eingangssignal des Differenzverstärkers an die Basis des anderen Transistors mit jeweils einem Emitterwiderstand und den anderen Transistor jeweils ohne einen Emitterwiderstand angelegt ist, und die Transistoren jedes Paares mit einer Konstantstromquelle in einer entsprechenden Art verbunden sind.

3. Logarithmische Verstärkungsschaltung mit:

n in Reihe zueinander geschalteten Differenzverstärkern (A&sub1; bis An), wobei n eine ganze Zahl von zwei oder größer ist:

(n + 1) Vollwellengleichrichtern (B&sub0; bis Bn), welche jeweils zwei Halbwellengleichrichter aufweisen, deren Eingangssignale in der Phase zueinander invers sind, wobei ein erster von den (n + 1) Vollwellengleichrichtern ein Eingangssignal für einen ersten von den n Differenzverstärkern empfängt und die weiteren Vollwellengleichrichter Ausgangssignale von den n Differenzverstärkern in einer entsprechenden Art empfangen; und

einem Addierer (ADD) zum Addieren der Ausgangssignale von den (n + 1) Vollwellengleichrichtern;

wobei jeder von den Halbwellengleichrichtern ein unsymmetrisches emittergekoppeltes Differenztransistorpaar aufweist und nur ein Transistor jedes Transistorpaares einen Emitterwiderstand (RE) aufweist.

4. Schaltung nach Anspruch 3, wobei die zwei Differenztransistorpaarsätze so aufgebaut sind, so daß die Transistoren mit jeweils einem Emitterwiderstand über ihre Kollektoren miteinander verbunden sind, die Transistoren jeweils ohne einen Emitterwiderstand über ihre Kollektoren miteinander verbunden sind, entweder ein Ausgangssignal oder ein Eingangssignal von jedem der n Differenzverstärker an die Basis eines von den Transistoren mit jeweils einem Emitterwiderstand und eines von den Transistoren jeweils ohne einen Emitterwiderstand angelegt ist, das andere Ausgangssignal oder Eingangssignal von jedem der n Differenzverstärker an die Basis des anderen Transistors mit jeweils einem Emitterwiderstand und den anderen Transistor jeweils ohne einen Emitterwiderstand angelegt ist, und die Transistoren jedes Paares mit Konstantstromquellen in einer entsprechenden Art verbunden sind.

5. Schaltung nach einem der vorstehenden Ansprüche 1 bis 4, wobei die Vollwellengleichrichter einen logarithmischen Vollwellengleichrichter aufweisen.

6. Schaltung nach Anspruch 5, wobei der logarithmische Vollwellengleichrichter mehrere Vollwellengleichrichter aufweist, die jeweils zwei Sätze von Differenztransistorpaaren, wovon nur ein Transistor einen Emitterwiderstand besitzt, und Konstantstromquellen zur Lieferung von elektrischen Strömen an die zwei Differenztransistorpaarsätze in einer entsprechenden Weise aufweisen, wobei die mehreren Vollwellengleichrichter sich in dem Produkt des Widerstandswertes des Emitterwiderstandes und eines Stromwertes von jeder von den Konstantstromquellen voneinander unterscheiden und zueinander parallelgeschaltet sind.