DE1814919C3 - Parallel schaltbare Codierstufen für einen Analog-Dlgitalwandler und Analog-Digitalwandler unter Verwendung solcher Codierstufen - Google Patents
Parallel schaltbare Codierstufen für einen Analog-Dlgitalwandler und Analog-Digitalwandler unter Verwendung solcher CodierstufenInfo
- Publication number
- DE1814919C3 DE1814919C3 DE19681814919 DE1814919A DE1814919C3 DE 1814919 C3 DE1814919 C3 DE 1814919C3 DE 19681814919 DE19681814919 DE 19681814919 DE 1814919 A DE1814919 A DE 1814919A DE 1814919 C3 DE1814919 C3 DE 1814919C3
- Authority
- DE
- Germany
- Prior art keywords
- analog
- signal
- binary
- digital converter
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000875 corresponding Effects 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000005070 sampling Methods 0.000 claims 2
- 230000015556 catabolic process Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 34
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 1
- 230000003334 potential Effects 0.000 description 1
- 230000002441 reversible Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Description
wert gegeben ist
Bei einer bekannten Codierschaltung der eingangs genannten Art (IBM Technical Disclosure Bulletin, B. 10,
No. 6, Nov. 1967, S. 845, 84€>
liegen in den beiden Leitungswegen je in Reihe geschaltete Transistoren.
Die Transistoren im einen Leitungsweg sind mit ihren Steuerelektroden an feste Vorspannungen gefegt, deren
Wert den Codierschritten entspricht Den Steuerelektroden der Transistoren in dem anderen Leitungsweg
wird parallel die Analogspannung zugeführt Zwischen korrespondierenden Anschlüssen von je einem Transistor
der beiden Leitungswege sind Wicklungen von Magnetkernen gelegt die die Codierung bewirken. Die
Amplitude des Analogsignals bestimmt dann, über welche Wicklung der Strom von einem Leitungsweg
zum anderen wechselt Durch die Verwendung von Magnetkernen wird die Codiergjschwindigkeit begrenzt
und eine Ausführung als integrierte Schaltung ist nicht möglich.
Der Erfindung liegt die Aufgabe zugrunde, eine Codierstufe für einen Analog-Digital-Wandler anzugeben,
die schnell arbeitet ohne großen Aufwand zu verwirklichen ist und sich als integriert«; Schaltung
herstellen läßt.
Die Lösung der gestellten Aufgabe ist dem Anspruch 1 zu entnehmen.
Gemäß einer Weiterbildung der Erfindung kann unter
Verwendung einer Codierstufe nach der Erfindung ein Analog-Digital-Wandler dadurch geschaffen werden,
daß der Wandler wenigstens eine weitere Codierstufe mit zwei weiteren, parallel an eine Betriebsspannungsquelle
geschalteten Leitungswegen aufweist, die je in Reihe geschaltete Widerstände enthalten, daß Transistoren
parallel zu den Widerständen in den beiden weiteren Leitungswegen liegen, daß eine zusätzliche
Differenzschaltung zwischen die beiden weiteren Leitungswege geschaltet ist und daß der Analog-Digital-Wandler
unter dem Einfluß eines Analogsignal ein zusammengesetztes, binär codiertes Ausgangssignal
erzeugt
In vorteilhafter Weise kann dann für einen Analog-Digital-Wandler,
bei dem die Anzahl der Codierstufen mit je zv» J Leitungswegen und die Anzahl der
Transistoren der Codierstufen eine Funktion der Anzahl
der diskreten Werte sind, die das Analogsignal annehmen kann, vorgesehen sein, daß jeweils ein
Dämpfungsglied zwischen die Analogsignalquelle und die Codierstufen geschaltet ist und einen Dämpfungsfaktor
mit vorbestimmtem Wert besitzt, derart, daß das Ausgangssignal einen vorgeschriebenen Code aufweist.
Der durch die Codierstufe nach den Erfindung erzielbare technische Fortschritt besteht im wesentlichen
darin, daß nur integrierbare Bauteile Verwendung finden.
Wc «n das gemeinsam an die Basiselektroden aller Transistoren angelegte analoge Eingangssignal größer
wird, werden nacheinander die Transistoren abwechselnd in den Leitungswegen leitend, wobei die
jeweiligen überbrückten Widerstände kurzgeschlossen werden. Somit wechselt der Ausgang der Differenzschaltung
zwischen einem ersten Ausgangspegel, der eine binäre Ziffer »Null« darstellt, und einem zweiten
Ausgangspegel, der eine binäre Ziffer »Eins« darstellt, hin und her. Dieser Vorgang ist vollständig umkehrbar,
wobei die gleichen Übergänge beobachtet werden wie beim Verringern der Eingangsspannung von einem
positiven Wert auf Null.
Nachfolgend wird die Erfindung an Hand der Zeichnungen beschrieben. Es zeigt
Fig. 1 ein Schema eines Ausführungsbeispiels einer
Codierstufe zur Erzeugung einer einzigen Binär-Ziffer,
Fig.2 verschiedene Signalformen, die für die
S Beschreibung der Arbeitsweise der Schaltung nach F i g. 1 von Nutzen sind,
F i g. 3 ein symbolisches BlocKschema der Codierstufe
nach F ig. 1,
Fig.4 ein Blockschema eines Ausführungsbeispiels
Fig.4 ein Blockschema eines Ausführungsbeispiels
ίο eines Mehrbit-Analog-Digitalwandlers zur Erzeugung
eines Gray-Codeausgangssignals,
F i g. 5 ein Blockschema eines weiteren Ausführungsbeispiels eines Mehrbit-Analog-Digitalwandlers.
F i g. 1 zeigt eine Codierstufe, auch als Entscheidungs-
F i g. 1 zeigt eine Codierstufe, auch als Entscheidungs-
IS schaltung bezeichnet zur Erzeugung einer einzelnen
binären Ziffer. Die Transistoren Q\, Qi, Qs und Q7 liegen
mit ihren Kollektor- und Emitterelektroden jeweils parallel zu den Widerständen 10Λ 10& 10,-und 1(U die
alle die gleichen Größe R5 aufweisen. Zwei der
μ parallelen Transistor-Widerstandsschaltkreise, nämlich
diejenigen, welche die Transistoren <?i und Qs sowie die
Widerstände lOj und 10c enthalten, liegen in Reihe in:
Leitungsweg 70, der an einem Ende über den Widerstand 30 mit der Spannungsquelle 45 und am
anderen Ende mit Erde verbunden ist Die anderen beiden Transistor-Widerstandsschaltkreise, welche die
Transistoren Qi und Qi sowie die Widerstände 1Of, und
1Od enthalten, liegen in Reihe im Leitungsweg 71, der an
einem Ende über den Widerstand 31 mit der Spannungsquelle 45 und am anderen Ende rr»it Erde
verbunden ist. Die Widerstände 30 und 31 sind im wesentlichen gleich. Sie haben eine solche Größe, daß
die durch die Spannungsquelle 45 den Wegen 70 und 71 zugeführten Ströme konstant sind.
In den Leitungswegen 70 und 71 liegen in Reihe die zusätzlichen Widerstände 21, 22, 23 und 24 und der
Ausgleichs-Widerstand 25, welche die relativen Größen R, ZR, 4R und 2R aufweisen. Die Widerstände 21 und 22
liegen zwischen den Transistoren Q1 bzw. Qj und der
Erde. Die Widerstände 23 und 24 liegen in den Leitungswegen 7G and 71 zwischen den Transistoren Q$
und Q\ sowie den Transistoren Qi und Q^. Der
Ausgleichswiderstand 25 liegt im Leitungsweg 70 zwischen dem Widerstand 30 und dem Transistor Q$, um
den im Leitungsweg 70 enthaltenen Gesamtwiderstand mit demjenigen im Weg 71 abzugleichen.
Das zu kodierende analoge Eingangssignal wird an den Eingangsleiter 11 angelegt und über den Emitterfolger
15 zum gemeinsamen Basisleiter 90 geführt. Dei gemeinsame Basisleiter 90 ist über die Dioden 41,42,43
und 44, die zum Emitterfolger 15 hingepolt sind, mit de'
Basen der Transistoren Qi. Qi, φ und Q? verbunden. Mi
den Basen der Transistoren Q\,Qj,Q5 und Qi sind fernei
die Spannungsquellen 51,52,53 und 54 verbunden.
Das digitale Ausgangssignal liefert die Differenz schaltung 50 auf dem Ausgangsleiter 12. Die Differenz
schaltung 50 ist zwischen die Punkte 80 und 81 de Leitungswege 70 und 7\ geschaltet.
Es soll nunmehr die Arbeitsweise der Codierstufe de Fig. 1 betrachtet werden. Wenn an den Leiter 11 keil
analoges Eingangssignal angelegt wird, sind die Diode 41 bis 44 durch die jeweiligen Spannungsquellen 51 bi
54 in Flußrichtung vorgespannt, so daß die Transistore Q\, Qi, Qs und Q1 gesperrt sind. Infolgedessen fließt de
Strom im Leitungsweg 70 von der Spannungsquelle 4 über die in Reihe geschalteten Widerstände 30, 25,10
23, 10* und 21 zur Erde. Ebenso fließt der Strom ii Leitungsweg 71 von der Quelle 45 über die Widerstand
31, 1Od 24, ΙΟ;, und 22 zur Erde. Der Ausgang der
Differenzschaltung 50 auf dem Leiter 12 ist Null entsprechend einer binären Ziffer »Null«, da die
Widerstände 30 und 31 gleiche Größe haben und der Widerstand, der im Leitungsweg 70 zwischen dem
Punkt 80 und der Erde liegt, gleich dem Gesamtwiderstand ist, der im Leitungsweg 71 zwischen dem Punkt 81
und der Erde liegt.
Die Vorspannungen der jeweiligen Emitter der Transistoren Qu Q3, Qs und Qr sind im wesentlichen
durch die Größen der verschiedenen zusätzlichen Widerstände 21 bis 24 bestimmt, die in den Leitungswegen
70 und 71 liegen. Die Vorspannung am Emitter des Transistors Q1 ist z. B. das Produkt der Größe des
Stroms im Weg 70 und der Größe R des Widerstands 21.
Die Vorspannung am Emitter des Transistors Qi steht
in gleicher Weise in Beziehung zum Gesamtwert der in Reihe geschalteten Widerstände 21 und 23, vorausgesetzt,
daß der Widerstand 10a durch den Transistor Q\ kurzgeschlossen ist. Wenn der Parallelwiderstand 10*,
durch den Transistor Q3 kurzgeschlossen ist, besteht die
gleiche Beziehung für den Leitungsweg 71. Die Emitterspannung des Transistors φ ist das Produkt des
Stroms im Leitungsweg 71 und der Größe 3R des Widerstands 22. Die Emittervorspannung des Transistors
Qi hängt vom Summenwiderstand der in Reihe geschalteten Widerstände 22 und 24 ab.
Wenn die Größe des analogen Eingangssignals von Null aus zunimmt, wächst die Spannung am Basisleiter
90 bis zur Emittervorspannung des Transistors Q\, an. Wenn dieser Wert erreicht ist, wird der Transistor Qi
leitend, so daß der Widerstand 10a kurzgeschlossen ist.
Wenn der Widerstand 10* aus dem Leitungsweg 70 entfernt ist, fällt die Spannung am Punkt 80 im
Leitungsweg 70 gegenüber der Spannung am Punkt 81 im Leitungsweg 71 ab, wodurch das Ausgangssignal der
Differenzschaltung 50 einen von Null verschiedenen Wert annimmt, der dem binären Ausgangssignal »1«
entspricht.
Wenn das analoge Eingangssignal so weit abnimmt, daß die Spannung am Leiter 90 wiederum geringer ist
als die Emittervorspannung des Transistors Q\. so sperrt dieser Transistor, wodurch das Ausgangssignal der
Differenzschaltung 50 am Leiter 12 auf Null zurückkehrt.
Wenn andererseits das analoge Eingangssignal zunimmt, und damit die Spannung am Leiter 90 einen
Wert erreicht, der gleich der Emittervorspannung des
Transistors Qi ist, wird dieser Transistor leitend und
schließt den Widerstand 1Oj, kurz. Infolgedessen nimmt
die Spannung am Punkt 81 ab und wird wieder gleich der Spannung am Punkt 80, wobei das Ausgangssignal
der Differenzschaltung 50 auf den Wert Null zurückkehrt, der dem binären Ausgangssignal »0« entspricht
Wenn die Eingangsspannung am Leiter 90 noch weiter bis zur Emitterspannung des Transistors Q5
zunimmt wird dieser Transistor leitend, so daß der Widerstand 10f in dem Leitungsweg 70 kurzgeschlossen
wird. Das Ausgangssignal der Differenzschaltung 50 entspricht dann einem binären Ausgangssignal »1«.
Wenn die Spannung am Leiter 90 die Emitterspannung des Transistors Qr erreicht wird in gleicher Weise der
Widerstand 1Od kurzgeschlossen, wodurch das Ausgangssignal
am Leiter 12 wiederum einer binären »0« entspricht
F i g. 2 zeigt mehrere Signalformen zur Erläuterung der Arbeitsweise der oben beschriebenen Codierstufe.
Die in Fig.2(a) dargestellte Signalform 60 stellt das
Ausgangssignal der Differenzschaltung 50 am Leiter 12 als Funktion der Eingangsspannung am Leiter 90 dar.
Die Signalformen 61 und 62 in Fig.2(b) stellen die Spannungen an den Punkten 80 bzw. 81 dar, wenn die
Eingangsspannung am Leiter 90 zunimmt. Wie sich aus dem Aufbau der in F i g. 1 dargestellten Codierstufe
ergibt, stellt die Signalform 60 die Differenz zwischen den Signalformen 61 und 62 dar.
Für eine Eingangsspannung Null ist der Ausgang der Differenzschaltung 50 Null, wobei die Spannung an
jedem der Punkte 80 und 81 auf einem Pegel liegt, der in Fig.2(b) willkürlich »A« genannt ist. Wenn die
Spannung am Leiter 90 auf den Pegel der Emittervorspannung des Transistors Q\ zunimmt, die in F i g. 2 mit
lj BQ] bezeichnet ist, fällt die Spannung am Punkt 80 auf
einen Betrag ab, der gleich IRS ist, wobei Rs, wie oben
geschildert, die Größe des Widerstands 10» ist, und A der konstante Strom, der an die leitenden Wege 70 und 71
von der Spannungsquelle 45 geliefert wird. Gleichzeitig wächst das Ausgangssignal der Differenzschaltung 50
auf den in der Fig.2(a) dargestellten Ausgangspegel »V« an, der die Differenz des Potentials zwischen den
Punkten 80 und 81 wiedergibt, wobei der Ausgangspegel » V« eine binäre »1« auf dem Leiter 12 darstellt.
Wenn die Spannung am Leiter 90 die Emittervorspannung BQi des Transistors Q3 erreicht, fällt die Spannung
am Punkt 81 um einen Betrag ab, der gleich 1RS ist, wie es
durch die Signalform 62 in F i g. 2(b) angedeutet ist. Die Potentiale an den Punkten 80 und 81 sind wiederum
gleich, wobei das Ausgangssignal der Differenzschaltung 50 auf Null zurückkehrt. Wenn die Spannung air.
Leiter 90 nacheinander die Emitterspannungen BQ=, und BQi der Transistoren Q5 und Qr übersteigt, fallen die
Spannungen an den Punkten 80 und 81 nacheinander um einen weiteren Betrag IR, ab, wie es in Fig. 2(b)
dargestellt ist, wobei das Ausgangssignal der Differenzschaltung 50 auf den Ausgangspegel »V« ansteigt und
dann auf den Pegel Null abfällt.
Die obige Erläuterung zeigt, daß die Leitungswege 70
und 71 als Spannungsteiler angesehen werden können, wobei die Punkte 80 und 81 die Teilungspunkte sind. Der
Gesamtwiderstand an jedem der Wege 70 und 71 zwischen den Punkten 80 bzw. 81 und Erde ändert sich
umgekehrt mit dem augenblicklichen Wert des analogen Eingangssignals auf der Leitung 11. Infolgedessen
spricht das Ausgangssignal der Differenzschaltung 50. welche die Punkte 80 und 81 der Spannungsteilerwege
überbrückt, auf den augenblicklichen Wert des Eingangssignals an. Es werden die Schwellenwert-Spannungspegel
in den relativen Verhältnissen von 1,3,5 und 7 erkannt wobei eine binäre »0« oder eine binäre »1«
abgelesen wird, je nach dem Intervall der relativen Größen, in denen die Eingangsspannung liegt In F i g. 1
werden die relativen Schwellenwertpegel 1 und 3 auf
diese Weise in der Wandlersxufe 100 erkannt die aus den Transistoren φ und Q3 besteht während die Pegel 5
und 7 in der Wandlerstufe 101 erkannt werden, die aus
den Transistoren Q5 und Q7 besteht
Alternativ können die Gesamtwiderstände in den Wegen 70 und 71 zwischen den Punkten 80 bzw. 81 und
der Erde als einzelne veränderliche Widerstände angesehen werden, deren Großen sich abwechselnd
entsprechend der augenblicklichen Größe des Eingangssignals auf der Leitung 11 ändern. Die übrige in
F i g. 1 dargestellte Schaltung, welche die Pum te 80 und
81 die Differenzschaltung 50, die Widerstände 30 und 31 und die Spannungsquelle 45 umfaßt bewirkt dann die
Feststellung der relativen Größen der Gesamtwider-
stände in den Leitungswegen 70 und 71 und die Erzeugung eines binären Ausgangssignals.
F i g. 3 zeigt ein symbolisches Blockschema der in F i g. 1 dargestellten Entscheidungsschaltung. Der
Emitterfolger 15 und die Differenzschaltung 50 entsprechen den in gleicher Weise bezeichneten Teilen
in F i g. 1. Die Blöcke 100 und 101 entsprechen den mit den gleichen Zahlen versehenen Wandlerstufen in
Fig. 1. Die in den Blöcken 100 und 101 angegebenen Intervalle bedeuten die Bereiche der relativen Werte
der Eingangsspannung, für die eine binäre Ziffer »1« erzeugt wird. Das heißt, eine binäre »1« wird am Leiter
12 erzeugt, wenn das analoge Eingangssignal am Leiter 11 zwischen den relativen Werten »1« und »3« liegt, und
wenn es zwischen den relativen Werten »5« und »7« liegt. Bei allen anderen Werten der Eingangsspannung
erscheint eine binäre Ziffer »0« am Ausgangsleiter 12.
Offensichtlich kann die Anzahl der Eingangsspannungsintervalle, die von einer Codierstufe nach der
Erfindung erkannt werden kann, vorteilhafterweise dadurch vergrößert werden, daß weitere Transistor-Widerstandsschaltkreise
in jeden Leitungsweg eingeschaltet werden. Weiterhin können die erkannten relativen Spannungsintervallbereiche leicht dadurch
geändert werden, daß die relativen Größen der zusätzlichen Widerstände geändert werden, die in Reihe
zwischen benachbarten parallelen Transistor-Widerstandsschaltkreisen liegen. Wenn z. B. die zusätzlichen
Widerstände 21 bis 24 und der Abgleichswiderstand 25 in F i g. 1 so geändert werden, daß sie relative Werte
von 1, 2, 2. 2. und 1 aufweisen, werden Schwellwert-Spannungsgrößen
im Verhältnis 1. 2. 3 und 4 erkannt, wobei eine binäre »1« am Ausgangsleiter 12 erscheint,
wenn das Eingangssignal zwischen den relativen Werten »1« und »2« liegt, und wenn es /wischen den
relativen Werten »3« und »4« liegt.
F i g. 4 ist ein Blockschema eines Mehrbit-Analog-Digitalwandlers
mit dem z. B. gleichzeitig auf den parallelen Ausgangsleitern 211 bis 215 ein
5-Ziffern-Grav-Code oder ein reflektierter binärer Code erzeugt werden kann. Die Entscheidungsschaltungen
201 bis 205 zur Erzeugung binärer Ziffern gleichen der in Zusammenhang mit Fig. 1 beschriebenen, jeder
Block in den Entscheidungsschaltungen 201 bis 205 stellt eine einzelne Wandlerstufe zur Erzeugung eines
binären Ausgangssignals »1« dar, wenn das analoge Eingangssignal zwischen die relativen Spannungswerte
fällt die in dem Block angegeben sind. Der Ausgangsziffer
5 auf dem Leiter 215 ist die geringstwertige Ziffer, und die Ausgangsziffer 1 auf dem Leiter 211 ist die
höchstwertige Ziffer des durch den Wandler der F i g. 4 erzeugten Code.
Um die Arbeitsweise des in Fig.4 dargestellten
Wandlers zu erläutern, sei angenommen, daß das analoge Eingangssignal auf dem Leiter 11 eine relative
Größe 183 hat. Bei diesem Pegel liefert die Entscheidungsschaltung
205, die zur Ziffer 5 gehört, ein Ausgangssignal auf dem Leiter 215. das eine binäre »1«
darstellt, da die Eingangsgröße zwischen den relativen Größen 17 und 19 liegt, die von der Wandlerstufe 225 in
der Entscheidungsschaltung 205 erkannt werden. In gleicher Weise stellen die Ausgangssignale auf den
Leitern 211 und 214 die binären Ziffern »1«. »1<-, »0«. und
»1« dar. Dementsprechend ist das Ausgangssignal des Wandlers nach Fig.4 das binäre Gra\-Codewort
»11011«.dasder Dezimalzahl 18 gleichwertig ist.
Das binare Codewort »11011« wird als Ausgangssignal fur jede Größe des Eingangssignals innerhalb des
Intervalls 18 und 19 erzeugt. Wenn das analoge Eingangssignal auf 19,5 anwächst, ändert sich die Ziffer
5 von einer binären »1« in eine binäre »0«, während alle anderen Ziffern gleichbleiben. Somit wird das Gray-Codewort
»11010« erzeugt, das der Dezimalzahl 19 gleichwertig ist. Wenn jedoch das analoge Eingangssignal
auf 17,5 abnimmt, bleibt die Ziffer 5 eine binäre »1«,
während die Ziffer 4 auf dem Leiter 214, der von der Wandlerstufe 226 in der Entscheidungsschaltung 204
beaufschlagt wird, sich von der binären »1« in die binäre »0« ändert. Das sich ergebende Mehrbit-Codewort ist
somit »11001«, das die Dezimalzahl 17 darstellt.
In gleicher Weise erzeugt der in Fig.4 dargestellte
Wandler für alle Zwischenpegel der Eingangssignale bis zu 32 ein Gray-Codewort, das den nächstniedrigen
ganzzahligen Wert darstellt.
Wenn die Anzahl der gewünschten Ausgangsziffern vergrößert wird, kann der Aufwand für die Herstellung
von Analog-Digitalwandlern entsprechend dem Ausführungsbeispiel nach F i g. 4 zu groß werden. Er kann
jedoch vorteilhafterweise herabgesetzt werden, wenn für jede der Entscheidungsschaltungen, die beim Aufbau
eines Mehrbit-Wandlers verwendet werden, gleiche, in
Massenfertigung hergestellte Schaltungen benutzt werden. Ferner können bei der Herstellung eines derartigen
Wandlers ohne Schwierigkeiten integrierte Schaltkreise verwendet werden.
F i g. 5 ist ein Blockschema für ein Ausführungsbeispiel eines Gray-Codewandlers, bei dem für jede binäre
Ausgangsziffer gleiche Entscheidungsschaltungen verwendet werden. Die Entscheidungsschaltungen 501 bis
505. welche die binären Ziffern 1 bis 5 erzeugen, gleichen der Entscheidungsschaltung 205 in Fig. 4. Im
Leitungsweg zwischen den einzelnen Entscheidungsschaltungen 501 bis 505 und dem Emitterfolger 15 sind
die Dämpfungsglieder 301 bis 305 enthalten, welche jeweils die Dämpfungsmultiplikatoren 1/16, 1/8.1/4. 1/2
und 1 aufweisen. Die Leitungen 401 bis 405 verbinden die Dämpfungsglieder 301 bis 305 mit den Entscheidungsschaltungen
501 bis 505.
Die Arbeitsweise dieser Wandlerausführung gleicht derjenigen des Wandlers der Fig. 4. Es sei angenommen,
daß die relative Größe des anologen Eingangssignals auf Leiter 11 18.5 beträgt. In der oben an Hand der
Fig.4 beschriebenen Art und Weise erzeugt die Entscheidungsschaltung 505 eine binäre »1« auf dem
Leiter 51? wobei das Eingangssignal in dem von der Wandlerstufe 525 erkannten Bereich liegt. Die relativen
Signalgrößen auf den Leitungen 401 bis 404 sind infolge der Dämpfungen, die durch die Dämpfungsglieder 301
bis 304 eingefügt sind, 183/16. 183/8. 18.5/4 und 18.5/2
oder 1,16,233.4,62 und 9,25. Berücksichtigt man. daß die
Entscheidungsschaltungen 501 bis 504 der Entscheidungsschaltung 505 gleichen, so ist einzusehen, daß die
Entscheidungsschaltung 504 auf das Eingangssignal anspricht um eine binäre »1« auf dem Leiter 514 zu
erzeugen, während die Entscheidungsschaltungen 501 bis 503 jeweils auf das Eingangssignal ansprechen, um
die binären Ziffern »1«. »1« und »0« auf den Leitern 511 bis 513 zu erzeugen. Das binäre Gray-Codeausgangssignal
des Systems lautet somit »11011« entsprechend der
Dezimalzahl 18. Wenn die relative Eingangssignalgröße auf 193 erhöht wird, erscheint offensichtlich das
Gray-Codewort »11010«, das der Dezimalzahl 19 entspricht, an den Ausgangsleitern 511 bis 515. Wie bei
dem in F i g. 4 dargestellten Wandler erzeugt diese Ausführung das Gray-Codewort das den ganzzahligen
Wert darstellt, der am nächsten unter der zugehörigen
709 610 424
he
analogen Eingangssignalgröße liegt.
Aus der obigen Schilderung ergibt sich, daß die grundsätzliche Entscheidungsschaltung der in Fig. 1
dargestellten Art auch in anderer Form angeordnet werden kann, um verschiedene Binärcode mit jeder
Anzahl von Ziffern zu erzeugen.
Hierzu 3 Blatt Zeichnungen
Claims (4)
1. Codiersatfe für einen Analog-Digital-Wandler
mit zwei parallelgeschalteten an einer Betriebsspannung liegenden Leitungswegen, die abhängig vom
Pegel des Analogsignals einschaltbare Transistoren enthalten, mit einer Differenzschaltung, die in
Abhängigkeit von Stromflußänderungen in den beiden Leitungswegen bei einem ersten Differenzwert ein erstes binäres Ausgangssignal und bei
einem zweiten Differenzwert ein zweites binäres Ausgangssignal erzeugt, dadurch gekennzeichnet,
daß die Leitungswege (70, 71) je in Reihe geschaltete Widerstände (10a, Zl; 1Oi/, 22)
aufweisen, daß ein erster Transistor (Q 1) parallel zu einem Widerstand (tOa) in einem der Leitungswege
(70) liegt und so vorgespannt ist, daß er diesen Widerstand beim Anliegen eines ersten vorbestimmten
Analogsignalpegels überbrückt, daß ein zweiter Transistor (Q 3) parallel zu einem Widerstand (IQb)
im zweiten Leitungsweg (71) liegt und so vorgespannt ist daß er diesen Widerstand beim Anliegen
eines zweiten vorbestimmten Analogsignalpegels überbrückt daß die Differenzschaltung (SO) auf diese
Widerstandsänderungen in den beiden Leitungswefen anspricht, und daß das Analogsignal den
teuerelektroden der Transistoren (Ql, Q3) über
entkoppelnde Dioden (41,42) zugeführt ist
2. Codierstufe nach Anspruch 1, dadurch gekennzeichnet,
daß zusätzliche Transistoren (Q7, Q5) jeweils parallel zu einem weiteren Widerstand (10c/,
IOcV in den Leitungswegen (70, 71) liegen und daß
jeder der Transistoren so vorgespannt ist, daß er beim Anliegen eines anderen vorbestimmten Analogsignalpegels
seinen zugehöiigen, parallelgetchalteten Widerstand überbrückt.
3. Analog-Digital-Wandler unter Verwendung einer Codierstufe nach Anspruch 2. dadurch
gekennzeichnet daß der Wandler wenigstens eine weitere Codierstufe (202) mit zwei weiteren, parallel
tn eine Bemebsspannungsquelle geschalteten Leilungswegen
aufweist, die je in Reihe geschaltete Widerstände enthalten, daß Transistoren parallel zu
4en Widerständen in den beiden weiteren Leitungswegen liegen, daß eine zusätzliche Differenzschaltung
zwischen die beiden weiteren Leitungswege geschaltet ist und daß der Analog-Digital-Wandler
Unter dem Einfluß eines Analogsignals ein zusammengesetztes, binär codiertes Ausgangssignal erteugt(Fig.4).
4. Analog-Digital-Wandler nach Anspruch 3, bei dem die Anzahl der Codierstufen mit je zwei
Leitungswegen und die Anzahl der Transistoren der Codierstufen eine Funktion der Anzahl der diskreten
Werte sind, die das Analogsignal annehmen kann, dadurch gekennzeichnet, daß jeweils ein Dämpfungsglied
(301 bis 305) zwischen die Analogsignalquelle und die Codierstufen geschaltet ist und einen
Dämpfungsfaktor mit vorbestimmtem Wert besitzt, derart, daß das Ausgangssignal einen vorgeschriebenen
Code aufweist (F i g. 5).
Die Erfindung betrifft eine Codierstufe für einen Analog-Digital-Wandler mit zwei parallelgeschalteten
an einer Betriebsspannung liegenden Leitungswegen, die abhängig vom Pegel des Analogsignals einschaltbare
Transistoren enthalten, mit einer Differenzschaltung, die in Abhängigkeit von Stromflußänderungen in den
beiden Leitungswegen bei einem ersten Dtfferenzwert ein erstes binäres Ausgangssignal und bei einem zweiten
Differenzwert ein zweites binäres Ausgangssignal erzeugt, sowie einen Analog-Digital-Wandler unter
Verwendung solcher Codierstofen.
In zahlreichen elektrischen Systemen ist es erwünscht,
ein analoges Signal als eine Reihe von binären Signalen darzustellen, d. h. als eine Folge von Ein- und
ij Aus-Impulsea Dabei wird das analoge Eingangssignal
in regelmäßigen Intervallen abgetastet, jede Signalprobe quantisiert und durch einen Analog-Digitalwandler in
ein binäres Signal umgewandelt
Es sind zahlreiche Anordnungen für Analog-Digitalwandler bekannt Bei einem bekannten Codierer (deutsche Auslegeschrift 11 29 530) erfolgt die Abtastung des analogen Eingangssignals durch schrittweisen Vergleich zwischen dem Wert des analogen Eingangssignals mit vorbestimmten Spannungspegeln, um aufeinanderfolgende Ziffern eines entsprechenden binären Signals zu erhalten. Abgesehen davon, daß dieser bekannte Codierer technisch aufwendig ist, ist er durch die begrenzte Geschwindigkeit nachteilig, da immer nur eine binäre Ziffer gleichzeitig gebildet werden kann.
Es sind zahlreiche Anordnungen für Analog-Digitalwandler bekannt Bei einem bekannten Codierer (deutsche Auslegeschrift 11 29 530) erfolgt die Abtastung des analogen Eingangssignals durch schrittweisen Vergleich zwischen dem Wert des analogen Eingangssignals mit vorbestimmten Spannungspegeln, um aufeinanderfolgende Ziffern eines entsprechenden binären Signals zu erhalten. Abgesehen davon, daß dieser bekannte Codierer technisch aufwendig ist, ist er durch die begrenzte Geschwindigkeit nachteilig, da immer nur eine binäre Ziffer gleichzeitig gebildet werden kann.
Bei bekannten Elektronenstrahlröhrencodierern können
alle Ziffern des binären <\usgangssignals gleichzeitig
erzeugt werden. Zwar wird hierdurch die Begrenzung der Geschwindigkeit des zuvor erwähnten
Codierers vermieden, doch sind solche Elektronenstrahlröhrencodierer aufwendig, da sie neben genauer
Herstellung und Justierung einen linearen Breitbandverstärker mit hohem Verstärkungsfaktor erfordern, um
die Ablenkschaltungen der Kathodenstrahlröhre anzusteuern.
Es ist auch bereits ein Analog-Digitalwandler vorgeschlagen worden (deutsche Patentschrift
12 68 196), bei dem jedem binärer Ausgangssignal ein Kippwiderstand zugeordnet ist und den Kippwiderständen
das analoge Eingangssignal über nicht lineare Widerstände gleichzeitig zugeführt wird (Einschrittver
fahren).
Bei einem bekannten Impulscode·Meßwertumformer (»Elektronik» 1956, Nr. 12, S. 317 bis 324) wird eine
Potentiometerstellung, die von der zu messenden Größe mechanisch eingestellt wird, in ein Impulstelegramm
unter Verwendung einer Brückenschaltung umgewandelt die gestufte, hintereinandergeschaltete Widerstände
aufweist Durch eine den Widerständen zugeordnete Relaisschaltung werden die Widerstände so lange zu-
SS oder abgeschaltet, bis sich der Abgleich der Brücke ergibt. Die Zustände der Relais im Abgleichzeitpunkt
ergeben das gewünschte Impulstelegramm. Der Abgleich der Brücke durch Ausprobieren ist zeitraubend.
Der bekannte Impulscode-Meßwertumformer läßt sich nicht als integrierte Schaltung herstellen.
Bei einer bekannten Codierstufe (DT-PS 11 38 819) liegt an den beiden parallelen Leitungswegen die
Signalspannungsquelle, und die Widerstände werden durch Tunneldioden gebildet, denen je eine Betriebs-Spannungsquelle
und ein Widerstand zugeordnet ist. Tunneldioden schalten bekanntlich bei zwei unterschiedlichen
Betriebspegeln, so daß keine eindeutige Zuordnung von Eingangssignalpegel zum Ausgangs-
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US69147567A | 1967-12-18 | 1967-12-18 | |
US69147567 | 1967-12-18 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1814919A1 DE1814919A1 (de) | 1969-07-17 |
DE1814919B2 DE1814919B2 (de) | 1971-11-25 |
DE1814919C3 true DE1814919C3 (de) | 1977-03-10 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
DE4003758A1 (de) | Verfahren und vorrichtung zum umformen von analog/digital-nichtlinearitaeten in statisches rauschen | |
DE1172725B (de) | Vorrichtung zum Umwandeln einer Folge binaer codierter Impulse mit n Stellen in ein Signal bestimmter Amplitude | |
DE2011056B2 (de) | Pulscodedemodulator mit dehnercharakteristik aufweisender knickkennlinie | |
DE1762157C3 (de) | Vorrichtung zum Umsetzen von analogen Signalen, die einer monoton zunehmenden Funktion entsprechen, in digitale Werte. Ausscheidung aus: 1412744 | |
DE2411062C3 (de) | Dynamisch vorgespannte Differentialverstärkeranordnung | |
DE2461378A1 (de) | Bipolarer analog-digital-umsetzer | |
DE2953968C2 (de) | Integrierende Analog-/Digital-Wandlerschaltung | |
DE1814919C3 (de) | Parallel schaltbare Codierstufen für einen Analog-Dlgitalwandler und Analog-Digitalwandler unter Verwendung solcher Codierstufen | |
DE2340847C3 (de) | Analog-Digital-Umsetzer | |
DE2116765B2 (de) | Schaltungsanordnung zur Umsetzung eines Analogsignals in ein simultanes Digitalsignal | |
DE1298549B (de) | Mehrkanaliger Analog-Digital-Umsetzer | |
DE2009953C3 (de) | Pulscodemodulator mit Knickkennlinien-Amplitudenwandler | |
DE1955555C3 (de) | Anelog/Digital-Umsetier für sehr hohe Frequenzen | |
DE1202326B (de) | Anordnung zur Umformung von Digitalsignalen in Analogsignale, insbesondere fuer PCM-Decoder | |
DE2337492C3 (de) | Schaltung zur Messung der Amplitude einer elektrischen Größe | |
DE1275115B (de) | Analog-Digital-Umsetzer nach dem Gleichgewichtsprinzip | |
DE1295631B (de) | Vorrichtung zur Umsetzung der Amplitude eines sich aendernden Analogsignals in digitale Codekombinationen | |
DE1214026B (de) | Analogrechengeraet zur Bestimmung angenaeherter Werte einer Funktion | |
DE2247237C3 (de) | Grundschaltungseinheit eines Analog-Digital-Umsetzers | |
DE2119649A1 (de) | Analog-Digital-Umsetzer | |
DE1537557B2 (de) | Binaere kodierungsstufe fuer einen stufenkoder | |
DE1537557C (de) | Binäre Kodierungsstufe für einen Stufenkoder | |
DE1159503B (de) | Pulscodemodulations-Nachrichtenuebertragungssystem mit einem Coder und Decoder vom Serientyp | |
DE4020532A1 (de) | Anordnung zur analog/digital-umsetzung |