DE2836079A1 - Digital-analog-umsetzer - Google Patents
Digital-analog-umsetzerInfo
- Publication number
- DE2836079A1 DE2836079A1 DE19782836079 DE2836079A DE2836079A1 DE 2836079 A1 DE2836079 A1 DE 2836079A1 DE 19782836079 DE19782836079 DE 19782836079 DE 2836079 A DE2836079 A DE 2836079A DE 2836079 A1 DE2836079 A1 DE 2836079A1
- Authority
- DE
- Germany
- Prior art keywords
- network
- resistor
- current
- base points
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/78—Simultaneous conversion using ladder network
- H03M1/785—Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
SIEMENS AKTIElTGESELLSCHAi1T Unser- Zeichen
Berlin und München YPA 7§ ψ 6 1 8 1
Digital-Analog-Umsetzer
Die Erfindung betrifft einen Digital-Analog-Umsetzer zur Umsetzung von jeweils η + m + 1 Bits umfassenden
Digital-Signalen in Analog-Signale unter Berücksichti-
gung einer nichtlinearen Knickkennlinie, die aus 2m linearen Abschnitten pro Signalhalbebene mit jeweils
2n Amplitudenstufen besteht, mit einem gemäß
einer binären Wertstufung stromwichtenden, aus Quer-
und Ableitwiderständen mit den Widerstandswerten R und 2R bestehenden Widerstandsnetzwerk (R-2R-Uetzwerk),
bei dem an dem am einen Netzwerksende liegenden Yerbindungspunkt
eines Ableitwiderstandes und eines Querwiderstandes je nach dem Binärwert des das Vorzeichen
angebenden Bits im umzuwandelnden Digitalsignal ein Konstantstrom negativer oder positiver Polarität
zugeführt wird und bei dem die den Querwiderständen abgewendeten Fußpunkte der Ableitwiderstände in
Rr 1 KeI /15.8.1978
0300 09/0384
"^ " ¥p 6 1 65 BRD
Gruppen unmittelbar benachbarter Fußpunkte entsprechend den jeweils durch eine binäre "1" gebildeten η Bits
des jeweiligen Digital-Signals selektiv Tom Erdpotential
bei binärer "O" an einen gemeinsamen, den aus den Einzelströmen durch die Ableitwiderstände gebildeten
Summenstrom führenden Summenstrompfad umschaltbar sind, wobei der eine begrenzende Pußpunkt einer solchen
Gruppe, der dem erwähnten Netzwerksende zugewandt ist, entsprechend dem binären Wert der m Bits des jeweiligen
Digital-Signals mehr oder weniger τοη diesen Netzwerksende
beabstandet ist und wobei wenigstens ein dem anderen begrenzenden Fußpunkt der Gruppe benachbarter
Fußpunkt, zumindest sofern nicht säntliche der n+m Bits den Binärwert "O" aufweisen, gesondert an den Summenstrompfad
gelegt ist.
Bei einem bekannten Digital-Analog-Umsetzer der angegegebenen Art (siehe z.B. "Elektronik-Praxis" Nr.1/2,
Febr.1975, Seite 32ff) wird durch die hierbei maßgebliche nichtlineare Knickkennlinie eine logarithmische Kompandierungskennlinie
angenähert, die CCITT-Empfehlungen entspricht
und dem sogenannten Α-Gesetz gehorcht.
Eine Kompandierung entsprechend einer derartigen Kennlinie bei der Analog-Digital-Wandlung bzw. eine entsprechende
Berücksichtigung bei der Digital-Analog-Wandlung ist erforderlich, um zu gewährleisten, daß
das Verhältnis der Analog-Signalamplitude zu der durch die Quantisierung des Analog-Signals bedingten Störspannungsamplitude
über einen weiten Analog-Signalamplitudenbereich angenähert konstant ist.
Neben der dem A-Gesetζ gehorchenden logarithmischen Kennlinie
wird vom CGITT eine weitere logarithmische Kennlinie
empfohlen, die dem sogenannten u-Gesetz gehorcht.
030009/03BA
2836Q7S
6 165 BRD
Obwohl sich die dem Α-Gesetz folgende Kennlinie in schaltungstechnisch, besonders günstiger Weise durch
eine nichtlineare Knickkennlinie annähern läßt, wird in manchen Ländern der u-Kennlinie der Vorzug gegeben.
5
Die Darstellbarkeit der Α-Kennlinie durch eine nichtlineare Knickkennlinie mit jeweils 8 Kennlinienabschnitten
für eine Kennlinienhälfte ist in Fig.1 veranschaulicht. Durch entsprechende Einträge von
0 und 1 ist dabei gezeigt, wie die einzelnen Gruppen von Fußpunkten in bestimmten Kombinationen an den
gemeinsamen Strompfad angeschaltet sind bzw« von diesen getrennt bleiben und dementsprechende Stromgewichte
des Widerstandsnetzwerks, das hier 12 der erwähntenschaltbaren Ableitwiderstände aufweisen soll, eingeschaltet
sind. Aus der Figur ergibt sich auch, daß ab dem zweiten Kennlinienabschnitt durch Einschaltung des
jeweils nächsthöheren Stromgewichtes der Eckwert für einen Kennlüenabschnitt eingeschaltet ist, und daß
die entsprechende Kombination von Einschaltung bzw. Nichteinschaltung der jeweils gleichen Anzahl nächst
niedriger Stromgewichte der Darstellung der Stufen innerhalb der Segmente dient.
In der Figur 2 ist in entsprechender Weise der Zusanmenhang zwischen der Gesetzmäßigkeit der dem u-Gesetz
folgenden Kennlinie mit den Werten einer nichtlinearen Knickkennlinie dargetellt. Aus dieser Darstellung ersieht
man, daß bei den einzelnen Kennlinienabschnitten Stromgewichte, die für die Darstellung der Kennlinieneckwerte benötigt werden, auch für die Darstellungvon
Stufen innerhalb der Segmente erforderlich sind. Es ist
030009/038Ä
- /Γ - VPA
TBP 6 165-BRQ
daher zusätzlich zu einem 12 schaltbare Ableitwiderstände aufweisenden Widerstandsnetzwerk, mit dessen
Hilfe die Stufen innerhalb der Kennliniensegmente dargestellt werden, ein weiterer, 7 schaltbare Ableitwiderstände
aufweisendes Widerstandsnetzwerk erforderlich, mit dessen Hilfe die Segmenteckwerte dargestellt
werden. Der Mehraufwand gegenüber der Realisierung der dem Α-Gesetz folgenden Kennlinie ist also beträchtlich.
Aufgabe der vorliegenden Erfindung ist es daher, einen Digital-Analog-Umsetzer der eingangs erwähnten Art anzugeben,
der unter Berücksichtigung einer dem u-Gesetz folgenden nichtlinearen Knickkennlinie arbeitet und
dennoch bezüglich des schaltungstechnischen Aufwands nicht wesentlich ungünstiger ist als bekannte Digital-Analog-Umsetzer,
die dem A-G-esetz folgen.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß zur Umsetzung einer gemäß dem u-G-esetz gehorchenden
Knickkennlinie ein aus Querwiderständen und Ableitwiderständen bestehendes Zusatznetzwerk vorgesehen ist,
dem jeweils ein Konstantstrom zugeführt wird, dessen Polarität derjenigen des dem Hauptwiderstandsnetzwerk
zugeführten Stroms entgegengesetzt ist, und das über einen schaltbaren Ableitwiderstand einen Teilstrom an den
gemeinsamen Summenstrompfad liefert, dessen Amplitude halb so groß ist wie die des von dem am weitesten vom
Konstantstromeingang beabstandeten schaltbaren Ableitwiderstand des Hauptnetzwerkes lieferbaren Teilstroms,
sofern nicht sämtliche der m-Bits den Binärwert "0" aufweisen, daß die vom erwähnten Hetzwerksanfang am
weitesten beabstandete Gruppe von Fußpunkten des Hauptnetzwerks, die maßgeblich ist, wenn keines der m-Bits
030009/03B4
_ S - YPA
7&P 6 1 65 9RD
den Binärwert "1" aufweist, η Fußpunkte umfaßt, wogegen die übrigen Fuppen "von Fußpunkten jeweils n+1 Pußpunkte
umfassen, daß jeweils entsprechend dem durch das
u-Gesetz gegebenen Zusammenhang auch bei n+1 umfassenden
Gruppen des Hauptnetzwerks ledigl ch 2n Kombinationsmöglichkeiten von Strom führenden umschaltbaren Ableitwiderständen
ausgenutzt werden, sowie mehr oder weniger solcher gesondert den Summenstrompfad gelegter Pußpunkte
beim Hauptnetzwerk und/oder Zusatznetawerk vorhanden sind und von dem erwähnten weiteren begrenzenden Fußpunkt
des Hauptnetzwerks bzw. von dem Stromeingang des Zusatznetzwerks mehr oder weniger beabstandet sind»
Gemäß weiterer Ausge&altung der Erfindung wird angegeben,
wie ein derartiger Digital-Analog-Umsdtzer abgeändert sein muß, um im Zusammenhang mit einem nach
dem Iterativprinzip arbeitenden Codierer einsetzbar zu sein. Diese Abänderung besteht erfindungsgemäß darin,
daß beim Hauptwiderstandsnetzwerk außerhalb der Gruppen von Fußpunkten keine Pußpunkte gesondert an den gemeinsamen
Summenstrompfad gelegt sind, daß beim Zusatznetzwerk der Fußpunkt des schaltbaren Ableitwiderstandes
nur dannnicht an den Summenstrompfad gelegt ist, wenn sämtliche der n+m Bits des zu verarbeitenden Digital-Signals
den Binärwert M0" aufweisen und zusammen mit
einzelnen Gruppen von Pußpunkten des Hauptwiderstandsnetzwerks entsprechend der durch das u-Gesetz für den
Codierbetrieb gegebenes. Zuordnung der Fußpunkt wenigstens eines weiteren schaltbaren Ableitwider-Standes
gesondert an den Summenstrompfad gelegt ist, über den ein Strom mit einer Amplitude geliefert wird,
wie er auch über einen vom erwähnten weiteren begrenzenden Fußpunkt der betreffenden Gruppe von Fußpunkten mehr
030009/0384
~*~ 5f^ 6 16 5- BRD
oder weniger beanstandeten Ableitwiderstand des Hauptnetzwerkes
lieferbar wäre.
nachstehend wird die Erfindung anhand von vier Figuren
näher erläutert. Von den Figuren zeigen:
Die Figuren 1 und 2 die schon besprochenen den Zusammenhang
zwischen Digitalsignalen und umzuschaltenden Ableitwiderständen -veranschaulichenden Darstellungen.
Die Figur 3 das Schaltbild eines er&ndungsgemäßen
Digital-Analog-Umsetzers.
Figur 4· eine den Zusammenhang zwischen umzuwandelnden
Digitalsignalen und anzuschaltenden Ableitwiderständen
beim Betrieb dieser Schaltungsanordnung veranschaulichende Darstellung.
Die in Figur 3 dargestellte Anordnung dient abgesehen von den strichpunktiert dargestellten Teilen, der
Digital-Analog-Umsetzung von Digitalsignalen, die aus
n+m+1 =4+3+1 Bits bestehen. Die strichpunktiert dargestellten !Teile dieser Figur sind dann vorhanden, wenn ein
solcher Digital-Analog-Umsetzer als Bestandteil eines nach dem Iterativprinzip arbeitenden Codierers eingesetzt
wird, dessen Beschreibung weiter unten folgt.
Wesentlicher und hier insbesondere interessierender Bestandteil dieser Anordnung sind ein Hauptwiderstandsnetzwerk
H und ein Zusatzwiderstandsnetzwerk Z. Das Hauptnetzwerk H besteht aus Querwiderständen R und
Ableitwiderständen 2R mit den Widerstandswerken R und 2R. Dem an den einen Netzwerksende liegenden Yerbindungspunkt
eines Ableitwiderstandes 2R und eines Querwiderstandes R dieses ITetswerkes wird ^e nach dem Binärwert
030009/03B*
165BRD
des das Vorzeichen angebenden Bits im umzuwandelnden
Digitalsignal ein Konstantstrom negativer oder positiver
Polarität von einer Stromquelle +Q oder einer Stromquelle -Q zugeführt ο Die Fußpunkte der Querwiderstände 2R sind,
abgesehen von dem am anderen Netzwerksende liegenden
Querwiderstand, der an Erde gelegt ist, in Gruppen unmittelbar benachbarter Fußpunkte entsprechend dem
jeweils durch eine binäre "1" gebildeten η Bits des jeweiligen Digital-Signals selektiv von Erde an einei
gemeinsamen, den aus den Einzelströmen durch die Ableitwiderstände gebildeten Summenstrom führenden Summenstrompfad
S umschaltbar. Der eine begrenzende Fußpunkt einer solchen Gruppe, der dem Netzwerksende, dem der Konstantstrom
zugeführt wird, zugewandt ist, ist entsprechend dem Wert der durch binäre "1" gebildeten m Bits des jeweiligen
Digital-Signals mehr oder weniger von diesem Netzwerksende beabstandet. Sofern nicht sämtliche der m Bits
im umzuwandelnden Digital-Signal den Binärwert "0" aufweisen, ist wenigstens ein dem anderen begrenzenden Fußpunkt
der Gruppen benachbarter Fußpunkt gesondert an den Summenstrompfad gelegt.
Das Zusa-fcznetzwerk Z besteht ebenfalls aus Querwiderständen
und Ableitwiderständen, von denen im Zusammen- .
hang mit der hier zu beschreibenden Schaltungsanordnung zur Digital-Analog-Wandlung nur der mit A1 bezeichnete
von Interesse ist. Der in der Figur außerdem noch dargestellte schaltbare Ableitwiderstand A2 spielt im
Zusammenhang mit der Verwendung der dargestellten Schaltungsanordnung als Bestandteil eines Analog-Digit
al-Wandle rs eine Rolle, auf den weiter unten noch
eingegangen wird.
030009/0364
78-Ρ 6 1 6 5 8RD
Dem am einen Netzwerksende des Zusatznetzwerks Z liegenden
Verbindungspunkt eines Querwiderstandes und eines Ableitwiderstandes wird über eine der erwähnten Stromquellen
+Q oder -Q ein Konstantstrom zugeführt, wobei die Polarität des KonstantStroms jenäis entgegengesetzt
derjenigen des dem Hauptnetzwerk H zugeführten Konstantstroms ist.
Die Quer- und Ableitwiderstände des Zusatznetzwerks Z
sind so bemessen, daß die Amplitude des über den schaltbaren Ableitwiderstand A1 an den Summenstrompfad S
lieferbaren Stroms halb so groß ist wie diejenige des über den vom Konstant Stromeingang her gesehen;.letzten,
d.h. zwölften schaltbaren Ableitwiderstand des Hauptnetzwerkes lieferbaren Stroms.
Die beschriebene Betätigung der Pußpunktsehalter des
Hauptnetzwerkes und des Zusatznetzwerkes werden von
einer Ablaufsteuerung St gesteuert, der die umzuwandelnaen
Digital-Signale über einen Eingang PCMi zugeführt
werden. Die Ablaufsteuerung bestimmt auch aus dem empfangenen Vorzeichenbit die jeweilige Polarität der
den beiden Widerstandsnetzwerken zugeführten Konstantströme.
Nachstehend wird unter weiterer Bezugnahme auf die Figur 4 die Betriebsweise des beschriebenen erfindungsgemäßen
Digital-Analog-Wandlers näher erläutert. In
der Darstellung gemäß Figur 4 veranschaulichen die Spalten 1 bis 12 die Gewichtung der Ableitwiderstände
des Hauptwiderstandsnetzwerks H gemäß Figur 3, wobei die Spalte 1 den an demjenigen Netzwerksende
liegenden Ableitwiderstand bezeichnet, an den der
030009/03BA
W? 6 1 6 5 BRO
Konstantstrom zugeführt wird und der den höchstwertigen Stromgewichtsanteil liefert. Die Spalte 12 entspricht
dementsprechend dem am anderen Ende liegenden Ableitwiderstand, der das niedrigstwertige Stromgewicht des
Hauptnetzwerkes liefert. Die Spalte 13 bezeichnet den schalt baren Ableitwiderstand A1 des Zusatznetzwerkes Z,
der wie angegeben das ingesamt niedrigste Stromgewicht liefert.
Sofern in den Spalten eine "1" eingetragen ist, bedeutet
dies, daß der Fußpunktschalter umgeschaltet ist und damit
über den betreffenden Ableitwiderstand ein Strom an den gemeinsamen Strompfad geliefert wird. Sofern in der
Spalte 13 "-1" steht, bedeutet dies, daß, wie oben erläutert,
über diesen Ableitwideisband Strom mit entgegengesetzter
Polarität gegenüber den die Ableitwiderstände des Hauptnetzwerkes zugeführten Strom geliefert
wird. Ist "0" eingetragen, so bedeutet dies, daß der betreffende Äbleitwiderstand nicht an den gemeinsamen
S-fcrompfad angeschaltet ist und damit an Erde liegt.
Durch die Umrahmung von 0/1-Kombinationen sind Gruppen von Verbindungspunkten veranschaulicht, die jeweils
für den Umwandlungsvorgang maßgeblich sind. Diese
Gruppen,von denen 8 vorhanden sind, umfassen jeweils andere Verbindungspunkte und sind je nach dem, in welcher
Kombination die m Bits des jeweils umzuwandelnden Digitalsignals die Binärwerte "0" und "1" aufweisen, mehr oder
weniger von dem einen Netzwerksende des Hauptnetzwerkes
H beabstandet, dem der Konstantstrom zugeführt wird und
dienen damit der Darstellung verschiedener Kennlinienaschnitte 1 bis 8 der einen Hälfte einer nichtlinearen
Knickkennlinie. Sofern keines der m Bits im umzuwandelnden Digitalsignal den Binärwert "1" aufweist, ist die
030009/0364
- ii?\ 165 BHO
Gruppe maßgeblicher Verbindungspunkte am weitesten
von dem erwähnten Netzwerksende beabstandet, weisen dagegen sämtliche der m Bits den Binärwert "1" auf,
dnn liegt die Gruppe maßgeblicher Verbindungspunkte an diesem Netzwerksende. Durch-Schraffierung sind die
Stellen des Hauptnetzwerkes angegeben, an denen außerhalb der geweiligen Gruppen von Fußpunkten ein Ableitwiderstand
gesondert anden Summenstrompfad gelegt ist. Linkssehraffur betrifft dabei den zunächst zu beschreibenden
Decodierbetrieb, Rechtsschraffur den Codierbetrieb,
auf den weiter unten eingegangen wird.
Wie die Figur 4 zeigt, ist der Ableitwiderstand Aides Zusatznetzwerkes Z(Spalte 13)» sofern nicht sämtliehe
m Bits im umzuwandelnden Digitalsignal den Binärwert "0" aufweisen, an den Summenstrompfad S gelegt.
Bei den Gruppen von Verbindungspunkten des Hauptnetzwerkes H, die den Kennlinienabschnitten 2 bis 5 entsprechen,
ist auf der Seite, die dem Netzwerksende, dem der Konstantstrom zugeführt wird, abgewendet ist,
unabhängig von der Kombination der Anschaltung der Ableitwiderstände innerhalb der betreffenden Gruppe
ein unmittelbar benachbarter Ableitwiderstand gesondert an den Summenstrompfad S gelegt.
Bei der Gruppe von Ableitwiderständen, die dem Kennlinienabsvhnitt
6 entsprechen, fehlt eine solche gesonderte Anschaltung. Sofern die dem Kennlinienabschnitt
entsprechende Gruppe von Verbindungspunkten maßgeblich ist, ist ebenfalls ein solcher gesondert an den Summenstrompfad
gelegter Ableitwiderstand vorhanden, der jedoch, wie
Figur 4 zeigt, nicht diekt der Gruppe von Ableitwiderständen
benachbart ist. Da beim Codierbetrieb, auf den noch eingegangen wird, die Verhältnisse anders liegen,
030009/0364
-V- VPA
78 P 6 1 6 5 BRO
ist hier in der Figur χ eingetragen.Wenn die dem
8.Kennlinienabschnitt entsprechende Gruppe von Ableitwiderständen
maßgeblich ist, sind zwei Ableitwiderstände vorhanden, die gesondert, d.h. unabhängig von der Anschaltekombination
innerhalb der Gruppe an den Summenstrompfad S gelegt sind und die ebenfalls der Gruppe
von Verbindungspunkten nicht direkt benachbart sind.
Aus der Figur 4 ersieht man außerdem, daß die Gruppen von Ableitwiderständen, die dem ersten Kennlinienabschnitt
entsprechen, η = 4 Ableitwiderstände, die übrigen Gruppen hingegen η + 1 = 5 Ableitwiderstände umfassen.
Bei den η + 1 Ableitwiderstände umfassenden Gruppen werden lediglich 2n Kombinationsmöglichkeiten von am Summenstrompfad
liegenden und von diesem getrennt bleibenden Ableitwiderständen ausgenutzt, wie durch Angabe der
jeweils ersten und letzten Kombinationen innerhalb einer Gruppe in der Figur angedeutet ist. Diese Beschränkung
wird durch die Ablaufsteuerung St veranlaßt, die in η Bits im umzuwandelnden Digitalsignal in entsprechende
Kombinationen von η + 1 Bits veranlaßt, denen entsprechend dann die Anschaltung der Ableitwiderstände
erfolgt.
Aufgrund der beschriebenen erfindungsgemäßen Ausnutzung des Hauptnetzwerkes wie der zusätzlichen Ausnutzung des
Zusatznetzwerkes, das in bestimmten Fällen das niedrigste Stromgewicht mit jeweils entgegengesetztem Vorzeichen
liefert, ergibt sich die in der Spalte Dec der Figur 4 angegebene Stufung der einzelnen Kennlinienabschnitte,
die der.σσΐΤΤ-Empfehlung zur Darstellung einer Kompandierungskennlinie
entsprechend dem u-Gesetz durch eine
030009/03Gi
- yi -
78 P 6 1 6 5 BRD
Knickkennlinie entspricht (siehe hierzu CCITl!-Empfehlung
Band III-Rec G711, Seiten 375 und 376).
Wenn der erfindungsgemäße Digital-Analog-Umsetzer als
Bestandteil eines nach dem Iterativprinzip arbeitenden Godierers eingesetzt wird, ist in der Anordnung
gemäß Figur 3 außer den bisher beschriebenen Teilen auch der dort gestrichelt dargestellte Komparator K in
Punktion. Das bedeutet, daß das am Analogwertausgang AA
des Operationsverstärkers OV abnehmbare Analogsignal,
das dem einen Eingang des Analogwertkomparators K zugeführt
wird, mit dem an dessen anderem Eingang liegenden umzuwandelnden Analogsignal verglichen wird. Das aufgrund
eines solchen Vergleiches vom Komparator gelieferte Vergleichsergebnis entscheidet darüber, ob ein in der
Ablaufsteuerung St eingestelltes Digitalsignal, das zur Abgabe des in den Vergleich einbezogenen Analog-Signals
am Analogwertausgang AA geführt hat, auf den nächsthöheren Binärwert verändert wird oder nicht,
woraufhin der beschriebene Vergleich gBgebenenfalls
wiederholt wird, so daß die Analogsignalamplitude des dem Summenstrompfad zugeführten Stromes bzw. die
Amplitude des am Analogsignalausgang AA abgegebenen Analogsignals allmählich an die Amplitude des umzusetzenden
Analogsignals angeglichen wird. Ein solches Umsetzverfahren ist grundsätzlich bekannt (siehe z.B.
DE-OS 2 315 986, Figur 1; US-PS 3 234- 544) und braucht
hier daher nicht näher erläutert zu werden.
3ο Für den Codierbetrieb weist das Zusatznetzwerk einen
weiteren schaltbaren Ableitwiderstand A2 auf. Die Querwiderstände und weitere an Masse gelegte Ableitwiderstände
sind dabei so dimensioniert, daß über
030009/03Gi
73P § 6
diesen Ableitwiderstand A2 ein Strom mit derselben Amplitude an den Summenstrompfad S geliefert wird,
wie ihn der 8,, schaltbare Ableitwiderstand des Haupt=
netzwerkes liefert und damit dem Stromgewicht 32 entspricht, siehe hierzu Figur 4°
In Abi7eichun von den bisher beschriebenen Verhältnissen wird, wie ebenfalls die Figur 4 zeigt, über
den ersten schaltbaren Ableitwiderstand A1 des Zusatz= netzwerkes nur dann feein Strom an den Summenstrompfad
geliefert, wenn sämtliche der η + m Bits den Binärwert "O" aufweisen« Ferner fehlt, sofern die den Kennlinien=
abschnitten 2 bis 5 entsprechenden Gruppen von Ableitwiderständen des Hauptnetzwerkes maßgeblich sind, die
gesonderte Anschaltung eines den Gruppen begrenzenden Ableitwiderstand benachbarten Ableitwiderstandes.
Sofern die den Kennlinienabschnitten 6 bis 8 ent= sprechenden Gruppen von Ableitwiderständen des Haupt=
netzwerkes H maßgeblich sind, ist beim Zusatznetzwerk ζ außer dem ersten Ableitwiderstand A1 auch der zweite
Ableitwiderstand A2 an den Summenstrompfad gelegt, so daß in allen drei Fällen ein Strom mit dem Strom=
gewicht 32 jedoch mit der Polarität der über die Ab= leitwiderstände des Hauptnetzwerkes gelieferten
Ströme entgegengesetzter Polarität geliefert wird.
Im Gegensatz zu den Verhältnissen bei Decodierbetrieb,
wo die Ströme mit diesem Stromgewicht bei der Realisierung der Kennlnienabschnitte 6 bis 8 dieselbe
Polarität wie die übrigen Stromgewichte hatten» Für die Realisierung des Kennlinienabschnittes 8 fehlt beim
0009/0384
283607
/4 - VPA ·
" 78 P 6 1 6 5 dRO
Hauptnetzwerk die zusätzliche Anschaltung einesAbleitwiaerstandeso
Me sonstigen Besonderheiten, d.ho die Verwendung
von Gruppen von η + 1 Verbindungspunkten, soweit die
Kennlinienabschnitte 2 bis 8 betroffen sindj sowie auch
dort die Anwendung von 2n Kombinationsmöglichkeiten
der Strom umschaltenden Verbindungspunkte sind dieselben
wie beim Betrieb der Schaltungsanordnung als reiner Digital-Analog-Wandler,
. Insgesamt bilden damit die Summenströme, die das
Widerstandsnetzwerk an den Summenstrompfad S liefert,
eine Stufenfolge, wie sie in der Figur 4 in Spalte Cod dargestellt ist und die ebenfalls der GCITT-Empfehlung
für die Codierung nach dem u-Gesetz entspricht (siehe hierzu Band III-RecG 711, Seiten 374 und 375).
Ein Widerstandsnetzwerk, mit dem sich die beschr:ä)enen
Gesetzmäßigkeiten realisieren lassen, braucht, wie gezeigt,
gegenüber einem Netzwerk, das der Darstellung einer dem A-Gesetz folgenden nicht linearen Knickkennlinie
dient, nur unwesentl ch modifiziert zu sein, nämlich durch das 2 schaltbare Ableitwiderstände aufweisende
Zusatznetzwerk Z ergänzt zu sein.
2 Patentansprüche
030009/0364
Claims (2)
- 2836073YPA78 P 6 1 6 5 BROPatentansprüche\\y Digital-Analog-Umsetzer zur Umsetzung von jeweils n+m+1 Bits umfassenden Digital-Signalen in Analogsignale unter Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2 linearen Abschnitten je Signalhalbebene mit jeweils 2n Amplitudenstufen besteht, mit einem gemäß einer binären Wertstufung stromwichtenden, aus Quer- und Ableitwiderständen mit den Widerstandswerten H und 2E. bestehenden Widerstandsnetzwerk (R-2R-]JetzWerk), bei dem an dem an einem Netzwerksende liegenden Yerbindungspunkt eines Ableitwiderstandes und eines Querwiderstandes je nach dem Binärwert des das Vorzeichen angebenden Bits im umzuwandelnden Digital-Signal ein Konstantstrom negativer oder positiver Polaritätzugeführt wird und bei dem die den Querwiderständen abgewendeten Fußpunkte der Ableitwiderstände in Gruppen unmittelbar benachbarter Fußpunkte entsprechend den jeweils durch eine binäre "1" gebildeten η Bits des jeweiligen Digital-Signals selektiv von Erdpotentialbei binärer an einen gemeinsamen, den aus den Einzelströmen durch die Ableitwiderstände gebildeten Summen- : strom führenden Summenstrompfad umschaltbar sind, wobei der eine begrenzende Fußpunkt einer solchen Gruppe, der dem erwähnten Netzwerksende zugewandt ist, entsprechend dem binären Wert der m Bits des jeweiligen Digital-Signals mehr oder weniger von diesem Netzwerksende beabstandet ist und wobei wenigstens ein dem anderen begrenzenden Fußpunkt der Gruppe benachbarter Fußpunkte, zumindest sofern nicht sämtliche der m Bits den Binärwert "0" aufweisen, gesondert an den Summenstrompfad gelegt ist, dadurch gekennzeichnet, daß zur Umsetzung gemäß einer dem u-Gesetz gehorchenden Knickkennlinie030009/0264^ 6 165 öHOein aus Querwiderstnden und Ableitwiderständen betehendes Zusatznetzwerk vorgesehen ist, dem jeweils ein Konstantstrom zugeführt wird, dessen Polarität derjenigen des dem Hauptwiderstandsnetzwerk zugeführten Stroms entgegengesetzt ist, und das über einen schaltbaren Ableitwiderstand einen Teilstrom an den gemeinsamen Summenstrompfad liefert, dessen Amplitude halb so groß ist wie die des von dem am weitesten vom Konstantstromeingang beabstandeten schaltbaren Ableitwiderstand des Hauptnetzwerkes lieferbaren Teilstroms, sofern nicht sämtliche der m Bits den Binärwert "0" aufweisen, daß die vom erwähnten ETetzwerksanfang am weitesten beabstandete Gruppe von Fußpunkten des Hauptnetzwerks, die maßgeblich ist, wenn keines der m Bits den Binärwert 1M" aufweist, η Fußpunkte umfaßt, wogegen die übrigen Gruppen von Fußpunkten jeweils n+1 Fußpunkte umfassen, daß jeweils entsprechend dem durch das u-Gesetz gegebenen Zusammenhang auch bei n+1 umfassenden Gruppen des Hauptnetzwerks lediglich 2n Kombinationsmöglichkeiten der Stromumschaltungen der schaltbaren Ableitwiderständen ausgenutzt werden, sowie mehr oder weniger solcher gesondert an den Summenstrompfad gelegter Fußpunkte beim Hauptnetzwerk und/oder beim Zusatznetz vorhanden und von dem erwähnten weiteren begrenzenden Fußpunkt des Hauptnetzwerkes bzw. von dem Stromeingang des Zusatznetzwerkes mehr oder weniger beabstandet sind.
- 2. Digital-Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß bei seiner Verwendung für einen nach dem Iterativprinzip arbeitenden Codierer beim Hauptwiderstandsnetzwerk außerhalb der Gruppen von030009/038ΛTBP 6 16 5 BRDFußpunkten keine Fußpunkte gesondert an den gemeinsamen · Summenstrompfad gelegt sind, daß beim Zusatznetzwerk der Fußpunkt des schaltbaren Ableitwiderstandes nur dann nicht an den Summenstrompfad gelegt ist, wenn sämtliche der n+m Bits des zu verarbeitenden Digital-Signals den Binärwert "0" aufweisen und zusammen mit einzelnen Gruppen von Fußpunkten des Hauptwiderstandsnetzwerks entsprechend der durch das u-G-esetz für den Codierbetrieb gegebenen Zuordnung der Fußpunkt wenigstens eines weiteren schaltbaren Ableitwiderstandes gesondert an den Summenstrompfad gelegt ist, über den ein Strom mit einer Amplitude geliefert wird, wie er auch über einen vom erwähnten weiteren begrenzenden Fußpunkt der betreffenden Gruppe von Fußpunkten mehr oder weniger beabstandeten Ableitwiderstand des Hauptnetzwerkes lieferbar wäre.030009/0364
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2836079A DE2836079C2 (de) | 1978-08-17 | 1978-08-17 | Digital-Analog-Umsetzer |
CH6467/79A CH649878A5 (de) | 1978-08-17 | 1979-07-11 | Digital-analog-umsetzer. |
FR7918802A FR2433861A1 (fr) | 1978-08-17 | 1979-07-20 | Convertisseur numerique-analogique |
IT25019/79A IT1195734B (it) | 1978-08-17 | 1979-08-09 | Convertitore digitale-analogico |
SE7906835A SE438394B (sv) | 1978-08-17 | 1979-08-15 | Digital-analogomvandlare |
NL7906252A NL7906252A (nl) | 1978-08-17 | 1979-08-16 | Digitaal/analoog-omvormer. |
AT0555579A AT367580B (de) | 1978-08-17 | 1979-08-16 | Digital-analog-umsetzer unter beruecksichtigung einer nicht linearen knickkennlinie |
GB7928700A GB2029144B (en) | 1978-08-17 | 1979-08-17 | Digital analogue converter |
JP10415879A JPS5527800A (en) | 1978-08-17 | 1979-08-17 | Digitalltooanalog converter |
US06/309,036 US4396907A (en) | 1978-08-17 | 1981-10-06 | Digital to analog converter which uses main and auxiliary resistor networks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2836079A DE2836079C2 (de) | 1978-08-17 | 1978-08-17 | Digital-Analog-Umsetzer |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2836079A1 true DE2836079A1 (de) | 1980-02-28 |
DE2836079C2 DE2836079C2 (de) | 1986-01-16 |
Family
ID=6047290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2836079A Expired DE2836079C2 (de) | 1978-08-17 | 1978-08-17 | Digital-Analog-Umsetzer |
Country Status (10)
Country | Link |
---|---|
US (1) | US4396907A (de) |
JP (1) | JPS5527800A (de) |
AT (1) | AT367580B (de) |
CH (1) | CH649878A5 (de) |
DE (1) | DE2836079C2 (de) |
FR (1) | FR2433861A1 (de) |
GB (1) | GB2029144B (de) |
IT (1) | IT1195734B (de) |
NL (1) | NL7906252A (de) |
SE (1) | SE438394B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842349A1 (de) * | 1978-09-28 | 1980-04-17 | Siemens Ag | Digital-analog-umsetzer |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4323885A (en) * | 1980-09-29 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Noise and crosstalk reduction in mid-riser biased encoders |
US4542368A (en) * | 1982-02-23 | 1985-09-17 | Burr-Brown Corporation | Trimmable resistive scaling network suitable for digital to analog converters |
CA1212778A (en) * | 1982-03-30 | 1986-10-14 | Masashi Takeda | Digital-to-analog converter of the current-adding type |
JPS6349100A (ja) * | 1986-08-14 | 1988-03-01 | Sanko Junyaku Kk | 無機リンの測定法 |
US4926339A (en) * | 1989-06-08 | 1990-05-15 | Michael Naso | Computer automated microfilm jacket feed and printer device |
JP2580895Y2 (ja) * | 1991-09-09 | 1998-09-17 | 日本電気ホームエレクトロニクス株式会社 | データの非線形変換を伴うデジタル/アナログ変換装置 |
JP2535706B2 (ja) * | 1992-05-07 | 1996-09-18 | ミサワホーム株式会社 | インナ―バルコニ― |
US5402126A (en) * | 1993-04-30 | 1995-03-28 | Texas Instruments Incorporated | Method and apparatus for digital to analog conversion using gaas HI2 L |
US5841384A (en) * | 1994-08-18 | 1998-11-24 | Hughes Electronics | Non-linear digital-to-analog converter and related high precision current sources |
GB9710658D0 (en) * | 1997-05-24 | 1997-07-16 | Philips Electronics Nv | Digital to analogue and analogue to digital converters |
US5969658A (en) * | 1997-11-18 | 1999-10-19 | Burr-Brown Corporation | R/2R ladder circuit and method for digital-to-analog converter |
JP3782911B2 (ja) * | 1999-12-13 | 2006-06-07 | セイコーインスツル株式会社 | Adコンバータ回路 |
JP4629971B2 (ja) * | 2003-12-11 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 非直線a/d変換されたデジタル信号対応のd/a変換回路及びそれを内蔵した音声信号処理回路及び表示装置 |
JP4887384B2 (ja) * | 2009-01-28 | 2012-02-29 | 株式会社オーティス | 雨樋用シート材 |
US8330634B2 (en) * | 2011-02-08 | 2012-12-11 | Maxim Integrated Products, Inc. | Precision sub-radix2 DAC with linearity calibration |
US8717214B1 (en) | 2011-02-08 | 2014-05-06 | Maxim Integrated Products, Inc. | Precision sub-RADIX2 DAC with linearity calibration |
US9337860B1 (en) | 2014-07-03 | 2016-05-10 | Maxim Integrated Products, Inc. | Precision sub-RADIX2 DAC with analog weight based calibration |
US9374103B1 (en) * | 2015-03-12 | 2016-06-21 | Apple Inc. | Digital-to-analog converter system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1518697A (fr) * | 1966-11-28 | 1968-03-29 | Labo Cent Telecommunicat | Décodeur non linéaire à caractéristique discontinue |
JPS50143458A (de) * | 1974-04-16 | 1975-11-18 | ||
DE2720729A1 (de) * | 1976-05-17 | 1977-12-22 | Hasler Ag | Segment-digital/analog-wandler |
-
1978
- 1978-08-17 DE DE2836079A patent/DE2836079C2/de not_active Expired
-
1979
- 1979-07-11 CH CH6467/79A patent/CH649878A5/de not_active IP Right Cessation
- 1979-07-20 FR FR7918802A patent/FR2433861A1/fr active Granted
- 1979-08-09 IT IT25019/79A patent/IT1195734B/it active
- 1979-08-15 SE SE7906835A patent/SE438394B/sv not_active IP Right Cessation
- 1979-08-16 NL NL7906252A patent/NL7906252A/nl not_active Application Discontinuation
- 1979-08-16 AT AT0555579A patent/AT367580B/de active
- 1979-08-17 GB GB7928700A patent/GB2029144B/en not_active Expired
- 1979-08-17 JP JP10415879A patent/JPS5527800A/ja active Pending
-
1981
- 1981-10-06 US US06/309,036 patent/US4396907A/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
DE-Z.:Elektronik-Praxis,1975,Nr.1/2,Februar,S.32 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2842349A1 (de) * | 1978-09-28 | 1980-04-17 | Siemens Ag | Digital-analog-umsetzer |
Also Published As
Publication number | Publication date |
---|---|
US4396907A (en) | 1983-08-02 |
NL7906252A (nl) | 1980-02-19 |
JPS5527800A (en) | 1980-02-28 |
GB2029144A (en) | 1980-03-12 |
AT367580B (de) | 1982-07-12 |
CH649878A5 (de) | 1985-06-14 |
SE438394B (sv) | 1985-04-15 |
GB2029144B (en) | 1982-09-02 |
FR2433861B1 (de) | 1984-08-24 |
IT1195734B (it) | 1988-10-27 |
SE7906835L (sv) | 1980-02-18 |
IT7925019A0 (it) | 1979-08-09 |
FR2433861A1 (fr) | 1980-03-14 |
DE2836079C2 (de) | 1986-01-16 |
ATA555579A (de) | 1981-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2836079A1 (de) | Digital-analog-umsetzer | |
DE3202789C2 (de) | ||
DE3311067A1 (de) | Digital-analog-wandler hohen aufloesevermoegens | |
DE2011056B2 (de) | Pulscodedemodulator mit dehnercharakteristik aufweisender knickkennlinie | |
DE2451983C2 (de) | Digital-Analogwandler | |
DE2652459A1 (de) | Umsetz-vorrichtung | |
DE2605724A1 (de) | Digital-analog-umsetzer, insbesondere zur pcm-dekodierung | |
DE3129338A1 (de) | Signalwandler | |
EP0421395B2 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE3709207A1 (de) | Schaltungsanordnung zum umwandeln von digitalen tonsignalwerten in ein analoges tonsignal | |
EP0472555B1 (de) | D/a-wandler mit hoher linearität | |
DE3147578C2 (de) | ||
DE3137590C2 (de) | ||
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE2947072C2 (de) | (b + a)-Bit-D/A-Wandler mit b-Bit- Hilfs-D/A-Wandler | |
DE2850059A1 (de) | Digital/analog-wandler | |
DE2317584B2 (de) | Vorrichtung zur Umwandlung von numerischen Informationen in eine entsprechende, eine analoge Information darstellende Wechselspannung | |
DE1269165B (de) | Schaltungsanordnung zur Digital-Analog-Umsetzung | |
DE1945205B2 (de) | Uebertragungssystem fuer analogsignale veraenderlicher amplitude mit pulscodemodulation | |
EP0151769B1 (de) | Integrierbarer Analog/Digitalwandler | |
EP0267391B1 (de) | Schaltverstärker | |
DE1948726C3 (de) | Digital-Analog-Umsetzer für PCM-Systeme | |
DE2439712C2 (de) | PCM-Codierer | |
EP0265637B1 (de) | Impulsformer | |
DE2245290C2 (de) | Verfahren zum Herabsetzen der Anzahl der Bitstellen der in PCM-Verbindungen übertragenen Codewörter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |