JP2580895Y2 - データの非線形変換を伴うデジタル／アナログ変換装置 - Google Patents

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】本考案は、データの非線形変換を
伴うデジタル／アナログ変換装置に関し、例えば、液晶
ライトバルブの印加電圧−透過率特性に応じた入力映像
データの非線形補正処理とデジタル／アナログ変換処理
とを実行する構成に適用し得るものである。

【０００２】

【従来の技術】液晶表示装置においては、映像信号と光
の透過率（透光率）とを線形な関係とすることにより、
映像信号のリニアな階調性が保たれ、映像信号の表示画
質を適切なものにすることができる。しかし、アクティ
ブマトリクス型の液晶パネルにおける液晶ライトバルブ
は、印加電圧と透過率とが線形な関係にはない。そこ
で、液晶ライトバルブの印加電圧−透過率特性に応じて
映像信号を予め補正し、補正前の映像信号と透過率とが
線形な関係になるようにすることを要する。なお、以下
では、このような補正を印加電圧−透過率補正と呼ぶこ
ととする。

【０００３】従来、印加電圧−透過率補正回路として、
アナログ回路構成の関数発生回路を用いていたものがあ
った。しかしながら、液晶ライトバルブの印加電圧−透
過率特性は、１個の関数では表すことが難しい曲線を有
するものであって、近似したとしても３以上の曲線及び
直線の組み合わせを用いて表されるものである。そのた
め、印加電圧−透過率補正を行なう補正回路（関数発生
回路の組合せ）が複雑になり、また、補正曲線も印加電
圧−透過率特性に対して適切なものを得ることが難し
い。そこで、同一出願人によって、補正曲線データを格
納した変換テーブルを用いて印加電圧−透過率補正を行
なう方法が既に提案されている（特願平２−４０８８０
６号明細書及び図面）。勿論、この場合には、補正後の
データをデジタル／アナログ変換して液晶ライトバルブ
に対する印加電圧とすることを要する。

【０００４】このように用いられるデジタル／アナログ
変換回路の精度は、補正後のデータのビット数で定ま
る。例えば、補正後のデータのビット数が８ビットであ
れば８ビット変換用のデジタル／アナログ変換回路を用
い、その変換精度は８ビットで決まる。従って、変換さ
れたアナログ信号の精度を高めようとすると、補正後の
データのビット数（多くの場合補正前のデータのビット
数と等しい）を高めることを要する。

【０００５】

【発明が解決しようとする課題】最近の技術発達に伴
い、変換されたアナログ信号として高精度のものが求め
られるようになってきた。しかしながら、現在、処理ビ
ット数が多いデジタル／アナログ変換回路チップの入手
は難しい。そこで、処理ビット数が少ないデジタル／ア
ナログ変換回路チップの組合せによって処理ビット数が
多いデジタル／アナログ変換回路チップと等価にするこ
とが考えられる。

【０００６】このようにすると、入手面や精度面での問
題は解決できるが、以下のような問題が残る。

【０００７】アナログ信号を高精度にしようとすると、
上述したように、変換前のデータのビット数が多く必要
であるが、ビット数を多くした場合、変換テーブルに格
納するデータ量が非常に多くなる。また、多くの場合、
補正前のデータと補正後のデータのビット数は等しく、
補正前のデータを読出アドレスとして受ける変換テーブ
ルのアクセス構成が複雑となる。また、メモリ（変換テ
ーブル）のアクセスを伴うので、最終的に出力アナログ
信号を得るまでの時間も長くなる。また、特開昭５５−
２７８００号「ディジタル−アナログ変換器」には、対
数圧伸特性曲線を近似するμ−法に従う非線形電圧電流
特性曲線を考慮して動作し、回路技術的に好ましい形で
非線形の折れ線特性曲線に従って対数特性曲線を近似す
るＡ−法よりも低コストで構成できるＡ／Ｄ変換回路が
開示されている。このものは、抵抗回路網が和電流路に
発生する和電流が階段状波形となっており、ＣＣＩＴＴ
符号化方式に対応するμ−法を実現する抵抗回路が、Ａ
−法に従う非線形の折線特性曲線の表示に用いられる回
路とは対照的に本質的な変更を必要とせず、２つの切り
換え可能な並列抵抗を有する付加抵抗回路網を設けるだ
けで済むとされているが、折線特性による近似対象はあ
くまで対数圧伸特性に限られるものであり、対数圧伸特
性以外の任意の特性を折線特性で自在に近似できないた
め、用途が限られる等の課題があった。 また、特開昭５
５−３０７８８号「Ｄ／Ａコンバータを用いた関数発生
器」には、デジタル信号を上位桁信号と下位桁信号とに
より構成し、下位桁信号を通常のＤ／Ａ変換器によりア
ナログ信号とし、上位桁信号によりステップ電圧を発生
し、両者を加算することで変換特性を任意に選択できる
ようにした関数発生器が開示されている。しかしなが
ら、このものは、下位桁信号を変換するＤ／Ａ変換器
に、演算区間ごとにステップ電圧を発生するステップ電
圧発生器を組み合わせだけのものであり、ＤＡ変換器の
出力は上位桁信号に応じて増幅するが、ステッ プ電圧発
生器は前区間終端の電圧に等しいステップ電圧を発生す
るに過ぎず、また任意の変換特性を折線近似により実現
しようとするあまり、パラメータの自由裁量設定範囲が
広く、例えば折線近似する線分を限定してパラメータ設
定するようなＡＤ変換回路と比較したときに、ＤＡ変換
器とステップ電圧発生器との間で融通できるデータ量が
乏しいために、回路構成上の簡略化余地が殆ど皆無であ
る等の課題を抱えるものであった。 また、実開昭５５−
１０１７６号「関数発生装置」には、線形特性を有する
複数の乗算形ＤＡ変換器を組み合わせて線形或いは非線
形の各特性が得られるようにした関数発生装置が開示さ
れている。しかながら、このものは、リファレンス入力
により変換スパンを制御しデジタル入力をアナログ出力
に線形に変換する乗算形ＤＡ変換器の入力側に、スケー
ラを介してＤＡ変換器を縦続接続したものであり、ただ
単に一対のＤＡ変換器をスケーラを介して縦続接続した
に過ぎず、ＤＡ変換器間でのデータ融通性が皆無である
ため、回路構成の簡略化が困難である等の課題を抱える
ものであった。

【０００８】本考案は、以上の点を考慮してなされたも
のであり、処理ビット数が少ないデジタル／アナログ変
換回路の組合せによって、非線形変換される前の入力デ
ータのビット数より多いビット数相当の精度を有する出
力アナログ信号を得ることができる、しかも、簡単な構
成で高速に出力アナログ信号が得られる、データの非線
形変換を伴うデジタル／アナログ変換装置を提供しよう
とするものである。

【０００９】

【課題を解決するための手段】かかる課題を解決するた
め、本考案においては、入力データと出力アナログ信号
との関係を表す非線形変換曲線を折線近似し、各線分の
出力アナログ信号の最小値を２の所定乗の組合せ値に
し、かつ、各線分の傾きを２の所定乗又は２の所定乗分
の１に選定しておくと共に、入力データが与えられたと
きに、適用する線分を決定する線分決定手段と、前記入
力データに対応して決定された線分の最小値アナログ信
号に対応した最小値データを作成する最小値データ作成
手段と、作成された前記最小値データを最小値アナログ
信号に変換する最小値データ用デジタル／アナログ変換
手段と、前記入力データと前記最小値データの差分に前
記決定された線分の傾きを掛けて得られる増分アナログ
信号に対応する増分データを、前記入力データの下位数
ビットをそのまま割り当てて作成する増分データ作成手
段と、作成された前記増分データを増分アナログ信号に
変換する増分データ用デジタル／アナログ変換手段と、
前記各デジタル／アナログ変換手役からの最小値アナロ
グ信号及び増分アナログ信号を加算して出力アナログ信
号を得る加算手段とを備えたことを特徴とするものであ
る。

【００１０】

【作用】本考案では、入力データと出力アナログ信号と
の関係を表す非線形変換曲線に折線近似曲線を適用す
る。ここで、折線近似曲線は以下のようなものとする。
すなわち、各線分の出力アナログ信号の最小値が２の所
定乗の組合せ値で、かつ、各線分の傾きが２の所定乗又
は２の所定乗分の１である折線近似曲線を適用するもの
とする。

【００１１】本考案において、線分決定手段は、入力デ
ータが与えられたときに、適用する線分を決定し、決定
した線分の情報を最小値データ作成手段及び増分データ
作成手段に与える。最小値データ作成手段は、決定され
た線分の最小値アナログ信号に対応した最小値データを
作成し、最小値データ用デジタル／アナログ変換手段
は、この最小値データを最小値アナログ信号に変換して
加算手段に与える。他方、増分データ作成手段は、出力
しようとするアナログ信号と最小値アナログ信号との差
である増分アナログ信号に対応した増分データを、入力
データ及び決定された線分に基づいて作成し、増分デー
タ用デジタル／アナログ変換手段は、この増分データを
増分アナログ信号に変換して加算手段に与える。そし
て、加算手段が、各デジタル／アナログ変換手役からの
最小値アナログ信号及び増分アナログ信号を加算するこ
とで出力アナログ信号を作成する。

【００１２】

【実施例】以下、本考案によるデータの非線形変換を伴
うデジタル／アナログ変換装置を、液晶ライトバルブに
対する印加電圧の発生部構成に適用した一実施例を、図
面を参照しながら詳述する。

【００１３】図２は、液晶ライトバルブの印加電圧−透
過率特性曲線及び印加電圧−透過率補正曲線を示すもの
である。印加電圧−透過率特性は、図２の曲線Ｃ１に示
すようにＳ字状曲線を有するものである。従って、映像
信号に対する透過率を図２の直線Ｌ１に示すように線形
関係とするためには、映像信号を図２の曲線Ｃ２に示す
逆Ｓ字状の補正曲線に従って予め変換して液晶ライトバ
ルブに与えることを有する。このような補正曲線Ｃ２に
従う補正をデジタル的に行なう場合、補正曲線Ｃ２を近
似して変換する方法があり、この実施例の場合、図３に
示す折線近似曲線Ｃ３を用いることとしている。

【００１４】なお、図３は、入力映像データｘが８ビッ
トであり、階調制御のダイナミックレンジに余裕を持た
せるため、１６〜２４０（１０進表記）の範囲を入力映
像データｘがダイナミックレンジとしている。すなわ
ち、この範囲が非線形変換（印加電圧−透過率補正）の
対象範囲としている。また、図３における縦軸は、補正
後の映像データと見ることができるが、ここでは、デジ
タル／アナログ変換された出力アナログ信号を意味して
いるものとする。

【００１５】ここで、折線近似曲線Ｃ３は、以下のよう
な観点から選定されている。 （１）各線分の出力アナログ信号ｙの最小値が、２の所
定乗（例えば、１６、３２、６４、１２８）の組合せ値
であること。 （２）各線分の傾きが、２の所定乗、又は、２の所定乗
分の１であること。例えば、４、２、１、１／２又は１
／４であること。この実施例の場合、このような観点か
ら選定された折線近似曲線Ｃ３は、８個の線分ｄ１〜ｄ
８からなり、各線分ｄ１、ｄ２、・・・、ｄ８につい
て、入力映像データｘと出力アナログ信号ｙとの間には
以下に示す関係がある。 線分ｄ１： ｙ＝４（ｘ−１６）＋１６ １６≦ｘ＜３２ 線分ｄ２： ｙ＝２（ｘ−３２）＋８０ ３２≦ｘ＜４８ 線分ｄ３： ｙ＝（ｘ−４８）＋１１２ ４８≦ｘ＜８０ 線分ｄ４： ｙ＝（ｘ−８０）／２＋１４４ ８０≦ｘ＜１１２ 線分ｄ５： ｙ＝（ｘ−１１２）／４＋１６０ １１２≦ｘ＜１７６ 線分ｄ６： ｙ＝（ｘ−１７６）／２＋１７６ １７６≦ｘ＜２０８ 線分ｄ７： ｙ＝（ｘ−２０８）＋１９２ ２０８≦ｘ＜２２４ 線分ｄ８： ｙ＝２（ｘ−２２４）＋２０８ ２２４≦ｘ＜２４０ このような入出力関係を有する線分ｄ１〜ｄ８でなる折
線近似曲線Ｃ３に従い、印加電圧−透過率補正及びデジ
タル／アナログ変換を行なう実施例のデジタル／アナロ
グ変換装置は、図１に示す構成を有する。

【００１６】このデジタル／アナログ変換装置の構成の
説明の前に、このような構成に至った概念を説明する。
入力映像データｘの値により適用する線分の識別を行な
う。適用する線分の出力アナログ信号ｙの最小値を作成
する第１のデジタル／アナログ変換部を設ける。また、
適用する線分の出力アナログ信号ｙの最小値から、実際
の出力アナログ信号ｙの値がどれだけ異なるかを示す増
分アナログ信号を作成する第２のデジタル／アナログ変
換部を設ける。そして、第１及び第２のデジタル／アナ
ログ変換部からのアナログ信号を加算して最終的な出力
アナログ信号ｙを得る。

【００１７】例えば、入力映像データｘとして「３６
（１０進表記）」が与えられたものとする。この場合に
は、線分ｄ２が適用されることになる。第１のデジタル
／アナログ変換部は、この線分ｄ２の最小値「８０」の
アナログ信号を作成する。第２のデジタル／アナログ変
換部は、入力映像データｘの値「３６」とこの線分ｄ２
の入力映像データｘの最小値「３２」との差「４」にこ
の線分ｄ２の傾き「２」を掛けてこの線分ｄ２における
出力アナログ信号の最小値「８０」からの増分アナログ
信号「８」を作成する。そして、最小値アナログ信号
「８０」と増分アナログ信号「８」とを加算すること
で、印加電圧−透過率補正がなされた最終的な出力アナ
ログ信号ｙとして「８８」を得る。

【００１８】上述のような概念に従って具現化された図
１に示す実施例のデジタル／アナログ変換装置におい
て、入カ映像データｘは、線分決定回路１及びビットシ
フト回路１０に与えられる。

【００１９】線分決定回路１は、例えば基準値を内蔵さ
せたコンパレータ回路でなり、入力映像データｘの値に
基づいて、どの線分を適用するかを決定するものであ
り、決定した線分の識別信号を第１及び第２のデコーダ
回路２０及び１１に与える。

【００２０】第１のデコーダ回路２０は、４ビットデジ
タル／アナログ変換回路２１と共に、適用線分の最小値
に対応したアナログ信号を作成するものである。

【００２１】この実施例の場合、各線分ｄ１、ｄ２、・
・・、ｄ８の最小値アナログ信号は、１６、８０、１１
２、１４４、１６０、１７６、１９２、２０８であり、
いずれの最小値アナログ信号も１６、３２、６４、１２
８の組合せで規定できるものである。すなわち、各線分
の最小値アナログ信号に対応するデジタルデータ（最小
値データ）ＭＩＮＤを、図４に示すように、その最下位
ビット（ＬＳＢ）を１６に対応させ、第２ビットを３２
に対応させ、第３ビットを６４に対応させ、最上位ビッ
ト（ＭＳＢ）を１２８に対応させた４ビットで表すこと
ができる。

【００２２】第１のデコーダ回路２０は、決定された線
分の識別信号に対応した最小値データＭＩＮＤを作成し
て４ビットデジタル／アナログ変換回路２１に与える。
図４に示すように、例えば、決定線分が線分ｄ１であれ
ば「０００１（２進表記）」の最小値データＭＩＮＤを
出力し、決定線分がｄ５であれば「１０１０」の最小値
データＭＩＮＤを出力する。４ビットデジタル／アナロ
グ変換回路２１は、１ビットの違い（変換分解能）がア
ナログ信号における「１６」だけ異なるように、最小値
データＭＩＮＤをデジタル／アナログ変換するものであ
り、変換されたアナログ信号を対象線分の最小値アナロ
グ信号ＭＩＮＡとして加算器２に与える働きをする。

【００２３】上述したビットシフト回路１０及び第２の
デコーダ回路１１は、後述するスイッチ回路１２、マス
ク回路１３及び８ビットデジタル／アナログ変換回路１
４と共に、対象線分の最小値アナログ信号ＭＩＮＡと実
際の出力アナログ信号ＡＯＵＴとの差を示す増分アナロ
グ信号ＤＩＦＡを作成するものである。

【００２４】ここで、傾きが最も大きい線分ｄ１を考え
る。この線分ｄ１の傾きは４であるので、この線分の増
分アナログ信号ＤＩＦＡの分解能は４である。この線分
ｄ１の入力対象データｘの変化範囲は１６から３１の１
６段階であり、従って、この線分ｄ１の増分アナログ信
号ＤＩＦＡは、０、４、８、１２、・・・、５６、６０
のいずれかの値をとる。これらの値に対応するデジタル
データ（増分データ）は、最下位ビット（ＬＳＢ）を４
に対応させ、第２ビットを８に対応させ、第３ビットを
１６に対応させ、最上位ビット（ＭＳＢ）を３２に対応
させた４ビットで表すことができる。

【００２５】次に、傾きが最も小さい線分ｄ５を考え
る。この線分ｄ５の傾きは１／４であるので、この線分
の増分アナログ信号ＤＩＦＡの分解能は１／４である。
この線分ｄ５の入力映像データｘの変化範囲は１１２か
ら１７５の６４段階であり、従って、この線分ｄ５の増
分アナログ信号ＤＩＦＡは、０、１／４、１／２、３／
４、１、・・・、１５＋１／２、１５＋３／４のいずれ
かの値をとる。これらの値に対応するデジタルデータ
（増分データ）は、最下位ビット（ＬＳＢ）を１／４に
対応させ、第２ビットを１／２に対応させ、第３ビット
を１に対応させ、第４ビットを２に対応させ、第５ビッ
トを４に対応させ、最上位ビット（ＭＳＢ）を８に対応
させた６ビットで表すことができる。

【００２６】従って、全ての線分について適用できるよ
うな増分アナログ信号ＤＩＦＡを規定する増分データＤ
ＩＦＤは、最下位ビットを１／４に対応させ、第２ビッ
トを１／２に対応させ、第３ビットを１に対応させ、第
４ビットを２に対応させ、第５ビットを４に対応させ、
第６ビットを８に対応させ、第７ビットを１６に対応さ
せ、最上位ビットを３２に対応させた８ビットで表すこ
とができる。

【００２７】図５は、このような８ビットでなる増分デ
ータＤＩＦＤにおける各線分ｄ１、ｄ２、・・・、ｄ８
についての有効ビットを示したものである。なお、図５
における「Ｍ」は無効ビットを意味する。例えば、線分
ｄ１については上述したように、４、８、１６、３２に
対応する第５ビットから最上位ビットが有効ビットＤ１
１〜Ｄｌ４であり、最下位ビットから第４ビットが無効
ビットＭである。また、線分ｄ２については２、４、
８、１６に対応する第４ビットから第７ビットが有効ビ
ットＤ２１〜Ｄ２４であり、最下位ビットから第３ビッ
ト及び最上位ビットが無効ビットＭである。

【００２８】図６は、線分ｄ１についての入力映像デー
タｘと、線分ｄ１についての入力映像データｘに対応す
る増分データＤＩＦＤとを書き出したものである。この
図６から明らかなように、入力映像データｘの下位４ビ
ットと、増分データＤＩＦＤの上位４ビットでなる有効
ビットとは、入力映像データｘの値によらずにその論理
値は等しい（図６における点線での囲繞範囲同士）。な
お、入力映像データｘの分解能とデータＤＩＦＤの分解
能とが異なるので、各ビットが意味する値自体は異な
る。従って、傾きが４である線分ｄ１の場合には、入力
映像データｘを上位側に４ビットだけシフトさせること
で増分データＤＩＦＤを作成することができる。

【００２９】図示は省略するが、同様に、傾きが２であ
る線分ｄ２及びｄ８の場合には、入力映像データｘを上
位側に３ビットだけシフトさせることで増分データＤＩ
ＦＤを作成することができ、傾きが１である線分ｄ３及
びｄ７の場合には、入力映像データｘを上位側に２ビッ
トだけシフトさせることで増分データＤＩＦＤを作成す
ることができ、傾きが１／２である線分ｄ４及びｄ６の
場合には、入力映像データｘを上位側に１ビットだけシ
フトさせることで増分データＤＩＦＤを作成することが
でき、傾きが１／４である線分ｄ５の場合には、入力映
像データｘをそのまま用いることで増分データＤＩＦＤ
を作成することができる。

【００３０】入力映像データｘが与えられる上述したビ
ットシフト回路１０は、入力映像データｘを４ビットだ
け上位にシフトしたデータｘ４と、入力映像データｘを
３ビットだけ上位にシフトしたデータｘ３と、入力映像
データｘを２ビットだけ上位にシフトしたデータｘ２
と、入力映像データｘを１ビットだけ上位にシフトした
データｘ１と、入力映像データｘがそのままのデータｘ
０とを５入力１出力のスイッチ回路１２に与える。

【００３１】このスイッチ回路１２には、第２のデコー
ダ回路１１から選択制御信号が与えられ、スイッチ回路
１２は、この選択制御信号に応じてデータｘ４〜ｘ０の
いずれかを選択してマスク回路１３に与える。第２のデ
コーダ回路１２は、線分決定回路１からの線分識別信号
に基づき、対象線分の傾きに対応した選択制御信号をス
イッチ回路１２に出力する。上述したように、傾きに対
応して入力映像データｘのビットシフト量が定まってお
り、第２のデコーダ回路１１は、対象線分が有する傾き
に対応したシフト量を有するいずれかのデータｘ４〜ｘ
０を選択させるような選択制御信号を出力する。

【００３２】スイッチ回路１２で選択された８ビットデ
ータは、マスク回路１３に与えられる。このマスク回路
１３は、出力ビットラインとしても８ビット分のライン
を有し、各出力ビットラインは下位側からそれぞれ、１
／４、１／２、１、２、４、８、１６、３２に対応して
いる。マスク回路１３は、入力された８ビットデータを
出力ビットラインに出力させようとすると共に、第２の
デコーダ回路１１から指示された位置のビットラインへ
の出力だけをマスクするものである。第２のデコーダ回
路１１は、線分決定回路１からの線分識別信号に基づ
き、対象線分によって定まる位置のビットをマスクさせ
る制御信号をマスク回路１３に出力する。マスク回路１
３によってマスクさせるビット位置は、図５に示した無
効ビットの位置である。

【００３３】このようにして図５に示した有効ビットだ
けが通過したデータ、従って増分データＤＩＦＤは、８
ビットデジタル／アナログ変換回路１４に与えられ、増
分アナログ信号ＤＩＦＡに変換されて加算器２に与えら
れる。

【００３４】このようにして加算器２に与えられた、対
象線分の最小値アナログ信号ＭＩＮＡ、及び、この最小
値アナログ信号ＭＩＮＡからの増分アナログ信号ＤＩＦ
Ａがこの加算器２によって加算されて、印加電圧−透過
率補正が既に実行されている出力アナログ信号ｙとな
る。

【００３５】従って、上述した実施例によれば、印加電
圧−透過率補正曲線を折線近似し、各線分の入力映像デ
ータ及び出力アナログ信号の変化範囲を２の所定乗に
し、しかも、各線分の傾きを２の所定乗又は２の所定乗
分の１に選定し、入力映像データが与えられたときに、
適用する線分を決定し、その線分の最小値アナログ信号
と、この最小値アナログ信号からの増分アナログ信号を
別個に得てこれらを加算して出力アナログ信号を得るよ
うにしたので、処理ビット数が少ないデジタル／アナロ
グ変換回路の組合せによって、印加電圧−透過率補正さ
れる前の入力映像データのビット数より多いビッ数相当
の精度を有する出力アナログ信号を得ることができる。

【００３６】すなわち、印加電圧−透過率補正を従来の
ように変換テーブルを用いて行なう場合、出力アナログ
信号の分解能は１であるが、この実施例の場合、出力ア
ナログ信号の分解能は１／４であり、２ビット分だけ精
度が向上する。言い換えると、８ビットの入力データに
対して１０ビットのデジタル／アナログ変換回路を適用
したと同様な精度を実現することができる。

【００３７】また、この実施例の場合、制御構成が複雑
となるメモリ（変換テーブル）を用いずに論理素子等の
組合せによって装置を実現でき、構成を簡単にできると
共に、高速なデジタル／アナログ変換を実現できる。

【００３８】なお、本考案は、液晶ライトバルブに対す
る印加電圧の発生部構成に適用されるものに限らず、デ
ータの非線形変換を伴うデジタル／アナログ変換構成に
広く適用することができる。

【００３９】

【考案の効果】以上のように、本考案によれば、データ
の非線形変換を伴う非線形変換曲線を折線近似し、各線
分の入力データ及び出力アナログ信号の変化範囲を２の
所定乗にし、しかも、各線分の傾きを２の所定来又は２
の所定乗分の１に選定し、入力データが与えられたとき
に、適用する線分を決定し、その線分の最小値アナログ
信号と、この最小値アナログ信号からの増分アナログ信
号を別個に得てこれらを加算して出力アナログ信号を得
るようにしたので、処理ビット数が少ないデジタル／ア
ナログ変換回路の組合せによって非線形変換される前の
入力データのビット数より多いビット数相当の精度を有
する出力アナログ信号を得ることができ、しかも増分デ
ータ作成手段が、入力データと前記最小値データの差分
に前記決定された線分の傾きを掛けて得られる増分アナ
ログ信号に対応する増分データを、入力データの下位数
ビットをそのまま割り当てて作成するため、例えば入力
データを段階的に異なる所定数ビットだけシフトさせて
複数のシフト出力を得るビットシフト回路と、このビッ
トシフト回路の複数のシフト出力のなかから対象線分の
傾きに対応したシフト出力を選択するスイッチ回路と、
対象線分によって決まる位置以外のビットをマスクする
マスク回路等を組み合わせることで、増分データ作成手
段を構成することができ、この増分データ作成手段は、
入力データと最小値データの差分に対象線分の傾きを掛
けて増分アナログ信号を得るといった演算を行うことな
く、実質的には同等の演算を果たすため、２進数で構成
されるデジタル信号の特徴を十分に生かした増分データ
作成が可能であり、正確かつ迅速な演算が可能である等
の優れた効果を奏する。

【図面の簡単な説明】

【図１】本考案のデータの非線形変換を伴うデジタル／
アナログ変換装置の一実施例の構成を示すブロック図で
ある。

【図２】印加電圧−透過率特性曲線及び印加電圧−透過
率補正曲線を示す特性曲線図である。

【図３】印加電圧−透過率補正曲線の実施例による近似
曲線を示す説明図である。

【図４】図１に示した第１のデコーダ回路が出力する最
小値データＭＩＮＤの説明図である。

【図５】図１に示したマスク回路が出力する増分データ
ＤＩＦＤの説明図である。

【図６】入力映像データｘから増分データＤＩＦＤをビ
ットシフトにより作成できることの説明図である。

【符号の説明】１ 線分決定回路 ２ 加算器 １０ ビットシフト回路 １１ 第２のデコーダ回路 １２ スイッチ回路 １３ マスク回路 １４ ８ビットデジタル／アナログ変換回路 ２１ 第１のデコーダ回路 ２２ ４ビットデジタル／アナログ変換回路 ｘ 入力映像データ ＭＩＮＤ 対象線分の最小値データ ＭＩＮＡ 対象線分の最小値アナログ信号 ＤＩＦＤ 増分データ ＤＩＦＡ 増分アナログ信号 ｙ 出力アナログ信号

Claims (1)

(57)【実用新案登録請求の範囲】
1. 【請求項１】 入力データと出力アナログ信号との関係
   を表す非線形変換曲線を折線近似し、各線分の出力アナ
   ログ信号の最小値を２の所定乗の組合せ値にし、かつ、
   各線分の傾きを２の所定乗又は２の所定乗分の１に選定
   しておくと共に、入力データが与えられたときに、適用
   する線分を決定する線分決定手段と、前記入力データに
   対応して決定された線分の最小値アナログ信号に対応し
   た最小値データを作成する最小値データ作成手段と、作
   成された前記最小値データを最小値アナログ信号に変換
   する最小値データ用デジタル／アナログ変換手段と、前
   記入力データと前記最小値データの差分に前記決定され
   た線分の傾きを掛けて得られる増分アナログ信号に対応
   する増分データを、前記入力データの下位数ビットをそ
   のまま割り当てて作成する増分データ作成手段と、作成
   された前記増分データを増分アナログ信号に変換する増
   分データ用デジタル／アナログ変換手段と、前記各デジ
   タル／アナログ変換手役からの最小値アナログ信号及び
   増分アナログ信号を加算して出力アナログ信号を得る加
   算手段とを備えたことを特徴とするデータの非線形変換
   を伴うデジタル／アナログ変換装置。