DE2720729A1 - Segment-digital/analog-wandler - Google Patents
Segment-digital/analog-wandlerInfo
- Publication number
- DE2720729A1 DE2720729A1 DE19772720729 DE2720729A DE2720729A1 DE 2720729 A1 DE2720729 A1 DE 2720729A1 DE 19772720729 DE19772720729 DE 19772720729 DE 2720729 A DE2720729 A DE 2720729A DE 2720729 A1 DE2720729 A1 DE 2720729A1
- Authority
- DE
- Germany
- Prior art keywords
- bits
- input
- output
- digital
- pcm word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
- H03M1/008—Reconfigurable analogue/digital or digital/analogue converters among different conversion characteristics, e.g. between mu-255 and a-laws
Description
-V-
DORM | Cl* | . i. 37 | H .i |
.3 3 | ■ | Γ . ϊ. | CGEL |
... C "iC | ;■ ο | ίΐ'Ί | |||||
LANDvVJ!) | Ii : | ε ο | 6 V | NCIiEM 2 | |||
YL | / | ||||||
München, den 6. Mai 1977 Anwaltsaktenz.: 46 - Pat. 32
Hasler AG, Belpstraße 23, CH 3OOO Bern l4, Schweiz
Segment-Digital/Analog-Wandler
Die Erfindung betrifft einen Sepment-Digital/Analog-Wnndler zur
Umwandlung eines nn Dijci ta.lein^Hngen in paralleler Form anlie- |
.(!;eiiden mehrstelligen FCM-Wortes in eine analoge Ausgangsspnntiung
entsprechend dem CCITT Α-Gesetz, wobei das PCM-Wort aus acht
Bits besteht, von denen das 131t VZ das Vorzeichen angibt, die
Bits S , S , S eine llinnrznlil S bilden, die das Segment des '
1 ti j
Α-Gesetzes bestimmt mir! dir» Kits IJ , U1 B , U. eine Uinnrznhi I)
bilden, die dir Stelle innerhalb des genannten Segments bestimmt,
welcher Wandler aus ei 110m linearen Di gi tal/Anal og-Wandl er , dor '
ein üewichtunjvsiietzwerk enthält und einen von den Bits VZ, IJ ,
B , B , Bi des PCM-Wortes abhängigen Strom liefert, und einem
fliesem nachgeschnlteten Strom-Spannurtgswandler besteht, der ei- ;
neu in seiner Verstärkung umschaltbaren Operationsverstärker .
enthält und dessen Ubertragungswiderstand von den Bits S , Sr , ■
1 Ct
S des PCM-Wortes bestimmt ist.
Solche Segment-Digitnl/Analog-Wandler gestatten es, die durch
CCITT aufgestellten Codierungsgesetze (A-üesetz oder /i-üesetz)
schal tungsmällig nachzubilden . Schi uBend I ich erlnuben sie damit
den Aufbau fön Codecs, die in der digitalen Nachrichtentechnik
eine mögliche Schnittstelle zwischen der Digitaltechnik und
der Analogtechnik, repräsentiert durch z.B. sprachmodulierte
Gleichströme, bilden.
— 1 —
709851/(1719
- -P- = . Fall. \iio
272072!
Aus der Literatur sind eine ganze Reihe solcher Digital/ Analog-Wandler bekannt. So zeigt z. B. das US-Patent
3 678 504 einen Segment-Digital/Analog-Wandler, der aus einem Gewichtungsnetzwerk und einem nachfolgenden schaltbaren
Verstärker besteht. Das Gewichtungünetzwerk ist über
mehrere Umschalter mit den Referenzspannungen »E und -E
verbunden. Die Umschalter werden durch die Bits B, , B~, B.,,
B. des zu decodierenden PCM-Wortes betätigt.
Der Nachteil dieses Wandlers besteht darin, dass sich das
ι
Gewichtungsnetzwerk nur schwer direkt von komplementären MOS-Logikbauteilen ansteuern lässt. Ausserdem besteht bei einer Signaldynamik entsprechend dem A- oder μ-Gesetz die Gefahr, dass Leckströme von Halbleiterschaltern und/oder! Nullpunktfehler von Verstärkern wesentlich stören.
Gewichtungsnetzwerk nur schwer direkt von komplementären MOS-Logikbauteilen ansteuern lässt. Ausserdem besteht bei einer Signaldynamik entsprechend dem A- oder μ-Gesetz die Gefahr, dass Leckströme von Halbleiterschaltern und/oder! Nullpunktfehler von Verstärkern wesentlich stören.
Eine Ausgabe der vorliegenden Erfindung liegt darin, eine Schaltung anzugeben, bei der das Gewichtungsnetzwerk durch
komplementäre MOS-Logikbausteine ansteuerbar ist und die als integrierter Schaltkreis einfach herstellbar ist.
Eine weitere Aufgabe der Erfindung besteht darin, einen Segment-Digital/Analog-Wandler anzugeben, bei den die ge
nannten Störeinflüsse so vermindert sind, dass 3ie nicht mehr stören.
709851/0719
-G-
- Fall
Der erf indungcgerrKii-.se Seginont-Digital/Analog-Wandler int
dadurch gekennzeichnet, dass der in ihm enthaltene Digital/ Analog-V/andler folgende Schaltungsbestandteile enthält: Je
einen jedem Eingang des Gewichtungsnetzwerkes zugeordneten Schalter, der den Eingang niederohmig entweder mit der positiven
Referenzspannung oder mit der Masse verbindet, je ein jedem genannten Schalter als Steuereinheit vorgeschaltetes
EXKLUCIV-ODER-Tor, mit je einem ersten Eingang zum Eingeben
der Bits B,, B-, B^,, B. des PCM-Wortes, eines festen Wertes
und/oder über ein ODER-Tor der Bits S,, Sp, S~ des PCM-Wortes,
und mit je einem zweiten Eingang, welche zweiten Eingänge alle über eine Steuerleitung miteinander verbunden sind, einen
ersten Widerstand, der den Ausgang des Gewichtungsnetzwerke3 fest mit der negativen Referenzspannung verbindet derart, dass
durch ihn ein Strom fliesst, der gleich ist dem maximal möglichen Ausgangostrom des Gewichtungcnetzwerkes, einen weiteren
Schalter, der den Ausgang des Gewichtungsnetzwerkes über einen zweiten Widerstand entweder mit der Masse oder der positiven
Referenzspannung verbindet, wobei der zweite Widerstand so gewählt ist, dass durch ihn ein Strom fliesst, der ebenfalls
gleich ist dem maximal möglichen Ausgangsstrom des Gewichtungsnetzwerkes,
und einem Eingang zum Eingeben des Bits VZ des PCM-Wortes zur Steuerung des weiteren Schalters und zur Steuerung
in invertierter Form der zweiten Eingänge der EXKLUSIV-ODER-Tore über die Steuerleitung. j
709851/0 7 19
«»:™.„u,.-„,.U6_L_ - Äi^Si.i™: '1-27ir"" I9?7
ITVnmelder: Hasi er AG
Änwaltsaktenz.: Ί6 - Pat. 32
LANDW! III! .Ill . »Μι· M I:«.|||« j
Im folgenden wird als Beispiel eine bevorzugte Ausführungsform
der Erfindung anhand der Figuren erläutert: Es zeigen:
Fig. 1 den Aufbau eines PCM-Wortes,
Fig. 2 ein Blockschcma eines Segment -Digital/Analog-Y/andlers,
Fig. 3 eine Schaltung eines erfindungsgemässen Segment-I)igital/Analog-V/andlers,
Fig. A und 5 zwei elektronische Schalter, die in der
Schaltung nach Fig. 3 Verwendung finden.
Durch die Normung CCITT G. 711 wurde die Puls-Codc-Modulation
(PCH) von Sprachsignalen international festgelegt. Danach besteht
jedes PCM-Wort aus 8 Bits, welche einen Analog-Abtastwert
repräsentieren. Fig. 1 zeigt den Aufbau eines solchen PCM--Wortes.
Es besteht aus drei Teilen, die mit 1, ?. und 3 bezeichnet sind. Der erste Teil umfasst nur das Bit VZ, welches
das Vorzeichen angibt, wobei Zustand 1 einem positivem und
Zustand O einem negativem Abtastwert entspricht. Der zweite Tei.l umfasst die Bits S., S^, S-, und der dritte Teil di.e Bits
B1, B2, B5, B4.
Die Bitgruppen des zweiten und dritten Teils des PCM-Wortcs
bilden die Binärzahlen S bzw.B. Diesen Zahlen sind nach der ge nannten CCITT-Norm über eine Funktion, die als Α-Gesetz bezeichnet
v/ird, Analogwerte, z,B. Spannungswerte, zugeordnet.
709851/0719
-S- Fall 563/64
J NACHGEREICHtI
Das Α-Gesetz ist eine Funktion, die aus mehreren linearen Abschnitten, den sogenannten Segmenten, zusammengesetzt ist.
Die durch die Bitgruppe S-. , Sp, S-, des PCM-Wortes gebildete
Binärzahl S gibt dabei das Segment an, und die Bitgruppe B,, B?, B,, B. einen von 16 Punkten im Segment. Insgesamt gibt
es 2 χ 128 Werte des PCM-Wortes, denen Analogwerte von 1 bis 4OJ2 und -1 bis -4032 zugeordnet sind.
Fig. 2 zeigt den prinzipiellen Aufbau des Segment-Digital/ Analog-Wandlers. Danach besteht er aus einem linearen D/AWandler
4, der über eine Leitung 6 mit einem schaltbaren Strom-Spannungswandlers 7 verbunden ist. Der D/A-Wandler 4
besitzt 5 Eingänge, an die als Eingangssignal die Bits VZ, B1, Bp, B^, B. angelegt werden, während an den Eingängen
des Strom-Spannungswandlers 7 die Bits S-. , Sp und S, angelegt
werden. Das Ausgangssignal, d.h. die dem PCM-Wort entsprechende
Analogspannung V_ erscheint auf der Ausgangs-ει
leitung 9.
Die Analogspannung V beträgt für das PCM-Wort mit S=O,
B=O als kleinst möglicher Betrag VQ = V . Für B φ 0 erhöht
α. Ο
sich V„ für jeden Schritt um einen festen Betrag, und zwar
CX
im ersten und zweiten Segment um 2 . V , im dritten um 4 . V , im vierten um 8 . V usw. mit jeweiliger Verdoppelung bis zu
128 . V0 im achten Segment (S = 7).
709851/0719
Pall 563/64 nachgere.chtI
Fig. 3 zeigt das detaillierte Schaltbild des Digital/Analog-Wandlers.
Der lineare D/A-Wandler 4 besteht aus einem bekannten binären Gewichtungsnetzwerk, das aus Widerständen
R-, und Rp aufgebaut ist. Für die Werte der Widerstände gilt:
Rp = 2R-, . Hiermit bildet das Gewichtungsnetzwerk eine R-2R-Abzweigschaltung.
Die insgesamt sechs Querwiderstände Rp werden angesteuert durch sechs identische Schalter 21...26,
die selbst wiederum angesteuert werden über sechs EXKLUSIV-ODER-Tore
11...16. Jedes dieser Tore ist mit einem Eingang an eine gemeinsame Steuerleitung 18 angeschlossen. Die anderen
Eingänge der Tore 12...15 dienen zur Eingabe der Bits B., B^,
Bp und B-, des PCM-Wortes und sind entsprechend bezeichnet.
Der Eingang B^ des Tores 11 und der Eingang B des Tores
werden später beschrieben.
Die Steuerleitung 18 wird über einen Inverter 17 von dem mit VZ bezeichneten Eingang gesteuert. Dieser Eingang steuert
ausserdem den Schalter 27, der einen Pol eines Widerstandes
R-z entweder mit dem Potential +U oder mit der Masse verbindet.
Der andere Pol dieses V/iderstandes R7. ist mit dem
Ausgang 6 des linearen Wandlers verbunden. Zwischen diesem Ausgang 6 und einer negativen Referenzspannung -U1 liegt ein
V/iderstand R..
709851 /0719
Fall 563/64
Die Aenderung des Zustandes eines der Eingänge der Schalter 21...26 von 0 auf 1 hat ein Umlegen des Schalterausganges
vom Potential 0 (Masse) auf das Potential -i-U und damit einen
Teilstrom i„ auf der Ausgangsleitung 6 zur Folge, welcher
für | den | Schalter | 21 | = 1 . | 1O |
für | den | Schalter | 22 | _ ο | |
für | den | Schalter | 23 • |
= 4 . • |
fo |
für | den | Schalter | 26 | = 32 . | i |
beträgt, wobei verschiedene Teilströme i~ sich linear addieren.
Der Strom-Spannungswandler 7 enthält einen Operationsverstärker 40, der über die Leitung 39 und die Widerstände R1-,
R/-, Ry, Rr, rückgekoppelt ist. Für das Grössenverhältnis
der Rückkoppe] widerstände gilt R1- : IL- : Rr, : R„ = 1 : 1 :
1/2 : 1/4.
Die Rückkoppelwiderstände R,-, R7 und R„ sind nicht ständig
mit der Leitung 6 verbunden, sondern werden über die Schalter 30, 29 und 28 fallweise dem Widerntand Rj- parallel geschaltet.
709851/0719
Fall 563/64
Der Ausgang 39 des Operationsverstärkers 40 ist mit einem
Spannungsteiler verbunden, der aus den beiden Widerständen Rq und R, „gebildet wird. Das Verhältnis der beiden Widerstände
beträgt R : JL = 15 : 1. Der Abgriff 33 des Spannungsteilers
oder der Ausgang 39 des Operationsverstärkers kann mit Hilfe des Umschalters 31 an die Ausgangsleitung 9 angeschaltet
werden. Der Schalter 31 selbst wird geschaltet über die Ansteuerleitung 34·
Die mit S, Sp, S-, bezeichneten Eingänge, über die die entsprechenden
Bits des PCM-Wortes eingegeben werden, sind sowohl
mit dem Digital/Analog-Wandler 4 wie mit dem Strom-Spannungswandler
7 verbunden, und zwar alle drei Eingänge über ein ODER-Tor 35 mit dem ersten Steuereingang des
EXKLUSIV-ODER-Tores 16, S1 mit dem Umschalter 31, S2 und S7
über ein UND-Tor 37 mit dem Schalter 30, S2 mit dem Schalter
29, S,, Sp und das Invertierte von S-. über ein ODER-Tor 36
mit dem Schalter 28. Diese Art der Verbindung der Eingänge S1, S2, S, mit den Schaltern 20, 29, 30 und 31 bildet eine
kleine Logik, für die die folgende Wahrheitstabelle gilt. Die Tabelle gibt gleichzeitig an, welche relativen Ausgangsspannungen
auf der Ausgangsleitung 9 erscheinen.
709851/0719
Fall 563/64
S | Sl | S2 | 1 | Xl | X2 | X3 | 2 s-i |
7 | 1 | 1 | O | 1 | 1 | 1 | 64 |
6 | 1 | 1 | 1 | O | 1 | 1 | 32 |
5 | 1 | O | O | O | O | 1 | 16 |
4 | 1 | O | 1 | O | O | O | 8 |
3 | O | 1 | 1 | 1 | 1 | 4 | |
O | |||||||
2 | O | 1 | 1 | O | 1 | 1 | 2 |
1 | O | O | O | O | O | 1 | 1 |
O | O | O | O | O | 1 | - | |
Die Wirkungnsweise des Segment-Digital/Analog-Wandlers ist wie folgt: über die Eingänge B, bis B,- können Werte logisch
0 oder 1 eingegeben werden, je nach dem zu decodierenden
PCM-Wort. Ueber den Eingang VZ erfolgt die Eingabe des dem Vorzeichen entsprechenden logischen Wertes 0 oder 1 in die Leitung 57 bzw. in inverser Form auf die Steuerleitung 18. Der Ausgangsstrom i~ des Gewichtungsnetzwerkes R-, , R? beträgt dann
PCM-Wort. Ueber den Eingang VZ erfolgt die Eingabe des dem Vorzeichen entsprechenden logischen Wertes 0 oder 1 in die Leitung 57 bzw. in inverser Form auf die Steuerleitung 18. Der Ausgangsstrom i~ des Gewichtungsnetzwerkes R-, , R? beträgt dann
x2-i ZZ B. . μ.
mit i - Proportionalitätsfaktor
B- r- logischer Wert ■■■- O oder ]
μ· --- dimensionsloser Gewichtungsfaktor
(im gezeigten Gew.i.cl)tung:->no tzwork 1, 2, 4, 8, 16, 32)
709851/07 19
Fall 563/64
Von diesem Strom substrahiert sich dauernd der Strom i.,
der durch den Widerstand R. und die negative Referenzspannung
-U, so eingestellt ist, dass er gleich ist dem maximal
möglichen Wert von ip, dem Ausgangsstrom des Gewichtungsnetzwerkes
:
h = 1O Σ- ^j .
Der Widerstand R^ ist über den Schalter 27 entweder mit der
positiven Referenzspannung +U oder mit Masse verbunden. Im ersten Fall, entsprechend VZ = 1 bzw. positivem Vorzeichen,
fliesst durch R., ein Strom i~, der dem Betrage nach gleich
i, ist:
Die Ströme i, und i. heben sich damit auf. In diesem Fall ist
der Eingangsstrom i-, in dem Operationsverstärker 40 gleich
dem Ausgangsstrom i_ des Gewichtungsnetzwerkes:
Wird das Vorzeichen umgekehrt, während die Binärzahl B unverändert
bleibt, so liegt nun an der Steuerleitung 18 der umgekehrte logische Wert gegenüber dem ersten Fall an. Hierdurch
werden über die EXKLUSIV-ODER-Tore 11 bis 16 alle Eingangswerte B bis B(- invertiert. Weiter wird der Schalter 27 umgeschaltet,
so dass nun der Widerstand R, mit der Masse verbunden
ist. Der Strom i, am Eingang des Operationsverstärkers 40 hat dann den gleichen Wert wie vorher, jedoch die umgekehrte
Richtung. 709851/0719
Fall 563/64
j nachqergicht!
Diese Tatsache ist durch folgende Rechnung leicht zu beweisen: Werden die invertierten Eingangswerte rait B.
bezeichnet und wird R. so gewählt, dass durch ihn der Strom
i. = i j> μ. fliesst, also der maximal mögliche Wert
j=o.
von i2, so gilt i-, = i- - i
5 J=o
Da (B. - 1) = -B., wie anhand der Wahrheitstabelle
J J
1 | |
O | O |
1 | |
zu ersehen ist, ergibt sich als Endergebnis für den Strom i
j=o
Dieser Strom ist betragsmässig gleich dem Strom im ersten Fall. Er weist jedoch das umgekehrte Vorzeichen auf.
·/■ 709851/0719
Fall 563/64
Hiermit ist die Berücksichtigung des Vorzeichen bei der Decodierung
jedes PCM-Wortes auf einfache Weise möglich. Die Voraussetzung ist nur, dass die negative Referenzspannung
-U-, und der Widerstand R. sowie der Widerstand R^, so aufeinander
abgestimmt werden, dass i, und i, je gleich der maximalen Summe io aller Gewichtungsströme auf der Aus-
c. max.
gangsleitung 6 werden.
Die Wirkungsweise des Strom-Spannungswandler 7 ist wie folgt:
stehen alle Schalter 28, 29, 30 so, dass die zugehörigen Widerstände mit Masse verbunden sind, so wirkt als Rückkoppelwiderstand
für den Operationsverstärker 40 nur der Widerstand Rp-. An der Ausgangsleitung 39 des Operationsverstärkers 40 steht
hierdurch eine Spannung an, die mit V bezeichnet wird. Sobald
der Schalter 30 in die andere Stellung umschaltet, wird hierdurch als Rückkoppelwiderstand parallel zu Rr der Widerstand
Rr an die Eingangsleitung 6 angelegt. Hierdurch erniedrigt
sich der Gesamtwiderstand um die Hälfte auf 1/2 Rr. Entsprechend
erniedrigt sich die Ausgangsspannung auf den Wert 1/2 U. Die zusätzliche Zuschaltung des Widerstandes R.? erniedi-igt den
Gesamtrückkoppelwiderstand nochmals um den Faktor 2 auf den Wert 1/4 Rc· Wird schliesslich auch noch Schalter 20 in die andere
Schaustellung geschaltet , so ergibt sich als Gesamtrückkoppelwiderstand
der Wert 1/8 R1-. Entsprechend dieser Staffelung
ergeben sich Ausgangsspannungen, die sich wie 1 : 1/2 : 1/4 : l/H verhaiten.
70985 1/07 19
Fall 563/64
Um alle nach CCITT vorgeschriebenen Werte für den Transferwiderstand
des Strom-Spannungswandlers schalten zu können, ist am Ausgang 39 des Operationsverstärkers 40 zusätzlich
ein Spannungsteiler einschaltbar. Dieser Spannungsteiler mit dem Widerstandverhältnis Rq : R1n = 15 : 1 erlaubt durch
Umschalten des Schalters 31 eine Abschwächung der Operationsverstärker-Ausgangsspannung
um den Paktor 16 vorzunehmen. Diese passive Abschwächung am Ausgang des Operationsverstärkers,
die den Dynamikbereich des Operationsverstärkers nicht beeinflusst, ist ein Kernpunkt der Erfindung. Der wesentliche
Vorteil besteht darin, dass die Einflüsse auf die Ausgangsspannung des Operationsverstärkers 40 durch den Operationsverstärker-Nullpunktfehler
und durch Leckströme in den Schaltern 28, 29 und 30 im empfindlichsten (untersten) Ausgangsspannungsbereich
um den Faktor 16 abgeschwächt werden und damit weit weniger störend wirken.
Zur Ergänzung der Fig. 1 zeigt Fig. 4 die Schaltung der Schalter 21...27 detaillierter. Jeder dieser Schalter besteht
aus einem in der Literatur unter dem Namen CMOS-Inverter bekannten Kombination der beiden komplementären
Feldeffekt-Transistoren 41 und 42, die gemeinsam über den Inverter 43 vom EXKLUSIV-ODER-Tor 11 gesteuert werden. Der
Inverter 43 ist notwendig, damit der Schalter keine Inver sion des Signals" bewirkt. Er besteht aus bekannten CMOS-Bausteinen.
709851/0719
DO;?MF.!? J. HU' M '.CtL
ANOWtHn1JTH 3 1 βΟΟΟ Ml)NCHSN »
Ti-L O ίΐ V I Ί » *» ' β Λ
Die beiden Transistoren 41 und 42 liegen in Reihe zwischen
der Masse und der Speiseleitung 10, an der die positive
Referenzspannung +U0 angelegt ist. An der Verbindung der
beiden Transistoren ist ein Querwiderstand Rg des Gewichtungsnetzwerkes
angeschlossen.
Ein Beispiel für die Schalter 28...31 wird in Pig. 5 gezeigt.
Der Schalter besteht aus den beiden Feldeffekt-Transistoren 51 und 52, die durch den Inverter-Treiber 53
bzw. durch den Treiber 54 angesteuert werden. Je nach dem logischen Zustand auf der Leitung X, ist entweder der
Transistor 51 oder der Transistor 52 gesperrt bzw. durchlässig.
Der Segment-Analog/Digital-Wandler ist sehr einfach und unkritisch und lässt sich auf einfache Art als integrierter
Schaltkreis aufbauen. Er kann als Grundbaustein eines Codecs dienen, das die CCITT-Bedingungen für das A-Gesetz erfüllen.
Pur diesen Fall kann der Eingang B fest auf den Zustand O
geschaltet werden. Durch andere Wahl der Logik zwischen den Eingängen S1, S2, S, und den Schaltern 28, 29, 30, 31 sowie
anderer Beschaltung von Bc kann auch das μ-Gesetz erfüllt
werden.
709851/07 19
Claims (7)
- Ji'aj.1 t>u; »4I IPatentansprüche .... - -,q^reiohtISegment-Digital/Analog-Wandler zur Umwandlung eines anDigitaleingängen in paralleler Form anliegenden mehrstelligen PCM-Wortes in eine analoge Ausgangsspannung entsprechend dem CCITT Α-Gesetz, wobei das PCM-Wort aus 8 Bits besteht, von denen das Bit VZ das Vorzeichen angibt, die Bits S^, Sg, S-z eine Binärzahl bilden, die das Segment des Α-Gesetzes bestimmt und die Bits B,, B?, B^, B, eine Binärzahl bilden, die die Stelle innerhalb des genannten Segments bestimmt, welcher Wandler aus einem linearen Digital/ Analog-Wandler, der ein Gewichtungsnetzwerk enthält und einen von den Bits VZ, Βχ, B2, B^, B^ des PCM-Wortes abhängigen Strom liefert, und einem diesem nachgeschalteten Strom-Spannungswandler besteht, der einen in seiner Verstärkung umschaltbaren Operationsverstärker enthält und dessen Uebertragungswiderstand von den Bits S-,, S?, S, des PCM-Wortes bestimmt ist,
dadurch gekennzeichnet,das3 der genannte lineare Digital/Analog-Wandler (4) folgende Schaltungsbestandteile enthält:- je einen jedem Eingang des Gewichtungsnetzwerkes (R1, R„) zugeordneten Schalter (21...26), der den Eingang niederohmig entweder mit der positiven Referenzspannung (+U ) oder mit der Masse verbindet,7 O 98 b1/07 19^GiNAL INSPECTEDve ^1' r "63 /'6? 7 2 Π 7 2■ je ein jedem genannten Schalter (21...26) als Steuerein heit vorgeschaltetes EXKLUSIV-ODER-Tor (11...16 ), mit je einem ersten Eingang (B ...Br) zum Eingeben der Bite B1, B2, B,, B. des PCM-Wortes, eines festen Wertes (B,-) und/ oder über ein ODER-Tor (35) der Bits S1, S2, S5 des PCM- Wortes, und mit je einem zweiten Eingang, welche zweiten Eingänge alle über eine Steuerleitung (18) miteinander Verbunden sind,- einen ersten Widerstand (R4), der den Ausgang (6) des Gewichtungsnetzwerkes fest mit der negativen Referenzspannung (-U, ) verbindet derart;, dass durch ihn ein Strom fliesst, der gleich ist dem maximal möglichen Ausgangsstrom des Gewichtungsnotzwerkes (R., R-),- einen weiteren Schalter (27), der den Ausgang (6) des Gewichtungsnetzwerken über einen zweiten Widerstand (R-*) entweder mit der Masse oder der positiven Referenzspannung (i\J ) verbindet, wobei der zweite Widerstand (R-,) so gewählt ist, dass durch ihn ein Strom fliesst, der ebenfalls gleich ist dem maximal möglichen Ausgangsstrom des Gewichtungsnetzwerkes (R-., Rp), und- einem Eingang (VZ) zum Eingeben des Bits VZ des PCM-Wortes zur Steuerung des weiteren Schalters (27) und zur Steuerung in invertierter Form der zweiten Eingänge der EXKLUSIV-ODER- Tore über die Steuerleituug (18).709851/0719 ./.fall - 2. Segment-Digital/Analog-Wandler nach Patentanspruch 1, gekennzeichnet durch,
- - einen Spannungsteiler(Rg, R10), mit einem Widerstandsverhältnis von 15 : 1, der dem Operationsverstärker (4O) nachgeschaltet ist, und
- - einen Umschalter (31), der gesteuert durch das höchstwertige der Bits S1, S2, S, des PCM-Wortes, entweder den Ausgang (39) des Operationsverstärkers (40) oder den Abgriff (33) des Spannungsteilers (RQfR10) mit cl'
- (9) dee Begment-Digital/Analog-Wandlers verbindet.
- -lll|:
- 709851/07 19
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH611976A CH604427A5 (en) | 1976-05-17 | 1976-05-17 | Parallel D:A converter for eight bit PCM words |
CH690376A CH607734A5 (en) | 1976-06-02 | 1976-06-02 | Segment digital/analog converter |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2720729A1 true DE2720729A1 (de) | 1977-12-22 |
Family
ID=25699003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772720729 Pending DE2720729A1 (de) | 1976-05-17 | 1977-05-07 | Segment-digital/analog-wandler |
Country Status (12)
Country | Link |
---|---|
US (1) | US4138667A (de) |
JP (1) | JPS52140259A (de) |
AU (1) | AU2517777A (de) |
DE (1) | DE2720729A1 (de) |
DK (1) | DK203377A (de) |
ES (1) | ES458823A1 (de) |
FR (1) | FR2352445A1 (de) |
GB (1) | GB1568157A (de) |
IL (1) | IL52077A (de) |
NL (1) | NL7705314A (de) |
NO (1) | NO771736L (de) |
SE (1) | SE7705681L (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4363024A (en) * | 1977-11-21 | 1982-12-07 | Brokaw Adrian P | Digital-to-analog converter providing multiplicative and linear functions |
JPS5493954A (en) * | 1978-01-06 | 1979-07-25 | Hitachi Ltd | Interpolating pcm decoder |
US4532495A (en) * | 1978-02-24 | 1985-07-30 | Votrax, Inc. | Speech digitization system |
DE2836079C2 (de) * | 1978-08-17 | 1986-01-16 | Siemens AG, 1000 Berlin und 8000 München | Digital-Analog-Umsetzer |
JPS58170114A (ja) * | 1982-03-31 | 1983-10-06 | Nippon Gakki Seizo Kk | Da変換器 |
JPS59125121A (ja) * | 1982-12-29 | 1984-07-19 | Fujitsu Ltd | R―2rラダーデジタル―アナログ変換回路 |
JPS59195820U (ja) * | 1983-06-11 | 1984-12-26 | 株式会社ケンウッド | 音量制御装置 |
US4891645A (en) * | 1988-10-04 | 1990-01-02 | Analog Devices Inc. | Digital-to-analog converter with on-board unity gain inverting amplifier |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3588836A (en) * | 1967-11-24 | 1971-06-28 | Gen Dynamics Corp | Magnetic recording |
US3678504A (en) * | 1970-08-05 | 1972-07-18 | Bell Telephone Labor Inc | Segment analog-to-digital or digital-to-analog converter |
-
1977
- 1977-05-07 DE DE19772720729 patent/DE2720729A1/de active Pending
- 1977-05-10 DK DK203377A patent/DK203377A/da unknown
- 1977-05-10 JP JP5273277A patent/JPS52140259A/ja active Pending
- 1977-05-10 GB GB19450/77A patent/GB1568157A/en not_active Expired
- 1977-05-12 IL IL52077A patent/IL52077A/xx unknown
- 1977-05-13 NL NL7705314A patent/NL7705314A/xx not_active Application Discontinuation
- 1977-05-16 ES ES458823A patent/ES458823A1/es not_active Expired
- 1977-05-16 FR FR7714939A patent/FR2352445A1/fr not_active Withdrawn
- 1977-05-16 SE SE7705681A patent/SE7705681L/xx unknown
- 1977-05-16 NO NO771736A patent/NO771736L/no unknown
- 1977-05-16 US US05/797,189 patent/US4138667A/en not_active Expired - Lifetime
- 1977-05-16 AU AU25177/77A patent/AU2517777A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DK203377A (da) | 1977-11-18 |
FR2352445A1 (fr) | 1977-12-16 |
NL7705314A (nl) | 1977-11-21 |
ES458823A1 (es) | 1978-06-16 |
SE7705681L (sv) | 1977-11-18 |
IL52077A (en) | 1979-05-31 |
IL52077A0 (en) | 1977-07-31 |
GB1568157A (en) | 1980-05-29 |
US4138667A (en) | 1979-02-06 |
JPS52140259A (en) | 1977-11-22 |
AU2517777A (en) | 1978-11-23 |
NO771736L (no) | 1977-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2059933C3 (de) | Digital-Analog-Umsetzer | |
EP0076963B1 (de) | Schaltungsanordnung zur Erzeugung eines von Schwankungen einer Versorgungsgleichspannung freien Gleichspannungspegels | |
DE2011056B2 (de) | Pulscodedemodulator mit dehnercharakteristik aufweisender knickkennlinie | |
DE1172725B (de) | Vorrichtung zum Umwandeln einer Folge binaer codierter Impulse mit n Stellen in ein Signal bestimmter Amplitude | |
DE2007353B2 (de) | Vielstelliges addierwerk | |
DE2451983A1 (de) | Digital-/analogwandler | |
DE1537966A1 (de) | Digital-Analog-Umwandler | |
DE3145889A1 (de) | Integrierbarer digital/analog-wandler | |
DE2720729A1 (de) | Segment-digital/analog-wandler | |
DE2203456B2 (de) | Aus Transistoren aufgebaute bistabile Multivibratorschaltung vom Master/Slave-Typ | |
EP0217223A1 (de) | Digital-Analog-Umsetzer mit Temperaturkompensation | |
EP0048352B1 (de) | Binärer MOS-Switched-Carry-Paralleladdierer | |
DE2129383B2 (de) | Pulscodemodulator mit knickkennlinien-amplitudenwandler | |
DE2618633C3 (de) | PCM-Decodierer | |
DE2719200A1 (de) | Schaltungsanordnung zum steuern eines gleichstrommotors | |
DE2701875A1 (de) | Analog-digital-umsetzer | |
DE2344216A1 (de) | Differentialverstaerker | |
DE2905116A1 (de) | Zweifach-digital/analog-wandleranordnung | |
DE1948726A1 (de) | Impulsmoduliertes Dekodiersystem | |
DE2009953C3 (de) | Pulscodemodulator mit Knickkennlinien-Amplitudenwandler | |
EP0122300A1 (de) | Integrierte Schaltung zur Erzeugung einer mittels eines Digitalsignals einstellbaren Klemmenspannung | |
DE2842349C2 (de) | Digital-Analog-Umsetzer | |
DE1462684A1 (de) | Verstaerker mit stufenweise einstellbarem Verstaerkungsfaktor | |
DE3137085A1 (de) | Stromquellenschaltung | |
DE2901484A1 (de) | Schaltungsanordnung zur umsetzung von digital-signalen, insbesondere pcm-signalen, in diesen entsprechende analog-signale, mit einem r-2r-kettennetzwerk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OHN | Withdrawal |