**WARNUNG** Anfang DESC Feld konnte Ende CLMS uberlappen **.
PATENTANSPRÜCHE
1. Segment-Digital/Analog-Wandler, bestehend aus einer von binären Eingängen gesteuerten Stromquelle und einem dieser Stromquelle nachgeschalteten Strom-Spannungs-Wandler, dessen Übertragungswiderstand von binären Eingängen gesteuert wird, dadurch gekennzeichnet, dass der Strom Spannungs-Wandler gebildet ist durch einen rückgekoppelten Operationsverstärker (15) mit einem fest angeschalteten (R2) und drei über je einen gesteuerten Schalter (11, 12, 13) abschaltbar angeschalteten Rückkoppel-Widerständen (R3, R4, R5), durch einen dem Operationsverstärker (15) nachgeschalteten Spannungsteiler (R6, R7), und durch einen gesteuerten Schalter (14), der den Ausgang des Segment-Digital/Analog-Wandlers (22) entweder direkt an den Ausgang (21) des Operationsverstärkers (15) oder an den Ausgang (24) des Spannungsteilers anzuschalten gestattet.
2. Segment-Digital/Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass der fest angeschaltete (R2) und die drei abschaltbar angeschalteten Rückkoppelwiderstände (R3, R4, R5) das Grössenverhältnis R2 : R3 : R4 R5 1:1: 1/2 :14 aufweisen.
3. Segment-Digital/Anlage-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass der Spannungsteiler aus zwei Widerständen (R6, R7) besteht, die das Grössenverhältnis R6 : R7 = 15 :1 aufweisen.
4. Verwendung des Segment-Digital/Analog-Wandlers nach den Ansprüchen 1 bis 3 in Telefonie-Teilnehmerstationen für den Anschluss an Digitalleitungen, dadurch gekennzeichnet, dass der Segment-Digital/Analog-Wandler zusammen mit einer digitalen Ansteuerlogik als Kodier-/Dekodier Vorrichtung betrieben wird.
Die Erfindung betrifft einen Segment-Digital/Analog Wandler, bestehend aus einer von binären Eingängen gesteuerten Stromquelle und einem dieser Stromquelle nachgeschalteten Strom-Spannungs-Wandler, dessen Übertragungswiderstand von binären Eingängen gesteuert wird.
Solche Segment-Digital/Analog-Wandler gestatten die durch CCITT aufgestellten Codierungs- und Decodierungsgesetze (A-Gesetz oder,u-Gesetz) schaltungsmässig nachzubilden. Hiermit erlauben sie den Aufbau von Codecs (Codierer/Decodierer), die in der digitalen Nachrichtentechnik eine mögliche Schnittstelle zwischen der Digitaltechnik und der Analogtechnik, repräsentiert z. B. durch sprachmodulierte Gleichströme. bilden.
Aus der Literatur sind eine ganze Reihe solcher Digital/ Analog-Wandler bekannt. So zeigt z. B. das US-Patent 3 678 504 einen Segment-Digital/Analog-Wandler, der aus einem Gewichtungsnetzwerk und einem nachfolgenden schaltbaren Verstärker besteht. Entsprechend der gestuften Presserkennlinie, die durch die genannte CCITT-Normung festgelegt ist, wird der Verstärker über die Eingänge e1, e2, e3 entsprechend der zu decodierenden Binärkombination umgeschaltet.
Die gestufte Presserkennlinie besteht sowohl im positiven wie auch im negativen Zweig aus je 8 Segmenten, wobei die Steigung der Presserkennlinie bis auf eine Ausnahme beim A-Gesetz von Segment zu Segment um den Faktor 2 zunimmt Insgesamt beträgt auf diese Weise das Verhältnis der maximalen Spannungsamplitude zum kleinsten Spannungsschritt, jeweils am Ausgang des Segment-Digital/Analog-Wandlers, der die Presserkennlinie nachbildet, 1984 für das A-Gesetz und 3952 für das,u-Gesetz. Bei einer Signaldynamik dieser Grössenanordnung besteht die Gefahr, dass Leckströme von Halbleiterschaltern und/ oder Nullpunktfehler von Verstärkern wesentlich stören.
Die Aufgabe der Erfindung besteht nun darin, einen Segment-Digital/Analog-Wandler anzugeben, bei dem die genannten Störeinflüsse so vermindert sind, dass sie nicht mehr stören. Die Aufgabe wird dadurch gelöst, dass der Strom Spannungswandler gebildet wird durch einen rückgekoppelten Operationsverstärker mit einem fest angeschalteten und drei über je einen gesteuerten Schalter abschaltbar angeschalteten Rückkoppel-Widerständen, durch einen dem Operationsverstärker nachgeschalteten Spannungsteiler und durch einen gesteuerten Schalter, der den Ausgang des Segment Digital/Analog-Wandlers entweder direkt an den Ausgang des Operationsverstärkers oder an den Ausgang des Spannungsteilers anzuschalten gestattet.
Die Erfindung wird anhand von zwei Firuren und einer Tabelle näher erläutert. Die Figuren zeigen:
Fig. 1 ein Blockschaltbild eines Segment-Digital/Analog Wandlers,
Fig. 2 eine detaillierte Darstellung eines Schalters.
Fig. 1 zeigt ein detailliertes Blockschaltbild eines Segment Digital/Analog-Wandlers. Dieser besteht aus einem nur teilweise gezeigten Gewichtungsnetzwert R1-2R1, das als von binären Eingängen gesteuerte Stromquelle dient. Eine mögliche Ausführung einer solchen Stromquelle wird beispielsweise in der Schweizer Patentschrift 604 427 gezeigt. Der Ausgang des Gewichtungsnetzwerkes wird gebildet durch die Leitung 23, über die der Ausgangsstrom i1 des Gewichtungsnetzwerkes dem Operationsverstärker 15 als Eingangsstrom zugeführt wird. Der Operationsverstärker ist über die Leitung 21 und die Widerstände R2, R3, R4, R5 rückgekoppelt. Für das Grössenverhältnis der Rückkoppelwiderstände gilt R,:RB:R4:RS = 1:1:1/2:1/4.
Die Rückkoppelwiderstände R3, R4 und R5 sind nicht ständig mit der Leitung 23 verbunden, sondern werden über die Schalter 11, 12 und 13 fallweise dem Widerstand R2 parallel geschaltet. Die genannten Schalter selbst werden über die gestrichelt gezeichneten Steuerleitungen 41, 42, 43, die Ansteuerungen 31, 32 und 33, und die Tore 16 und 17 und den Inverter 18 angesteuert.
Der Ausgang 21 des Operationsverstärkers 15 ist mit einem Spannungsteiler verbunden, der aus den beiden Widerständen R6 und R1 gebildet wird. Das Verhältnis der beiden Widerstände beträgt R6 : R7 = 15:1. Der Ausgang 24 des Spannungsteilers und der Ausgang 21 des Operationsverstärkers sind verbunden mit den beiden Eingängen des Schalters 14, der diese beiden Ausgänge wechselweise an die Ausgangsleitung 22 anschalten kann. Der Schalter 14 selbst wird geschaltet über die Ansteuerung 34 und die gestrichelt gezeichnete Steuerleitung 44.
Die Anordnung stellt einen Strom/Spannungs-Wandler dar, der in Abhängigkeit von den logischen Zuständen der Eingänge 83, S2 und S3 den Strom i, in einen von acht Ausgangsspannungs-Bereichen U transferiert.
Die Anordnung arbeitet wie folgt: stehen alle Schalter 11, 12 und 13 in der Stellung a, so wirkt als Rückkoppelwiderstand nur der Widerstand R2. An der Ausgangsleitung 21 des Operationsverstärkers 15 steht hierdurch eine Spannung an, die mit U bezeichnet wird. Sobald der Schalter 11 in die Stellung b umschaltet, wird als Rückkoppelwiderstand parallel zu R2 der Widerstand R3 an die Eingangsleitung 23 angelegt.
Hierdurch erniedrigt sich der Gesamtwiderstand um die Hälfte auf l/2 R2. Entsprechend erniedrigt sich die Ausgangsspannung auf den Wert l/2 U. Die zusätzliche Zuschaltung des Widerstandes R4 erniedrigt den Gesamtrückkoppelwiderstand nochmals um den Faktor 2 auf den Wert 1/4 R2. Wird schliesslich auch noch Schalter 13 in die Schaltstellung b geschaltet, so ergibt sich als Gesamtrückkoppelwiderstand der
Wert 1/8 R2. Entsprechend dieser Staffelung ergeben sich Ausgangsspannungen, die sich wie 1: 1/: 1/: 1/8 verhalten.
Um alle nach CCITT vorgeschriebenen Werte für den Transferwiderstand des Strom/Spannungs-Wandlers schalten zu können, ist am Ausgang 21 des Operationsverstärkers 15 zusätzlich ein Spannungsteiler einschaltbar. Dieser Spannungsteiler mit dem Widerstandsverhältnis R6 : R7 = 15 :1 erlaubt durch Umschalten des Schalters 14 eine Abschwächung der Operationsverstärker-Ausgangsspannung um den Faktor 16 vorzunehmen. Diese passive Abschwächung am Ausgang des Operationsverstärkers, die den Dynamikbereich des Operationsverstärkers nicht beeinflusst, ist der Kernpunkt der Erfindung.
Der wesentliche Vorteil besteht darin, dass die Einflüsse auf die Ausgangsspannung des Operationsverstärkers durch den Operationsverstärker-Nullpunktfehler und durch Leckströme in den Schaltern 11, 12 und 13 im empfindlichsten (untersten) Ausgangsspannungsbereich um den Faktor 16 abgeschwächt werden und damit weit weniger störend wirken.
Ein gewisser Nachteil der Erfindung besteht darin, dass die Schalter 11, 12, 13 und 14 nicht direkt von den logischen Eingangswerten S1, S2 und S3 angesteuert werden können. Je nach dem Gesetz (A-Gesetz oder,u-Gesetz), nach dem die Anordnung arbeiten soll, müssen diese logischen Werte in die logischen Werte X0, X1, X2 und X3 umgesetzt werden, die dann an den Steuerleitungen 44, 41, 42 bzw. 43 anliegen. Hierzu dienen, als Beispiel für das A-Gesetz, die beiden Tore 16 und 17 und der Inverter 18.
Die folgende Tabelle stellt die für diese Logik geltende Wahrheitstabelle dar und gibt gleichzeitig an, welche relativen Ausgangsspannungen auf der Leitung 22 erscheinen.
sl 82 S3 X0 X1 X2 X3 U 1 1 1 1 1 1 1 1 1 1 o 1 0 1 1 1/2 1 0 1 1 0 0 1 1/4 1 0 0 1 0 0 0 1/8 o 1 1 0 1 1 1 1/16 0 1 0 0 0 1 1 1/32 0 0 1 0 0 0 1 1/64 0 0 0 0 0 0 1 1/64
EMI2.1
<tb> 1 <SEP> X <SEP> ç <SEP> 1 <SEP> entspricht <SEP> Schalterstellung <SEP> a
<tb> O' <SEP> l,X2,X3 <SEP> =
<tb> <SEP> 0 <SEP> entspricht <SEP> Schalterstellung <SEP> b
<tb>
Für das ,u-Gesetz gilt eine ähnliche Tabelle.
Zur Verdeutlichung der Ausführung wird in Fig. 2 ein Ausführungsbeispiel für den Schalter 13 gezeigt. Der Schalter besteht aus den beiden Feldeffekt-Transistoren 51 und 52, die durch den Inverter-Treiber 53 bzw. durch den Treiber 54 angesteuert werden. Je nach dem logischen Zustand auf der Leitung 43 ist entweder der Transistor 51 oder der Transistor 52 gesperrt bzw. durchlässig. Der leitende Zustand vom Transistor 51 entspricht dem Schalt-Zustand b des Schalters 13, der umgekehrte Fall dem Schalt-Zustand a.
Der Segment-Analog/Digital-Wandler ist sehr einfach und unkritisch und lässt sich auf einfache Art als integrierter Schaltkreis aufbauen. Zusammen mit einem Gewichtungsnetzwerk, wie es in der genannten Schweizer Patentschrift 604 427 beschrieben ist, kann er als Grundbaustein eines Codecs dienen, das die CCITT-Bedingungen erfüllt.
** WARNING ** Beginning of DESC field could overlap end of CLMS **.
PATENT CLAIMS
1. Segment digital / analog converter, consisting of a current source controlled by binary inputs and a current-voltage converter connected downstream of this current source, the transmission resistance of which is controlled by binary inputs, characterized in that the current-voltage converter is formed by a Feedback resistors (15) with one permanently connected (R2) and three feedback resistors (R3, R4, R5) that can be switched off via a controlled switch (11, 12, 13), by a voltage divider (R6) connected downstream of the operational amplifier (15) , R7), and by a controlled switch (14) that connects the output of the segment digital / analog converter (22) either directly to the output (21) of the operational amplifier (15) or to the output (24) of the voltage divider allowed.
2. Segment digital / analog converter according to claim 1, characterized in that the permanently connected (R2) and the three disconnectable connected feedback resistors (R3, R4, R5) have the size ratio R2: R3: R4 R5 1: 1: 1 / 2:14.
3. Segment digital / system converter according to claim 1, characterized in that the voltage divider consists of two resistors (R6, R7) which have the size ratio R6: R7 = 15: 1.
4. Use of the segment digital / analog converter according to claims 1 to 3 in telephony subscriber stations for connection to digital lines, characterized in that the segment digital / analog converter together with a digital control logic as a coding / decoding device is operated.
The invention relates to a segment digital / analog converter, consisting of a current source controlled by binary inputs and a current-voltage converter connected downstream of this current source, the transmission resistance of which is controlled by binary inputs.
Such segment digital / analog converters allow the coding and decoding laws established by CCITT (A law or, u law) to be simulated in terms of circuitry. They allow the construction of codecs (encoders / decoders), which represent a possible interface between digital technology and analog technology in digital communications technology. B. by voice-modulated direct currents. form.
A number of such digital / analog converters are known from the literature. So shows z. B. US Pat. No. 3,678,504 describes a segment digital / analog converter which consists of a weighting network and a subsequent switchable amplifier. According to the stepped press characteristic, which is defined by the CCITT standard, the amplifier is switched over via the inputs e1, e2, e3 according to the binary combination to be decoded.
The stepped press curve consists of 8 segments in both the positive and negative branches, with the gradient of the press curve increasing from segment to segment by a factor of 2, with one exception in the A law.In this way, the ratio of the maximum voltage amplitude to smallest voltage step, each at the output of the segment digital / analog converter, which simulates the press characteristic, 1984 for the A law and 3952 for the u law. With signal dynamics of this magnitude, there is a risk that leakage currents from semiconductor switches and / or zero point errors from amplifiers will significantly interfere.
The object of the invention now consists in specifying a segment digital / analog converter in which the aforementioned interfering influences are reduced so that they no longer interfere. The object is achieved in that the current-voltage converter is formed by a feedback operational amplifier with one permanently connected and three feedback resistors that can be switched off via a controlled switch each, by a voltage divider connected downstream of the operational amplifier and by a controlled switch that controls the output of the segment Digital / analog converter can be connected either directly to the output of the operational amplifier or to the output of the voltage divider.
The invention is explained in more detail with reference to two firings and a table. The figures show:
1 shows a block diagram of a segment digital / analog converter,
2 shows a detailed illustration of a switch.
1 shows a detailed block diagram of a segment digital / analog converter. This consists of an only partially shown weighting network value R1-2R1, which serves as a current source controlled by binary inputs. One possible embodiment of such a power source is shown in Swiss patent specification 604 427, for example. The output of the weighting network is formed by the line 23, via which the output current i1 of the weighting network is fed to the operational amplifier 15 as an input current. The operational amplifier is fed back via line 21 and resistors R2, R3, R4, R5. The following applies to the size ratio of the feedback resistors: R: RB: R4: RS = 1: 1: 1/2: 1/4.
The feedback resistors R3, R4 and R5 are not permanently connected to the line 23, but are connected in parallel to the resistor R2 via the switches 11, 12 and 13, on a case-by-case basis. The aforementioned switches themselves are controlled via the control lines 41, 42, 43, the controls 31, 32 and 33, and the gates 16 and 17 and the inverter 18, shown in dashed lines.
The output 21 of the operational amplifier 15 is connected to a voltage divider which is formed from the two resistors R6 and R1. The ratio of the two resistors is R6: R7 = 15: 1. The output 24 of the voltage divider and the output 21 of the operational amplifier are connected to the two inputs of the switch 14, which can switch these two outputs on to the output line 22 alternately. The switch 14 itself is switched via the control 34 and the control line 44 shown in dashed lines.
The arrangement represents a current / voltage converter which transfers the current i to one of eight output voltage ranges U as a function of the logic states of the inputs 83, S2 and S3.
The arrangement works as follows: if all switches 11, 12 and 13 are in position a, only resistor R2 acts as a feedback resistor. As a result, a voltage which is designated by U is present at the output line 21 of the operational amplifier 15. As soon as the switch 11 switches to position b, the resistor R3 is applied to the input line 23 as a feedback resistor in parallel with R2.
This reduces the total resistance by half to 1/2 R2. The output voltage is correspondingly reduced to the value 1/2 U. The additional connection of the resistor R4 lowers the total feedback resistance by a factor of 2 to the value 1/4 R2. If finally switch 13 is also switched to switch position b, the total feedback resistance is
Value 1/8 R2. According to this graduation, output voltages result which behave like 1: 1 /: 1 /: 1/8.
In order to be able to switch all values prescribed by CCITT for the transfer resistance of the current / voltage converter, a voltage divider can also be switched on at the output 21 of the operational amplifier 15. This voltage divider with the resistance ratio R6: R7 = 15: 1 allows the operational amplifier output voltage to be attenuated by a factor of 16 by switching the switch 14. This passive attenuation at the output of the operational amplifier, which does not affect the dynamic range of the operational amplifier, is the core of the invention.
The main advantage is that the effects on the output voltage of the operational amplifier due to the operational amplifier zero point error and leakage currents in the switches 11, 12 and 13 in the most sensitive (lowest) output voltage range are weakened by a factor of 16 and are therefore far less disruptive.
A certain disadvantage of the invention is that the switches 11, 12, 13 and 14 cannot be controlled directly by the logical input values S1, S2 and S3. Depending on the law (A law or U law) according to which the arrangement is to work, these logical values must be converted into the logical values X0, X1, X2 and X3, which are then transmitted to the control lines 44, 41, 42 or 43 are present. For this purpose, the two gates 16 and 17 and the inverter 18 serve as an example for the A law.
The following table shows the truth table applicable to this logic and at the same time indicates which relative output voltages appear on line 22.
sl 82 S3 X0 X1 X2 X3 U 1 1 1 1 1 1 1 1 1 1 o 1 0 1 1 1/2 1 0 1 1 0 0 1 1/4 1 0 0 1 0 0 0 1/8 o 1 1 0 1 1 1 1/16 0 1 0 0 0 1 1 1/32 0 0 1 0 0 0 1 1/64 0 0 0 0 0 0 1 1/64
EMI2.1
<tb> 1 <SEP> X <SEP> ç <SEP> 1 <SEP> corresponds to <SEP> switch position <SEP> a
<tb> O '<SEP> l, X2, X3 <SEP> =
<tb> <SEP> 0 <SEP> corresponds to <SEP> switch position <SEP> b
<tb>
A similar table applies to the, u law.
To clarify the embodiment, an embodiment for the switch 13 is shown in FIG. The switch consists of the two field-effect transistors 51 and 52, which are controlled by the inverter driver 53 and by the driver 54, respectively. Depending on the logic state on the line 43, either the transistor 51 or the transistor 52 is blocked or permeable. The conducting state of the transistor 51 corresponds to the switching state b of the switch 13, the reverse case to the switching state a.
The segment analog / digital converter is very simple and uncritical and can be easily constructed as an integrated circuit. Together with a weighting network, as described in the aforementioned Swiss patent specification 604 427, it can serve as the basic building block of a codec that meets the CCITT conditions.