-
-
Digital-Analog-Umsetzer
-
Die Erfindung betrifft einen Digital-Analog-Umsetzer zur Umsetzung
von jeweils n+m+1 = 4+3+3 Bits umfassenden Digital-Signalen in Analog-Signale unter
Berücksichtigung einer nichtlinearen Knickkennlinie, die aus 2m linearen Absdinitten
je Kennlinienhälfte mit jeweils 2n Amplitudenstufen besteht, mit einem gemäß einer
linearen Wertstufung stromwichtenden, aus Quer- und Ableitwiderständen mit den Widerstandswerten
R und 2R bestehenden Widerstandsnetzwerk, bei dem an dem am einen Netzwerks ende
liegenden Verbindungspunkt eines Ableitwiderstandes und eines Querwiderstandes je
nach dem Binärwert des das Vorzeichen angebenden Bits im zuwuwandelnden Digital-Signal
en Konstantstrom negativer oder positiver Polarität zugeführt wird und bei dem die
den Querwiderständen abgewendeten Fußpunkte der Ableitwiderstände in Gruppen unmittelbar
benachbarter Pußpunkte entsprechend den jeweils durch eine binäre n
gebildeten
n Bits des jeweiligen Digital-Signals selektiv vom Erdpotential bei binären Fall
an einen gemeinsamen, den auf den Einzelströmen durch die Ableitwiderstände gebildeten
Summenstrom führenden Summenstrompfad anschaltbar sind, wobei der eine begrenzende
Fußpunkt einer solchen Gruppe, der dem erwähnten Netzwerksende zugewandt ist, entsprechend
dem binären Wert der m Bits mehr oder weniger von diesem Netzwerks ende beabstandet
ist und wobei wenigstens ein dem anderen begrenzenden Fußpunkt zumindest mehrerer
Gruppen und zumindest, sofern nicht sämtliche der n+m Bits den Binärwert "0" aufweisen,
gesondert an den Summenstrompfad gelegt ist.
-
Bei einem bekannten Digital-Analog-Umsetzer der angegebenen Art (s.z.B.
lektronik-Praxis Nur. 1/2 Pebruar 1975, S.32 ff) wird durch die hierbei maßgebliche
nichtlineare gnickkennlinie eine logrythmische Kompandierungskennlinie angenähert,
die CCITl-Empfehlungen entspricht und dem sogenannten A-Gesetz gehorcht.
-
Neben der dem A-Gesetz gehorchenden logarythmischen Kennlinie wird
vom CCITT eine weitere logarythmische Kennlinie empfohlen, die dem sogenannten-Gesetz
gehorcht. Obwohl sich die dem A-Gesetz folgende Kennlinie in schaltungstechnisch
besonders günstiger Weise durch eine nichtlineare Knickkennlinie annähern läßt,
wird n manchen Ländern der -Kennlinie der Vorzug gegeben.
-
Es sind daher schon gemäß einer u-Kennlinie arbeitende Digital-Annlog-Umsetzer
vorgeschlagen worden, die aufgrund ihrer besonderen Konzeption einen nur relativ
geringen Mehraufwand gegenüber einem nach dem A-Gesetz arbeitenden Digital-Analog-Umsetzer
aufweisen, trotz
der weniger gleichmäßigen Systematik desvu-Gesetzes.
Erreicht wird dies u.a. dadurch, daß zur Darstellung der einzelnen Kennlinienabschnitte
Konstantströme sowohl der einen als auch der anderen Polarität herangezogen werden,
wogegen bei dem bekannten, dem A-Gesetz gehorchenden Digital-Analog-Umsetzer zur
Darstellung von Kennlinienabschnitten der einen Kennlinienhälfte nur Eonstantströme
positiver Polarität und zur Darstellung von Kennlinienabschnitten der anderen Kennlinienhälfte
nur Konstantströme negativer Polarität herangezogen werden.
-
Außer dem erwähnten Widerstandsnetzwerk weisen solche Digital-Analog-Umsetzer
Verknüpfungsnetzwerke auf, deren Aufgabe es ist, entsprechend der zugrunde liegenden
Gesetzmäßigkeit und der Bitkombination des umzuwandelnden Digital-Signals einzelne
der Fußpunkte von bestimmten Gruppen solcher Fußpunkte an den Summenstrompfad zu
legen.
-
Normalerweiseweichen diese Verknüpfungsnetzwerke so weit voneinander
ab, daß zum Zwecke ihrer Realisierung in Großintegrationstechnik gesonderte Bausteine
entwickelt werden müssen.
-
Aufgabe der Erfindung ist es daher, diesbezüglich Entwicklungskosten
einzusparen und außerdem einen Digital-Analog-Umsetzer zur Verfügung zu stellen,
der sowohl nach dem A-Gesetz als auch nach demjii-Ge setz zu arbeiten vermag.
-
Erfindungsgemäß wird diese Aufgabe einem Digital-Analog-Umsetzer der
eingangs erwähnten Art dadurch
gelöst, daß er von einer dem A-Gesetz
gehorchenden Arbeitsweise auf eine dem pz-Gesetz gehorchende Arbeitsweise umschaltbar
ist, wozu im Falle der Arbeitsweise nach dem ju-Gesetz sämtliche Bits im umzuwandelnden
Digital-Signal invertiert werden, ferner aus den die vom Symmetriezentrum aus betrachteten
zweiten bis fünften Kennlinienabschnitte jeweils einer Kennlinienhälfte bezeichnenden
m Bits im betreffenden Digital-Signal jeweils das entsprechend dem -Gesetz die erste
Amplitudenstufe bezeichnende, m+1 umfassende Codewort gebildet wird, ferner dieses
Codewort mit Hilfe eines Volladdierers zu den n Bits des umzuwandelnden Digital-Signals
addiert wird, ferner das aus den m Bits und dem durch die Addition entstandenen
ein-
schließlich eines ttbertragsbits n+1 Bits umfassenden Codewort bestehende modifizierte
Digital-Signal einer Decodierverknüpfungsschaltung zugeführt wird, deren Ausgangssignale
das erwähnte selektive Anschalten von Fußpunkten des Widerstandsnetzwerks an den
Summepstrompfad
bewirken und die so geartet ist, daß sofern nicht sämtliche der m Bits den Binärwert
nOn aufweisen, bei einem aus Querwiderständen und Ableitwiderständen bestehenden
Zusatznetzwerk, dem ein Konstantstrom zugeführt wird, dessen Polarität der -jenigen
des dem Hauptwiderstandsnetzwerk zugeführten Eonstantstromes entgegengesetzt ist,
ein Ableitwiderstand an den gemeinsamen Summenstrompfad gelegt wird, der einen Teilstrom
zu liefern vermag, dessen Amplitude halb.so groß ist wie die des von dem am weitesten
vom Konstantstromeingang beabstandeten schaltbaren Ableitwiderstand des Hauptnetzwerkes
gelieferten Teilstroms, ferner, wenn die dem zweiten bis fünften Kennlinienabschnitt
entsprechende Gruppe von Fußpunkten */ im p-Betrieb ,
maßgeblich
ist, außer der gesonderten Anschaltung des Fußpunktes beim Zusatznetzwerk beim Hauptnetzwerk
der dem erwähnten anderen begrenzenden Fußpunkt direkt benachbarte Fußpunkt gesondert
an den Summenstrompfad gelegt ist, wenn die dem sechsten Kennlinienabschnitt entsprechende
Gruppe maßgeblich ist, nur beim Zusatznetzwerk eine gesonderte Fußpunktanschaltung
erfolgt, wenn die den siebten und achten Kennlinienabschnitten entsprechenden Gruppen
maßgeblich sind, außer beim Zusatznetzwerk beim Hauptnetzwerk ein bzw. im Falle
des achten Kennlinienabschnittes zwei Fußpunkte gesondert an den Summenstrompfad
gelegt werden, die um einen bzw. zwei Fußpunkte von dem einen begrenzenden Fußpunkt
beabstandet sind, und wozu im Falle der Arbeitsweise nach dem A-Gesetz die Invertierung
der Bits der umzuwandelnden Digital-Signale aufgehoben, das erwähnte zu addierende
Codewort zu Null gemacht dem Ubertragsbit dauernd der Binärwert "1" gegeben, die
erwähnte Stromlieferung durch das Zusatznetzwerk unterbunden wird und in der Dekodierverknüpfungsschaltung
entsprechend der hierdurch noch nicht berUcksichtigten Anschalteunterschiede Umschaltungen
vorgenommen werden.
-
Der erfindungsgemäße Digital-Analog-Umsetzer macht von dem vorerwähnten
vorgeschlagenen Konzept Gebrauch, das es ermöglicht, ein demlu-Gesetz entsprechende
Codewandlung mit einem gegenüber dem A-Gesetz entsprechenden Codewandlung nur geringen
Mehraufwand durchzuführen.
-
Hierbei werden die tbereinstimmungen der beiden Gesetzmäßigkeiten
dazu ausgenutzt, ein für beide Betriebsweisen ausgenutztes Decodiernetzwerk vorzusehen,
das, um den Abweichungen gerecht zu werden, durch bestimmte Schaltmaßnahmen ergänzt
ist, die im Falle der Umschaltung unwirksam bzw. wirksam gemacht werden.
-
Gemäß weiterer Ausgestaltung der Erfindung wird angegeben, wie der
erfindungsgemäße Analog-Umsetzer ausgestaltet ist, wenn er als Bestandteil eines
nach
dem Iterativprinzip arbeitenden Analog-Digital-Umsetzers eingesetzt
ist.
-
Nachstehend wird die Erfindung anhand eines Ausffihrung beispiels
unter Bezugnahme auf die Zeichnung näher erläutert.
-
In der Zeichnung zeigen: Figur 1 in Tabellenform den Zusammenhang
zwischen der Art der Anschaltung der Fußpunkte an den Summenstrompfad und den zu
realisierenden Kennlinienwerten einer dem A-Gesetz gehorchenden Kennlinie.
-
Figur 2 die Systematik eines Decodiernetzwerkes, das die Anschaltung
der Fußpunkte entsprechend Figur 1 bewirkt.
-
Figur 3 das Verknüpfungsschema desWecodiernetzwerkes gemäß Figur 2.
-
Figur 4 in Tabellenform den Zusammenhang zwischen Fußpunktanschaltungen
und Kennlinienabschnitten einer dem (u-Gesetz gehorchenden Kennlinie gemäß der Betriebsweise
des eingangs erwähnten, vorgeschlagenen Digital-Analog-Umsetzers.
-
Figur 5 die wesentlichen Bestandteile eines Ausführungsbeispiels des
erfindungsgemäßen Digital-Analog-Umsetzers .
-
Figur 6 das Verknüpfungs&chema des Decodiernetzwerkes der Anordnung
gemäß Bild 5.
-
In Figur 1 ist durch entsprechende Einträge von 0 und 1 gezeigt, wie
einzelne Gruppen von Fußpunkten eines oben erwähnten R-2R-Xiderstandsnetzwerkes,
das hier 12 solcher schaltbarer Fußpunkte aufweisen soll, angeschaltet sind bzw.
abgeschaltet bleiben und dementsprechende Stromgewichte eingeschaltet sind. Aus
der Figur ergibt sich auch, daß ab dem 2.Kennlinienabschnitt durch Einschaltung
des jeweils nächst höheren Stromgewichtes
der Eckwert für einen
Kennlinienabschnitt eingeschaltet ist und daß die entsprechende Konbination von
Einschaltung bzw. Nichteinschaltung der jeweils gleichen Anzahl nächst niedriger
Stromgewichte der Darstellung der Stufen innerhalb der Segmente dient.
-
In Figur 2 ist das Schema eines Decodiernetzwerkes dargestellt, das
dazu dient, entsprechend den Binärwerten im umzuwandelnden Digital-Signal die Fußpunkte
gruppenweise an den Summenstrompfad anzulegen. Unter der Voraussetzung von Digitalsignalen,
die aus 8 Bits bestehen, umfassen solche Gruppen, wie auch Figur 1 zeigt, 5 Fußpunkte
zur Darstellung des ersten Kennlinienabschnitts bzw. 6 Fußpunkte zur Darstellung
der übrigen Eennlinienabschnitte. Die ebenfalls aus Figur 1 ersichtliche Lage dieser
Gruppen ist von der Binärwertkombination der ihrer Wertigkeit entsprechend 2. bis
5.Bits (m = 3) abhängig. Die niedrigstwertigen 4 Bits (n = 4) a bis d bestimmen
dann die Kombinationen von angeschalteten und abgeschaltet bleibenden Fußpunkten
innerhalb solcher Gruppen. Das höchstwertige Bit VZ bestimmt die Polarität des anzulegenden
Stroms.
-
Die Schaltung gemäß Fig.2 weist Verknüpfungseinheiten VE1 bis VE12
auf, Diese bestehen aus einem UND-Glied im Falle der Verknüpfungseinheit VE7 bzw.
aus mehreren UND-Gliedern mit zum Teil negierenden Eingängen, deren Ausgangssignale
einer ODER-Verknüpfung unterworfen sind, im Falle der übrigen Verknüpfungseinheiten.
Diese Ausgangssignale werden zur Anschaltung der Fußpunkte ausgenutzt.
-
Die Figur 3 zeigt die von diesen Verknüpfungseinheiten durchzuführenden
Verknüpfungen in Gesamtheit.
-
In Figur 4 ist der Zusammenhang von Gruppen von Fußpunkten, die an
einen gemeinsamen Summenstrompfad anzuschließen sind, mit den Stufen einer dem -Gesetz
folgenden Knickkennlinie dargestellt, wie er bei dem oben erwähnten vorgeschlagenen
Digital-Analog-Umsetzer gegeben ist. Wie man sieht, ist hier in erster Ab-
weichung
von den Verhältnissen mit Figur 1 ein weiterer, hier mit 13 bezeichneter schaltbarer
Ableitwiderstand vorgesehen, durch dessen Anschaltung an den gemeinsamen Summenstrompfad
ein Teilstrom mit einer Amplitude geliefert werden soll, die halb so groß ist wie
die Amplitude des vom Konstantstromeingang aus gesehen zwölften Ableitwiderstandes.
Darüber hinaus soll die Polarität des Stromes, der über diesen 13ten Ableitwiderstand
geliefert wird, der Polarität der über die übrigen Ableitwiderstände gelieferten
Ströme jeweils entgegengesetzt sein. Aus diesem Grunde ist in der Spalte 13 für
die Kennlinienabschnitte 2 bis 8, für deren Realisierung der 13.Ableitwiderstand
ausgenutzt wird, -1 eingetragen. Die Realisierung der Zufuhr eines solchen Teilstroms
mit jeweils entgegengesetzter Polarität erfolgt, wie noch erläutert werden wird,
mit Hilfe eines Zusatznetzwerkes, dessen Bestandteil der 13.Fußpunkt ist.
-
Wie ein Vergleich der Figuren 1 und 4 zeigt, stimmen, abgesehen von
der Anschaltung eines gesonderten Ableitwiderstandes 13 und weiterer außerhalb der
Gruppen gesondert angeschalteter Stromquellen, auf die noch eingegangen wird, bei
der Realisierung der Kennlinienabschnitte 1 und 6 bis 8 die Kombination von angeschalteten
Fußpunkten
und abgeschaltet bleibenden Fußpunkten überein. Bezüglich der gesondert angeschalteten
Fußpunkte bestehen im Zusammenhang mit der Realisierung der Keunlinienabschnitte
6 bis 8 bei dem die -Kennlinie benutzenden vorgeschlagenen Digital-Analog-Wandler
gegenüber der Realisierung der A-Kennlinie folgende weitere Unterschiede: Bei der
dem 6.Kennlinienabschnitt entsprechenden Gruppe von Fußpunkten fehlt die Anschaltung
eines gesonderten Fußpunktes in Nachbarschaft des einen begrenzenden Fußpunktes
(der in Figur 4 in dem dem achten Fußpunkt entsprechenden Feld unter Rechtsschraffur
befindliche Eintrag von -1 betrifft den noch zu besprechenden Fall der Analog-Digital-Umsetzung).
-
Bei der dem siebten Xennlinienabschnitt entsprechenden Gruppe von
Verbindungspunkten ist der gesondert angeschaltete Fußpunkt nicht dem einen begrenzenden
Fußpunkt der betreffenden Gruppe von Fußpunkten direkt benachbart, wie dies bei
den den Kennlinienabsohnitten 2 bis 5 entsprechenden Gruppen der Fall ist, sondern
um einen Fußpunkt beabstandet, hier also ebenfalls an den Fußpunkt 8. Bei der dem
8.Kennlinienabschnitt entsprechenden Gruppe erfolgt die Anschaltung zweier gesonderter
Fußpunkte außerdem am 13.Fußpunkt erfolgenden Anschaltung, wobei ebenfalls vom rechten
begrenzenden Verbindungspunkt ein Abstand von einem Verbindungspunkt eingehalten
ist, die Anschaltung also am 7. und 8.Fußpunkt des Widerstandsnetzwerkes erfolgt.
-
Wie ein Vergleich der Figuren 1 und 4 ferner zeigt, beginnen bei der
Realisierung der Kennlinienabschnitte 2 bis 5 gemäß der /u-Kennlinie die Anschaltekombinationen
innerhalb der Gruppen von Fußpunkten, die die Stufung
der Kennlinienabschnitte
charakterisieren, nicht wie im Falle der Realisierung gemäß der A-Kennlinie jeweils
mit den Werten0000, sondern bei jedem Kennlinienabschnitt mit einer anderen Kombination,
nämlich beim Kennlinienabschnitt 2 mit der Kombination 1000, beim Kennlinienabstand
3 mit der Kombination 1100, beim Kennlinienabschnitt 4 mit der Kombination 1110
und beim Kennlinienabschnitt 5 mit der Kombinaion 111.
-
Es zeigt sich, daß dann, wenn zu der Kombination 0000 der 4 niedrigerwertigen
Fußpunkte innerhalb der Gruppen von Bußpunkten, die den Kennlinienabschnitten 2
bis 5 entsprechen, die erwähnten 4 Fußpunkte erfassenden Anfangskombinationen hinzuaddiert
werden, sich gerade diejenigen 5 Fußpunkte umfassenden Fußpunktkombinationen ergeben,
die entsprechend dem erwähnten vorgeschlagenen Digital-Analog-Umsetzer im Zusammenhang
mit einer Umsetzung nach der fi-Kennlinie benötigt werden.
-
Anhand der Figur 5 wird nun erläutert, wie aufgrund der obenstehend
beschriebenen Sachverhalte ein Digital-Analog-Umsetzer konzipiert ist, der von einer
Betriebsweise gemäß der A-Kennlinie auf eine Betriebsweise gemäß der y-Eennlinie
umgeschaltet werden kann.
-
Die Schaltungsanordnung gemäß Figur 5 weist ein Empfangsschieberegister
ESCH auf, das der Aufnahme der umzuwandelnden Digitalsignale dient, die auf einer
Leitung PCM angeliefert werden. Die Stufe VZ dieses Schieberegisters dient hierbei
der Aufnahme des vorerwähnten Vorzeichenbits, die Stufen A, B und C der Aufnahme
der m = 3 höherwertigen Bits, durch deren
Kombination angegeben
wird, welcher Kennlinienabschnitt in Frage kommt, und die Stufen a bis d dienen
der Aufnahme der vier niedrigerwertigen Bits, durch deren Kombinationen die in frage
kommende Stufen innerhalb des betreffenden Eennlinienabschnittes angegeben werden.
-
Die von den nicht negierenden Ausgängen Q und den negierenden Ausgängen
Q der Stufen dieses Schieberegisters abgegebenen Ausgangssignale werden mit Hilfe
von stufenindividuellen Verknüpfungsgliedern VGA bis VGd zusammen mit einem Umschaltesignal
y/A, das für den Fall einer Arbeitsweise nach dem t-Gesetz den Binäre wert. "1"
und für den Fall der Arbeitsweise nach dem A-Gesetz den Binärwert n0" aufweist,
in der Weise verknüpft, daß im Falle des A-Betriebs die Ausgangssignale der Ausgänge
Q und im Falle des lu-Be-biebs die Ausgangssignale der Ausgänge Q abgegeben werden
können. Die Schaltungsanordnung gemäß Figur 5 weist außerdem eine Verknüpfungsschaltung
S2 auf, deren Aufgabe es ist, aus Bitkombinationen der in den Schieberegisterstufen
A, B und C gespeicherten Bits des umzuwandelnden Digitalsignals, die den Kennlinienabsohnitten
2 bis 5 entsprechen, die erwähnten für diese Eennlinienabschnitte maßgebl i chen
Anfangsbitkombinationen gemäß Figur 4 zu erzeugen. Dementsprechend sind die drei
Eingänge dieser Verknüpfungsschaltung an die Ausgänge jeweils eines anderen der
Verknüpfungsglieder VGA bis VGC angeschlossen. Im Prinzip ist diese Verknüpfungsschaltung
wie das Verknüpfungsnetzwerk gemäß Figur 2 aufgebaut, wobei es 4 Verknüpfungseinheiten
aufweist,
die jeweils eines der 4 Bits a', b', c', d' des Ausgangssignalwortes
liefern und die aus UD;D-Gliedern mit teilweise negierendem Eingang bestehen, deren
Ausgangssignale einer ODER-Verknüpfung unterworfen sind.
-
Das erwähnte die Bits a' bis d' umfassende Ausgangssignalwort der
Verknüpfungsschaltung S2 wird einem Volladdierer VA zugeführt, der als zweite Eingangsgröße
das aus den Ausgangssignalen der Verknüpfungsglieder VGa bis VGd gebildete Codewort
erhält.
-
Das tIbertragsbit U sowie die Ausgangssignale a" bis dt? des Volladdierers
bilden dann die in Figur 4 dargestellten Anschaltekombinationen. Zusammen mit den
Ausgangssignalen der Verknüpfungsglieder VGA bis VGc werden diese Signale dem anschließenden
Decodiernetzwerk DN zugeführt.
-
Dieses Decodiernetzwerk DN ist im Prinzip wieder wie das Decodiernetzwerk
gemäß Figur 2 aufgebaut, weist also eine Reihe von Verknüpfungseinheiten auf, von
denen hier 13 vorhanden sind, die ihrerseits abgesehen von der ersten Verknüpfungseinheit,
die ein reines Koinzidenzglied ist, aus mehreren Koinzidenzgliedern mit teilweise
negierenden Eingängen bestehen, deren Ausgangssignale einer ODER-Verknüpfung unterworfen
sind.
-
In der Figur 6 sind die Verknüpfungsbedingungen dieser Verknüpfungseinheiten
ins Einzelne gehend dargestellt.
-
So zeigt z.B. die dortige Spalte 4, daß die Verknüpfungseinheit, die
der Anschaltung einer Stromquelle an den
4.Verbindungspunkt des
Widerstandsnetzwerkes dient, 4 UND-Glie.der enthält, von denen das erste die Größen
ABC, also die Ausgangssignale der Verknüpfungsglieder VGA bis VGC und das Ausgangssignal
C", also das am 3.Eingang des Volladdierers VA abgegebene Bit verknüpft usw.usw.
und das 4.die Ausgangsgröße A in Originalform, die Ausgangsgrößen B und C in negierter
Form und das Übertragsbit 8 miteinander verknüpft.
-
Sofern bei einer dieser Verknüpfungsbedingung P angegeben ist, bedeutet
dies, daß die Verknüpfungsbedingung nur für den A-Betrieb gilt, auf den noch eingegangen
wird.
-
"D" bzw. D" bedeutet, daß die betreffende Verknüpfungsbedingung entweder
nur für den Decodierbetrieb oder für den Codierbetrieb gilt. fU kennzeichnet nur
imXu-Betrieb vorkommende Verknüpfungen.
-
Die Figur 6 zeigt außerdem, daß für Teilströme, die über Ableitwiderstände,
die das Stromgewicht 8 und 13 darstellen, eine gesonderte Vorzeichenbeeinflussung
erforderlich ist. So muß nämlich gewährleistet seig, daß das Stromgewicht 13 sowohl
im Codier- als auch im Decodierbetrieb, sofern nicht der erste Kennlinienabschnitt
betroffen ist, immer einen Teilstrom derjenigen Polarität liefert, die der Polarität
der Ströme, die innerhalb der Gruppen von Ableitwiderständen geliefert werden, entgegengesetzt
ist. Dies ist mit der Bezeichnung VZ in der entsprechenden Zusatzspalte der Spalten
8 und 13 der Figur 6 zum Ausdruck gebracht. Beim Stromgewicht gemäß Spalte 8 ist
eine solche Ansteuerung mit einem Strom entgegengesetzter Polarität lediglich im
Codierbetrieb erforderlich, worauf noch eingegangen wird.
-
Der untere Teil der Figur 5 zeigt, wie ein Widerstandsnetzwerk im
Hinblick auf den obenstehend erläuterten Zusammenhang realisiert wird. Es besteht
zum einen aus einem Hauptnetzwerk H mit Querwiderständen R und Ableitwiderständen
2R mit den Widerstandswerten R und 2R. Dem an dem einen Netzwerks ende liegenden
Verbindungspunkt eines Ableitwiderstandes 2R und eines Querwiderstandes R dieses
Eauptnetzwerkes wird je nach dem Binärwert des Vorzeichenbits VZ ein Konstantstrom
nega-
tiver oder positiver Polarität von einer Stromquelle +Q oder einer Stromquelle
-Q zugeführt. Die Fußpunkte der Ableitwiderstände sind, abgesehen von dem am anderen
Netzwerksende liegenden Ableitwiderstand, der an Erde gelegt ist, in Gruppen unmittelbar
benachbarter Fußpunkte entsprechend dem jeweils durch eine binäre "1" gebildeten
n Bits des jeweiligen Digitalsignals selektiv an einen gemeinsamen, den aus den
Einzelströmen durch die Ableitwiderstände gebildeten Summenstrom führenden Summenstrompfad
S anschaltbar. Der eine begrenzende Fußpunkt einer solchen Gruppe, der dem Netzwerksende,
dem der Konstantstrom zugeführt wird, zugewandt ist, ist entsprechend dem Wert der
durch eine binäre "1" gebildeten m Bits des jeweiligen Digital-Signals mehr oder
weniger von diesem Netzwerksende beabstandet. Sofern nicht sämtliche der m Bits
im umzuwandelnden Digitalsignal den Binärwert ttO" aufweisen, ist wenigstens ein
dem anderen begrenzenden Fußpunkt der Gruppen benachbarter Fußpunkt gesondert an
den Summenstrompfad gelegt.
-
Das iderstandsnetzwerk besteht zum anderen aus einem Zusatznetzwerk
Z, das ebenfalls aus Querwiderständen und Ableitwiderständen gebildet ist, von denen
im
Zusammenhang mit der hier zu beschreibenden Schaltungsanordnung
zur Tigital-Analog-Wandlung nur der mit Al bezeichnete von Interesse ist. Der in
der Figur außerdem noch dargestellte schaltbare Ableitwiderstand A2 spielt im Zusammenhang
mit der Verwendung der dargestellten Schaltungsanordnung als Bestandteil eines Analog-Tigital-Wandlers
eine Rolle, auf den weiter unten noch eingegangen wird.
-
Dem am einen Netzwerksende des Zusatznetzwerkes Z liegenden Verbindungspunkt
eines Querwiderstandes und eines Ableitwiderstandes wird über eine der erwähnten
Stromquellen +Q oder -Q ein Konstantstrom zugeführt, wobei die Polarität des Konstantstroms
jeweils entgegengesetzt derjenigen des dem Hauptnetzwerk H zugeführten Konstantstroms
ist.
-
Die Quer- und Ableitwiderstände des Zusatznetzwerkes Z sind so bemessen,
daß die Amplitude des über den schaltbaren Ableitwiderstand A1 an den Summenstrompfad
S lieferbaren Stroms halb so groß ist wie diejenige des über den vom Konstantstromeingang
her gesehen letzten, d.h. zwölften schaltbaren Ableitwiderstand des Hauptnetzwerkes
lieferbaren Stroms. Die Bemessung ist ferner so, daß der über den erwähnten Ableitwiderstand
A2 lieferbare Teilstrom gleich groß wie der über den achten Ableitwiderstand 2R8
des Hauptnetzwerkes lieferbare Strom ist. Dies spielt jedoch, wie erwähnt, lediglich
im Zusammenhang mit dem noch zu besprechenden Codierbetrieb eine Rolle.
-
Wenn bei diesem Widerstandsnetzwerk außer bestimmten Gruppen von Ableitwiderständen
des Hauptnetzwerkes H der Ableitwiderstand A1 des Zusatznetzwerkes Z an den
Summenstrompfad
gelegt ist, wird, wie dies gemäß Figur 4 für die Darstellung der Kennlinienabschnitte
2 bis 8 der Fall sein soll,hierdurch jeweils ein Strom entgegengesetzter Polarität
an den Summenstrompfad s geliefert.
-
Bei einer Umschaltung auf dem A-Gesetz folgende Betriebsweise wird,
wie erwähnt, bei der Schaltungsanordnung gemäß Figur 5 an den Steuereingang/A der
Verknüpfungsglieder VGA bis VGd der Sinärwert0 angelegt.
-
Das hat einerseits zur Folge, daß nunmehr die an den Ausgängen Q der
Stufen des Empfangsschieberegisters ESCH abgegebenen Signale weitergegeben werden,
und daß durch die Verknüpfungsschaltung S2 für die Realisierung sämtlicher Kennlinienabschnitte
die Bitkombination 0000 abgegeben wird. Der Volladdierer VA liefert dann nicht mehr
die Bitkombinationen, die entsprechend Figur 4 bei der Realisierung der Kennlinienabschnitte
2 bis 5 die Stufen innerhalb dieser Abschnitte charakterisieren, sondern die unveränderten
Bitkombinationen, die bei Zugrundelegung der A-Eennlinie die Stufen-der Kennlinienabschnitte
charakterisieren, wie dies in Fig.1 dargestellt ist. Ferner ist dafür Sorge getragen,
daß das flbertragsbit immer den Binärwert n 1?? hat.
-
Bei den in Fig.6 dargestellten Verknüpfungsbedingungen des Verknüpfungsnetzwerkes
DN, das in erster Linie im Hinblick auf die ji-Kennlinie konzipiert ist, sind also
die dort eingetragenen Eingangsgrößen a" bis d" durch die Eingangsgrößen a bis d
ersetzt zu denken, die mit den n Bits im jeweils umzuwandelnden Digital-Signal übereinstimmen.
Ferner ist mit der Umschaltung dafür Sorge
getragen, daß die den
Fußpunkt A1 des Zusatznetzwerkes beaufschlagende Stromquelle überhaupt nicht zur
Wirkung kommt. Außerdem sind nun anstelle der mit P gekennzeichneten Verknüpfungen
die mit F gekennzeichneten maßgeblich.
-
Aufgrund der erfindungsgemäßen Maßnahmen ist es also möglich, für
beide Betriebsarten dasselbe Decodiernetzwerk einzusetzen und eine Umschaltung von
der einen Betriebsart auf die andere durch relativ einfache Schaltmaßnahmen zu bewirken.
-
Wenn der erfindungsgemäße Digital-Analog-Umsetzer als Bestandteil
eines nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers eingesetzt wird,
dann wird an den Eingang DPD des Decodiernetzwerkes DN ein Signal mit dem Binärwert
no" angelegt, was, wie die Figur 6 zeigt, zur Folge hat, daß bei der Realisierung
einzelner Kennlinienabschnitte die Anschaltung eines weiteren gesonderten Fußpunktes
bei Hauptwiderstandsnetzwerk H in der Nachbarschaft der begrenzenden Verbindunggpunkte
wegfällt. Entsprechend den in Figur 4 beidseitig schraffierten Feldern, nämlich
in Spalte 8
für die Kennlinienabschnitte 7 und 8 in Spalte 13 für
die Kennlinienabschnitte 2 bis 8 werden für den Codierbetrieb in diesen Fällen entsprechende
Teilströme mit jeweils entgegengesetzter Polarität gegenüber der über die übrigen
Ableitwiderstände gelieferten Ströme benötigt. Für diese Fälle ist also einerseits
der erwähnte Ableitwiderstand Al des Zusatznetzwerkes Z und andererseits auch dessen
zweiter schaltbarer Ableitwiderstand A2 an den gemeinsamen Summenstrompfad S gelegt.
-
Die im Falle des Codierbetriebs am Analogsignalauagang AA des Widerstandsnetzwerkes
abgegebenen Analogsignale werden nunmehr dem einen Eingang eines nicht dargestellten
Komparators zugeführt, an dessen anderen Eingang die umzuwandelnden Analogsignale
gelangen. Das von diesem Komparator gelieferte Vergleichsergebnis entscheidet darüber,
ob ein in einem fwischenregister eingestelltes Digitalsignal, das zur Abgabe des
in den Vergleich einbezogenen Analogsignale am Analogsignalausgang AA geführt hat,
auf den nächsthöheren Wert verändert wird oder nicht, woraufhin der beschriebene
Vergleich gegebenenfalls wiederholt wird, so daß die am Widerstandsnetzwerk abgegebene
Analogsignalamplitude allmählich an die Amplitude des umzusetzenden Analogsignals
angeglichen wird. Ein solches Umsetzverfahren ist grundsätzlich bekannt (siehe z.B.
DE-OS 2 315 986, Fig.1; US-PS 3 234 544) und braucht daher hier nicht naher erläutert
zu werden.
-
2 Patentansprüche
Leerseite