DE2045540A1 - Nichtlinearer Kodierer - Google Patents

Description

Angelderim Stuttgart, den 12.Sept.1970

Nippon Electric Coepany Lieited ^{P 2282 Y}'^llh 7-15» Shiba Gochoae Minato-ku Tokio / Japan

Vertreter:

Dipl.-Ing. Max Bunke Patentanwalt 7000 Stuttgart ¥ Schloßetraße 73 B

Nichtlinearer Kodierer

Die Erfindung betrifft einen nichtlinearen Kodierer· Sin derartiger Kodierer wird z. B* in einem Zeitmultiplex-PCM-

109821/173S

Fernsprechsignalübertragungssystem verwendet.

In der Fernsprechsignalübertragung auf der Grundlage der Impulscodemodulation (im folgenden als PCM bezeichnet)» hat der Energiepegel des Eingangssprachsignale einen weiten Bereich· Ein lineares Kodierungssystem jedoch hat keinen ausreichenden Dynamikbereich ftir dieses Eingangssignal. Daher wird allgemein ein nichtlineares Kodierungssystem zur Kodierung eines Sprachsignals verwendet. Eines der übliehen nihtlinearen Kodierungssysteme für das Sprachsignal besteht aus einer Kombination eines Diodenkompanders, eines linearen Kodierers und eines Dekoders. In jüngerer Zeit wurde statt des üblichen nichtlinearen Kodierers, der zu einer Fehlanpasaung neigt, ein anderes nichtlineares Kodierungesystem auf der Grundlage der digitalen Kompandierung verwendet. Der grundsätzliche Vorgang der digitalen Kodierung mittels eines nichtlinearen Kodierers besteht darin, das Eingangssignal in ein PCM-Signal mit einigen Bits mehr als bei einem über eine PCM-Übertragungsleitung zu übertragenden PCM-Signal umzuwandeln, um die Anzahl der Bits des umgewandelten PCM-Signals durch einen logischen Vorgang zu komprimieren, das komprimierte PCM-Signal über die PCM-Übertragungsleitung zu übertragen, und auf der Empfangsseite die Anzahl der Bite des übertragenen PCM-Signal s durch einen umgekehrten logischen Vorgang zu expandieren. Dadurch wird das übertragene Signal in ein analoges Sprachsignal dekodiert. Um insbesondere dieses Kodiersystem an das Eingangssprächeignal über einen großen Pegelbereich (dynamischer Bereich) anzupassen, muß das Signal/Quantisierungsrausch-Verhftltnis stets innerhalb des dynamischen Bereich· liegen. Um dies zu erreichen, ist es notwendig, die

109821/1735 '

Anzahl der Bits zur Kodierung entweder auf eine« hohen Pegel oder auf einem niedrigen Pegel des Eingangssignals konstant zn halten und einige zusatzliche Bits zur Kennzeichnung des Pegelbereichs zu -verwenden. Dies ist das Prinzip des nichtlinearen Kodiersystens, das auf einer linearen Abschnittsnäherung beruht, wodurch die Quantisierungsstufe erhöht wird, wenn der Eingangssignalpegel hoch ist, oder vermindert wird, wenn der Eingangssignalpegel niedrig ist, so daß das Signal/Quantisierungsrausch-Verhältnis konstant gehalten wird·

Im folgenden wird die Erfindung anhand bekannter Kodierer und eines Aueführungsbeispiels gemäß der Erfindung erläutert. Es zeigtt

Fig. 1 ein Blockschaltbild eines üblichen nichtlinearen Kodierers;

Fig. 2 ein Schaltbild eines nichtlinearen Kodierers;

Fig. 3 ein Vellenformdiagramm, aus dem die Arbeitsweise des Kodierers hervorgeht;

Fig. 4 ein Diagramm, aus dem die Eingangs/Ausgangs-Kennlinie des Kodierers der Fig. 3 hervorgeht;

Fig. 5 ein Kennliniendiagramm, aus dem die Arbeitsweise des Ortedekoders hervorgeht;

Fig. 6 ein Diagramm, aus dem ein Beispiel einer nichtlinearen Kompandierungskennlinie hervorgeht;

Fig. 7 ein Blockschaltbild eines weiteren üblichen nichtlinearen Kodierers;

109821/1735

Fig. 8 ein Schaltbild des Kodierers der Fig. 7;

Fig, 9 ein Wellenformdiagramm, aus dem die Arbeitsweise des Kodierers hervorgeht;

Fig. 10 ein Kennliniendiagramm, aus dem die Arbeitsveise des Ortsdekoders hervorgeht;

Fig. 11 ein Blockschaltbild eines nichtlinearen Kodierers gemäß der Erfindung;

Fig. 12 Diagramme, aus denen dessen Arbeitsweise hervorgeht;

Fig. 13 ein Schaltbild des Kodierers;

Fig. 1^ ein Wellenformdiagramm, aus dem dessen Arbeitsweise hervorgeht;

Fig. 15 ein Diagramm, aus dem hervorgeht, wie die Codebestimmung an dem ersten und zweiten Bit durchgeführt wird;

Fig. 16 ein Diagramm, aus dem die Arbeitsweise des Ortsdekoders hervorgeht, der in dem Kodierer der Fig. 11 enthalten ist;

Fig. 17 ein Diagramm, aus dem ein weiteres Beispiel nichtlinearer Kompandierungskennlinien hervorgeht;

Fig. 18 ein Schaltbild, aus dem ein Leitertreibernetzwerk des AusfUhrungsbeispiels hervorgeht; und

Fig. 19 ein Blockschaltbild eines Dekoders gemäß der Erfindung.

109821/1735

204554Q

Fig. 1 zeigt ein Blockschaltbild eines schrittweise arbeitenden Kodierers mit einem Rückkopplungsdigitalkompandierungsabschnitt. Ein analoges Signal, das einen Eingangsanschluß 11 zugeführt wird, wird in einem Addierer 12 zu einem Ausgangssignal eines Ortsdekoders 13 addiert. Das Summensignal wird dann zu einem Komparator 14 geleitet, wodurch die Polarität des Summensignals bestimmt und der Ausgangscode zu einem Ausgangsanschluß 15 geleitet wird. Wenn die Polarität des Summensignals positiv ist, ist das Komparatorausgangssignal ^N1ⁿ, und wenn es negativ ist, ist ä

das Ausgangesignal ⁿ0^H. Dieses Ausgangssignal wird zu dem Ortsdekoder zurückgekoppelt und dadurch einer logischen Umwandlung unterworfen, um den Bewertungskreis zu betätigen und so das Dekoderausgangssignal sequentiell für die Codebestimmung in der Reihenfolge der Bitbewertung zu ändern. Auf diese Welse wird das analoge Signal kodiert. Der in Fig. 1 gezeigte Kodierer wird anhand der Fig. 2 im einzelnen erläutert, in der ein 4-Bit-Kodierer gezeigt ist. Anstelle eines 4-Bit-Kodierers kann in der gleichen Weise ein 7- oder 8-Bit-Kodierer verwendet werden. Der Addierer 12 besteht aus einem Funktionsverstärker 121 und Widerständen 122 und 123. Der Funktionsverstärker 121

ist ein Gleichspannungsverstärker mit hoher Verstärkung "

in einer großen Bandbreite. Die Vergleichsschaltung Ik besteht aus einem Komparator 141 und einem D-Flip-Flop 124. Der Komparator 141 hat zwei EingangsanschlUsse und sein logisches Ausgang·signal ist entweder ^N1^H oder ^N0"{ dies hängt von der Polarität der Spannung über den Eingangsanschlüssen ab. An der Vorderflanke des einem Triggereingangsanschluß 143 zugeführten Impulses speichert das Flip-Flop 142 das logische Signal, das zu den Dateneingangsanschluß geleitet wird. Der Ortsdekoder 13 besteht

109821/1735

au8 einem Speicherkreis 131» einem Matrixkreis 132, einem Leitertreiberkreis 133 und einem Leiternetzwerk 134. Der Speicherkreis 131 besteht aus RS-(2-Register-Speicher-Befehls-)Plip-Flops 1311 bis 1314, Oder-Gattern 1317, 1319 und Und-Gattern 1315. 1316 und 1318, die diese Flip-Flops steuern. Der Matrixkreis 132 besteht aus Oder-Gattern 1321 bis 1325, Und-Gattern 1321I bis 13213, 13221 bis 13223, 13231 bis 13234, 13241 bis 13244, 13251 und 13252. Der Leiterfcreiberkreis, 133 besteht aus Stromgeneratoren 1331 bis 1336. Das Leiternetzverk 134 besteht aus Widerständen 13401 bis 13413. Obwohl der Matrixkreis nicht in dem Ortsdekoder des linearen Rückkopplungskodierers enthalten ist, ergibt er in dem Kodierer eine Nichtlinearität. Da die Anzahl der kodierten Bits 4 ist, sind 15 (d. h. 2 - 1 = 15) Quantisierungsbestimmungspegel vorhanden. Demgemäß muß der Ortsdekoder 13 ein 15-Stufenausgangssignal erzeugen. Es sind 16 Stufen von "OOOO" bis "1111" durch Kombination der Ausgangssignale der vier Flip-Flops 1311 bis 1314 verfügbar. Unter diesen Zuständen wird ⁿ0000^M nicht verwendet. Dies bedeutet, daß 15 Zustände verwendet werden, um 15 Stufen der Ausgangssignale des Ortsdekoders zu erzeugen. Fig. 5 zeigt die Beziehung zwischen dem Ausgangssignal des Speicherkreises 131 (d. h. dem Eingangssignal des Matrixkreises 132), dem Ausgangssignal des Matrixkreises 132 (d. h. dem Eingangssignal des Leitertreiberkreises 133), und dem Ausgangssignal des Ortsdekoders 13· Bei dem Rückkopplungskodierer wird die Codebestimmung in der Reihenfolge des Bewertungswertes des Code-Bits durchgeführt. Zuerst erzeugt der Ortsdekoder 13 die Bestimmungsstufe des ersten Bits zum Zwecke der Codebestimmung des ersten Bits. Diese Bestimmungsstufe ist ein Ausgangssignal des Ortsdekoders 13*

109821/1736

das erzeugt wird, wenn das Ausgangssignal des Speicherkreises 131 "1000" ist (gesehen von der Q-Seite). In gleicher Weise entspricht die Bestimmungsstufe des zweiten Bits "0100" bzw. "1100". Durch Rückkopplung des Bestimmungsergebnisses des ersten Bits zu dem Speicherkreis 13I wird bestimmt, ob das Flip-Flop I3II entsprechend dem ersten Bit zurückgestellt wird oder nicht und gleichzeitig, ob das Flip-Flop 1312 entsprechend dem zweiten Bit gesetzt wird. Dann wird die Codebestimmung des zweiten Bits durchgeführt und ihr Ergebnis wird verwendet, um die * Bestimmungsstufe des dritten Bits zu erzeugen. Auf diese Weise wird die Codebestimmung an dem ersten bis vierten Bit durchgeführt.

Der sequentielle Betrieb des Kodierers wird im folgenden anhand des Wellenformdiagratnms der Flg. 3 erläutert. Die Wellenformen a bis t in Fig. 3 (abgekürzt 3-a bis 3-t) erscheinen an den Stellen, die durch die entsprechenden Symbole a bis t in Fig. 2 angegeben sind. Ein Eingangs-PAM-(impuls-AmpliCuden-Modulations-)Signal (3-a) wird dem Anschluß 11 zu den Zeitpunkten t.., t_, t_ .... in Fig. 3 zugeführt. Fig. k zeigt, wie das PAM-Signal (3-a) in ein J PCM-(Pulszahlmodulation-)Signal mit einer Amplitude zwischen +2/30 und +4/30 in ein PCM-Signal 1010 umgewandelt wird. Es wird angenommen, daß ein Eingangs-PAM-Signal mit einer 3/30-Amplitude zum Zeitpunkt t. erzeugt wird. Venn dem so ist, wird das Flip-Flop 1311 gesetzt und die Flip-Flops 1312 bis 1314 werden durch den Impuls (3-e) zurückgestellt, die dem Anschluß 1351 zum Zeitpunkt t.. zugeführt werden. Daraus folgt, daß das Ausgangssignal des Speicherkreises 131 "lOOO" wird. Zu diesem Zeitpunkt sollte dieses Eingangssignal "1" sein, da der Eingang des Stromgenerators

109821/1735

1331 mit dera Q-Ausgangsanschluß des Flip-Plops 1311 verbunden ist. Die Eingangssignale der Und-Gatter 13211 sind ^MO^M und ⁿO^M, ihr Ausgangssignal ist ^MO^M. Die Eingangssignale der Und-Gatter 13212 sind "O" und "0" und ihr Ausgangssignal ist '¹O". Die Eingangssignale der Und-Gatter 13213 sind ^M0" und "0" und ihr Ausgangs signal ist ¹¹O". Demzufolge sind die Eingangs signale aller Oder-Gatter 1321 ¹¹O" und ihr Ausgangssignal ist "Oⁿ. Die Eingangssignale der Und-Gatter 13221 sind ⁿ0^M, ^w0^M und "1". Daher ist ihr Ausgangssignal ^M0". Die Eingangssignale der Und-Gatter 13222 sind "0", "1" und ^w0^M. Die Eingangssignale des Und-Gatters 13223 sind ^M0ⁿ, "1" und ^M0^M. Daher ist sein Ausgangssignal ^w0^w. Daher sind die Eingangssignale der Oder-Gatter 1322 "0". Folglich ist sein Ausgangssignal "Ο". Die Eingangssignale der Und-Gatter 13231 sind "0" und "0". Daher ist ihr Ausgangssignal "0". Die Eingangssignale des Und-Gatters 13232 sind ^H0^M und ¹¹O". Daher ist sein Ausgangs signal "0". Die Eingangs signale des Und-Gatters 13233 sind ^WO^M, ¹¹O" und ⁿ0ⁿ und sein Ausgangssignal ist "0". Die Eingangssignale des Und-Gatters 13234 sind ^M1", ¹¹O" und "1". Daher ist sein Ausgangssignal "0". Demgemäß sind alle Eingangssignale des Oder-Gatters 1323 ^w0^M. Folglich ist sein Ausgangssignal "O", Auch die Eingangssignale des Und-Gatters 13241 sind ⁿ1ⁿ und "0". Sein Ausgangssignal ist daher "0". Die Eingangssignale des Und-Gatters 13242 sind "O" und "1". Daher ist sein Ausgangssignal "Ο", Die Eingangssignale des Und-Gatters 132^3 sind ^w0ⁿ und ^W1^M» Daher ist siin Ausgangssignal "0". Die Eingangssignale des Und-Gatters 13244 sind ^WO^W und ⁿ0ⁿ. Daher ist sein Ausgangssignal "0". Die Eingangssignale des Und-Gatters 13245 sind "0" und "1". Daher ist sein Ausgangssignal "0". Entsprechend sind alle Eingangssignale dvr Oder-Gatter 13224 ¹¹O" und sein Ausgangs signal ist "0".

0 9 8 21/17 3 5

Die Eingangssignalβ des TJnd-Gatters 13251 sind ^M1^tt, "1", ^M1^N und "0", Daher ist sein Ausgangssignal "O". Die Eingangssignale des Und-Gatters 13252 sind ¹¹O", "O" und "O^B. Sein Ausgangssignal ist daher "0"· Entsprechend sind alle Eingangssignale des Oder-Gatters 1325 ⁿ0^N, Daher ist sein Ausgangssignal ⁿO". Dies bedeutet, daß, wenn der Speicherkreis 131 in dem Zustand 1000 ist, das Ausgangssignal des Matrixkreises 132 1OOOOO ist. Die Ausgangssignale des Matrixkreises 132 verden zu den Eingängen des Leitertreiberkreises 133 geleitet· Wenn das Eingangssignal des Strom- f generators in dem Leitertreiberkreis 133 "1" ist, fließt ein bestimmter konstanter Strom durch den Ausgangsanschluß des Stromgenerator. Venn jedoch sein Eingangssignal ⁿ0ⁿ ist, fließt kein Strom. Das Leiternetzwerk 134 ist ein Binärcode/Analog-Konverter. Die Viderstandshöhe der Widerstände 13401 bis 13406 werden so bestimmt, daß sie jeweils zweimal so groß wie die der Widerstände 13407 bis 13412 sind. Ein Drittel des AusgangsStroms des Stromgenerators 1331 wird zum Ausgangsstrom des Leiternetzwerke. Die Hälfte von einem Drittel, d. h. ein Sechstel des Ausgangestromes des Stromgenerators 1332 wird zum Ausgangestrom des Leiternetzwerks. In gleicher Veise werden 1/12, 1/24, 1/48, j 1/96 der Ausgangsströme der Stromgeneratoren 1333 bis 1336 Ausgangsströme des Leiternetzwerks. Da das Eingangssignal des Leitertreiberkreises nach der Zeit t. "100000" ist, wird nur der Stromgenerator 1331 betätigt. In diesem Zustand muß das Ausgangssignal des Ortsdekoders ⁿ0ⁿ sein, wie in Fig. 5 gezeigt ist. Zu diesem Zweck wird ein Strom durch den Widerstand 13431 erzeugt, um den Strom, der von dem Leiternetzwerk fließt, zu beseitigen. Daher wird der Ausgangs strom (3-b) des Ortsdekoders nach dem Zeitpunkt t.. zu "0" und ein Strom proportional dem Eingangs-PAM-Signal

109821/1736

(normiertes Eingangssignal 3/36) fließt in den Funktionsverstärker 121.

Die Ausgangsspannung (3-c) des Addierers 12 wird daher negativ und das Ausgangs signal des !Comparators 141 wird "1". Dieses Ausgangssignal wird in das Flip-Flop 142 durch den Triggerimpuls (3-d) geschrieben, der dem Anschluß 143 zugeführt wird, und das Ausgangssignal Q (3-j) des Flip-Flops 142 wird "1" und Q wird ⁿOⁿ. Das §-Ausgangssignal wird zu den Ortsdekoder zurückgekoppelt und zu den Und-Gattern 1315» 1316 und I318 geleitet. Der Impuls (3-f), der den Anschluß 135^ zu dem Zeitpunkt t .. zugeführt wird, und das Rückkopplungesignal werden zu dem Und-Gatter 1315 geleitet. Da das Rückkopplungssignal ^N0ⁿ ist, ist das Ausgangssignal des Und-Gatters 1315 "O" und das Flip-Flop 1311 wird daher nicht zurückgesetzt. Der Impuls (3-f) wird auch zu dem Setzeingangsanschluß des Flip-Flops 1312 geleitet, wodurch das Flip-Flop 1312 gesetzt wird. Jn diesem Zustand wird daher der Zustand des Speicherkeeises 131 zum Zeitpunkt t_ "1100". Das Ausgangssignal des Speicherkreises 131 wird dem Matrixkreis 132 zugeführt. Wie in Fig. 5 gezeigt ist, ist der Matrixkreis 132 so ausgebildet, daß dessen Ausgangssignal "100110" wird. Das Ausgangssignal des Matrixkreises 132 wird dem Leiterkreis 133 zugeführt und das sich ergebende Ausgangssignal treibt das Leiternetzwerk· Das Ausgangssignal des Leiternetzwerks wird -6/30 (wenn die maximale Amplitude des Eingangssignals auf 1 normiert ist). Da das PAM-Signal +3/30 ist, ist das Auegangssignal des Addierers 12 positiv und daher ist das Ausgangssignal $ des Flip-Flops 142 »0% und Q ist "1". Das 5-Ausgangssignal wird zu dem Ortsdekoder 13 zurückgekoppelt und

109821/1736 ■

den Und-Gattern 1315t 1316 und 1318 zugeführt. Der Impul« (3-ff)» der zu dem Anschluß 1353 zum Zeitpunkt t*„ geleitet wird, wird zu de« Und-Gatter 1316 geleitet. Zu diesem Zeltpunkt wird das Ausgangesignal des Und-Gatters 1316" ?1" und und dient dazu, das Flip-Flop 1312 über das Oder-Gatter 1317 zurückzusetzen. Zum gleichen Zeitpunkt wird der Impuls {3-g) zu dem Setseingangsanschluß des Flip-Flops 1313 geleitet, wodurch das Flip-Flop 1313 gesetzt wird. Daher wird der Zustand des Speicherkreises ¹¹IOIO¹* und das Ausgangs signal Λ

des Matrixkreises wird "100010". Daher wird das Ausgangssignal des Ortedekoders -2/30, was der Bestimmungsstufe des dritten Bits entspricht. Da das PAM-Eingangssignal +3/30 ist, wird das Ausgangssignal des Addierers 12 negativ und die in das Flip-Flop 1^2 von dem Triggerimpuls (3-d) eingeschriebene Information wird ^H1^N. Folglich ist Q "1" und § "Ο". Das Q-Signal wird zu dem Ortedekoder zurückgekoppelt. Dieses Rückkopplungβsignal wird von dem Impuls (3**h) eingeschrieben, der in dem Und-Gatter I3I8 über den Anschluß 1352 zum Zeitpunkt t.._ zugeleitet wird. Das Rückkopplungssignal ist Jedoch "0" und daher wird das Flip-Flop 1313 nicht zurückgesetzt. Entsprechend setzt der Impuls (3-h) das Flip-Flop 131^. Demzufolge wird der Zustand des Speicher- Q kreises 131 "1011" und das Ausgangssignal des Matrixkreises wird "100100"· Da das Ausgangssignal des Ortsdekoders -4/30 und das PAM-Eingangssignal +3/30 ist, ist die von dem Triggerimpuls (3-d) eingeschriebene Imformation "0". Auf diese Weise wird die Kodierung des ersten bis vierten Bits durchgeführt. Vie oben beschrieben wurde, ändert sich das Q-Ausgangs signal (3-d) des Flip-Flops 1^2 sequentiell, um zu "1010", d. h. zu dem PCM-Ausgangssignal zu werden. In Fig. sind k, 1, m und η die Wellenformen des Q-Ausgangesignale einzelner Flip-Flops des Speicherkreises I3I· Wie erläutert

109821/1735

vurde, ist der Zustand des Speicherkreises 131 zum Zeitpunkt t₁ "1000", zum Zeitpunkt t_ "1100", zum Zeitpunkt t₁₂ "1010" und zum Zeitpunkt t^„ "1011".

Eine der allgemein verwendeten Kompandierungskennlinien unter den verschiedenen nichtlinearen Kompandierungskennlinien ist die logarithm!sehe Kompuulierungskennlinie, die als Α-Kennlinie bezeichnet wird. Die A-Kennlinie wird durch die folgenden Gleichungen ausgedrückt.

^y 1 + log A

^y 1 + log A

1 + log (-Ax) 1

1 + log A -1 < x ^-7

109821/1735

20455A0

In diesen Gleichungen ist X das Eingangs- und Y das Ausgangs signal. Der Fall von A = 87,6 und eine 7-Bit-13-Abschnitte-Näherung der obigen Gleichung ist das allgemein» ate Beispiel der nichtlinearen Kennlinien, die man erhält· Die Eingangs/Ausgangskennlinien dieses Falls sind in Fig. 6 gezeigt, in der die minimale Quantisierungsstufe 1/2048 im Hinblick auf den Tollen Eingangsdynamikbereich ist und

die Anzahl der Bits des linearen Ortsdekoders zur Kodie- '

rung auf der Basis einer digitalen Kompandierung muß 11 sein. Praktisch ist es jedoch sehr schwer, einen Dekoder mit solcher hoher Genauigkeit zu realisieren, der stabil arbeitet und mit geringen Kosten herzustellen ist. Das Stromsummierungsbewertungsnetzwerk zur Herstellung eines Dekoders mit einer großen Anzahl von Bits in der oben erläuterten Weise ist für die Geräteausrüstung nicht geeignet, da das Verhältnis der Widerstandswerte in dem Bewertungsnetzwerk sehr groß ist. Das Leiternetzwerk als Ersatz für dieses Bewertungsnetzwerk ist ebenfalls kaum verwirklichbar, da der Widerstandswert in dem Leiternetzwerk sehr genau sein muß, eine große Anzahl von Wider- ä ständen verwendet werden muß usw. Außerdem muß der Komparator zur Analog/Digital-Umwandlung sehr genau arbeiten, da die minimale Quantisierungsstufe sehr klein ist» Zur Verwendung in einer Geräteausrüstung ist er daher nicht geeignet.

109821/1735

Fig. 7 zeigt einen nichtlinearen Kodierer der sogenannten "Folding Art" des ersten Bits. Gemäß diesem nichtlinearen Kodierer wird zuerst das analoge Eingangssignal gleichgerichtet und dann die Rückkopplungskodierung in der gleichen Weise wie bei dem in Fig. 1 gezeigten Kodierer durchgeführt. Ein analoges Signal, das von dem Eingangsanschluß 11 zugeführt wird, wird durch eineKodierschaltung Z6 des ersten Bits gleichgerichtet. Das gleichgerichtete Signal wird dem Addierer 22 zugeführt· In dem Addierer 22 werden das gleichgerichtete Signal und das Ausgangssignal des Ortsdekoders addiert. Das summierte Ausgangssignal wird dem Komparator 2k zugeleitet und man erhält ein digitales Ausgangssignal als Ausgangssignal des Komparators durch Durchführung einer Vergleichsbestimmung an dem summierten Signal. Dieses digitale Ausgangssignal wird sequentiell zu dem Ortsdekoder 23 zurückgekoppelt und in der Reihenfolge der Bitbewertung bestimmt (von mehr kennzeichnenden zu weniger kennzeichnenden Bits). Somit erscheint am Ausgangsanschluß 15 ein kodiertes Ausgangssignal.

Fig. 8 zeigt ein Schaltbild des Kodierers der "Folding Art¹* des ersten Bits. Fig. h zeigt die Eingangs/Ausgangs-Kennlinien dieses Kodierers, die die gleichen sind wie des in Fig. 2 gezeigten Kodierers· Der Kodierkreis 26 des ersten Bits besteht aus einem Funktionsverstärker 261, Dioden 262 und 263, Widerständen 2011 bis 2615, einem Komparator 26k und einem D-Flip-Flop 265. Wenn die Eingangssignalspannung des Anschlusses 11 positiv ist, wird die Spannung an dem Ausgang 267 negativ. Die Diode 262 sperrt dann und die Diode 263 öffnet und es fließt ein

10 9 8 21/17 3

-15-

Rückkopplungsstrom durch den Widerstand 2613· Daher tritt eine negative Spannung an dem Ausgang 268 auf und die Spannung an den Ausgang 266 vird Null. Wenn die Eingangsspannung negativ ist, vird die Spannung an dem Ausgangs 267 positiv und die Diode 262 öffnet. Damit fließt der Rückkopplungsstrom durch den Widerstand 2612 und die Spannung an dem Ausgang 266 wird positiv. Daher fließt der Ausgangsstrom des Kodierkreises des ersten Bits durch den Widerstand 26i4. Wenn das Eingangssignal positiv ist, ist der PAM-Eingangsstrom, der in den Addierer 22 fließt, nur der f

Strom, der durch den Widerstand 2615 fließt. Wenn die Eingangs spannung negativ ist, ist der PAM-Eingangsstrom, der in den Addierer fließt, gleich der Summe des Stroms, der durch den Widerstand 2615 fließt, und des Stroms, der durch den Widerstand 2.&ΛΗ flj*3t. Auf diese Weise ist der Strom durch den Widerstand 2615 negativ und der durch den Widerstand 261h ist positiv. Die Wlderstandswerte der Widerstände 2611 bis 2615 werden so bestimmt, daß der absolute Wert des ersteren Stroms halb so groß ist wie der des letzteren Stroms. Daher ist der summierte Strom positiv und aein Wert ist gleich dem absoluten Wert des Stroms, der durch den Widerstand 26i£ fließt. Der Strom, der in

den Addierer 22 fließt, ist stets positiv ohne Rücksicht "

auf die Polarität der Eingangsspannnng. Wenn daher der absolute Wert der Eingangsspannung konstant ist, sollte sein konstanter Strom in den Addierer 22 fließen. Um das zweite und die folgenden Bits des PCM-Ausgangssignals in der Form eines gefalteten Binärcodes entsprechend dem Eingangs-PAM-Signal zu bestimmen, ist nur der absolute Wert des Eingangssignals erforderlich. Daher kann die Kodierung durch Verwendung dieses Eingangsströme durchgeführt werden. Das erste Bit wird von dem Komparator 26*1 und dem Flip-

109821/1735

Flop 265 bestimmt. Wenn die Eingangsspannung des Anschlusses 11 positiv ist, vird das Ausgangs signal des !Comparators 264 "1" und diese Information wird in das Flip-Flop 265 durch den Triggerimpuls geschrieben, der dem Anschluß 2651 zugeleitet wird. Damit wird das Ausgangesignal des Flip-Flops 265 "1". Wenn die Eingangsspannung des Anschlusses 11 negativ ist, wird die Ausgangs spannung des Flip-r Flops 265 ^MO^M. Das zweite Bit und die folgenden Bits werden durch die Rückkopplungskodiermethode bestimmt. Das Prinzip dieser Methode ist das gleiche wie das des in Fig. 2 gezeigten Kodierers. Der Rückkopplungskodierer besteht aus einem Addierer 22, einem Ortsdekoder 23 und einem Komparator 2k, Der Addierer 22 besteht aus einem Funktionsverstärker 222 und einem Rückkopplungswiderstand 223. Der Ortsdekoder 23 besteht aus einem Speicherkreis 231, einem Matrixkreis 232, einem Leitertreiberkreis 233 und einem Leiternetzwerk 23^· Der Speicherkreis 231 besteht aus RS-Flip-Flops 2311 bis 2313» Und-Gattern 231k und 2316 und Oder-Gattern 2315 und 2317. Der Matrixkreis 232 besteht aus Und-Gattern 2321 und 2325, Oder-Gattern 2322 bis 2324 und Und-Gattern 23221, 23222, 23231, 23232 und 232^1. Der Leitertreiberkreis 233 besteht aus Stromgeneratoren 2331 bis 2335. Das Leiternetzwerk 23^ besteht aus Widerständen 23^01 bis 23²HO. Um ein Zeit-Reihen-PCM-Signal zu erhalten, ist dieser Kodierer mit einem Kreis versehen, der aus Und-Gattern 281 und 282 und einem Oder-Gatter besteht. Daher ist der Kreis zur Bestimmung des zweiten bis vierten Bits ein 3-Bit-Rückkopplungskodierer, der sieben Quantisierungsbestimmungsstufen hat. Bs sind daher drei Flip-Flops in dem Speicherkreis vorhanden und die Konstruktion des Leiternetzwerks entspricht den fünf Bits. Das Zeit-

109821/1735

diagramm dieses Kodierers ist in Fig. 9 (* bis u) gezeigt, wobei diese Symbole die entsprechenden Stellen angeben, an denen die jeweiligen Wellenformen erzeugt werden« Da ein Signal an dem Eingang 221 des Addierers 22 als Strom gegeben ist, ist in Fig. 9c eine Stromwellenform ( im folgenden 9-c abgekürzt) gezeigt. Die Wellenform (9-a) stellt eine Eingangssignalwellenform dar, die dem Anschluß 11 zugeführt wird« Die Wellenform, die an dem Ausgang 266 des Verstärkers des ersten Bits erscheint, ist (9-b), die nur j

auftritt, wenn die Eingangs spannung (9-a) negativ ist. Die Wellenform (9-c) ist eine Eingangsstromwellenform, die in den Addierer 22 mittels der Widerstände 261k und 2615 eintritt. Diese Wellenform ist proportional dem gleichgerichteten Wert von J9-a). Diese Stromwellenform wird verwendet, um das zweite bis vierte Bit zu bestimmen. Die Wellenform (9-a) ist die gleiche wie die Wellenform (3-a). Das Eingangs-

PAM-Signal ändert sich zu dem Zeitpunkt t.., t_, , bleibt

jedoch in dem einzelnen Zeitintervall konstant. Das Eingangssignal des Flip-Flops 265 wird van dem Triggerimpuls (9-f), der dem Anschluß 2651 zugeführt wird, eingeschrieben. Die Wellenform an dem Ausgang 269 des Flip-Flops 265 wird zu (9-p). Diese Wellenform ist das Brste-Bit-Ausgangssignal. ^ Wenn die PAM-Signalspannung + 3/30 zu dem Zeitpunkt t. zugeführt wird, werden die Flip-Flops 2311 bis 2313 des Speicherkreises 231 durch den Impuls (9-n) zurückgesetzt, der auf dem Anschluß 2352 gegeben wird. Die Wellenformen an den Ausgangestellen (auf der Q-Seite) der Flip-Flops 2311 bis 2313 sind Mit (9->) bis (9-u) bezeichnet. Um zuerst das zweite Bit zu bestimmen, wird das Flip-Flop 2311 durch den Impuls (9-k) gesetzt, der auf den Anschluß 2351 gegeben wird und der Zustand des Speicherkreises 231 wird somit "100" [(9-e) bis (9-u)J . Wie in Fig. 10 gezeigt ist, aus der eine Kennlinie des Matrixkreises 232 hervorgeht, ist

109821/1735

dae Ausgange signal des Matrixkreises "00110". Das Ausgangssignal (9-d) des Ortsdekoders entspricht -6/30. Da das summierte Ausgangssignal -6/30 und der absolute Wert des Eingangs-PAM-Signalβ negativ ist, ist die Spannung (9-e) an dem Ausgang 224 des Addierers positiv und das Ausgangssignal des !Comparators 241 wird ¹¹O". Diese "0^M-Information wird in das Flip-Flop 242 durch den Impuls (9-g) geschrieben, der auf den Anschluß 244 gegeben wird, und die Spannung an de« Ausgang 243 (auf der Q-Seite) des Flip-Flops 242 wird "1" (9-q). Auf diese Weise wird das zweite Bit bestimmt. Im folgenden wird nun der Vorgang der Bestimmung des dritten Bits erläutert. Das logische Produkt des Impulses (9-l), der auf den Anschluß 2354 gegeben wird,und des RUckkopplungs-PCM-Signals (9-q) wird von dem Und-Gatter 2314 erzeugt. Da der Impuls (9-1) zum Zeitpunkt t₁₂ zugeführt wird, zu dem (9-q) in dem ^W1"-Zustand ist, wird das Flip-Flop 2311 zurückgesetzt. Dagegen wird das Flip-Flop 2312 zu dem Zeitpunkt t „ von dem Impuls (9-l) gesetzt· Auf diese Weise wird der Zustand des Speicherkreises 231 "01O¹¹ f(9-s) bis (9-v)J. Wie sich aus Fig. 10 ergibt, ist der Matrixkreis 232 so ausgebildet, daß sein Ausgangssignal "00010" wird« Das Ausgangssignal (9-d) des Ortsdekoders 23 wird -2/3O und das summierte Ergebnis von -2/30 und de· absoluten Wertes +3/30 des Eingangs-PAM-Signals ist positiv» Demgemäß wird die Spannung (9**·) an dem Ausgang 224 des Addierers 22 negativ und das Ausgangssignal des Komparator· 24i wird "1". Diese ^H1"-Information wird in da· Flip-Flop 242 durch den Impuls (9-g) geschrieben, der auf den Anschluß 244 gegeben wird und somit wird da· Auegang·signal an der Stelle 2^3 des Flip-Flops 242 "0" (9-q)· Der Vorgang der Bestimmung des vierten Bits ist der gleiche wie der des dritten Bits. Der Speicherkreis

1 0 9 B 2 1 / 1 7 3 5

20A55A0

wird von dem Impuls (9-«n), der auf den Anschluß 2353 gegeben wird» auf "011^M gesetzt. Das Ausgangssignal des Matrixkreises 232 wird "00100" und das Ausgangssignal des Ortsdekoders 23 wird -k/30. Es wird dann "0" in das Flip-Flop ZkZ geschrieben. Auf diese Veise wird der gesamte Kodiervorgang durchgeführt. Zusätzlich ist jedoch ein Vorgang der Bildung eines Reihen-PCM-Signals durchzuführen. Der Impuls (9-h), der auf den Anschluß 2821 gegeben wird, und das Brste-Bit-Ausgangssignal (9-p) werden auf das Und-Gatter 282 gegeben. Auch der Impuls (9-j)» der auf den Anschluß 2811 gegeben wird, und das Ausgangssignal (9-q) des !Comparators Zh werden zu dem Und-Gatter 281 geleitet. Beide Ausgangssignale der Und-Gatter 281 und 282 werden zu dem Oder-Gatter 283 geleitet, wodurch ein Reihen-PCM-Signal an dem Ausgangeanschluß 15 (9-r)erhalten wird. Dies ist der gesamte Kodiervorgang· Bei Erhalt eines weiteren PAM-Signals beginnt ein neuer Kodiervorgang.

Um einen nichtlinearen Kodierer mit A « 87,6, 7-Bits und einer 13-Abschnitte-Näherung durch Verwendung des "Folding Kodierers" zu verwirklichen, ist es nötig, einen linearen Ortsdekoder eines 10-Bits-Äquivalents vorzusehen. In diesem A Fall ist im Vergleich zu der Anordnung de* Fig. 1 die notwendige Anzahl der Bits nur um ein Bit kleiner. Da jedoch das Eingangssignal einpolig ist, ist es für den Ortsdekoder ausreichend, einpolige Ausgangssignale zu liefern. Dies bedeutet, daß die Genauigkeit, die für den Ortsdekoder erforderlich ist, stark gesenkt werden kann, da in den 13-Abschnitte-Kompandierungskennlinien die Quantisierungsstufe klein ist, wenn der Eingangssignalpegel niedrig ist, und groß ist, wenn der Eingangssignalpegel hoch ist, wie in Fig. 6 gezeigt ist. In dem in Fig. 1 gezeigten System wird

109821/1735

die Polaritätsumkehrung des Bits mit der größten Bewertung in dem Ortsdekoder durchgeführt und demgemäß ist das Bit mit der größten Bewertung selbst dann wirksam, wenn der Eingangssignalpegel niedrig ist. Bei dem Verfahren wie in Fig. 7 ist das Eingangssignal unipolar und nur ein Bit mit kleiner Bewertung ist in dem Ortsdekoder wirksam, wenn der Eingangssignalpegel niedrig ist. Da bei einer um so größeren Bewertung eines Bits der absolute Fehler um so größer ist, ist die Genauigkeitsanforderung für die EIe-

W mente, die in dem Ortsdekoder verwendet werden, in dem System wie in Fig. 1 streng. In dem System wie in Fig. 7 kann die Genauigkeitsanforderung stark vermindert werden· Bei dem Verfahren der Fig. 2 z. B. beträgt die Anzahl der Bits für den Ortsdekoder 10 und es ist daher unvermeidbar, daß der Ortsddkoder einen komplizierten Aufbau erhält. Die Empfindlichkeit und die Genauigkeit, die für den in dem System der Fig. 2 verwendeten Komparator erforderlich sind, müssen sehr hoch sein und genau eingehalten werden, wie in dem System der Fig. 1· Das System der Fig. 2 neigt dazu, durch digitale Störungen beeinträchtigt zu werden, da seine minimale Quantisierungsstufe klein ist und es ist schwierig,

^ in Ausbauelementen herzustellen. Da außerdem eine große Anzahl von Bits verwendet werden muß, ist es notwendig, ein Leiternetzwerk als Bewertungsnetzwerk des Ortsdekoders und viele sehr genaue Widerstände zu verwenden. Diese hohe Genauigkeit wird im allgemeinen durch eine Feinabgleichung mit vielen Einstellschritten der Widerstandswerte erreicht. Die hohen Kosten solcher sehr genauen Widerstände macht die Herstellung eines nicht teueren Kodiersystems infolge der großen Anzahl der sehr genauen Widerstände unmöglich.

Der Erfindung liegt die Aufgabe zugrunde, einen vereinfachten und billigen nichtlinearen Kodierer zu schaffen, der

09821/1735

die zuvor erwähnten Nachteile der bekannten Kodierer vermeidet.

Gelöst vird diese Aufgabe durch einen Kodierkreis des ersten Bits» der das analoge Eingangssignal gleichrichtet und einen Code des ersten Bits bestimmt, einen Kodierkreis des zweiten Bite, in de» der Knickpunkt der Abschnittsverstärkerkennlinie so angeordnet ist, daß er de« Bestimmungspegel des zweiten Bits entspricht, wobei das gleichgerichtete Ausgangssignal des Kodierkreises des ersten Bits nichtlinear , verstärkt wird und einen Code des zweiten Bits bestimmt, eine ™ sequentielle Rückkopplungskodierstufe mit einem Ortsdekoder zur Dekodierung des kodierten Ausgangscodes, einen Addierer, um das Ausgangssignal des Kodierkreises des zweiten Bits zu dem Ausgangssignal des Ortsdekoders zu addieren, und einen Komparator, um den kodierten Ausgangscode in Abhängigkeit von der Polarität des Ausgangssignals des Addierers abzugeben, wodurch die Kodierung des dritten Bits und der nachfolgenden Bits ausgeführt wird.

Der Kodierer gemäß der Erfindung ist ein nichtlinearer "Folding Kodierer¹* des ersten Bits, in dem ein Verstärker des zweiten Bits mit einem Bestimmungepegel des zweiten Bit« J entsprechend dem Knickpunkt entsprechend der Abschnittever-Stärkerkennlinie verwendet wird, wodurch die notwendige Anzahl der Hochpräsisionswiderstände merkmich verringert wird, um die hohe Empfindlichkeit und Genauigkeit des Komparator» nicht mehr erforderlich zu machen. Das gleichgerichtete Analogsignal, des Eingang·signal· de· Kedierkreisea des ersten Bits vird Yen dem Verstärker des zweiten Bit· nichtlinear verstärkt« Die Eingangssignale unter dem Bestimmungspegel des «weiten Bit· werden expandiert »Ad diejenigen darüber komprimiert» Da· Ausgangesignal de· Verstärkere de· zweiten Bit· wird in die Code des dritten und der folgenden Bits gemäß dem Prinzip des Rückkopplungskodlerers umgewandelt.

109821/1736

FIg. 11 zeigt ein Blockschaltbild einer Ausführungsform der Erfindung· In Fig. 11 wird ein Eingangssignal von einem Analog/Eingangsanschluß 11 durch einen Kodierkreis 36 des ersten Bits gleichgerichtet, wodurch zugleich das erste Bit bestimmt wird.

Fig. 12a und 12b zeigen ein Beispiel einer Eingangs/Ausgangs-Kennlinie des Kodierkreises 36 und die Ausgangswellenform in Abhängigkeit von einem Sinuswelleneingangssignal. In Fig. 11 wird nun das Ausgangssignal des Kodierkreises zu einem Kodierkreis 37 des zweiten Bits geleitet, in dem ein Eingangssignal mit einem unter dem Pegel des Bestimmungspegels des zweiten Bits liegenden Pegel einer hohen Verstärkung und ein Eingangssignal mit einem großen Pegel einer niedrigen Verstärkung unterworfen und das zweite Bit bestimmt wird. Diese Vorgänge sind in den Fig. 12c und 12d gezeigt, die die Eingange/Ausgangs-Kennlinien des Verstärkers de« zweiten Bits und die Ausgangssignalwellenform in Abhängigkeit von einem Sinuswelleneingangssignal darstellen. Das Ausgangssignal des Kodierkreises 37 wird zu einem Addierer 32 geleitet. Das Ausgangssignal des Ortedekoders 33 wird ebenfalls zu dem Addierer 32 geleitet. Das Ausgangssignal des Addierers 32 wird zu einem Komparator 3^ geleitet, der al· Analog/Digital-Wandler arbeitet. Das digitale Ausgangssignal de· Komparator· 37 wird zu dem Ortedekoder 33 »»rückgekoppelt, wodurch ein Kodiertes Ausgangesignal durch einen sogenannten RUckkopplungskodierer an dem Ausgangsanschluß 15 erhalten wird«

Ein Kodierer gemäß der Erfindung ist im einzelnen in Fig. gezeigt. Die Eingangs/Ausgange-Kennlinie dieses Kodierers ist die gleiche wie die der in Flg. 2 und k gezeigten Kodierer .

109821/1735

2U45540

Bezugnehmend auf Fig. 13 besteht der Kodierkreis 36 des ersten Bits aus seinem Punktionsverstärker 361, Dioden 362 und 363, Widerständen 361I bis 3615, einem Komparator 36k und einem D-Flip-Flop 365. Der Kodierkreis 36 arbeitet in der gleichen Weise vie der Kodierkreis 26 des Kodierers der Fig. 8. Der Ausgangsstrom des Kodierkreises 36, nämlich der Eingangestrom des Kodierkreises 37» ist proportional der gleichgerichteten Eingangsspannung, die an den Anschluß 11 gelegt wird, und ist stets negativ oder Null. Die Arbeite- d veise des Kodierkreises 37 wird anhand der Fig. 15 erläutert. Bei diesem Beispiel wird angenommen, daß der Eingangspegel +3/30 ist. Die zweite Spalte in Fig. I5 zeigt die Quantisierungsbestimmungspegel. Da der Eingangspegel +3/30 zwischen +4/30 und +2/30 ist, ist das PCM-Ausgangesignal (die erste Spalte) ⁿ1101ⁿ. Die dritte Spalte zeigt die Ausgangssignale des Kodierkreises 36 bzw. das gleichgerichtete Ausgangesignal (entweder negativ oder Null) des in der zweiten Spalte gezeigten Signals. Die vierte Spalte zeigt das vorgespannte Signal, das durch eine Vorspannung von +6/3O der Signale der dritten Spalte erhalten wird. Aus der ersten und zweiten Spalte ergibt sich, daß die Pegel +6/3O den Bestimmungspegeln des zweiten Bits entsprechen. Der Vor- ^

strom, der +6/3O entspricht, wird von einer positiven Energiequelle, die an den Anschluß 380 über den Widerstand 3710 angeschlossen ist, geliefert. Wenn der absolute Wert des Eingangssignals größer als +6/3O ist, ist das Eingangssignal des Kodierkreises des zweiten Bits negativ und^die Spannung an dem Ausgang 377 wird positiv. Daher öffnet die Diode 372 und die Diode 373 sperrt. Der RUckkopplungsstrom fließt durch den Widerstand 3712 und der Ausgangsetrom fließt in den Addierer 32 über den Widerstand 3711. Wenn der absolute Wert des Eingangssignals weniger als +I/30 ist, öffnet die

109821/1735

-2h-

Diode 373» der Rückkopplungsstrom fließt durch den Widerstand 3713 und der Ausgangsetrom fließt durch den Widerstand 371*1* Die Beziehung zwischen dem Eingangsstrom und dem Kodierkreis des zweiten Bits und seinem Auegangsstrom ist in der vierten und fünften Spalte in Pig. 15 gezeigt. Wenn der absolute Wert des Eingangssignals größer als +6/3O ist, wird die Spannung an dem Ausgang 377 positiv und das Ausgangs signal des !Comparators 37^ wird Null. Diese "Oⁿ-Information wird in das Flip-Flop 375 durch den Triggerimpuls geschrieben, der zu dem Anschluß 3751 geleitet wird, und sein Ausgangssignal wird ^HO". Wenn der absolute Wert des Eingangssignals dagegen kleiner als +6/3O ist, wird die Spannung an dem Ausgangs 377 negativ und das Ausgangssignal des Flip-Flops 375 ändert sich in "1". Dieses Ausgangssignal des Flip-Flops 375 ist ein Ausgangssignal des zweiten Bits. Der Stromgenerator 370 wird durch das Ausgangssignal des Flip-Flops 375 betätigt. Dieser Stromgenerator liefert einen Strom entsprechend dem Wert -6/3O zu dem Addierer 32, wenn das Eingangssignal ⁿ0ⁿ ist. Ein Strom entsprechend dem Wert +6/30 wird stets von einer positiven Energiequelle zu dem Addierer 32 über den Widerstand 3711 geleitet. Wenn daher das zweite Bit ?t" ist, wird nicht nur das Ausgangssignal des Kodierkreises des zweiten Bits, sondern auch der dem Wert +6/3O entsprechende Wert zu dem Addierer 32 geleitet. Die Beziehung Hierfür ist in der fünften und sechsten Spalte in Fig. 15 gezeigt.

Aus der ersten und sechsten Spalte ergibt sich, daß zwischen dem PCM-Ausgangssignal und dem Eingangssignal des Addierers 32 eine Beziehung besteht. Der Code des dritten und vierten Bits wird nämlich nur dann "11", wenn das Addierereingangssignal zwischen "0^w und I/30 liegt. In der gleichen Weise ist das PCM-Ausgangssignal "10", "01"

09821 / 17 3 5

und "00", wenn das Addierereingangssignal I/30 bis 2/3O, 2/30 bis 4/30 und 4/30 bis 6/JO ist. D. h., daß diese Beziehung verwendet wird, on das dritte und vierte Bit zu erhalten·

Das dritte und vierte Bit wird entsprechend der Rückkopplungskodiermethode bestirnt. Der Kreis für die Rückkopplungekodierung besteht aus einen Addierer 32, einem Ortsdekoder 33 und einem Vergleichskreis 34. Der Addierer 32 ι besteht aus einem Punktionsverstärker 322 und einem Vider- ™ stand 323. Der Ortsdekoder 33 besteht aus einem Speicherkreis 3311 einem Matrixkreis 332, einem Leitertreiberkreis 333 und einem Leiternetzwerk 334. Der Speicherkreis 331 besteht aus RS-Flip-Flops 3311 und 3312, einem Und-Gatter 3313 und einem Oder-Gatter 3314. Der Matrixkreis 332 besteht aus Und-Gattern 3321 bis 3323. Der Leitertreiberkreis 333 besteht aus Stromgeneratoren 3331 bis 3333· Das Leiternetzwerk 33^ besteht aus Widerständen 33^01 bis 33^06. Der Vergleichskreis 3k besteht aus einem Komparator 3^1 und einem D-Flip-Flop 3^2.

Die Arbeitsweise dieses Rückkopplungskodierkreises ist die J

gleiche wie die des entsprechenden Kreises der Fig. 2 bzw. 8. Vie oben beschrieben wurde, arbeitet dieser Rückkopplungskodierkreis derart, daß er ein Eingangssignal von 0 bis I/30 in "11", von 1/3O bis 3/30 in "10", von 2/30 bis 4/30 in "01" und von 4/30 bis 6/3O in "00" umwandelt. Die Arbeitsweise des Ortsdekoderβ 33 ist in Fig. 16 gezeigt, aus der die Beziehung zwischen dem Eingangssignal des Matrixkreises, seinem Ausgangssignal und dem Ausgangssignal des Ortsdekoders hervorgeht.

Fig. 14 ist ein Zeitdiagramm, das die Arbeitsweise dieses

10 9 8 21/17 3 5

2Ö45540

Kodierers zeigt. Die Wellenformen a bis w in Fig. 14 (im folgenden als i4-a bis iU-v bezeichnet) sind Wellenformen an den durch die entsprechenden Symbole der Fig. 13 angegebenen Stellen. Ein Eingangs-PAM-Signal (i4-a), das dem Eingangsanschluß 11 zugeführt wird, ändert seine Spannung zu dem Zeitpunkt t^_t tg, t_ ...... . Die Wellenform (i4-b)

zeigt eine Spannung an dem Ausgang 3^8 des Kodierkreises des ersten Bits. Diese Spannung ist nur dann zweimal so groß wie das Eingangssignal (i4-a), wenn das Eingangssignal positiv ist.

Der Eingangsstrom des Kodierkreises des zweiten Bits ist die Summe der Ströme, die durch die Widerstände 3614, 3615 und 3710 fließen und ist durch die Wellenform (ih-c) angegeben. Die Spannung, die an dem Ausgang 376 des Kodierkreises des zweiten Bits auftritt, ist nur dann positiv, wenn der Eingangs stiiom (i4-c) negativ ist, und ist durch die Wellenform (i4-d) angegeben. Die Spannung an dem Ausgang 378 des Kodierkreises des zweiten Bits ist nur dann negativ, wenn der Eingangsstrom (i4-c) positiv ist und ist durch die Wellenform (i4-e) angegeben. Die Wellenform (i4-f gibt einen Strom wieder, der in den Addierer 32 von dem Stromgenerator 370 fließt, und zeigt, daß dieser Strom nur dann fließt, wenn das Eingangssignal des Addierers 32 (nämlich das Signal (i4-v) an dem Ausgang 379 des D-Flip-Flops 375) "0" ist. Das Ausgangssignal des Leiternetzwerks 33 wird durch (1^-g) wiedergegeben. Z. B. werden bei der Kodierung des Eingangssignalβ zum Zeitpunkt t₁ der Bestimmungspegel des dritten Bits, der zum Zeitpunkt t₁₂ geliefert wird, und der Bestimmungspegel des vierten Bits, der zum Zeitpunkt t_ geliefert wird, dem Addierer 32 zugeführt. Die Wellenform (i4-h) zeigt eine Ausgangsspannung des Addierers 32. Die Wellenform (i**-j) zeigt einen Trigger

1QS821/1735

impuls des Flip-Plops 3<>5» der auf den Eingang 3651 gegeben vird. Durch diesen Impuls vird das Ausgangssignal des !Comparators 364 in das Flip-Flop 365 [θ*«·-t)J geschrieben. (i4-k) ist nun ein Triggerimpuls des Flip-Flops 375» der auf den Anschluß 3751 gegeben wird. Durch diesen Impuls vird das Ausgangs signal des !Comparators 374 in das Flip-Flop 375 (_(i4-u)J geschrieben. Die Wellenform (i4-l) ist ein Triggerimpuls des Flip-Flops 3^2, der auf den Anschluß 3kk gegeben wird. Durch diesen Impuls wird das Ausgangs signal des !Comparators 3 Ή in das Flip-Flop ά

3^2 J_(i4-v)j geschrieben. Die Steuerimpulse für den Ortsdekoder 33 sind der Impuls (i4-q), der auf den Anschluß

3351 gegeben wird, der Impuls (i4-r), der auf den Anschluß

3352 gegeben wird, und der Impuls (i4-s), der auf den Anschluß 3353 gegeben vird. Durch den Impuls (i4-s), werden

die Flip-Flops 3311 und 3312 zu dem Zeitpunkt t , t_

zurückgesetzt, zu denen das Eingangs-PAM-Signal geändert vird, und das Flip-Flop 375 wird gesetzt.

Bezugnehmend auf das Eingangs-PAM-Signal zu dem Zeitpunkt t₁ wird das Flip-Flop 3311 durch den Impuls (i4-q) zu dem Zeitpunkt t_1? gesetzt, und somit ändert sich der Zustand des Speicherkreises in ⁿ1Oⁿ· Daher wird das Ausgangssignal \ des Matrixkreises 332, wie in Fig. 16 gezeigt ist, "010", und der Ortsdekoder 33 erzeugt den Bestimmungspegel -2/3O des dritten Bits.

10 9 8 21/17 3 5

Die Information des dritten Bits (i4-v), die in das Flip-Flop 3^2 durch den Triggerimpuls (i4-e) unmittelbar vor dem Zeitpunkt t._ beschrieben wurde, vird zu dem Ortsdekoder 33 zurückgekoppelt und dann zu dem Und-Gatter 3313 geleitet. Der Impuls (i4-r) wird zu dem Und-Gatter 3313 zu dem Zeitpunkt t₁„ geleitet und diese Information vird darin eingeschrieben. In diesem Fall wird das Flip-Flop 3311 nicht zurückgesetzt, da das Rtickkopplungssignal (i4-v) ^MO^M ist. Das Flip-Flop 3312 wird durch den Impuls (i4-r) gesetzt, und somit ändert sich der Speicherkreis 331 in den "11" Zustand. Bezugnehmend auf Fig. 16 ist das Ausgangssignal des Matrixkreises 332 "1OO^M und das Ausgangssignal des Ortsdekoders ist -4/30. Dieses Ausgangssignal dient als Bestimmungspegel des vierten Bits und auf diese Weise wird die Kodierung des vierten Bits durchgeführt.

Zusätzlich zu den oben erwähnten Kreisen ist dieser Dekoder mit einem Kreis versehen, um ein Reihen-PCM-Signal zu liefern. Wie oben beschrieben wurde, werden das erste und zweite Bit als Ausgangssignal jeder Flip-Flops 365, 375 und das vierte Bit als Ausgangssignal des Flip-Flops 3^2 erhalten. Es ist daher nötig, einen Kreis zur Erzeugung eines Serien-PCM-Signals durch Kopplung der Flip-Flops-Ausgangs signale vorzusehen. Die Und-Gatter 381 bis 383 und das Oder-Gatter 384 werden für diese Funktion betätigt, wobei die Impulse (i4-m), (i4-n) und (i4-p), die auf die Anschlüsse 3811, 3821 und 3831 gegeben werden, die Und-Gatter und das Oder-Gatter zu steuern haben. Die Ausgangssignale der Flip-Flops 365 und 375 werden durch die Impulse (i4-m) und (i4-n) erzeugt, wodurch das ersten und zweite Bit des Reihen-PCM-Signals durch die Und-Gatter 381 und 382 erzeugt

109821/1735

und zu des Oder-Gatter 384 geleitet werden. Der Impuls (i4-p) dient dazu, das Auegang·signal des Flip-Flops 342 über das Und-Gatter 383 zu leiten, wodurch das dritte und vierte Bit des Serien-PCM-Signals erzeugt und zu dem Oder-Gatter 384 geleitet werden. Auf diese Veise wird ein Serien-PCM-Signal (i4-w) an den Ausgangsanschluß des Oder-Gatters 384 erhalten.

Bei der 7-*Bits-13^<*Abschnitte-Kompandierung8kennlinie, bei ä der A = 87,6 ist, besteht der Ortsdekoder 33 aus einem linearen Dekoder und einem logischen Umwandlungskreis des 7-Blta-Ä'quivalents. Dieser 7-Bits-A'quivalents-Ortadekoder kann τοη der Art sein, bei der der Diodenkompander verwendet wird. Z. B. kann der Bewertungskreis der Stromsummierungsart für diesen Ortsdekoder verwendet werden. Daher kann diese Kodiererart im Vergleich zu dem üblichen nichtlinearen Kodierer (dieser Ortsdekoder würde nur sieben sehr genaue Widerstände erfordern) wesentlich vereinfacht werden und die Genauigkeit kann gesenkt werden. Da ein Analogsignal mit niedrigem Pegel durch Verwendung des Verstärkers des zweiten Bits verstärkt werden kann, kann das Verhältnis der minimalen Quantisierungsstufe zu dem maximalen Signal an dem Eingang des " !Comparators 16 mal so groß wie das gemacht werden, das bisher erhältlich ist, und daher können die Empfindlichkeit und die Genauigkeit, die für den Komparator gefordert werden, stark gesenkt werden. Andererseits benötigt dieser Kodierer einen zweiten Bitkodierkreis· Jedoch ist der Hochleistungsfunktlonsverstärker in integrierter Schaltbauwelse zu sehr niedrigen Kosten erhältlich. Auch sind nur einige Widerstände erforderlich, die die Verstärkung bestimmen und die Genauigkeit der in dem Bewertungsnetzwerk verwendeten

109821/1735

Wlderstände muß nicht so hoch sein vie bisher*

Bei den beschriebenen Ausführungsbeispiel wurde ein 7-Bit 13-Segaent-Kodierer ait einer logarithaisehen Koapandierungskennlinie (A » 87*6) erläutert. Die Erfindung ist selbstverständlich auch auf 8 Bits ebenso wie auf das nichtlineare Kodierungssystea im Falle von μ - 255 und einer nichtlinearen IS-Abschnitte-Kennlinie, die durch Ab schnitt sannäherung an die durch die folgenden Gleichungen beschriebene Kurve anwendbar.

In diesen ist χ ein Eingange- und y ein Ausgangssignal«

Diese Koapandlerungskennlinien ( Ih Falle von 7-Bits) sind in Fig. 17 gezeigt.

Ua das Kodierungssyste» einer logarithaisehen Koapandierungskennlinie ia Falle von 15 Abschnitten, 8 Bits und j\ a 255 zu verwirklichen, aufl die digitale Koapandierung durch einen linearen Kodierer, wie oben beschrieben wurde, in Betracht gesogen werden. Dieses Systea kann jedoch wegen der strengen Genauigkeitsanforderung an die Bewertungswiderstand· kaua verwirklicht werden. Daher wurde ein nichtlinearer "Folding Kodier er¹¹ alt einer Kaskade von nichtlinearen Verstärkerkreisen, deren Anzahl der der Bits gleich 1st, vorgeschlagen. Da jedoch dieser nichtlineare Yerstärkerkreis dea Verstärker-

1 0 9 8 2 1 / 1 ? 3 S

kreis des zweiten Bits der Erfindung ähnlich ist und solche nichtlineare Verstärkerkreise für jedes Bit vorgesehen werden müssen, ist eine hohe Energie für den Betrieb erforderlich. Außerdem müssen sechs sehr genaue Widerstände, die die Verstärkung bestimmen, für jede Stufe vorgesehen werden. Jedoch ist ein geringer Energieverbrauch für den Aufbau des Geräts mit geringer Größe eine unerlässliche Forderung. Da der Kreis dieser Art sich mit einem analogen Wert befassen muß, ist es notwendig, das Signal/Störungs-Verhältnis so zu bestimmen, daß es größer als ein bestimmter Wert %

ist. Dies dient als die Grenze bei der Verminderung des Signalpegels. Daher ist die in den Verstärkerkreisen verbraucht· Energie groß und es ist schwierig, das Gerät zu verkleinern. Auch verbraucht dieses System eine erhebliche Anzahl von Verstärkerkreisen und sehr genauen Widerständen, und es ist unmöglich, den Kodierer mit geringen Kosten herzustellen. Da außer den die Verstärkerkreise in vielen Stufen in Kaskade geschaltet sind, muß in jeder Stufe eine sehr hohe Impulswiedergabe erreicht werden. Diese Funktion kann jedoch kaum verwirklicht werden. Wegen

dieser Nachteile konnte der übliche nichtlineare j

Kodierer mit 8 Bits, 15 Abschnitten und u « 255 nicht ™

mit zufriedenstellenden Kennlinien hergestellt werden.

Dagegen kann gemäß der Erfindung die notwendige Anzahl der Verstärkerkreise und der Hochpräzisionswiderstände erheblichwrmindert werden, und diese Elemente können von solcher Genauigkeit sein, daß sie mittels der integrierten Schaltkreistechnik hergestellt werden können. Dies ermöglicht es, die Vorrichtung zu miniatu-

109821/1735

risieren und mit geringen Kosten herzustellen. So kann z.B. der einfache, in Fig. 18 gezeigte Kreis für die Stromgeneratoren verwendet werden. In Fig. 18 bezeichnet 401 einen Eingangsanschluß und 405 einen Ausgangsanschluß. Eine positive Energiequelle ist an einen Anschluß 402 und eine negative Energiequelle an den Anschluß 403 angeschlossen. Eine Bezugsenergiequelle ist zwischen die Anschlüsse 403 und 4o4 geschaltet. Der Kreis, der aus den Dioden 4o6, 408, 4O9, 414 und den Transistoren 41 1 , 413 und den Widerständen 4O7, 412 und4i5 besteht, treibt die Schaltdioden 416 und 417. Der aus dem Transistor 418 und dem Widerstand bestehende Kreis arbeitet als Konstantstromkreis. Wenn "0^M (nämlich nahezu 0 V) auf den Eingangsanschluß 401 gegeben wird, fließt der Kollektorstrom des Transistors 418 durch die Diode 416, wodurch die Diode 417 gesperrt wird und kein Strom in den Ausgang fließt. Wenn "1" (z.B. +5 V) auf den Eingangsanschluß 401 gegeben wird, fließt der Kollektorstrom des Transistors 418 mittels der Diode 417 zu dem Ausgangsanschluß 405 und die Diode 416 sperrt. Wenn der Kollektorstrom des Transistors 418 konstant gehalten wird, kann dieser Kreis als Stromgenerator verwendet werden.

Bei der vorherigen Ausführungsform der Erfindung wurde nur ein besonderer Kodierer beschrieben. Das gleiche Prinzip der Erfindung kann jedoch auch auf einen Dekoder angewandt werden. Solch ein Dekoder kann zur Verwendung in einem zu diesem Kodierer komplementären Kreis ausgebildet werden.

109821/1735

Fig. 19 zeigt ein Blockachaltbild, aus dem der prinzipielle Aufbau eines Dekoders gemäß der Erfindung hervorgeht.

[ In Fig. 19 wird ein Eingangssignal von einem Relhen-

PCM-Eingangsanschluß 51 in parallele PCM-Signale durch einen Serien/Parallel-Wandler 52 umgewandelt. Das dritte bis achte Bit-Signal wird zu einem Hilfsdekoder 53 geleitet und in ein Analogsignal dekodiert. Der ■ Hilfsdekoder 53 ist dem Ortsdekoder 33 in Fig. 13

ähnlich und besteht aus einem Matrixkreis, einem Leiter treiberkreis und einem Leiternetzwerk. Die parallelen PCM-Signale werden dem Matrixkreis zugeführt und in die digitale Phase expandiert. Das Ausgangssignal des Matrixkreises wird dem Leitertreiberkreis zugeführt, j der das Leiternetzwerk betätigt, um ein Analogsignal zu erzeugen. Das Ausgangseignal des Hilfsdekoders und das PCM-Signal des zweiten Bits werden dem Dekodierkreis 5k des zweiten Bits zugeführt. Die Übertragungekennlinie des Dekodierkreises 54 ist der des Kodierkreises 37 in Fig. 13 komplementär und bildet die Umkehrung des in Fig. 12c gezeigten Kodierkreises· Das Ausgangssignal des Dekodierkreises 54 ist ein ein-' poliges PAM-Signal. Das einpolige PAM-Signal und das • erste Bit werden dem Dekodierkreis 55 des ersten Bits

zugeführt. Die Übertragungskennlinie des Dekodier-. kreises 55 ist die Umkehrung der Kennlinie des Kodierkreises 06 in Fig. 13, die in Fig. 12a gezeigt ist. •t
\ Das Ausgangssignal des Dekodierkreises 55 wird an : dem PAM-Ausgangsanschluft 56 «,rnaIten.

109821/173S

Claims (11)

PatentansprUche

1./Nichtlinearer Kodierer, gekennzeichnet durch einen Kodierkreie (36) des ersten Bit·, der das analoge Eingangssignal gleichrichtet und einen Code des ersten Bits bestimmt, einen Kodierkreis (37) des zweiten Bits, in de« der Knickpunkt der Abschnittsverstärkerkennlinie so angeordnet ist, daß er dem Bestiaumingspegel des zweiten Bits entspricht, wobei das gleichgerichtete Ausgangssignal des Kodierkreises (36) des ersten Bits nichtlinear verstärkt wird und einen Code des zweiten Bits bestimmt, eine sequentielle Rückkopplungskodierstufe alt einen Ortsdekoder (33) zur Dekodierung des kodierten Ausgangscodes, einen Addierer (32), usi das Ausgangssignal des Kodierkreises (37) des zweiten Bits zu dem Ausgangesignal des Ortsdekoders (33) zu addieren, und einen Komparator (3*0» na den kodierten Ausgangscode in Abhängigkeit von der Polarität des Ausgangssignals des Addierers (32) abzugeben, wodurch die Kodierung des dritten Bits und der nachfolgenden Bits ausgeführt wird.

2. Nichtlinearer Dekoder, gekennzeichnet durch einen Hilfedekoder (53) zur Dekodierung des Einganga-PCM-Codes mit Ausnahme des ersten und zweiten Bits, einen Dekodier« kreis (5*0 des zweiten Bits mit einer Abschnittsverstärkerkennlinie, d esst η Knickpunkt derart angeordnet ist, daß er dem Übergangspegel des zweiten Bits amtspricht» wodurch das Ausgangssignal des Hilfsdekoders (53) nichtlinear verstärkt wird, und einen Dekodierkreis (55) des

109821/1735

ersten Bits zur Umwandlung des einpoligen Ausgangssignalsdee Dekodierkreises (5*0 des zveiten Bits in ein zveipoliges Analogsignal.

3. Kodierer nach Anspruch 1, dadurch gekennzeichnet, daß der Kodierkreis (36) des ersten Bits aus einen Funktionsverstärker (36i)_t Dioden (362,363), Widerständen (3611 bis 3615), einem Komparator {36k) und einem Flip-Flop (365) besteht. -

h. Kodierer nach Anspruch 1 oder 3t dadurch gekennzeichnet, daß der Kodierkreis (37) des zveiten Bits aus einem Funktionsrerstärker (371), Dioden (372,373) Widerständen (3712 bis 3715)t einem Komparator (37*0 *nd einem Flip-Flop (375) besteht.

5. Kodierer nach einem der Ansprüche 1, 3 oder k, dadurch gekennzeichnet, daß der Addierer (32) aus einem Funktionsverstärker (322) und einem Widerstand (323) besteht.

6. Kodierer nach einem der Ansprüche 1 oder 3 bis 5, da- d durch gekennzeichnet, daß der Ortsdekoder (33) aus einem Speicherkreis (331), einem Matrixkreis (332)» einem Leitertreiberkreis (333) und einem Leiternetzwerk (33¹O besteht.

7. Kodierer nach Anspruch 6, dadurch gekennzeichnet, daß der Speicherkreis (331) aus Flip-Flops (3311,3312), einem Und-Gatter (3313) und einem Oder-Gatter (331k) besteht.

109821/1735

8. Kodierer nach Anspruch 6, dadurch gekennzeichnet, daß der Matrixkreis (332) aus Und-Gat*ern (3321 bia 3323) besteht.

9. Kodierer nach Anspruch 6, dadurch gekennzeichnet, daß der Leitertreiberkreia (333) aus Stroageneratoren (3331 bis 3333)besteht.

10. Kodierer nach Anspruch 6, dadurch gekennzeichnet, daß das Leiternetzverk (33*0 aus Widerständen (33^01 bis 33²Oo) besteht.

11. Kodierer nach Anspruch 1, dadurch gekennzeichnet, daß der Komparator (3²O eine Vergleichsschaltung ) und ein Flip-Flop (3^2) aufweist.

109821/1735