DE19922060C2 - Verfahren zur Umwandlung eines digitalen Signals - Google Patents
Verfahren zur Umwandlung eines digitalen SignalsInfo
- Publication number
- DE19922060C2 DE19922060C2 DE19922060A DE19922060A DE19922060C2 DE 19922060 C2 DE19922060 C2 DE 19922060C2 DE 19922060 A DE19922060 A DE 19922060A DE 19922060 A DE19922060 A DE 19922060A DE 19922060 C2 DE19922060 C2 DE 19922060C2
- Authority
- DE
- Germany
- Prior art keywords
- current
- coarse
- fine
- integrator
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Umwandlung eines digitalen Signals, insbe
sondere eines Sensorsignales, in ein digital steuerbares Ausgangssignal, mit einem
Mikroprozessor, mit einem vorzugsweise in den Mikroprozessor integrierten n-Bit-
A/D-Wandler und mit einem zweiten n-Bit-A/D-Wandler, wobei der Mikroprozessor
die Ausgangsströme zweier parallelgeschalteter Stromkanäle steuert und die beiden
Ausgangsströme der Stromkanäle zusammenaddiert das Ausgangssignal mit einer
(n + m)-Bit-Auflösung bilden und wobei der erste Stromkanal einen Grobstrom IG mit
den höherwertigen x-Bits und der zweite Stromkanal einen Feinstrom IF mit den nie
derwertigen y-Bits liefert.
Im Rahmen der Erfindung wird unter einem digital steuerbaren Ausgangssignal ein
quasi-analoges Ausgangssignal verstanden, d. h. ein solches Ausgangssignal, das im
Gegensatz zu einem digitalen Signal nicht als eine Folge von Bits angezeigt wird,
sondern einen konkreten Wert, beispielsweise einen Strom- oder Spannungswert an
zeigt. Da das Ausgangssignal aus einem digitalen Signal umgewandelt wird, kann es
nur bestimmte diskrete Werte annehmen. Dabei ist ein entscheidendes Kriterium die
maximal mögliche Auflösung des Ausgangssignals, d. h. die maximal mögliche Anzahl
an Unterteilungen eines vorgegebenen oder gewünschten Bereichs des Ausgangssi
gnals.
Es sind bereits Verfahren bekannt, bei denen ein digitales Signal durch Pulsweitenmo
dulation mit einem n-Bit-Wandler-Regelkreis in ein zu dem digitalen Signal propor
tionales quasi-analoges Ausgangssignal umgewandelt werden kann. Dabei ist die
Auflösung des quasi-analogen Ausgangssignals zum einen abhängig von der Bitzahl
des digitalen Signals, zum anderen von der Bitzahl des verwendeten Wandlers. Eine
ausreichend hohe Bitzahl des digitalen Signals vorausgesetzt, müßte somit ein Wand
ler mit einer der gewünschten Auflösung entsprechenden Bitzahl verwendet werden.
Heutzutage sind 8-Bit-Wandler Standard und relativ preiswert zu haben. Demgegen
über sind 10- oder 12-Bit-Wandler relativ teuer, so daß eine Verwendung solcher 10-
oder 12-Bit-Wandler bei insgesamt recht preiswerten Geräten, beispielsweise Senso
ren, nicht wirtschaftlich ist. Trotzdem ist es häufig erwünscht, eine höhere Auflösung
als die durch einen 8-Bit-Wandler vorgegebene maximale Auflösung von 256 Stufen
zur Verfügung zu haben.
Aus der deutschen Offenlegungsschrift 39 16 202 ist ein Verfahren bekannt, bei dem
zwei A/D-Wandler verwendet werden, mit deren Hilfe eine sogenannte Kaskadierung
des Ausgangssignals vorgenommen wird. Der gewünschte große Bereich wird da
durch erreicht, daß ein erster A/D-Wandler innerhalb eines speziellen Quantisierungs
bereichs Ausgangsspannungen in feinen Abstufungen liefert und der zweite A/D-
Wandler dem Quantisierungsbereich des ersten A/D-Wandlers entsprechende grobe
Ausgangsspannungen zur Verfügung stellt. Nachteilig ist hierbei, daß der maximale
Spannungsbereich der Feinstufe durch eine Spanungsstufe der Grobstufe festgelegt
ist. Dies kann zum einen zu Unstetigkeiten an den Übergangsstellen führen, wenn der
grobe Schritt nicht genau dem Quantisierungsbereich des ersten A/D-Wandlers ent
spricht. Zum anderen wird durch den begrenzten maximalen Spannungsbereich der
Feinstufe die Genauigkeit der Umwandlung insgesamt verringert, wenn nicht kost
spielige hochgenaue Bauteile verwendet werden.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, unter Verwendung
möglichst kostengünstiger Bauteile ein Verfahren zur Umwandlung eines digitalen Si
gnals in ein digital steuerbares Ausgangssignal mit möglichst großer Auflösung und
großer Genauigkeit zur Verfügung zu stellen.
Diese Aufgabe ist nach der Lehre der Erfindung zunächst dadurch gelöst, daß die bei
den Stromkanäle durch impulsgesteuerte Integrierer geregelt und die Spannungsab
fälle an den Integrierern jeweils einem A/D-Wandler zugeführt werden, wobei der In
tegrationsspannungsbereich ΔUGmax zur Regelung des Grobstroms IG im wesentli
chen gleich dem Integrationsspannungsbereich ΔUFmax zur Regelung des Feinstroms
IF ist. Der Integrierer, der den Grobstrom regelt, fungiert somit als Grobzähler der x-
höherwertigen Bits des Ausgangssignals und der Integrierer, der den Feinstrom steu
ert, als Feinzähler der y-niederwertigen Bits des Ausgangssignals.
Das erfindungsgemäße Verfahren ist besonders vorteilhaft durch die Möglichkeit der
Verwendung von Standard-Mikroprozessoren, die einen realen 8-Bit A/D-Wandler
aufweisen, aus dem mittels Zeitmultiplexverfahren zwei oder mehrere A/D-Wandler
gebildet werden können. Derartige Standard-Mikroprozessoren sind sehr preiswert
sowie in verschiedenen Ausführungen erhältlich. Bei dem erfindungsgemäßen Verfahren
kann somit aus einem 2n-Bit-Signal ein digital steuerbares Ausgangssignal mit
einer Auflösung von (n + m)-Bit gebildet werden. Dabei ist m ≦ n; die maximale
Auflösung des Ausgangssignals ist somit 2n-Bit. Die höherwertigen x-Bits, mit x ≦ n,
des 2n-Bit breiten digitalen Signals bilden dabei den Grobstrom IG und die nieder
wertigen y-Bits, mit y = (n + m) - x, den Feinstrom IF. Bei der Umwandlung eines 16-
Bit breiten digitalen Signals in ein digital steuerbares Ausgangssignal mit einer Auflö
sung von beispielsweise 12-Bit mittels eines Mikroprozessors mit zwei 8-Bit A/D-
Wandlern können somit die 8 höherwertigen Bits den Grobstrom IG und die 4 nie
derwertigen Bits dann den Feinstrom IF bilden.
Durch die gleich großen Integrationsspannungsbereiche zur Regelung des Grobstro
mes IG und des Feinstromes IF ist keine Schachtelung notwendig, d. h. UGmax und
UFmax sind nicht proportional zum Verhältnis von IG zu IF. Hierdurch kann eine
größere Genauigkeit auch bei Verwendung von kostengünstigen Bauteilen erreicht
werden, insbesondere dann, wenn der Integrationsspannungsbereich ΔUGmax und der
Integrationsspannungsbereich ΔUFmax so groß wie möglich gewählt werden, nach
Möglichkeit so groß wie die Betriebsspannung UB.
Vorteilhafterweise weist jeder Integrierer einen Kondensator, insbesondere einen
COG-Keramikkondensator, mindestens einen Widerstand und einen Operationsver
stärker, insbesondere einen HCMOS- oder CMOS-Operationsverstärker auf.
Eine vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ist dadurch ge
kennzeichnet, daß ein Überlauf des Feinstroms IF zu einer Erhöhung des Grobstroms
IG und zu einer gleichzeitigen Herabsetzung des Feinstroms IF auf die Grundstufe
führt und der Grobstrom IG solange unverändert bleibt, bis ein solcher Überlauf er
zeugt wird. Dadurch ist sichergestellt, daß ein Überlauf des Feinstroms IF nicht zu ei
ner Abweichung des Ausgabesignals vom Sollwert führt.
Nach einer besonders vorteilhaften Weiterbildung ist es möglich, zur schnelleren Er
reichung des Zielwertes besonders bei großen Regelabweichungen die Zeitkonstante
τ des Integrierers des Grobstromes IG zu verändern. Dies geschieht vorteilhafterweise
nicht über die Veränderung des Kondensatorwertes des Integrierers, sondern durch
die Parallelschaltung eines wesentlich kleineren Widerstandes R2.
Eine weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens ist da
durch gekennzeichnet, daß das Ausgangssignal wahlweise als Stromwert oder als
Spannungswert zur Verfügung gestellt werden kann.
Im einzelnen gibt es nun eine Vielzahl von Möglichkeiten, das erfindungsgemäße Ver
fahren auszugestalten. Dazu wird verwiesen einerseits auf die dem Patentanspruch 1
nachgeordneten Patentansprüche, andererseits auf die Beschreibung bevorzugter
Ausführungsbeispiele in Verbindung mit der Zeichnung. In der Zeichnung zeigen
Fig. 1 eine erste, vereinfachte Ausführung einer elektronischen Schaltung zur
Durchführung des erfindungsgemäßen Verfahrens,
Fig. 2 eine zweite, detaillierte Ausführung einer elektronischen Schaltung zur
Durchführung des erfindungsgemäßen Verfahrens,
Fig. 2a eine weitere, gegenüber der Schaltung nach Fig. 2 modifizierte Ausfüh
rung einer elektronischen Schaltung zur Durchführung des erfindungs
gemäßen Verfahrens,
Fig. 3 eine Ausführung eines Teils einer elektronischen Schaltung zum wahl
weisen Zurverfügungstellen des Ausgangssignals als Stromwert oder als
Spannungswert gemäß einer bevorzugten Ausgestaltung des erfin
dungsgemäßen Verfahrens,
Fig. 4 ein Zeitschema des Verlaufs der Ausgänge der beiden Integrierer und
Fig. 5 einen Ausschnitt aus dem Zeitschema des Verlaufs des Ausgangs des
den Feinstrom steuernden Integrierers.
Fig. 1 zeigt eine vereinfachte Darstellung einer Schaltung zur Durchführung eines er
findungsgemäßen Verfahrens, mit einem Mikroprozessor 1, mit zwei Integrierern 2, 3
und mit zwei Transistoren 4, 5. Der Eingang 6 des Mikroprozessor 1 ist mit einem
A/D-Wandler 7 verbunden, an dessen Eingang 8 beispielsweise ein in Fig. 1 nicht
dargestellter Sensor 9 angeschlossen sein kann. Der A/D-Wandler 7 führt die Um
wandlung des in der Regel analogen Sensorsignals in ein dazu proportionales digita
les Signal durch. Selbstverständlich kann ein solcher A/D-Wandler 7 auch direkt in
einem Sensor 9 integriert sein, so daß das Sensorsignal direkt an den Eingang 6 des
Mikroprozessors 1 gegeben wird.
Fig. 2 zeigt eine konkretere Ausführung einer elektrischen Schaltung zur Durchfüh
rung des erfindungsgemäßen Verfahrens. Wie die Schaltung gemäß der Fig. 1 besteht
auch die Schaltung gemäß der Fig. 2 aus einem Mikroprozessor 1 und zwei Integrie
rern 2, 3. Dem Integrierer 3 ist wie in Fig. 1 ein Transistor 5 nachgeschaltet, während
dem Integrierer 2 anstelle des Transistors 4 aus Fig. 1 eine Darlington-Stufe 10 nach
geschaltet ist. Durch eine solche Darlington-Stufe 10 kann im Vergleich zu einem ein
fachen Transistor eine größere Stromverstärkung erreicht werden.
Die Integrierer 2, 3 bestehen jeweils aus einem Kondensator 11a und einem Operati
onsverstärker 11b. Dabei wird als Kondensator 11a vorzugsweise ein COG-Keramik
kondensator und als Operationsverstärker 11b ein HCMOS- oder CMOS-Operations
verstärker verwendet. Der Vorteil von Keramikkondensatoren, insbesondere von
COG-Keramikkondensatoren, besteht in ihrer sehr großen Temperaturstabilität und
ihrer linearen Spannungs-Kapazitäts-Kennlinie. HCMOS- oder CMOS-Operations
verstärker ermöglichen sehr geringe Eingangsströme und führen somit nur zu einer
unmerklichen Entladung der Integrierer.
Bei dem Mikroprozessor 1 handelt es sich vorteilhafterweise um einen marktüblichen
Low-cost-4-Bit-Mikroprozessor mit einem 8-Bit A/D-Wandler. Als Beispiel eines sol
chen Mikroprozessors 1 kann ein Mikroprozessor vom Typ NEC 17149 verwendet
werden. Ein solcher Mikroprozessor wird mit einer Betriebsspannung von 5 V und
einer Taktfrequenz von 8 MHz betrieben und weist einen realen 8-Bit A/D-Wandler
und mehrere Push-Pull-Tristate-Ports 12a, 12b auf. Neben dem einen realen 8-Bit A/D-
Wandler weist ein solcher Mikroprozessor drei virtuelle A/D-Wandler auf.
Der Stromkanal des Grobstroms IG ist aus dem Integrierer 2 und der Darlington-Stufe
10 gebildet. Der Stromkanal des Feinstroms IF ist entsprechend aus dem Integrierer 3
und dem Transistor 5 gebildet. Über die Push-Pull-Tristate-Ports 12a, 12b gibt der Mikroprozessor
1 mit jedem Taktzyklus 0- oder 1-Impulse an die Integrierer 2 und 3.
Somit fungiert der Integrierer 2 als Grobzähler des Grobstromes IG und der Integrierer
3 als Feinzähler des Feinstroms IF. Die Impulse des Mikroprozessors 1 führen zu ei
nem Ansteigen (1-Impuls) oder einem Abfallen (0-Impuls) der Spannungsabfälle UG
bzw. UF an den Integrierern 2 bzw. 3 um einen definierten Betrag ΔUG bzw. ΔUF.
Die Spannungsabfälle UG bzw. UF an den Integrierern 2, 3 sind auf A/D-Wandlerein
gänge 13 bzw. 14 des Mikroprozessors 1 zurückgeführt. Ein dritter A/D-Wandlerein
gang 15 ist mit der Referenzspannung, in diesem Fall mit + 5 V, verbunden. Durch die
Referenzspannung wird somit festgelegt, welchem Spannungswert 8-Bit entsprechen
sollen.
Gemäß dem erfindungsgemäßen Verfahren zur Umwandlung eines digitalen Signals in
ein digital steuerbares Ausgangssignal werden die beiden parallelen Stromkanäle
durch den Mikroprozessor 1 gesteuert. Im folgenden soll dieses Verfahren nun an ei
nem Beispiel in Verbindung mit der Fig. 2 erläutert werden.
Das analoge Signal eines Sensors 9 wird mit Hilfe des A/D-Wandlers 7 in ein digitales
16-Bitsignal umgewandelt. Dieses digitale 16-Bitsignal wird an den Eingang 6 des
Mikroprozessors 1 gegeben. Der Mikroprozessor 1 steuert die Ausgangsströme zwei
er parallelgeschalteter Stromkanäle, indem Impulse auf die Integrierer 2 und 3 gege
ben werden. Der erste Stromkanal liefert einen Grobstrom IG mit den acht höherwerti
gen Bits und der zweite Stromkanal einen Feinstrom IF mit den vier niederwertigen
Bits, so daß nach der Addition der beiden Ausgangsströme der Stromkanäle ein quasi-
analoges Ausgangssignal 16 mit 12-Bit Auflösung zur Verfügung steht.
Über die A/D-Wandlereingänge 13 bzw. 14 werden die Spannungsabfälle UG, UF an
den Integrierern 2 bzw. 3 abgefragt, so daß zum einen bei einem Überlauf des Fein
zählers dieser auf die Grundstufe zurückgesetzt wird, zum anderen gleichzeitig der
Grobzähler entsprechend um eine Stufe erhöht oder erniedrigt wird. Darüber hinaus
wird durch das ständige Abfragen der Spannungsabfälle UG und UF bzw. des Grob
stroms IG und des Feinstroms IF zumindest der Grobstrom IG um einen der jeweiligen
Grobstufe entsprechenden Wert herumgetoggelt. Würde der Grobstrom IG bei kon
stantem Sensorsignal innerhalb einer Schrittweite der Grobzählers frei schwanken, so
wäre die weitere Auflösung des Ausgangssignals in die vier Bits des Feinzählers
überflüssig.
Darüber hinaus enthält die elektronische Schaltung gemäß Fig. 2 noch einen Über
steuerungsschutz 17 und eine Konstantstromquelle 18, welche einen dritten, paralle
len Stromkanal bildet und einen Offsetstrom IQ liefert. Durch den Offsetstrom IQ wird
gewährleistet, daß dann, wenn das Ausgangssignal als Stromwert anstehen soll, dieser
Stromwert im Bereich von beispielsweise 4 bis 20 mA und nicht im Bereich von 0 bis
16 mA liegt.
Im Unterschied zu der Schaltung gemäß Fig. 2 ist bei der Schaltung gemäß Fig. 2a
dem Widerstand R1 des Integrierers 2 noch ein zweiter, wesentlich kleinerer Wider
stand R2 parallel geschaltet, der einerseits mit dem negativen Eingang des Opera
tionsverstärkers des Integrierers 2 und andererseits mit einem weiteren Push-Pull-Tri
state-Port 12c des Mikroprozessors 1 verbunden ist. Durch die Parallelschaltung des
Widerstandes R2 wird die Zeitkonstante τ des Integrierers 2 verkleinert, so daß bei ei
ner großen Regelabweichung des Sensorsignals am Eingang 6 des Mikroprozessors 1
der erforderliche Grobstrom IG und damit auch das gewünschte Ausgangssignal 16
schneller erreicht wird.
Der in Fig. 3 dargestellte Teil einer elektronischen Schaltung ermöglicht es, daß bei
dem erfindungsgemäßen Verfahren das Ausgangssignal wahlweise als Stromwert
oder als Spannungswert herausgeführt wird. Die Schaltung, wie sie in Fig. 2 darge
stellt ist, liefert als Ausgangssignal 16 die Summe der Ströme der drei parallelgeschal
teten Stromkanäle, also die Summe aus Grobstrom IG, Feinstrom IF und Offsetstrom IQ.
Bei Stromwahl wird das Ausgangssignal über eine Diode 19 an den I/U-Ausgang 20
geführt. Bei Spannungswahl fließt das Ausgangssignal 18 über einen internen Wider
stand 21. Eine als Impedanzwandler arbeitende Operationsverstärkerschaltung 22
nimmt die am internen Widerstand 21 abgefallene Spannung hochohmig ab und gibt
diese Spannung niederohmig an die Kathode der Diode 19 weiter. Die Operations
verstärkerschaltung 22 sorgt dabei dafür, daß an der Diode 19 an der Anode und an
der Kathode die selbe Spannung anliegt. Bei Spannungswahl wird die Operations
verstärkerschaltung 22 durch eine Spannungsquelle mit einem positiven Potential
versorgt. Der eine Pol des I/U-Ausgangs 20 liegt an einer negativen Versorgungsspannung,
so daß das Ausgangssignal dann zwischen der Kathode der Diode 19 und
der negative Versorgungsspannung anliegt. In Fig. 3 beträgt die negative Ver
sorgungsspannung -10 V, so daß am I/U-Ausgang 20 eine Spannung von 0-10 V
anliegt.
Durch weiter vorgesehene Schalter 23, 24 wird sichergestellt, daß nur der Strom der
drei Stromkanäle nach außen fließt. Über einen Schalter 25 wird bei Spannungswahl
der Offsetstrom IQ abgeschaltet, bei Stromwahl bleibt die Operationsverstärkerschal
tung 22 unversorgt, wodurch sich eventuell aufteilende Ströme am I/U-Ausgang 20
wieder addieren.
Fig. 4a zeigt das Zeitschema des Spannungsverlauf am Ausgang des Integrierers 2 bei
entsprechenden Impulsen an dessen Eingang, Fig. 4b das entsprechende Zeitschema
des Spannungsverlauf am Ausgang des Integrierers 3 bei entsprechenden Impulsen
an dessen Eingang. Durch 0- oder 1-Impulse mit einer ersten Impulsdauer tmax steigt
bzw. fällt der Spannungsabfall UG am Integrierer 2 um ΔUG, der Spannungsabfall UF
am Integrierer 3 um ΔUFmax - ΔUF. Bei dem zuvor beschriebenen und in Fig. 4
dargestellten Beispiel mit einer Betriebsspannung von 5 V und einem in 8-Bit unter
teiltem Grobstrom IG sowie einem in 4-Bit unterteilten Feinstrom IF beträgt die Span
nungsänderung ΔUG = 5 V : 28 = 19,53 mV und die Spannungsänderung ΔUFmax = 5 V.
Der Spannungsabfall UF ändert sich somit innerhalb der ersten Impulsdauer tmax
um den maximal möglichen Betrag, während sich der Spannungsabfall UG nur um
einen Betrag entsprechend einer Grobstufe ändert. Bei einer Referenzspannung von
+5 V, die den Spannungswert für 8-Bit und damit den maximal möglichen
Spannungswert festlegt, betragen damit auch die Integrationsspannungsbereiche
ΔUGmax und ΔUFmax 5 V.
Die erste Art von Impulsen mit einer Impulsdauer tmax liegt am Eingang des Integrie
rers 2 in Form eines Steigimpulses 26 an, wodurch der Spannungsabfall UG um ΔUG
ansteigt. Dabei erfolgt ein solcher Steigimpuls 26 dann, wenn gleichzeitig am Ein
gang des Integrierers 3 ein Überlaufimpuls 27 mit derselben Impulsdauer tmax anliegt.
Ein solcher Überlaufimpuls 27 wird dann erzeugt, wenn der Feinzähler auf Stufe 15
steht und durch Anliegen eines Steigimpulses 28 der nächsthöhere Wert erreicht wer
den soll. Der Feinzähler geht dann nicht auf die nächsthöhere Stufe, d. h. nicht auf
die Stufe 16, sondern durch den Überlaufimpuls 27 auf Stufe 1 zurück, wobei der
Wert des Grobzählers gleichzeitig durch den Steigimpuls 26 um eine Stufe erhöht
wird.
Mit einer zweiten Art von Impulsen, den Halteimpulsen 28 mit einer Impulsdauer tmin,
ist sichergestellt, daß die Regelabweichung der Grobstufe bei jedem Wert eines kon
stanten Sensorsignals minimal ist. Könnte sich der Grobstrom IG innerhalb einer Stufe
des Grobzählers frei bewegen, so würde dies die weitere Unterteilung in einen Fein
strom IF sinnlos machen bzw. das Ausgangssignal mit der um die Bitzahl des Fein
stromes erhöhten Auflösung mit einer erhöhten Fehlerrate belegen. Durch die
Halteimpulse 28 der Impulsdauer tmin ist dafür gesorgt, daß die maximale Abwei
chung 29 des Grobstromes IG von einem festen Stromwert kleiner ist als der Betrag
des kleinsten aufflösbaren Stromwertes des Feinstromes IF, also kleiner ist als eine
Stufe ΔUF des Feinzählers. Sinnvoll ist dabei ein Größenunterschied mit einem Faktor
von etwa 10 bis 30.
Fig. 5 zeigt einen vergrößerten Ausschnitt des Spannungsverlaufs aus Fig. 4b. Darin
ist zunächst noch einmal der Übergang des Feinzählers von Stufe 15 auf Stufe 1 in
nerhalb der Impulsdauer tmax erkennbar. Darüber hinaus ist in der Fig. 5 die Impuls
dauer tF der Steigimpulse 30 des Feinzählers erkennbar, die zeitlich zwischen tmax
und tmin liegt. Bei einem Feinzähler mit, wie in dem beschriebenen Beispiel, vier Bit,
also mit 24 = 16 Stufen, beträgt die Spannungsänderung ΔUF am Integrierer 3 beim
Übergang von einer Stufe zur nächsthöheren Stufe ΔUF = ΔUFmax : 24 = 5 V : 16 =
312,5 mV.
In dem beschriebenen Beispiel mit dem eingangs erwähnten Mikroprozessor 1 vom
Typ NEC 17149 mit einer Taktfrequenz von 8 MHz beträgt die Impulsdauer tmax =
2 ms, die Impulsdauer tmin = 6 µs und die Impulsdauer tF = 133 µs.
Insgesamt existieren somit bei der Schaltung gemäß der Fig. 2 drei verschiedene Im
pulsarten, alle mit der selben Amplitude - negativer Impuls 0 V, positiver Impuls +5 V
- jedoch mit unterschiedlichen Impulsdauer und unterschiedlicher Funktion. Allen
gemeinsam ist darüber hinaus die konstante Periodendauer von im oben genannten
Beispiel 2 ms.
- 1. Impulsdauer tmax = 2 ms. Sie dient zum einen zum Zurücksetzen des Fein zählers um ΔUFmax, zum anderen gleichzeitig zum Ändern des Grobzählers um ΔUG. Dadurch, daß im Moment des linearen Rücksetzens des Feinzähler der Grobzähler während der gleichen Impulsdauer tmax erhöht wird, werden Unstetigkeiten verhindert.
- 2. Impulsdauer tmin = 6 µs. Diese abwechselnd positiven und negativen "Tog gelimpulse" bewirken keine Spannungsänderung über einen längeren Zeit raum, sondern sorgen dafür, daß die Regelabweichung der Grobstufe und eventuell auch der Feinstufe bei jedem Wert des konstanten Sensorsignals minimal ist.
- 3. Impulsdauer tF = 133 µs. Sie dient zum Verändern von ΔUF und ergibt sich direkt aus der Impulsdauer tmax, dividiert durch die Anzahl der Stufen des Feinzählers minus eins.
Bei der Schaltung gemäß Fig. 2a gibt es zusätzlich zu den oben genannten Impulsar
ten eine vierte Impulsart mit einer variablen Impulsdauer tGvar. Bei einer großen Re
gelabweichung wird zur Verringerung der Reaktionszeit nicht nur die Zeitkonstante
τ des Integrierers 2 der Grobstufe verändert, sondern vorteilhafterweise auch die op
timale Impulsdauer des über den Push-Pull-Tristate-Port 12c gesendeten Impulses
vom Mikroprozessor berechnet. Diese Impulsart ist somit die einzige, deren Dauer
nicht konstant ist.
Soll das digitale Sensorsignal am Eingang 6 des Mikrprozessors 1 beispielsweise auf
einen Strombereich von 0-16 mA abgebildet werden, so ergeben sich für den Grob
strom IG und den Feinstrom IF bzw. die einzelnen Unterteilungen für das zuvor be
schriebene Beispiel mit achtfach höherwertigen und vierfach niederwertigen Bits fol
gende Werte:
IGmax = 16 mA
ΔIG = IGmax : 28 = IGmax : 256 = 62,5 µA
IFmax = ΔIG = 62,5 µA
ΔIF = IFmax : 24 = IFmax : 16 = 3,9 µA
Gegenstand der Erfindung ist nicht nur das im einzelnen beschriebene und durch die
Patentansprüche dargestellte Verfahren zur Umwandlung eines digitalen Signals in
ein digital steuerbares Ausgangssignal, Gegenstand der Erfindung ist vielmehr auch
die zuvor beschriebene und in den Fig. 1 bis 3 dargestellte Schaltung mit allen be
schriebenen und dargestellten Varianten.
Claims (19)
1. Verfahren zur Umwandlung eines digitalen Signals, insbesondere eines Sensorsi
gnales, in ein digital steuerbares Ausgangssignal, mit einem Mikroprozessor, mit einem
vorzugsweise in den Mikroprozessor integrierten n-Bit-A/D-Wandler und mit einem
zweiten n-Bit-A/D-Wandler, wobei der Mikroprozessor die Ausgangsströme zweier
parallelgeschalteter Stromkanäle steuert und die beiden Ausgangsströme der
Stromkanäle zusammenaddiert das Ausgangssignal mit einer (n + m)-Bit-Auflösung
bilden und wobei der erste Stromkanal einen Grobstrom IG mit den höherwertigen x-
Bits und der zweite Stromkanal einen Feinstrom IF mit den niederwertigen y-Bits lie
fert, dadurch gekennzeichnet, daß die beiden Stromkanäle durch impulsgesteuerte
Integrierer geregelt und die Spannungsabfälle an den Integrierern jeweils einem A/D-
Wandler zugeführt werden, wobei der Integrationsspannungsbereich ΔUGmax zur Re
gelung des Grobstroms IG im wesentlichen gleich dem Integrationsspannungsbereich
ΔUFmax zur Regelung des Feinstroms IF ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Integrationsspan
nungsbereich ΔUGmax und der Integrationsspannungsbereich ΔUFmax gleich groß
und gleich der Betriebsspannung UB sind.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder Integrierer
einen Kondensator, mindestens einen Widerstand und einen Operationsverstärker
aufweist.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß ein
Überlauf des Feinstroms IF zu einer Erhöhung des Grobstroms IG und zu einer gleich
zeitigen Herabsetzung des Feinstroms IF auf die Grundstufe führt und der Grobstrom
IG solange unverändert bleibt, bis ein solcher Überlauf erzeugt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der
Spannungsabfall UG an dem Integrierer des Grobstroms IG während einer Impulsdau
er tmax um ΔUG und der Spannungsabfall UF an dem Integrierer des Feinstroms IF
während der Impulslänge tmax um ΔUFmax - ΔUF verändert wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der
Spannungsabfall UF an dem Integrierer des Feinstroms IF während der Impulslänge tF
um ΔUF verändert wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die
Ausgangsströme der beiden Stromkanäle, der Grobstrom IG und der Feinstrom IF, über
die beiden A/D-Wandler des Mikroprozessors abgefragt werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß der Grobstrom IG um
einen festen Stromwert herumgetoggelt wird, wobei die maximale Abweichung des
Grobstroms IG von dem festen Stromwert kleiner ist als der Betrag des kleinsten auf
lösbaren Stromwertes des Feinstroms IF.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß bei
großen Regelabweichungen die Zeitkonstante τ des Integrierers des Grobstroms IG
verändert wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Zeitkonstante τ des
Integrierers des Grobstroms IG durch Parallelschalten eines wesentlich kleineren Wi
derstandes verändert wird.
11. Verfahren nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß bei großen
Regelabweichungen der Spannungsabfall UG an dem Integrierer des Grobstroms IG
durch einen Impuls mit einer variablen Impulsdauer tGvar verändert wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß für die Impulsdauer
tGvar je nach geforderter Regelabweichung vom Mikroprozessor der optimale Wert
berechnet wird.
13. Verfahren nach einem der Ansprüche 3 bis 12, dadurch gekennzeichnet, daß die
Kondensatoren Keramikkondensatoren, vorzugsweise COG-Keramikkondensatoren,
und die Operationsverstärker HCMOS- oder CMOS-Operationsverstärker sind.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die
Integrierer als Inverter betrieben werden.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß das
Ausgangssignal wahlweise als Stromwert oder als Spannungswert erzeugt wird.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß bei Stromauswahl die
Summe der beiden Ausgangsströme über eine Diode als Ausgangsstrom nach außen
geführt wird und daß bei Spannungsauswahl die Summe der beiden Ausgangsströme
über einen internen Widerstand abfließt und eine als Impedanzwandler fungierende
Operationsverstärkerschaltung die über den internen Widerstand abfallende Span
nung nach außen führt.
17. Verfahren nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß ein
Übersteuerungsschutz verwendet wird.
18. Verfahren nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß eine
Konstantstromquelle einen dritten Stromkanal bildet und einen Offsetstrom liefer
und der Offsetstrom bei Stromauswahl zu der Summe der beiden Ausgangsströme
addiert wird.
19. Verfahren nach einem der Ansprüche 1 bis 18 durch die Anwendung gekenn
zeichnet, bei thermisch arbeitenden Sensorsystemen, insbesondere Temperatursenso
ren oder kalorimetrisch arbeitenden Strömungssensoren.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19922060A DE19922060C2 (de) | 1998-05-13 | 1999-05-14 | Verfahren zur Umwandlung eines digitalen Signals |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19821463 | 1998-05-13 | ||
DE19922060A DE19922060C2 (de) | 1998-05-13 | 1999-05-14 | Verfahren zur Umwandlung eines digitalen Signals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19922060A1 DE19922060A1 (de) | 1999-11-25 |
DE19922060C2 true DE19922060C2 (de) | 2001-05-31 |
Family
ID=7867656
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19922060A Expired - Fee Related DE19922060C2 (de) | 1998-05-13 | 1999-05-14 | Verfahren zur Umwandlung eines digitalen Signals |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19922060C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10102791B4 (de) | 2001-01-22 | 2004-04-15 | Ifm Electronic Gmbh | Elektrischer Meßumformer |
DE10350331B4 (de) * | 2003-10-29 | 2006-11-09 | Knorr-Bremse Systeme für Nutzfahrzeuge GmbH | Schaltungsanordnung und Verfahren zur Ausgabe von Analogsignalen durch einen Mikroprozessor |
JP5515161B2 (ja) | 2007-12-27 | 2014-06-11 | 株式会社タニタ | 重量計 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3916202A1 (de) * | 1989-05-18 | 1990-11-22 | Thomson Brandt Gmbh | D/a-wandler mit hoher linearitaet |
-
1999
- 1999-05-14 DE DE19922060A patent/DE19922060C2/de not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3916202A1 (de) * | 1989-05-18 | 1990-11-22 | Thomson Brandt Gmbh | D/a-wandler mit hoher linearitaet |
Also Published As
Publication number | Publication date |
---|---|
DE19922060A1 (de) | 1999-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0522659B1 (de) | Mikroprozessorgesteuerter Gleichspannungswandler | |
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
DE68913405T2 (de) | Stromquellenschaltung. | |
DE10321200B3 (de) | Einrichtung und Verfahren zur Kalibrierung von R/C-Filterschaltungen | |
DE19920306B4 (de) | Schaltungsvorrichtung zum Regeln des Stroms durch eine induktive Last | |
DE2434517C2 (de) | ||
EP2193339A1 (de) | Feldgerät mit einem analogausgang | |
DE3129338A1 (de) | Signalwandler | |
DE2530380A1 (de) | Sprachsynthetisatorsystem | |
DE4320691A1 (de) | Digital/Analog-Wandler | |
DE3427852C2 (de) | ||
DE19922060C2 (de) | Verfahren zur Umwandlung eines digitalen Signals | |
WO1990014717A1 (de) | D/a-wandler mit hoher linearität | |
WO2007028784A1 (de) | Schaltung und verfahren zur ansteuerung eines piezoelektrischen oder elektrostriktiven aktors | |
DE4005037C2 (de) | ||
DE2645013A1 (de) | Schaltungsanordnung zur analog-digital- und digital-analog-umsetzung | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE2615162B1 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Messfuehlern | |
CH669048A5 (de) | Verfahren zur messung des verhaeltnisses einer messgroessenabhaengigen kapazitaet zu einer referenzkapazitaet und einrichtung zur durchfuehrung des verfahrens. | |
DE3617936C2 (de) | ||
DE102018109556A1 (de) | Verfahren, Vorrichtung und System zur Analog-Digital-Wandlung | |
EP2190121B1 (de) | Mehrkanaliger AD-Wandler | |
DE3734874C2 (de) | ||
DE3334364C2 (de) | ||
DE4009799C1 (en) | Measuring DC or AC voltage using symmetrical voltage divider - having two equal resistors bridged by two resistors in series with node connected to reference voltage source |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |