DE2743161A1 - Analog-digital-wandler - Google Patents
Analog-digital-wandlerInfo
- Publication number
- DE2743161A1 DE2743161A1 DE19772743161 DE2743161A DE2743161A1 DE 2743161 A1 DE2743161 A1 DE 2743161A1 DE 19772743161 DE19772743161 DE 19772743161 DE 2743161 A DE2743161 A DE 2743161A DE 2743161 A1 DE2743161 A1 DE 2743161A1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- digital
- converter
- voltage
- partial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
- H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
RL-Nr. 1817/77
Es wird ein Analog-Digital-Wandler vorgeschlagen, welcher nach dem Parallel-Seriell-Prinzip arbeitet und aus zwei
Analog-Digital-Wandlern mit geringerer Binärstellenzahl zusammengesetzt wird. Die Ausgangswerte das ersten Wandlers werden
über einen Digital-Analog-Wandler dem zweiten Wandler als
Referenzspannung zugeführt.
Die Erfindung geht aus von einem Analog-Digital-Wandler nach der Gattung des Hauptanspruchs. Es ist schon ein Analog-Digital-Wandler
bekannt, der nach dem sogenannten Seriell-Prinzip arbeitet. Bei diesem wird das zu wandelnde Analogsignal
einem ersten Analog-Digita.lrWandler mit geringerer
Binärstellenzahl zugeführt. Die Ausgangswerte dieses Wandlers werden über einen Digital-Analog-wandler einer Subtraktionsschaltung zugeführt, mit deren Hilfe das Ausgangssignal des
Digital-Analog-Wandlers vom zu wandelnden Analogsignal subtrahiert
wird. Die Differenz wird an einem zweiten Digital-Analog-Wandler mit ebenfalls geringerer Binärstellenzahl zugeführt.
Die gesamten Ausgangswerte der beiden Analog-Digital-Wandler bi den dann das dem Analogsignal entsprechenden Digitalsignal.
Diese bekannten Wandler sind recht einfach im Aufbau; es können jedoch Fehler u.a. dadurch entstehen, daß sie in dem
zweiten Wandler enthaltene Referenzspannungsquelie und die
vom Digital-Analog-wandler abgegebene Spannung Ungenauigkeiten unterworfen ist.
9098U/0198
RL-Nr.1817/77
Der erfindungsgemäße Analog-Digital-Wandler mit den kennzeichnenden
Merkmalen des Patentanspruchs 1 hat demgegenüber den Vorteil, daß beim zweiten Analog-Digital-Wandler eine
sonst übliche Referenzspannungsquelle und Subtraktionsschaltung und somit eine Vereinfachung und eine Erhöhung der Genauigkeit
auftritt.
Eine wer.terc Verbesserung von Analog-Digital-Wandlern ist
mit Hilfe der Maßnahmen des Patentanspruchs 2 möglich. Durch diese Verbesserungen werden Fehler, welche vom Digital-Analog-wandler
ausgehen, kompensiert, so daß eine Steigerung der Genauigkeit eines derartigen Analog-Digital-Wandlers
möglich ist.
Durch die in dem Unteranspruch aufgeführten Maßnahmen ist eine vorteilhafte Weiterbildung der erfindungsgemäßen Analog-Digital-Wandler
möglich.
/Zeichnung
'Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung
dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigt:
Fig.1 einen bekannten Analog-Digital-Wandler nach dem
Parallel-Seriell-Prinzip und
Fig.2 einen erfindungsgemäßen Analog-Digital-Wandler und
Fig.3 einen erfindungsgemäßen Analog-Digital-Wandler mit
einer Regelung der Ausgangsspannung des Digital-Analog
Wandlers.
9098U/0196
RL-Nr.1817/77
Der Anordnung nach Fig.1 wird bei 1 das zu wandelnde Analog-Digital-Signal
zugeführt und gelangt zu einem ersten Analog-Digital-Wandler 2. Der Analog-Digital-Wandler 2 ist derart
ausgelegt, daß er von den insgesamt acht abzuleitenden Binärstellen die vier Stellen mit der höchsten Fertigkeit ableitet.
Letztere sind in der Figur mit Bit 1, 2, 3 und 4 bezeichnet.
Diese Werte werden den Eingängen eines Eigital-Analog-Wandlers
3 zugeführt. Am Ausgang des Digital-Analog-Wandlers 3 entsteht somit eine Spannung, deren Wert dem Wert der ersten
vier Binärstellen entspricht. Diese Spannung wird mit Hilfe einer Subtraktionsschaltung 5 von dem Eingangssignal abgezogen.
Das Ergebnis, das naturgemäß kleiner als der dem Bit 4 entsprechende Wert ist, wird einem zweiten Analog-Digital-Wandler
zugeführt, welcher aus diesem Rest die Werte für die restlichen 4 Bits (Bit 5 bis Bit 8) ermittelt. Sowohl
die beiden Analog-Digital-Wandler 2 und 6 als auch der Digital-Analog-Wandler 2 beinhalten Referenzspannungsquellen,
•die eine hohe Genauigkeit aufweisen sollten,jedoch sowohl * zeitlichen Schwankungen als auch Exemplarbetreuungen unterworfen
sind. Schließlich können sogar Ungenauigkeiten der Subtraktionsschaltung zu Fehlern führen.
Bei dem erfindungsgemäßen Analog-Digital-Wandler wird die
Anzahl der Fehlerquellen verringert. Bei dem Ausführungsbeispiel nach Fig.2 wird ein bei 7 zugeführtes Analogsignal
einem gleichen 4-Bit-Wandler wie bei der Anordnung nach Fig.1 zugeführt. Dieser ermittelt in gleicher Weise wie der
Wandler nach Fig.1 die vier Bits mit der höchsten Wertigkeit.
9098U/019I
RL-Nr. 1817/77
An diese Ausgänge des Analog-Digital-Wandlers 2 ist ebenfalls
ein Pigital-Analogwandler 8 angeschlossen, dessen Ausgangsspannung
jedoch nicht wie nach Fig.1 von dem zu wandelnden Analogsignal subtrahiert wird, sondern über den aus den Widerständen
R bestehenden Spannungsteiler mehreren Eingängen von Komparatoren 9, 10, 11. 12 eines zweiten Analog-Digital-Wandlers
13 zugeführt. Das vom Digital-Analog-Wandler 8 abgewandte
Ende des Spannungsteilers ist mit einer Konstantstromquelle 14 verbunden. Außerdem wird vorausgesetzt, daß der
Digital-Analog-Wandler 8 über einen niederohmigen Spannungsausgang verfügt. Durch die Einspeisung des konstanten Stromes
wird erreicht, daß die Ausgangsspannung des Digital-Analog-Wandlers 8 an den Verbindungspunkten zwischen den Widerständen
R um jeweils eine konstante Spannung I · R versetzt auftritt. Den anderen Eingängen der Komparatoren 9 bis 12 wird
das zu wandelnde Analogsignal vom Eingang 7 zugeführt. Je nach der Anzahl der noch zu ermittelnden Binärstellen, im
gezeigten Beispiel Bit 1 bis Bit 4, ist die Anzahl der Komparatoren zu wählen, wobei sich für das gezeigte Beispiel
7 Komparatoren ergeben. Der Übersichtlichkeit halber sind •jedoch nur vier davon dargestellt. Mit Hilfe des beschriebenen
Analog-Digital-Wandlers 13, bei dem also mit Hilfe der
Widerstände R und der Komparatoren 9 bis 12 die Ausgangsspannung des Digital-Analog-Wandlers 8 direkt mit dem Analogsignal
verglichen wird, wird also ohne weitere Differenzbildung direkt derjenige Anteil des Analogsignals umgewandelt,
der noch nicht vom Analog-Digital-Wandler 2 erfaßt wurde.
Durch den Fortfall der separaten Subtraktionsschaltung 5
(Fig.1) sowie eine überlicherweise im zweiten Analog-Digital-Wandler
vorhandenen Referenzspannungsquelle ergibt sich einerseits eine Erhöhung der Genauigkeit bei der Umwandlung
und andererseits eine Verbilligung eines Analog-Digital-Wandlers .
9098U/01ÖI ~"
RL-Nr. 1817/77
Bei der Schaltungsanordnung nach Fig.3 stellt 31 einen ersten
Analog-Digital-Wandler, entsprechend dem in Fig.2 gezeigten Teilwandler 2, dar. Der erste Analog-Digital-Wandler umfaßt
drei Komparatoren 32, 33 und 34, deren jeweils einem Eingang das bei 35 zugeführte Analogsignal zugeführt wird. Die Referenzspannungen
für die Komparatoren 32, 33 und 34 werden über einen Spannungsteiler, bestehend aus den Widerständen
36, 37, 38 und 39, erzeugt. Den Enden 41 und 42 dieses Spannungsteilers werden Spannungen U und U zugeführt, welche
dem gesamten Aussteuerungsbereich des Analog-Digital-Viandlers entsprechen. In Fig.3a ist dieser Aussteuerungsbereich schematisch
angedeutet, ebenso wie die drei den Komparatoren zugeführten Referenzspannungen U , U und U ·
Diese Quantisierungsstufen legen die ersten beiden Binärstellen des Digitalsignals fest, was ebenfalls in Fig.3a
angedeutet ist. Befindet sich beispielsweise ein Momentanwert des bei 35 zugeführten Signals unterhalb der Spannung U ,
so gibt der erste Teilwandler die Binärzahl 00 ab. Dazu ist es erforderlich, daß die Ausgangsspannungen der Komparatoren
noch über einen ümcodierer 43 geleitet werden, der in Fig.3
■;' schematisch dargestellt ist. Zur Ermittlung der weiteren
; Binärstellen wird das Signal einem zweiten Analog-Digital-Wandler
56 zugeführt, der aus den Komparatoren 44, 45 und 46 und einem weiteren Ümcodierer 65 besteht. Die Referenzspannungen
für die Komparatoren 44, 45 und 46 werden wie bei der Anordnung nach Fig.2 mit Hilfe der Konstantstromquelle
und den Widerständen 47, 48 und 49 aus der Spannung U- abgeleitet. Das vollständige vierstellige digitale Ausgangssignal
ist an den Ausgängen 61 und 62 des ümcodierers 43 und den Ausgängen 63 und 64 des ümcodierers 6 5 abnehmbar.
9098H/019S
RL-Nr.1817/77
Wie bei der Anordnung nach Fig.2 werden die Ausgangssignale
des ersten Teilwandlers 31 einem Digital-AnalogWandler zugeführt. Dessen Ausgangsspannung kann sowohl im Hinblick auf
die Amplitude als auch im Hinblick auf den Gleichspannungswert beeinflußt werden. Um dieses zu verdeutlichen, wurde
der Digital-Analog-Wandler 50 in Fig.3 schematisch in einen eigentlichen Digital-Analog-Wandler 51 eine Schaltung zur Verstärkungssteuerung
52 und in eine Additionsschaltung 53 aufgeteilt. Mit Hilfe der Schaltung 52 kann durch ein bei 54
zugeführtes Steuersignal die Amplitude der Ausgangsspannung des Digital-Analog-Wandlers 50 beeinflußt werden. Entsprechend
kann mit Hilfe eines bei 55 zugeführten Steuersignals der Gleichspannungswert verändert werden. Diese Darstellung
des Digital-Analog-Wandlers 50 wurde der Übersichtlichkeit halber vorgenommen. In der Praxis ist die Amplitude des Ausgangssignals
bei den meisten verwendeten Digit al- AnalogjWandlern
dadurch zu verändern, daß die Referenzspannungs- oder Stromquelle beeinflußt wird.
Wie bereits erwähnt, wird die Ausgangsspannung des Digital-Analog -Wandlers 50 dem zweiten Teilwandler 56 als Referenz-.spannung
zur Ermittlung der weiteren Binärstellen zugeführt. >'Zur genauen Funktion des gesamten Analog-Digital-Wandlers
ist es nun erforderlich, daß diese Referenzspannung genau der jeweils unterschrittenen Referenzspannung des ersten
Teilwandlers entspricht, so daß also durch den zweiten Teilwandler nur jeweils genau der Teil der Eingangsspannung berücksichtigt
wird, welcher nicht bereits durch den ersten Teilwandler verarbeitet wurde.
Hierzu wird nun mit Hilfe einer sogenannten Sample-and-Hold-Schaltung
57 das Ausgangssignal des Digital-Analog-Wandlers während derjenigen Zeit, während der die Referenzspannung U
9098U/019I
RL-Nr.1817/77
unterschritten ist, gemessen und über einen Zeitraum, der mindestens bis zur nächsten zu erwartenden Unterschreitung
andauert, gespeichert. Diese gespeicherte Spannung wird dem negierenden Eingang eines Differenzverstärkers 58 zugeführt,
dessen anderem, nicht negierenden Eingang die für die untere Grenze des Aufsteuerungsbereichs maßgebliche Spannung U
zugeführt ist.
Ist also das Eingangssignal kleiner als U , das Ausgangssignal des Digital-Analog-Wandlers 50 jedoch nicht genau gleich
der Spannung U , so gibt der Differenzverstärker 58 eine Spannung zur Korrektur des Gleichspannungsanteils des Digital-Analog
-Wandlers 50 ab. Somit erfolgt eine Korrektur des Gleichspannungsversatzes derart, daß die Abweichung der Ausgangsspannung
des Digital-Analog-Wandlers 50 von der Spannung U verringert wird.
Ist beispielsweise das Eingangssignal größer als U-/ so wird
mit Hilfe der Sample-and-Hold-Schaltung 59 die zu dieser
Zeit vorliegende Ausgangsspannung des Digital-Analog-Wandlers 50 dem Differenzverstärker 60 zugeführt und diese mit
der Spannung U _ verglichen. Wird hier eine Abweichung festgestellt,
so wird die Amplitude des Ausgangssignals des Digital : Analog -Wandlers 50 entsprechend verändert. Dadurch wird sichel
gestellt, daß trotz thermisch und zeitlich bedingten Veränderungen des Digital-Analog-Wandlers die im zweiten Teilwandler
56 ermittelten Binärstellen direkt an diejenigen, welche im ersten Teilwandler 31 ermittelt wurden, anschließen.
Es ist im Rahmen der Erfindung auch möglich, den Gegenstand des Patentanspruchs 2 bei einer Anordnung nach Fig.1 anzu
wenden. Hierbei würde das der Subtraktionsschaltung 5 zugeführte Ausgangssignal des Digital-Analog-Wandlers 3 entsprechend
korrigiert werden.
9098U/019·
RL-Nr. 1817/77
Bei der Verwendung des erfindungsgemäßen Analog-Digital-Wandlers
zur Wandlung von Fernsehsignalen ist normalerweise ein regelmäßiges über- bzw.Unterschreiten der für die Regelung
verwendeten Quantisierungsschwellen gegeben. Bei dem Ausführungsbeispiel nach Fig.3 wurden weit voneinander entfernte
Quantisierungsschwellen zur Korrektur verwendet, was zwar zur Erhöhung der Genauigkeit beiträgt, jedoch nicht
unbedingt erforderlich ist. Wird beispielsweise einem Wandler, der für ein Farbfernsehsignal ausgelegt ist, lediglich ein
sogenanntes ΒΑ-Signal zugeführt, das weder über ein Synchronsignal
noch über einen Farbhilfsträger verfügt, so könnte
es bei dem gezeigten Beispiel einer 4-Bit-Wandlung vorkommen,
daß die durch die Spannung ü und U _ gegebenen Quantisierungsschwellen
nicht überschritten werden. In diesem Fall würde ein Wandler nach Fig.3 nicht mit der sonst erzielbaren
erhöhten Genauigkeit arbeiten. Es sei denn, in einem solchen Fall würde man die zur Regelung des Digital-Analog-Wandlers
verwendeten Quantisierungsschwellen umschalten. Eine weitere Möglichkeit, die erzielbare Genauigkeit beizubehalten, besteht
darin, dem ΒΑ-Signal geeignete Impulse zuzufügen, deren Amplitude über die äußeren Quantisierungsschwellen hinausgehen,
Diese Impulse könnten beispielsweise Synchronimpulse und Weißwertimpulse
während eines nicht für die übertragung von In-' formationen vorgesehenen Zeitraumes sein.
9098U/0196
-44-
Leerseite
Claims (7)
- ROBERT BOSCH GMBH den 21.Sept.1977RL-Nr. 1817/77Analog-Digital-WandlerPatentansprüche^r Analog-Digital-Wandler nach dem Parallel-Seriell-Prinzip, bei welchem zwei Teil-Wandler einen Teil der Binärstellenwerte erzeugen, dadurch gekennzeichnet, daß das Analogsignal beiden Teil-Wandlern (13) zugeführt ist, daß die Ausgänge des ersten Teil-Wandlers (2) mit den Eingängen eines Digital-Analog-Wandlers (8) verbunden sind und daß die Ausgangsspannung des Digital-Analog-Wandlers (8) dem zweiten Teil-Wandler (13) als Referenzspannung zugeführt ist.
- 2. Analog-Digital-Wandler nach dem Parallel-Seriell-Prinzip, bei welchem zwei Teilwandler einen Teil der Binärstellenwerte erzeugen und die Ausgänge des ersten Teilwandlers mit den Eingängen eines Digital-Analog-Wandlers verbun den sind, dadurch gekennzeichnet, daß die Aucgangsspannung des Digital-Analog-Wandlers bezüglich der Amplitude und/oder des Gleichspannungswertes von zugeführten Steuerspannungen beeinflußbar ist und daß die Steuerspannungen durch Differenzbildung bei über- oder Unter.schreitung jeweils einer Quantisierungsschwelle zwischen Referenzspannungen und der Ausgangsspannung des Digital-Analog- Wandlers erzeugt sind.909814 / 019βROBERT BOSCH GMBH _ 2 -RL-Nr. 1817/77
- 3. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß bei Überschreitung einer Quantisierungsschwelle des ersten Teilwandlers die für die betreffenden Schwellen vorhandene Referenzspannung zur Differenzbildung verwendet ist.
- 4. Analog-Digital-Wandler nach Anspruch 2 oder 3, dadurch gekennzoichnet, daß bei Unterschreitung einer Quantisierungsschwelle die jeweils um eine Quantisierungsstufe niedrigere Referenzspannung zur Differenzbildung verwendet ist.
- 5. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß die Steuerspannungen oder die zur Differenzbildung verwendete Ausgangsspannung des Digital-Analog-Wandlers mindestens bis zur folgenden über- oder Unterschreitung einer Quantisierungsschwelle gespeichert wird.
- 6. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß den zu wandelnden Signalen Impulse zugefügt sind, deren Amplitude die unterste bzw. oberste Quantisierungsschwelle unter- bzw. überschreiten.
- 7. Analog-Digital-Wandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Spannungsausgang des Digital-Analog-Wandlers (8) über eine Reihe von - vorzugsweise gleichen - Widerständen (R) an eine Konstant-Strom-Quelle (14) angeschlossen ist und daß die Verbindungspunkte zwischen den Widerständen (R) bzw. zwischen dem letzten Widerstand und der Konstant-Strom-Quelle (14) mit jeweils einem Referenzspannungs-Komparator (9,10,11, 12) verbunden sind. 909814/019·
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2743161A DE2743161C2 (de) | 1977-09-26 | 1977-09-26 | Analog-Digital-Wandler |
GB22356/78A GB1591786A (en) | 1977-09-26 | 1978-05-25 | Analogue-digital converter arrangement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2743161A DE2743161C2 (de) | 1977-09-26 | 1977-09-26 | Analog-Digital-Wandler |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2743161A1 true DE2743161A1 (de) | 1979-04-05 |
DE2743161C2 DE2743161C2 (de) | 1985-08-22 |
Family
ID=6019867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2743161A Expired DE2743161C2 (de) | 1977-09-26 | 1977-09-26 | Analog-Digital-Wandler |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE2743161C2 (de) |
GB (1) | GB1591786A (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE87786T1 (de) * | 1985-10-21 | 1993-04-15 | Rank Cintel Ltd | Klemmschaltung fuer einen analog-zu-digitalwandler. |
DE4402952A1 (de) * | 1994-02-01 | 1994-06-23 | Tobias Sander | Verfahren zur Analog - Digital - Wandlung |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3298014A (en) * | 1963-11-01 | 1967-01-10 | Digital Equipment Corp | Analog to digital converter |
US3585631A (en) * | 1969-11-26 | 1971-06-15 | Westinghouse Electric Corp | Square law analog-to-digital converter |
DE2511360A1 (de) * | 1974-03-15 | 1975-09-18 | Thomson Csf | Seriell-paralleler analog-digital-umsetzer |
-
1977
- 1977-09-26 DE DE2743161A patent/DE2743161C2/de not_active Expired
-
1978
- 1978-05-25 GB GB22356/78A patent/GB1591786A/en not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3298014A (en) * | 1963-11-01 | 1967-01-10 | Digital Equipment Corp | Analog to digital converter |
US3585631A (en) * | 1969-11-26 | 1971-06-15 | Westinghouse Electric Corp | Square law analog-to-digital converter |
DE2511360A1 (de) * | 1974-03-15 | 1975-09-18 | Thomson Csf | Seriell-paralleler analog-digital-umsetzer |
Also Published As
Publication number | Publication date |
---|---|
DE2743161C2 (de) | 1985-08-22 |
GB1591786A (en) | 1981-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3003099C2 (de) | Digital-Analog-Wandler mit Kompensationsschaltung | |
DE3902313C2 (de) | Analog /Digitalwandler | |
DE2838849C2 (de) | ||
DE2511360C3 (de) | Seriell-paralleler Analog-Digital-Umsetzer | |
DE10392236T5 (de) | Analog/Digital-Umsetzvorrichtung und -verfahren | |
DE3643161A1 (de) | Verfahren und vorrichtung zur offsetspannungs-korrektur in einem analog/digital-umsetzer | |
DE3606893A1 (de) | Analog-digital-wandler | |
DE2628662C3 (de) | System zur Korrektur der digitalen Wertigkeit von Signalen | |
DE3147578C2 (de) | ||
DE1280297B (de) | Korrekturschaltung fuer fehlerhafte Vergleiche bei einem Analog-Digital-Umsetzer | |
DE2619314C2 (de) | ||
DE1244854B (de) | Temperaturkompensierter Coder fuer die Puls-Code-Modulation | |
DE2743161A1 (de) | Analog-digital-wandler | |
DE2648515A1 (de) | Anordnung zur digitalen regelung | |
DE3405438A1 (de) | Integrierbarer analog/digitalwandler | |
DE2419642C3 (de) | Analog-Digital-Umsetzer | |
DE2657915C3 (de) | Verfahren und Vorrichtung zur digitalen Messung analoger Größen | |
DE4319376C1 (de) | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel | |
DE2334318C3 (de) | Verfahren zum Umwandten eines Analogsignals in ein Digitalsignal | |
DE3700987C2 (de) | Einrichtung zur Erfassung einer elektrischen Spannung zur Verarbeitung in einem Mikrorechner | |
DE3605701A1 (de) | Verfahren zur wandlung eines analogen signals in ein digitales signal | |
DE2231216B2 (de) | Digital-Analog-Umsetzer | |
DE102020211321A1 (de) | Vorrichtung und Verfahren zur Konvertierung eines analogen Eingangssignals in einen digitalen Signalwert und Sensorvorrichtung | |
DE3521224A1 (de) | Analog/digital-wandler | |
DE2826072C3 (de) | Verfahren und Schaltungsanordnung zur Analog-Digitalumsetzung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8120 | Willingness to grant licences paragraph 23 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |