DE2743161C2

DE2743161C2 - Analog-Digital-Wandler

Info

Publication number: DE2743161C2
Application number: DE2743161A
Authority: DE
Inventors: Jürgen Dipl.-Ing. 6101 Seeheim Heitmann
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1977-09-26
Filing date: 1977-09-26
Publication date: 1985-08-22
Also published as: DE2743161A1; GB1591786A

Description

Es wird ein Analog-Digital-Wandler vorgeschlagen, welcher nach dem Parallel-Seriell-Prinzip arbeitet und aus zwei Analog-Digital-Wandlern mit geringerer Binärstellenzahl zusammengesetzt wird. Die Ausgangswerte des ersten Wandlers werden in eine entsprechende Analogspannung umgewandelt, weiche dem zweiten Wandler zur Berücksichtigung der bereits im ersten Wandler verarbeiteten Amplitudenstufen zugeführt wird. Die Erfindung gibt Mittel zur Korrektur etwaiger Fehler dieser Analogspannung an.

Die Erfindung geht aus von einem Analog-Digital-Wandler nach der Gattung des Hauptanspruchs. Es ist

ίο schon ein Analog-Digital-Wandler bekannt, der nach dem sogenannten Parallel-Seriel'-Prinzip arbeitet. Bei diesem wird das zu wandelnde Analogsignal einem ersten Analog-Digital-Wandler mit geringerer Binärstelknzahl zugeführt Die Ausgangswerte dieses Wandlers werden über einen Digital-Analog-Wandler einer Subtraktionsschaltung zugeführt mit deren Hilfe das Ausgangssignal des Digital-Analog-Wandlers vom zu wandelnden Analogsignal subtrahiert wird. Die Ditferenz wird an einem zweiten Analog-Digital-Wandler mit ebenfalls geringerer Binärstellenzahl zugeführt Die gesamten Ausgangswerte der beiden Analog-Digital-Wandler bilden dann das dem Analogsignal entsprechende Digitalsignal. Diese bekannten Wandler sind recht einfach im Aufbau; es können jedoch Fehler u. a.

dadurch entstehen, daß die in dem zweiten Wandler enthaltene Referenzspannungsquelle und die vom Digital-Analog-Wandler abgegebene Spannung Ungenauigkeiten unterworfen ist Bei einem bekannten Analog-Digital-Wandler nach dem Paraliel-Seriell-Prinzip (US-PS 32 98 014) wird di<2 gleiche Schwellwertanordnung mehrmals hintereinander mit verschiedenen Referenzspannungen beaufschlagt Eine Erhöhung der Genauigkeit tritt dadurch jedoch nicht auf.
Es ist ferner ein solcher Analog-Digital-Wandler bekannt (DE-OS 25 11 360), bei welchem das Ausgangssignal des Digitäi-Änaiog-Waridiers als Referenzspannung dem zweiten Analog-Digital-Wandler zugeführt wird. Damit werden jedoch nur die durch eine weitere Referenzspannungsquelle entsUihendcii Fehler vermieden. Aufgabe der Erfindung ist es jedoch, auch die durch den Digital-Analog-Wandler entstehenden Fehler zu vermindern.

Der erfindungsgemäße Analog-Digital-Wandler mit den kennzeichnenden Merkmalen des Patentan-Spruchs 1 hat demgegenüber den Vorteil, daß beim zweiten Analog-Digital-Wandler entstehende Fehler vermieden werden und somit eine Vereinfachung und eine Erhöhung der Genauigkeit auftritt.

Durch die in dem Unteranspruch aufgeführten Maßnahmen ist eine vorteilhafte Weiterbildung der erfindungsgemäßen Analog-Digital-Wandler möglich.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert Es zeigt

Fig. 1 einen bekannten Analog-Digital-Wandler nach dem Parallel-Seriell-Prinzip,

F i g. 2 einen weiteren bekannten Analog-Digital-Wandler nach dem gleichen Prinzip und

Fig.3 einen erfindungsgemäßen Analog-Digital-Wandler.

Der Anordnung nach F i g. 1 wird bei 1 das zu wandelnde Analog-Digital-Signal zugeführt und gelangt zu einem ersten Analog-Digital-Wandler Z Der Analog-Digital-Wandler 2 ist derart ausgelegt, daß er von den insgesamt acht abzuleitenden Binärstellen die vier Stellen mit der höchsten Wertigkeit ableitet Letztere sind in der Figur mit Bit 1,2,3 und 4 bezeichnet

Diese Werte werden den Eingängen eines Digital-

Analog-Wandlers 3 zugeführt Am Ausgang des Digital-Analog-Wandlers 3 entsteht somit eine Spannung, deren Wert dem Wert der ersten vier binärstellen entspricht Diese Spannung wird mit Hilfe einer Subtraktionsschaltung 5 von dem Eingangssignal abgezogen. Das Ergebnis, das naturgemäß kleiner als der dem Bit 4 entsprechende Wert ist, wird einem zweiten Anaiog-Digital-Wandler zugeführt, weicher aus diesem Rest die Werte für die restlichen 4 Bits (Bit 5 bis Bit 8) ermittelt. Sowohl die beiden Analog-Digital-Wandler 2 und 6 als auch der Digitai-Analog-Wandler 2 beinhalten Referenzspannungsquellen, die eine hohe Genauigkeit aufweisen sollten, jedoch sowohl zeitlichen Schwankungen als auch Exemplarbetreuungein unterworfen sind. Schließlich können sogar Ungenauigkeiten der Subtraktionsschaltung zu Fehlern führen.

Bei einem weiteren bekannten Analog-Digital-Wandler wird d:e Anzahl der Fehlerquellen verringert Bei der Schaltung nach F i g. 2 wird ein bei 7 ausgeführtes Analogsignal einem gleichen 4-Bit-Wandler wie bei der Anordnung nach F i g. 1 zugeführt Dieser ermittelt in gleicher Weise wie der Wandler nach F i g. 1 die vier Bits mit der höchsten Wertigkeit

An diese Ausgänge des Analog-Digital-Wandlers 2 ist ebenfalls ein Digitai-Analog-Wandler 8 angeschlossen, dessen Ausgangsspannung jedoch nicht wie nach F i g. 1 von dem zu wandelnden Analogsignal subtrahiert wird, sondern über den aus den Widerständen R bestehenden Spannungsteiler mehreren Eingängen von Komparatoren 9,10,11,12 eines zweiten Analog-Digital-Wandlers 13 zugeführt Das vom Digitai-Analog-Wandler 8 abgewandte Ende des Spannungsteilers ist mit einer Konstantstromquelle 14 verbunden. Außerdem wird vorausgesetzt daß der Digitai-Analog-Wandler 8 über einen niederohmigen Spannungsausgang verfügt Durch die Einspeisung des konstanten Stromes wird erreicht, daß die Ausgangsspannung des Digital-Analog-Wandlers » an den Verbindungspunkten zwischen den Widerständen R um jeweils eine konstante Spannung / · R versetzt auftritt Den anderen Eingängen der Komparatoren 9 bis 12 wird das zu wandelnde Analogsignal vom Eingang 7 zugeführt je nach der Anzahl der noch zu ermittelnden Binärstellen, im gezeigten Beispiel Bit 1 bis Bit 4, ist die Anzahl der Komparatoren zu wählen, wobei sich für das gezeigte Beispiel 7 Komparatoren ergeben. Der Übersichtlichkeit halber sind jedoch nur vier davon dargestellt Mit Hilfe des beschriebenen Analog-Digital-Wandlers 13, bei dem also mit Hilfe der Widerstände R und der Komparatoren 9 bis 12 die Ausgangsspannung des Digital-Analog-Wan-iters 8 direkt mit dem Analogsignal verglichen wird, wird also ohne weitere Differenzbildung direkt derjen'ge Anteil des Analogsignals umgewandelt, der noch nicht vom Analog-Digital-Wandler 2 erfaßt wurde.

Bei der Schaltungsanordnung nach F i g. 3 stellt 31 einen ersten Analog-Digital-Wandler, entsprechend dem in Fig.2 gezeigten Teilwandler 2, dar. Der erste Analog-Digital-Wandler umfaßt drei Komparatoren 32, 33 und 34, deren jeweils einem Eingang das bei 35 zugeführte Analogsignal zugeführt wird. Die Referenzspannungen für die Komparatoren 32, 33 und 34 werden über einen Spannungsteiler, bestehend aus den Widerständen 36,37,38 und39, erzeugt. Den Enden 41 und42 dieses Spannungsteilers werden Spannungen U_u und U₀ zugeführt, welche dem gesamten Aussteuerungsbereich des Analog-Digital-Wandlers enisprechen. In Fi g. 3a ist dieser Aussteuerungsbereich schematisch angedeutet, ebenso wie die drei den komparatoren ζ geführten Referenzspannungen Uro, Uri und Ur2-

Diese Quantisierungsstufen legen die ersten beiden Binärstellen des Digitalsignals fest was ebenfalls in F i g. 3a angedeutet ist Befindet sich beispielsweise ein Momentanwert des bei 35 zugeführten Signals unterhalb der Spannung H-o, so gibt der erste Teilwandler die Binärzahl 00 ab. Dazu ist es erforderlich, daß die Ausgangsspannungen der Komparatoren noch über einen Umcodierer 43 geleitet werden, der in F i g. 3 schematisch dargestellt ist Zur Ermittlung der weiteren Binärstellen wird das Signal einem zweiten Analog-Digital-Wandler 56 zugeführt, der aus den Komparatoren 44,45 und 46 und einem weiteren Umcodierer 65 besteht Die Referenzspannungen für die Komparatoren 44, 45 und 46 werden wie bei der Anordnung nach F i g. 2 mit Hilfe der Konstantstromquelle 14 und den Widerständen 47, 48 und 49 aus der Spannung U₂ abgeleitet. Das vollständige vierstellige digitale Ausgangssigual ist an den Ausgängen 61 und 62 des Umcodierers 43 und den Ausgängen 63 und 64 des Umcodierers 65 abnehmbar.

Wie bei der Anordnung nach Fig werden die Ausgangssignale des ersten Teilwandiers 31 -inern Digitai-Analog-Wandler zugeführt Dessen Ausgangsspannung kann sowohl im Hinblick auf die Amplitude als auch im Hinblick auf den Gleichspannungswert beeinflußt werden. Ur- dieses zu verdeutlichen, wurde der Digitai-Analog-Wandler 50 in F i g. 3 schematisch in einen eigentlichen Digital-Analog-Wandler 51 eine Schaltung zur Verstärkungssteuerung 52 und in eine Additionsschaltung 53 aufgeteilt Mit Hilfe der Schaltung 52 kann durch ein bei 54 zugeführtes Steuersignal die Amplitude der Ausgangsspannung des Digital-Analog-Wandlers 50 beeinflußt werden. Entsprechend kann mit Hilfe eines bei 55 zugeführten Steuersignals der Gleichspannungswert verändert werden. Diese Darstellung des Digital-Analog-Wandlers 50 wurde der Übersichtlichkeit halber vorgenommen. In der Praxis ist die Amplitude des Ausgangssignals bei den meisten verwendeten Digital-Analog-Wandlern dadurch zu verändern, daß die Ref;renzspannungs- oder Stromquelle beeinflußt wird.

Wie bereits erwähnt, wird die Ausgangsspannung des Digital-Analog-Wandlers 50 dem zweiten Teilwandler 56 als Referenzspannung zur Ermittlung der weiteren Binärstellen zugeführt. Zur genauen Funktion des gesamten Analog-Digital-Wandlers ist es nun erforderlich, daß diese Referenzspannung genau der höchsten jeweils überschrittenen Referenzspannung des ersten Teilwandlers entspricht, so daß also durch den zweiten Teilwandler nur jeweils genau derjenige Teil der Eingangsspannung berücksichtigt wird, welcher nicht bereits durch den ersten Teilwandler verarbeitet wurde.

Hierzu wird nun mit Hilfe einer sogenannten Sampleand-Hold-Schaltung 57 das Ausgangssignal des Digital-Anakg-Wandlers 50 während dsrjenigen Zeit, während der die Referenzspannung W-o unterschritten ist, gemessen und über eined Zeitraum, der mindestens bis zar nächsten zu erwartenden Unterschreitung andauert, gespeichert. Diese gespeicherte Spannung wird dem negierenden Eingang eines Differenzverstärkers 58 zugeführt, dessen anderem, nicht negierenden Eingang die für die untere Grenze des Aufsteuerungsbereichs maßgebliche Spannung U₁₁ zugeführt ist

Ist also das Eingangssignal kleiner als U_ro, das Ausgangssignai des Digital-Analog-Wandlers 50 jedoch nicht genau gleich der Spannung U„, so gibt der Differenzverstärker 58 eine Spannung zur Korrektur des Gleichspannungsanteils des Digital-Analog-Wandlers 50 ab. Somit erfolgt eine Korrektur des Gleichspan-

nungsversatzes derart, daß die Abweichung der Ausgangsspannung des Digital-Analog-Wandlers 50 von der Spannung U_u verringert wird.

1st beispielsweise das Eingangssignal größer als U_r2, so wird mit Hilfe der Sample-and-Hold-SchaltungöS die zu dieser Zeit vorliegende Ausgangsspannung des Digital-Analog-Wandlers 50 dem Differenzverstärker 60 zugeführt und diese mit der Spannung U_ri verglichen. Wird hier eine Abweichung festgestellt, so wird die Amplitude des Ausgangssignals des Digital-Analog-Wandlers 50 entsprechend verändert. Dadurch wird sichergestellt, daß trotz thermisch und zeitlich bedingten Veränderungen des Digital-Analog-Wandlers die im zweiten Teilwandler 56 ermittelten Binärstellen direkt an diejenigen, welche im ersten Teilwandler 31 ermittelt wurden, anschließen.

Es ist im Rahmen der Erfindung auch möglich, den Gegenstand des Patentanspruchs 1 bei einer Anordnung nach F i g. 1 anzuwenden. Hierbei würde das der Subtraktionsschaltung 5 zugeführte Ausgangssignal des Digital-Analog-Wandlers 3 entsprechend korrigiert werden.

Bei der Verwendung des erfindungsgemäßen Analog-Digital-Wandlers zur Wandlung von Fernsehsignalen ist normalerweise ein regelmäßiges Über- bzw. Unterschreiten der für die Regelung verwendeten Quantisierungsschwellen gegeben. Bei dem Ausführungsbeispiel nach F i g. 3 wurden weit voneinander entfernte Quantisierungsschwellen zur Korrektur verwendet, was zwar zur Erhöhung der Genauigkeit beiträgt, jedoch nicht unbedingt erforderlich ist Wird beispielsweise einem Wandler, der für ein Farbfernsehsignal ausgelegt ist, lediglich ein sogenanntes ΒΑ-Signal zugeführt, das weder über ein Synchronsignal noch über einen Farbhilfsträger verfügt, so könnte es bei dem gezeigten Beispiel einer 4-Bit-Wandlung vorkommen, daß die durch die Spannung Ü_ro und U_r2 gegebenen Quantisierungsschwellen nicht überschritten werden. In diesem Fall würde ein Wandler nach F i g. 3 nicht mit der sonst erzielbaren erhöhten Genauigkeit arbeiten. Es sei denn, in einem solchen Fall würde man die zur Regelung des Digital-Analog-Wandlers 50 verwendeten Quantisierungsschwelien umschalten. Eine weitere Möglichkeit, die erzielbare Genauigkeit beizubehalten, besteht darin, dem ΒΑ-Signal geeignete Impulse zuzufügen, deren Amplitude über die äußeren Quantisierungsschwellen hinausgehen. Diese Impulse könnten beispielsweise Synchronimpulse und Weißwertimpulse während eines nicht für die Übertragung von Informationen vorgesehenen Zeitraumes sein.

Ferner sei noch darauf hingewiesen, daß die in den Ansprüchen und in der Beschreibung verwendeten Begriffe wie unterschreiten, überschreiten, oberste und unterste Quantisierungsschwelle nicht an bestimmte Polaritäten von Signalen und Spannungen gebunden sind, sondern jeweils sinngemäß gelten.

Hierzu 2 Blatt Zeichnungen

eo

65

Claims

Patentansprüche:

1. Analog-Digital-Wandler nach dem Parallel-Seriell-Prinzip, bei welchem zwei Teilwandler jeweils einen Teil der Binärstellenwerte erzeugen und die Ausgänge des ersten Teilwandlers mit den Eingängen eines Digital-Ar.alog-Wandlers verbunden sind und wobei ferner den Teilwandlern jeweils mehrere Referenzspannungen zugeführt sind, dadurch gekennzeichnet, daß die Amplitude und/oder der Gleichspannungswert der Ausgangsspannung des Digital-Analog-Wandlers von zugeführten Steuerspannungen beeinflußbar ist, und daß die Steuerspannungen durch Differenzbildung zwischen ausgewählten, dem ersten Teilwandler zugeführten Referenzspannungen und der beeinflußten Ausgangsspannung des Digital-Analog-Wandlers erzeugt sind, wobei die Differenzbildung während einer Zeit erfolgt, zu der die zu wandelnde analoge Eingangspannung die betreffende Referenzspannung überschreitet bzw. die nächsthöhere Referenzspannung unterschreitet

2. Analog-Digital-Wandler nach Anspruch I₁ dadurch gekennzeichnet, daß das Analog-Signal beiden Teilwandlern (31, 56) und die beeinflußte Ausgangsspannung des Digital-Analog-Wandlers (50) dem zweiten Teüwandler (56) als Referenzspannung zugeführt ist.

3. Analog-Digital-Wandler nach Anspruch I₁ dadurch gekennzeichnet, daß bei Überschreitung der obersten Quantisierung-,schwe"i des ersten Teilwandlers die für diese Schwelle vorhandene Referenzspannung zur Differenzbildur ; verwendet ist.

4. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß bei ünterschreitung der untersten Quantisierungsschwelle die jeweils um eine Quantisierungsstufe niedrigere Referenzspannung zur Differenzbildung verwendet ist.

5. Analog-Digital-Wandler nach Anspruch I₁ dadurch gekennzeichnet, daß die Steuerspannungen oder die zur Differenzbildung verwendeten Ausgangsspannungen des Digital-Analog-Wandlers mindestens bis zur folgenden Über- oder Unterschreitung einer Quantisierungsschwelle gespeichert werden.

6. Analog-Digital-Wandler nach Anspruch I₁ dadurch gekennzeichnet, daß den zu wandelnden Signalen Impulse zugefügt sind, deren Amplitude die unterste bzw. oberste Quantisierungsschwelle unter- bzw. überschreiten.

7. Analog-Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß der Spannungsausgang des Digital-Analog-Wandlers (8) über eine Reihe von — vorzugsweise gleichen — Widerständen (R) an eine Konstant-Strom-Quelle (14) angeschlossen ist und daß die Verbindungspunkte zwischen den Widerständen (R)bzv/. zwischen dem letzten Widerstand und der Konstant-Strom-Quelle (14) mit jeweils einem Referenzspannungs-Komparator (9,10, 11,12) verbunden sind.