DE2826072C3 - Verfahren und Schaltungsanordnung zur Analog-Digitalumsetzung - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Analog-Digitalumsetzung mit einem Komparator, dem die umzusetzende Eingangsspannung und eine Vergleichsspannung zugeführt wird, und bei dem zusätzlich eine Digital-Analogumsetzung vorgenommen wird, die aus Vergleichswerten die Vergleichsspannungen erzeugt, wobei in Abhängigkeit von dem am Ausgang des Komparators erhaltenen Vorzeichen des Differenzwertes ein neuer Vergleichswert bereitgestellt wird.

Aus dem »Taschenbuch der Nachrichtenverarbeitung« von K. Steinbuch, 2. Auflage, Seiten 728 und 729 ist es bekannt, daß ein Analog-Digitalumsetzer mit Hilfe eines programmgesteuerten Digital-Analogumsetzers aufgebaut werden kann Hierzu ist eine Steuerschaltung vorgesehen, die auf den Eingang eines Digital-Analogumsetzers eine bestimmte Zahl ausgibt, die nach Umsetzung in eine Spannung mit der zu messenden Eingangsspannung verglichen wird. Entsprechend dem Ergebnis dieses Vergleiches ändert die Steuerschaltung die Zahl so lange, bis beide Spannungen sich weniger als eine halbe Einheit unterscheiden. Die zuletzt eingestellte Zahl ist das digitale Ergebnis der Umsetzung. Die Steuerschaltungen werden entweder mit einem Zähler aufgebaut, dessen Zählerstand so lange durch Abzählen von Impulsen erhöht wird, bis die zugehörige Spannung der Meßspannung genügend gleich ist Bei einer anderen Ausführungsform enthält die Steuerschaltung einen Vorwärts-Rttckwärtszähler. je nachdem, ob die zugehörige Spannung größer oder kleiner ist als die Eingangsspannung, werden Impulse auf den Subtraktions- oder Additionseingang geleitet Darüber hinaus sind auch Stufenverschlüßler bekannt, bei denen die Eingangsspannung stufenweise mit einer Bezugsspannung verglichen und dieser allmählich angenähert wird.

Der vorliegenden Erfindung, welche sich auf ein Verfahren zur Analoj-Digitalumsetzung der eingangs genannten Art bezieht, liegt die Aufgabe zugrunde, einen Weg zur einfachen logarithmischen Analog-Digitalumwandlung aufzuzeigen. Gemäß der Erfindung wird dies dadurch erreicht, daß die bereitgestellten Vergleichswerte logarithmisch gestuft sind, daß der Digital-Analogumsetzer linear arbeitet und daß die Umwandlung des analogen Wertes in ein digitales Ergebnis in aufeinanderfolgenden Schritten erfolgt, derart, daß das jeweilige Vorzeichen des Ausgangssignals des Komparators den logarithmischen Wert der Eingangsspannung ausgehend vom ersten Vergleichsergebnis als höchstwertiges Bit in binärer Stufung liefert.

Die Erfindung gestattet es, in besonders einfacher Weise die gewünschte logarithmische Analog-Digital-Umwandlung durchzuführen, wobei im Gegensatz zur herkömmlichen linearen Analog-Digitalumwandlung die einzelnen Vergleichswerte logarithmisch gestuft bereitgestellt werden.

Die Erfindung bezieht sich weiterhin auf eine zur Durchführung des Verfahrens dienende Schaltungsanordnung zur Analog-Digitalumsetzung, Sie ist dadurch gekennzeichnet, daß einem mit einem Eingang an die Eingangsspannung angeschlossenen Komparator eine die Vergleichswerte aufgrund eines eingestellten Bezugswertes bereitstellende digitale Einrichtung nachgeschaltet ist, daß dieser Einrichtung ein linear arbeitender Digital-Analogumsetzer zur Erzeugung der Vergleichsspannung für den zweiten Eingang des !Comparators nachgeschaltet ist und daß die logarithmischen Ergebniswerte an einem Ausgang der digitalen Einrichtung bereitgestellt sind.

Weiterbildungen der Erfindung sind in den Unteransprüchen wiedergegeben.

Die Erfindung sowie deren Weiterbildungen werden nachfolgend anhand von Zeichnungen näher erläutert Es zeigt

F i g. 1 im Blockschaltbild den Aufbau eines Analog-Digitalwandlers nach der Erfindung,

F i g. 2 den zeitlichen Verlauf der Vergleichsspannung bei einem Umsetzvorgang,

F i g. 3 den zeitlichen Verlauf des Komparatorslgnals, F i g. 4 ein Diagramm zur Kennlinienkorrektur.

In F i g. 1 wird das gleichgerichtete umzusetzende analoge Signal Ue einer Eingangsklemme EK zugeführt und gelangt von ihr aus zum Plus-Eingang eines !Comparators KO. Der Minus-Eingang dieses (Comparators KO wird mit einer Gleichspannung t/v(Vergleichsspannung) beaufschlagt, die von einem Digital-Analogwandler DA geliefert wird Das Eingangssignal dieses Digital-Analogumsetzers DA wird von einer digitalen Einrichtung, vorzugsweise einem Rechner RE abgegeben, wobei der zugeführte Vergleichswert Vv im Rechner RE in Abhängigkeit von der am Ausgang des (Comparators KO anliegenden Spannung Uk und außerdem in Abhängigkeit von einem Referenzwert Vr berechnet wird, der dem Rechner RE an dem Eingang RK zugeführt wird. Dieser Referenzwert Vr legt den jeweiligen Meßbereich fest Nach N Wiederholungen werden an dem Ausgang AK des Rechners RE die gewünschten digitalisierten Werte Vd des analogen Eingangssignals Ue in logarithmischem Maßstab abgenommen.

Die Bereitstellung der Referenzwerte Vr bzw. Vv kann auch mittels einer digitalen Speichereinrichtung erfolgen, in der diese Werte eingespeichert sind (z. B. ROM) und nacheinander abgerufen werden.

In Fig.2 ist in Abhängigkeit von der Zeit t der Verlauf der verschiedenen Vergleichsspannungen Uv 1, Uv2, i/v 3 und £vk4 dargestellt, wobei angenommen ist, daß die Referenzspannung Ur auf einen bestimmten Wert eingestellt ist Diese Einstellung geschieht, wie bereits erwähnt, über den Eingang RK, wo der zugehörige Referenzwert Vr eingegeben wird, der nach Digital-Analogwandlung die Referenzspannung Ur an den Minuseingang des !Comparators KO liefert Die Spannung t/r legt somit den jeweiligen Meßbereich fest, und zwar aufgrund des eingestellten Referenzwertes Vr.

ίο In der Anfangsphase, d.h. bei dem ersten der W= 4 angenommenen Vergleiche (Zeitpunkt 11) wird als erste Vergleichsspannung Uv 1 am Eingang des !Comparators KO die Referenzspannung Ur benutzt d. h. es gilt UvX = Ur bzw. Vv 1 = Vr. Dabei steht Vv 1 für den ersten Vergleichswert am Eingang des Digital-Analogumsetzers DA. Je nachdem, wie groß die entsprechende eintreffende Eingangsspannung Ue ist, ergibt sich eine gewisse Spannungsdifferenz zwischen der Eingangsspannung Ue und der Referenzspannung Ur= Uv 1. Das zugehörige Komparatorsignal, welches in F i g. 3 dargestellt ist, hat den Wert 1 (logische Eins), d.h. die Eingangsspannung Ue liegt oberhalb cL·/* Referenzwertes Ur=Uvi. Die logische 1 am Ausgang des !Comparators KO zu Zeit it veranlaßt den Rechner RE einen zweiten Vergleichswert Vv 2 zur Verfügung zu stellen, der größer sei;* muß als der erste Vergleichswert Wl= Vr. Daraus entsteht durch Digital-Analogumsetzung im Wandler DA die zweite Vergleichsspannung Uv 2.

Aufgrund der so erhaltenen neuen Vergleichsspannung Uv2, welche in Fig.2 größer angenommen ist als die Eingangsspannung Ue, fällt das Komparatorsignal im Zeitpunkt 12 auf den Wert Null zurück. Der Rechner RE stellt hierauf einen neuen Vergleichswert Vv 3 bereit, der niedriger liegt als Vv 2. Die daraus sich ergebende Vergleichsspannung Uv3 ist unterhalb der Eingangsspannung Ue angenommen, so daß das Komparatorsignal wieder auf den Wert 1 ansteigt Die nachfolgende, durch einen vom Rechner erzeug ten Vergleichswert Vv 4 nach Digital-Analogumsetzung bereitgestellte letzte Vergleichsspannung Uv 4 liegt knapp unterhalb dem Wert der Eingangsspannung Ue und ergibt deshalb ebenfalls ein Komparatorsignal vom Wert logisch Eins. Der Vergleichsvorgang endet hier automatisch, weil /V= 4 eingestellt ist Allgemein wird nach N Vergleichen ein Ausgangswert Vd erzeugt, welcher in logarithmischem Maß (z. B. in dB) die Größe der Eingangsspannung Ue angibt

Für die verschiedenen Zeiten /1 bis (4 ergeben sich

folgende mathematische Beziehungen:

ί 1: Uv 1 = Referenzspannung Ur

ti: UvI = Uvi ■ Kl; z.B. Xl = ΙΟ⁰·² entspr. + 4dB

r3: Uv3 = UvI ■ ~; z. B. Kl = 10°·' entspr. + 2dB

t4: Uv4 = Uv3 ■ K3; z.B. K3 = 10°·°* entspr. + IdB Auflösung z. B. /C4 = ΙΟ⁰⁰" entspr. + 0,5dB

Der Wert K 4 entspricht der erzielten Auflösung, weil μ den Gleichungen lassen sich folgende Beziehungen Uezwischen Ud ■ K4und Ud- ' liegt,d.h.zwischen ^ab|e^|ten:

Λ 4 ^*- te \ · · ff ¹X · ff A·

den beiden letztmöglichen Stufen. Aus den vorstehen- Vr ~ Kl

Ve Vr

[dB] = +4-2+ I +0.5 = 3.5 dB (6)

Der Wert des Komparatorsignals, d. h. je nachdem ob dieses Signal den Wert logisch I oder logisch Null hat,

gibt an, ob mit dem Koeffizienten ^. oder K gerechnet (Gleichung 3 bzw. 5) und der entsprechende dB-Wert abgezogen oder addiert werden muß (Gleichung 6). Das erste Signal des Spannungskomparators KO liefert somit gleichzeitig das höchstwertige Bit für das Endergebnis der Analog-Digitalwandlung. Um eine logarithmische Beziehung zu erhalten, muß bei .Stufenumsetzung für die nachfolgenden Vergleichsstufen der Faktor AC/jeweils durch einen Faktor

Ki+\= JKi

ersetzt werden. Nach N, im vorliegenden Beispiel also vier Vergleiehsvorgängen. erhält man als F.rgebnis ein /V-Bit-Wort, das nach Gleichung (6) entsprechend bewertet dem Logarithmus aus dem Spannungsverhältnis Ue/Ur proportional ist. Die verschiedenen Werte Vv 1 bis VvN bilden ein vorgegebenes logarithmisches Raster, innerhalb dessen der gesuchte Wert Ue/Ur gesucht wird. Der Digital-Analogwandlcr DA in Fig. I ist ein linearer Wandler, dessen Auflösung vorteilhaft größer ist als die Anzahl der zur logarithmischen Analog-Digitalwandlung verwendeten Stufen, d. h. größer als N. Diese Auflösung entspricht der Auflösung des Endergebnisses. Die Verwendung eines linearen Digital-Analogwandlers in diesem Bereich hat den besonderen Vorteil, daß hier der Aufwand sehr gering gehalten werden kann. Die für die Berechnung des logarithmischen Wertes im Rechner RE benötigte Angabe

darüber, ob das Verhältnis von ..' größer oder kleiner

ist als Eins, wird in einfacher Weise durch den Wert 0 oder 1 des Ausgangssignals des Komparators KO bereitgestellt. Damit ist auch hier ein sehr einfacher Bezugswert für den Rechner RE vorhanden.

Durch die Wahl der Faktoren K 1 bis KN wird der Spannungsbereich der Umsetzung festgelegt: der Ausgangswert der Umsetzung ist gleichzeitig Bezugsspannung des Ergebnisses.

Will man eine rasche Umwandlung erreichen (z. B. eine Umsetzzeit kleiner 2 ms), so wird die Rechenzeit ■ für die jeweilige Multiplikation relativ groß. Vorteilhaft wird deshalb ein Raster von /.. B. 9 Vergleichswerten VfI bis Vv9 je nach Spannungsbereich und Bezugsspannung vorab berechnet und gespeichert. Diese 9 Vergleichswerte liefern über die Vergleichsspannungen - Uv 1 bis Uv9 die höchstwertigen N 1 Bits (z. B. 3) des Ergebnisses; die restlichen N2 Bit (z.B. 5) des Ergebnisses werden durch lineare Umsetzung (Interpolation) gebildet.

Die logarithmische Analog-Digitalumwandlung einer Spannung kann nach diesem Prinzip vorteilhaft mit einem Mikroprozessor. z.B. SAB 8080. in 1.5ms durchgeführt werden.

Ein besonderer Vorteil des Verfahrens ist neben dem geringen Aufwand seine Flexibilität (vergleichbare {inparp Λna|ng.nigilaju;anr|]pr mil rjpr CriordcH'Chcn hohen Auflösung haben wesentlich höhere Kosten).

Für mit Gleichrichtung arbeitende Meßgeräte erhält man damit die Möglichkeit ohne großen Aufwand den Eichvorgang zu automatisieren. Ein Beispiel hierfür ist in Fig.4 dargestellt. Dort ist in Abhängigkeit von der Eingangsspannung L/edas Meßergebnis (Spannung Ud) aufgetragen. Mit IK ist eine ideale Gleichrichterkennlinie bezeichnet, mit HK eine tatsächliche Kennlinie des Meßgerätes, die einen Nullpunkts- und einen Steilheitsfehler (gegenüber IK)hal.

Der Nullpunktsfchlerder Meßgleichrichter-Kennlinie kann auf einfache Weise ausgeeicht werden, indem bei Ue-O die Spannung Uo (Nullpunktfehler) gemessen wird. Der Rechner Aufarbeitet hier nicht logarithmisch, sondern linear. Anschließend werden für die nachfolgenden Messungen die Vergleichs;,! .inungen um den Betrag Uo vergrößert, also Uv' = / ι -*- lh. Mit den so durch die Eichspannung korrigierten Verglcichswerten Uv' wird die Spannung Ur beim Anlegen des Eichpegels an den Meßgleichrichter linear gemessen und als Bezugsspannung für die Berechnung der Vergleichsspannungen zur logarithmischen Analog-Digitalwandlung verwendet.

Hierzu 1 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Verfahren zur Analog-DigitaJumsetzung mit einem Komparator, dem die umzusetzende Eingangsspannung und eine Vergleichtspannung zugeführt wird, und bei dem zusätzlich eine Digital-Analogumsetzung vorgenommen wird, die aus Vergleichswerten die Vergleichsspannungen erzeugt, wobei in Abhängigkeit von dem am Ausgang des !Comparators erhaltenen Vorzeichen des Differenzwertes ein neuer Vergleichswert bereitgestellt wird, dadurch gekennzeichnet, daß die bereitgestellten Vergleichswerte (Wl bis VvN) logarithmisch gestuft sind, daß der Digital-Analogumsetzer (DA) linear arbeitet, und daß die Umwandlung des analogen Wertes in ein digitales Ergebnis in aufeinanderfolgenden Schritten erfolgt, derart, daß das jeweilige Vorzeichen des Ausgangssignals (0, 1) des (Comparators (KO) den logarithmischen Wärt der Eingangsspannung (Ue) ausgehend vom ersten Vergleichsergebnis als höchstwertiges Bit in binärer Stufung liefert

2. Verfahren zur Analog-Digitalumsetzung nach Anspruch 1, dadurch gekennzeichnet, daß bei Stufenumsetzung die aufeinanderfolgenden Vergleichswerte (Vv) durch Multiplikation des vorhergehenden Vergleichswertes mit einem dem jeweiligen Vergleichsschritt zugeordneten Faktor (K) oder dessen Kehrwert ίηΛ gebildet wird, und daß in ^J0 Abhängigkeit vom Vorzeichen des Ausgangssignals des Komparator (KO) der Faktor selbst oder sein Kehrwert for die Auswertung benutzt ist

3. Verfahren zur Analcg-Digitalumsetzung nach Anspruch 2, dadurch gekennzeici iet, daß aufeinanderfolgende Faktoren (K 1 bis KN) so gewählt sind, daß der nachfolgende Faktor jeweils die Quadratwurzel aus dem vorangegangenen darstellt

4. Verfahren zur Analog-Digitalumsetzung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Digital-Analogumsetzer (DA) eine höhere Auflösung als die Auflösung der gesamten Analog-Digitalumsetzanordnung aufweist

5. Verfahren zur Analog-Digitalumsetzung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Verwendung in einem Meßgerät zur Fehlerkompensation für den Eichvorgang eine Eichspannung (Uo) an den Eingang der Analog-Digitalumsetzanordnung gelegt und linear mit der Auflösung des Digital-Umsetzers (DA) gemessen wird und daß die Vergleichswerte mit den so gewonnenen Eichspannungswerten korrigiert werden.

6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Verringerung der Rechenzeit ein Raster mit einer vorgegebenen Anzahl von Vergleichswerten (2. B. Vv 1 bis Vv 9) vorab berechnet und gespeichert wird, μ daß diese vorabberechneten Vergleichswerte (z. B. Vv1 bis Vv9) die höchstwertigen Bits des Ergebnisses liefern und die restlichen Bits durch Interpolation gewonnen werden.

7. Schaltungsanordnung zur Durchführung des b> Verfahrens nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß einem mit einem Eingang an die Eingangsspannung (Uc) angeschlossenen Komparator (KO) eine die Vergleichswerte (V 1 bis Vn) aufgrund eines eingestellten Bezugswertes (Vr) bereitstellende digitale Einrichtung (RE) nachgeschaltet ist, daß dieser Einrichtung (RE) ein linear arbeitender Digital-Analogumsetzer (DA) zur Erzeugung der Vergleichsspannungen (Ur) für den zweiten Eingang des !Comparators (KO) nachgeschaltet ist und daß die logarithmischen Ergebniswerte (Vd) an einem Ausgang (AK) der digitalen Einrichtung (RE) bereitgestellt sind.