DE3210571C2 - - Google Patents

Info

Publication number
DE3210571C2
DE3210571C2 DE3210571A DE3210571A DE3210571C2 DE 3210571 C2 DE3210571 C2 DE 3210571C2 DE 3210571 A DE3210571 A DE 3210571A DE 3210571 A DE3210571 A DE 3210571A DE 3210571 C2 DE3210571 C2 DE 3210571C2
Authority
DE
Germany
Prior art keywords
analog
digital
signal
digital converter
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3210571A
Other languages
English (en)
Other versions
DE3210571A1 (de
Inventor
Kenji Takatsuki Osaka Jp Nakamura
Shigeri Kameoka Kyoto Jp Ideno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of DE3210571A1 publication Critical patent/DE3210571A1/de
Application granted granted Critical
Publication of DE3210571C2 publication Critical patent/DE3210571C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/48Servo-type converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung bezieht sich auf eine Einrichtung mit einem Analog- Digital-Wandler zur Umsetzung eines analogen Eingangssignals in ein digitales Ausgangssignal, sofern die Größe dieses analogen Signals innerhalb des Arbeitsbereichs dieses Analog- Digital-Wandlers liegt.
Bei den bislang bekanntgewordenen Analog-Digital-Wandler- Einrichtungen der vorstehend bezeichneten Art handelt es sich um elektronische Einrichtungen, insbesondere in Datenverarbeitungsanlagen und Meßgeräten, zur Umwandlung eines sich im allgemeinen stetig ändernden und in Analogdarstellung - zumeist als elektrische Spannung - vorliegenden Eingangssignals in ein sich stufenweise änderndes, aber gleichwertiges digitales Ausgangssignal. Schwierigkeiten bei derartigen Analog-Digital-Wandler- Einrichtungen ergeben sich oftmals aus dem jeweiligen Erfordernis, Eingangssignale mit sehr kleinen Signalwerten in verhältnismäßig große Ausgangssignale umzusetzen, aus sehr großen Bereichen von analogen Signalwerten Eingangssignale selektiv auszuwählen oder auch relativ wenig unterscheidungskräftige analoge Eingangssignale voneinander zu trennen. Um derartigen Problemen zu begegnen, wurden bislang Einrichtungen mit ein hohes Auflösevermögen aufweisenden Analog-Digital-Wandlern verwendet. So ist beispielsweise in dem IBM Technical Disclosure Bulletin (Vol. 14, No. 1, June 1971, S. 204-204a) eine Einrichtung mit einer sehr schnell, sich automatisch einstellenden Anordnung eines Analog-Digital-Wandlers zur größtmöglichen Auflösung eines analogen Eingangssignals vorgestellt, welches von einer großen Anzahl unterschiedlichster Verstärkungsgrade abgetastet wird, so daß folgerichtig das höchste Verstärkungsniveau ausgewählt wird, das den Umsetzungsbereich des Analog-Digital-Wandlers nicht überschreitet. Korrekturverfahren, die die exakte Durchführung schneller, hochauflösender Analog-Digital-Umsetzungen ermöglichen sollen, sind bekannt (vgl. Elektroniker Nr. 6, 1978, Seite EL 14 ff.). Gleichwohl ergeben sich bei all diesen Analog-Digital-Wandler-Einrichtungen mit zunehmendem Auflösevermögen Schwierigkeiten aufgrund der hierzu allgemein proportional ansteigenden Konversionszeit.
Der Erfindung liegt daher die Aufgabe zugrunde, eine Analog- Digital-Wandler-Einrichtung mit hohem Auflösevermögen und großer Genauigkeit, aber ohne Verluste bei der Konversionszeit zu schaffen.
Zur Lösung dieser Aufgabe erhält die Einrichtung mit einem Analog-Digital-Wandler erfindungsgemäß eine Anpassungsvorrichtung für das dem Analog-Digital-Wandler zugeführte analoge Signal, die so ausgebildet ist, daß sie, falls erforderlich, das der Einrichtung zugeführte Eingangssignal um mindestens eine Stufe verstärkt oder abschwächt und dadurch ein analoges Signal erzeugt, das an den vorgenannten Arbeitsbereich angepaßt ist, und dieses verstärkte oder abgeschwächte Signal dem Analog- Digital-Wandler zuführt; eine Kalibrierungsvorrichtung für die Anpassungsvorrichtung, die den Einfluß der Funktion der Anpassungsvorrichtung auf das von dem Analog-Digital-Wandler erzeugte Signal bestimmt und ein dementsprechendes Signal erzeugt, wobei der Kalibrierungsvorrichtung aus einer Vorrichtung zum Bestimmen des Einflusses der Verstärkung oder Abschwächung um eine Stufe der Anpassungsvorrichtung auf das von dem Analog- Digital-Wandler erzeugte digitale Signal und für die Erzeugung eines dementsprechenden digitalen Signals, einem Register zum Speichern dieses digitalen Signals, einer Multiplizierstufe für den gespeicherten digitalen Wert mit einem anderen digitalen Wert, der die Anzahl der ausgeführten Verstärkungs- oder Abschwächungsstufen angibt, die von der Anpassungsvorrichtung ausgeführt werden müssen, um die Anpassung zu bewirken, besteht; und eine Addierstufe zum Ausführen mindestens einer mathematischen Operation in Bezug auf das von der Kalibrierungsvorrichtung erzeugte digitale Signal und auf das digitale Signal, das von dem Analog-Digital-Wandler erzeugt wurde, wobei sich aus dem Ergebnis der mathematischen Operation das digitale Ausgangssignal der Einrichtung ergibt. Durch diese Maßnahme wird das analoge Eingangssignal auf einen vorgegebenen Arbeitsbereich des eingesetzten Analog-Digital-Wandlers durch eine Anpassungsvorrichtung abgestimmt. Nach erfolgter Verarbeitung dieses analogen und u. U. angepaßten Eingangssignals wird das hieraus resultierende digitale Ausgangssignal mit einem gleichzeitig durch eine Kalibrierungsvorrichtung aufbereiteten Signal in Relation gebracht. Auf diese Art und Weise ist aus einem analogen Eingangssignal ein konvertiertes digitales Ausgangssignal sehr genau und äußerst schnell zu erhalten.
In weiterer Ausgestaltung der Erfindung weist die Bestimmungsvorrichtung ein erstes Register zum Speichern eines ersten digitalen Wertes auf, der dem digitalen Signal entspricht, das von dem Analog-Digital-Wandler erzeugt wurde, bevor die Anpassungsvorrichtung eine einzelne Verstärkungs- oder Abschwächungsstufe ausführt; ein zweites Register zum Speichern eines zweiten digitalen Wertes, der dem digitalen Signal entspricht, das von dem Analog-Digital-Wandler erzeugt wurde, nachdem die Anpassungsvorrichtung eine einzelne Verstärkungs- oder Abschwächungsstufe ausgeführt hat; und eine Differenzstufe zur Bildung des Differenzwertes zwischen den in den Registern gespeicherten ersten und zweiten digitalen Signalen. Diese Einzelelemente dienen der näheren Ausgestaltung der Bestimmungsvorrichtung, die einen Teil der Kalibrierungsvorrichtung darstellt, welche ein Signal erzeugt, das ein Maß für die Wirkung der Anpassungsvorrichtung auf ein von dem Analog-Digital-Umwandler erzeugtes Signal ist.
Schließlich liegt es noch im Rahmen der Erfindung, daß die Anpassungsvorrichtung aus zwei Vergleicherstufen, die ansprechen, wenn das dem Analog-Digital-Wandler zugeführte Signal nicht in seinem Arbeitsbereich liegt; einem Hoch-Tiefzähler zum Speichern eines digitalen Wertes; einer Steuerstufe, die aufgrund der Anzeige der Vergleicherstufen den Hoch-Tiefzähler betätigt, so daß der gespeicherte digitale Wert entsprechend vergrößert oder verkleinert wird, so daß er die Anzahl der von der Anpassungsvorrichtung auszuführenden Verstärkungs- oder Abschwächungsstufen angibt; einem Digital-Analog-Wandler, dessen Eingang mit dem Hoch-Tiefzähler verbunden ist und dessen digitales Signal in ein analoges Signal umwandelt; und einer analogen Differenzstufe mit einem ersten Eingang, dem das analoge Eingangssignal der gesamten Einrichtung zugeführt wird, einem zweiten Eingang, dem das Ausgangssignal des Digital- Analog-Wandlers zugeführt wird, und einem Ausgang, über den einem Verstärker ein Differenzwert zugeführt wird, welcher sowohl an den Analog-Digital-Wandler als auch an die Vergleicherstufen als Signal weitergeleitet wird. Diese vorstehenden Elemente dienen der näheren Ausgestaltung der Anpassungsvorrichtung, die ein analoges Signal an den Arbeitsbereich des Analog- Digital-Wandlers vor dessen weiteren Verarbeitung in ein digitales Ausgangssignal anpaßt.
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung einiger Ausführungsbeispiele, sowie an Hand der Zeichnung. Dabei zeigt
Fig. 1 ein Blockdiagramm eines Ausführungsbeispiels der Erfindung,
Fig. 2 den Einfluß des Analog-Digitalwandlers 2 auf den Digital- Analogwandler 4 und
Fig. 3 die Bewegung eines Fehlerbits.
Die Fig. 1 zeigt ein Blockdiagramm eines Ausführungsbeispiels einer erfindungsgemäßen Analog-Digitalwandlereinrichtung. Mit 1 ist eine analoge Differenzstufe mit zwei Eingängen bezeichnet, wobei dem einen Eingang das gemessene Eingangssignal A und dem anderen ein Ausgangssignal B eines Digital-Analogwandlers 2 zugeführt wird. Der Differenzwert des Signals A vom Signal B erscheint als Ausgangssignal C der Differenzstufe 1, die mit einem Verstärker 3 verbunden ist. Das Verstärkungsmaß des Verstärkers 3 beträgt 256 (8 Bits). Das Ausgangssignal des Verstärkers 3 ist einmal an den Eingang eines Analog-Digitalwandlers 4 in 12 Bit-Ausführung angelegt und zum anderen an die Eingänge der Vergleicherstufen 5 und 6. Die Vergleicherstufen 5 und 6 sind so ausgebildet, daß sie zur Überwachung der Eingangssignale des Analog-Digitalwandlers 4 dienen. Liegt das Ausgangssignal D des Verstärkers 3 innerhalb des Bereichs des Analog- Digitalwandlers 4, so sind die Ausgangssignale F und G der Vergleicherstufen 5 und 6 Niedrigamplitudensignale. Liegt das Ausgangssignal D des Verstärkers 3 unter dem Bereich des Analog-Digitalwandlers 4, so erscheint am Ausgang der Vergleicherstufe 5 ein Hochamplitudensignal. Liegt das Signal D über dem Bereich des Analog-Digitalwandlers 4, so erscheint ein Hochamplitudensignal G am Ausgang der Vergleicherstufe 6. Die Ausgänge der Vergleicherstufen 5 und 6 sind mit den Eingängen eines Hoch-Tiefzählers 7 verbunden. Der Hoch-Tiefzähler 7 ist so ausgebildet, daß ein Zeitimpuls b mit Hilfe eines Signals von einer Steuerstufe 8 dazugezählt oder abgezogen wird, entsprechend einem Hochamplitudenwert der Signale F oder G der Vergleicherstufen 5 oder 6. Der Ausgang des Hoch-Tiefzählers 7 ist mit dem Eingang des Digital-Analogwandlers 2 verbunden. Der Digital- Analogwandler 2 ist mit 10 Bits ausgebildet. Entsprechend dem gezählten digitalen Wert des Hoch-Tiefzählers 7 wird ein analoges Signal B am Ausgang des Digital-Analogwandlers 2 abgegeben, welches der Differenzstufe 1 aufgegeben wird und dabei zu einer Veränderung des Eingangssignals führt, so daß das Ausgangssignal D des Verstärkers 3 nunmehr in den Bereich des Analog-Digitalwandlers 4 fällt.
Der Ausgang des Analog-Digitalwandlers 4 ist mit Registern 9 und 10 sowie einer Addierstufe 14 verbunden. Die Register 9 und 10 dienen zur Eichung des Digital-Analogwandlers 2. Sie speichern die jeweiligen Ausgänge des Analog-Digitalwandlers 4 vor und nach seiner Änderung, wenn das Ausgangssignal des Digital-Analogwandlers 2 um ein Bit durch ein Signal H geändert worden ist. Die Register 9 und 10 sind darüber hinaus mit einer Differenzstufe 11 verbunden, welche das Signal I vom Signal J substrahiert. Der Ergebniswert wird in einem Register 12 gespeichert. Dieses Register speichert das Maß des Einflusses auf den Ausgang des Analog- Digitalwandlers, d. h. einen geeichten Digital-Analogwert in digitalen Einheiten, im Falle daß der Eingang des Digital- Analogwandlers 2 um ein Bit geändert wird. Vom Ausgang des Registers 12 wird ein Ausgangssignal L an den Eingang einer Multiplizierstufe 13 abgegeben, an deren anderen Eingang ein Ausgangssignal H des Hoch-Tiefzählers 7 angelegt ist. Die Multiplizierstufe 13 multipliziert das Signal L mit dem Signal H, wobei das resultierende Signal M der Addierstufe 14 zugeleitet wird.
Fälle des Lesens eines modifizierten Signals B des Digital- Analogwandlers 2 zur Anzeige der Beeinflussung, d. h. zur Erhaltung eines geeichten Digital-Analogausgangs, werden im folgenden erläutert:
Zunächst wird das Eingangssignal A festgesetzt, z. B. auf Null, und das Ausgangssignal H des Hoch-Tiefzählers 7 als geeigneter Wert eingestellt, so daß beide Ausgangssignale F und G der Vergleicherstufen 5 und 6 keine Hochamplitudensignale sein können. Dies bedeutet, daß das Signal D in den Bereich des Analog-Digitalwandlers fällt. Nachdem der Analog- Digitalwandler 4 durch Steuersignale e, f und g von der Steuerstufe 8 betätigt ist, wird das Register 9 betätigt, um das Ausgangssignal des Analog-Digitalwandlers 4 zu speichern. Anschließend wird das Ausgangssignal H des Hoch-Tiefzählers 7 durch LSD verringert. Da das Ausgangssignal des Verstärkers 3 infolge dieser Verminderung erhöht wird, wird ein Ausgangssignalwert E des Analog-Digitalwandlers 4 festgestellt und im Register 10 mit Hilfe von Steuersignalen e, f und h von der Steuerstufe 8 gespeichert. Als weitere Stufe wird ein Ausgangssignal I des Registers 9 vom Ausgangssignal J des Registers 10 in der Subtraktionsstufe 11 abgezogen, wobei der Differenzwert J minus I im Register 12 gespeichert wird. Der Speicherinhalt des Registers 12 ist ein geeichter Digital- Analogwert. Der volle Bereich M (O-Vv) des Analog-Digitalwandlers 4 ist in Fig. 2 gezeigt. Der Analog-Digitalwandler 4 ist eine 12 Bit-Konstruktion, während der Digital- Analogwandler 2 ein 10 Bit-Wandler ist. Es sei darauf hingewiesen, daß eine Änderung in LSD des Digital-Analog-Wandlers 2 einen Einfluß von 1/4 des vollen Bereichs des Analog- Digitalwandlers 4 hat. Ist beispielsweise das Ausgangssignal D des Verstärkers 3 etwas zu groß (kleiner als M/4) bezogen auf den Bereich (V) von Fig. 2, so wird das Ausgangssignal D des Verstärkers 3 seine Position im Bereich m 4 von Fig. 2 einnehmen, wenn der Hoch-Tiefzähler 7 um eine Einheit nach oben gezählt wird.
Im Falle einer tatsächlichen Analog-Digitalumwandlung eines gemessenen Signals nach der Eichung wird das gemessene Signal als Eingangssignal A an die Differenzstufe 1 angelegt. Das Eingangssignal A wird vom modifizierten Signal B substrahiert und der resultierende Ausgangswert C durch den Verstärker 3 verstärkt und an den Analog-Digitalwandler 4 angelegt. Liegt dieses Signal D innerhalb des vollen Bereichs des Analog-Digitalwandlers 4, so besitzen beide Ausgangssignale F und G der Vergleicherstufen 5 und 6 niedrige Amplitudenwerte und der Zählerinhalt des Hoch-Tiefzählers 7 bleibt unverändert. Als Ergebnis davon wird ein Ausgangssignal H zur Multiplizierstufe 13 geschickt, die gleich dem Wert zum Zeitpunkt der Eichung ist. Andererseits wird das Eingangssignal D des Analog-Digitalwandlers 4 umgewandelt und das Ausgangssignal E der Addierstufe 14 zugeführt. Mit Hilfe der Multiplizierstufe 13 und der Addierstufe 14 wird ein Wert N = L × H + E als Analog-Digital konvertierter Wert des gemessenen Signals errechnet.
Bei Auftreten eines Meßsignals das außerhalb des vollen Bereichs des Analog-Digitalwandlers liegt, d. h. im Falle zu großer oder kleiner Signale, arbeitet die Vergleicherstufe 5 oder 6 und erzeugt ein Hochamplitudensignal ein Ausgangssignal F oder G, je nachdem welche der beiden vorerwähnten Fälle vorliegt, so daß der Hoch-Tiefzähler 7 entweder hinauf- oder heruntergezählt wird um das Ausgangssignal B des Digital-Analogwandlers 2 zu verändern. Auf diese Weise wird der Zählerinhalt des Hoch-Tiefzählers 7 geändert, bis das Signal D in den vollen Bereich des Analog-Digitalwandlers 4 fällt. Ist dies dann der Fall, so erscheinen an den Ausgängen der Vergleicherstufen 5 und 6 Niedrigamplitudensignale F und G und das Herauf- oder Herunterzählen des Hoch-Tiefzählers 7 wird beendet. Das Ausgangssignal H des Hoch-Tiefzählers 7 zu diesem Zeitpunkt wird der Multiplizierstufe 13 zugeführt, welche einen geeichten Wert L mit dem Signal H multipliziert, um den Produktwert L × H zu erzeugen. Mit Hilfe der Addierstufe 14 wird der Ausgang E des Analog-Digitalwandlers 4 zum Produktwert addiert, so daß man einen Analog-Digital umgewandelten Wert N des gemessenen Signals erhält. Dieser Analog-Digital umgewandelte Wert N wird in 20 Bits erhalten, indem man die entsprechenden Konstruktionen des Analog-Digitalwandlers 4 mit 12 Bits und des Verstärkers 3 mit 256 Signalen (8 Bits) benutzt.
Darüber hinaus wird im vorerwähnten Ausführungsbeispiel das Ausgangssignal E des Analog-Digitalwandlers 4 in 12 Bits im Gegensatz zum Ausgang L in ungefähr 10 Bits im Register 12 durch einen Eichprozeß gespeichert, wie es in Fig. 3 dargestellt ist. In diesem Fall besteht ein Eichumwandlungsfehler, falls überhaupt, in einem nächstniedrigeren Bit von LSD. Ist dafür gesorgt, daß der Ausgang H des Hoch-Tiefzählers 7 zwei ist, wird die Multiplikation von L × H insgesamt um 1 Bit nach oben geschoben und ein Fehlerbit ebenfalls um 1 Bit höherbewegt. Nichtsdestoweniger ist sichergestellt, daß die effektive Bitlänge 10 Bits beträgt.
Durch die erfindungsgemäße Analog-Digitalumwandlereinrichtung wird vor der Analog-Digitalumwandlung durch Eingeben eines gemessenen Signals ein geeichter Digital-Analogumwandlungswert gespeichert. Da die oberen Bits dieses geeichten Wertes bestimmt worden sind und die Konversionsgeschwindigkeit durch den Analog-Digitalwandler allein bestimmt wird, obgleich der Ausgang des Analog-Digitalwandlers in vielen Bits besteht, wird auf diese Weise die Konversionsgeschwindigkeit höher. Da das modifizierte Signal durch den Digital- Analogwandler geeicht und analog-digital konvertiert ist, wird darüber hinaus die Forderung nach absoluter Genauigkeit der erfindungsgemäßen Vorrichtung allein an die Differenzstufe im Eingangsteil gestellt. Wird dieser Differenzstufe genügende Aufmerksamkeit geschenkt, so kann man eine Analog-Digitalwandlereinrichtung mit hoher Gesamtgenauigkeit erhalten. Darüber hinaus sind bei Abwesenheit von Fehlern obere Bits immer durch eine effektive Länge zur Eichzeit sichergestellt. Aus den vorgenannten Gründen kann man eine Analog-Digitalwandlereinrichtung erhalten, die mit hoher Geschwindigkeit, hoher Genauigkeit und hoher Auflösung arbeitet. Die Hoch-Tiefzähloperationen, um zu erreichen, daß das Eichungssignal innerhalb eines geeigneten Bereichs des Analog-Digitalwandlers liegt, werden durch sehr kleine Stufen realisiert, wenn das Meßobjekt natürliche Phänomene mit kontinuierlichen Änderungen sind. Eine Geschwindigkeitsabnahme infolge der durchgeführten Operationsstufen kann praktisch vernachlässigt werden. Ein gemäß der vorliegenden Erfindung umgewandelter Analog-Digitalwert hat darüber hinaus keinen Zustand, bei dem alle Bits Null sind. Dies ist praktisch problemlos bei Beachtung der Bewegung der ursprünglichen Koordinaten, wenn eine Datenverarbeitung mit Hilfe von CPU als Anwendung der Analog-Digitalumwandlung in Betracht gezogen wird.
Nachfolgend soll der Steuerkreis 8 kurz beschrieben werden. Die Arbeitsweise der vorliegenden Erfindung umfaßt eine Eichstufe und eine Meßstufe.
Eichung: Die Eichstufe besteht darin, im Register 12 als geeichten Digital-Analogumwandlungswert einen Ausgangsänderungswert des Analog-Digitalkonverters 4 für den Fall abzuspeichern, wo der Kontrolleingang des Digital-Analogkonverters 2 durch LSD verändert wird. Zu diesem Zweck wird einer der Eingänge der Differenzstufe 1 fest eingestellt, daß er beispielsweise den Wert Null oder einen anderen konstanten Wert aufweist. Der Hoch-Tiefzähler 7 wird unter Verwendung eines Signals a (Vorwärtszählimpuls) und eines Signals b (Rückwärtszählimpuls) betätigt, um den Ausgang des Digital-Analogwandlers 2 zu ändern und so dafür zu sorgen, daß der Wert des Eingangssignals des Analog-Digitalwandlers 4 im Bereich a des Abschnitts m 2 in Fig. 2 liegt. In diesem Zustand sind beide Ausgänge c (G) und d (F) der Vergleicherstufen 5 und 6 ersichtlich Signale mit niedrigen Amplitudenwerten. Eine Bestätigung für die Existenz im Bereich m 2 wird dadurch geführt, daß man ein Konversionsstartsignal e zum Analog-Digitalwandler 4 schickt, auf das "Konversionsende"-Signal f wartet und dann das Signal E mit Hilfe der Addierstufe 4 liest. Im Eichzustand ist der Inhalt des Registers 12 Null. Im obigen Zustand wird ein Impuls g abgegeben und dann das Ausgangssignal E in das Register 9 eingegeben. Anschließend wird das Signal b durch einen Impuls am Ausgang abgegeben, ein Eingang des Analog-Digitalwandlers 4 in den Bereich m 3 bewegt, das Ausgangssignal E des Analog-Digitalwandlers 4 wird wiederum mit Hilfe von Signalen e und f festgestellt und seine Daten unter Verwendung des Signals h in das Register 10 eingegeben.
Anschließend erscheint am Ausgang das Signal i zur Berechnung des Wertes J-I, wobei das Ergebnis in das Register 12 eingespeichert wird. Der Inhalt des Registers 12 ist ein geeichter Digital-Analoginversionswert.
Meßstufe: Das wichtigste beim Messen ist, daß sichergestellt ist, daß die Ausgangssignale F und G der Vergleicherstufen 5 und 6 als Signale c und d abgerufen werden, so daß das Signal b von der Steuerstufe 8 abgegeben wird, wenn F = "H" während ein Signal a abgegeben wird, wenn G = "H". Darüber hinaus können sowohl F als auch G schließlich im Zustand "L" sein. Für die endgültige Analog-Digitalwandlung sollten die Ausgangssignale F und G in Zustand "L" sein. Die Signale e und f werden zur Betätigung des Analog-Digitalwandlers 4 benutzt und das Endergebnis wird erhalten durch Betätigung des Ausgangssignals E über die Stufen 13 und 14. Das Signal J dient zum Wechsel der Eichung oder zur Messung.

Claims (3)

1. Einrichtung mit einem Analog-Digital-Wandler zur Umsetzung eines analogen Eingangssignals in ein digitales Ausgangssignal, sofern die Größe dieses analogen Signals innerhalb des Arbeitsbereichs dieses Analog-Digital-Wandlers liegt, gekennzeichnet durch:
eine Anpassungsvorrichtung (15) für das dem Analog-Digital- Wandler (4) zugeführte analoge Signal (D), die so ausgebildet ist, daß sie, falls erforderlich, das der Einrichtung zugeführte Eingangssignal (A) um mindestens eine Stufe verstärkt oder abschwächt und dadurch ein analoges Signal (D) erzeugt, das an den vorgenannten Arbeitsbereich angepaßt ist, und dieses verstärkte oder abgeschwächte Signal (D) dem Analog-Digital-Wandler (4) zuführt;
eine Kalibrierungsvorrichtung (16) für die Anpassungsvorrichtung (15), die den Einfluß der Funktion der Anpassungsvorrichtung (15) auf das von dem Analog-Digital-Wandler (4) erzeugte Signal (E) bestimmt und ein dementsprechendes digitales Signal (M) erzeugt, wobei die Kalibrierungsvorrichtung (16) aus
einer Vorrichtung zum Bestimmen des Einflusses der Verstärkung oder Abschwächung um eine Stufe der Anpassungsvorrichtung (15) auf das von dem Analog-Digital-Wandler (4) erzeugte digitale Signal (E) und für die Erzeugung eines dementsprechenden digitalen Signals (K),
einem Register (12) zum Speichern dieses digitalen Signals (K),
einer Multiplizierstufe (13) für den gespeicherten digitalen Wert (L) mit einem anderen digitalen Wert (H), der die Anzahl der ausgeführten Verstärkungs- oder Abschwächungsstufen angibt, die von der Anpassungsvorrichtung (15) ausgeführt werden müssen, um die Anpassung zu bewirken, besteht; und
eine Addierstufe (14) zum Ausführen mindestens einer mathematischen Operation in bezug auf das von der Kalibrierungsvorrichtung (16) erzeugte digitale Signal (M) und auf das digitale Signal (E), das von dem Analog-Digital-Wandler (4) erzeugt wurde, wobei sich aus dem Ergebnis der mathematischen Operation das digitale Ausgangssignal der Einrichtung ergibt.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Bestimmungsvorrichtung
ein erstes Register (9) zum Speichern eines ersten digitalen Wertes (I) aufweist, der dem digitalen Signal (E) entspricht, das von dem Analog-Digital-Wandler (4) erzeugt wurde, bevor die Anpassungsvorrichtung (15) eine einzelne Verstärkungs- oder Abschwächungsstufe ausführt;
ein zweites Register (10) zum Speichern eines zweiten digitalen Wertes (J), der dem digitalen Signal (E) entspricht, das von dem Analog-Digital-Wandler (4) erzeugt wurde, nachdem die Anpassungsvorrichtung (15) eine einzelne Verstärkungs- oder Abschwächungsstufe ausgeführt hat; und
eine Differenzstufe (11) zur Bildung des Differenzwertes (K) zwischen den in den Registern (9, 10) gespeicherten ersten und zweiten digitalen Signalen (I, J).
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Anpassungsvorrichtung (15) aus folgenden Teilen besteht:
zwei Vergleicherstufen (5, 6), die ansprechen, wenn das dem Analog-Digital-Wandler (4) zugeführte Signal (D) nicht in seinem Arbeitsbereich liegt;
einem Hoch-Tiefzähler (7) zum Speichern eines digitalen Wertes (H);
einer Steuerstufe (8), die aufgrund der Anzeige der Vergleicherstufen (5, 6) den Hoch-Tiefzähler (7) betätigt, so daß der gespeicherte digitale Wert (H) entsprechend vergrößert oder verkleinert wird, so daß er die Anzahl der von der Anpassungsvorrichtung auszuführenden Verstärkungs- oder Abschwächungsstufen angibt;
einem Digital-Analog-Wandler (2), dessen Eingang mit dem Hoch-Tiefzähler (7) verbunden ist und dessen digitales Signal (H) in ein analoges Signal (B) umwandelt; und
einer analogen Differenzstufe (1) mit einem ersten Eingang, dem das analoge Eingangssignal (A) der gesamten Einrichtung zugeführt wird, einem zweiten Eingang, dem das Ausgangssignal (B) des Digital-Analog-Wandlers (2) zugeführt wird und einem Ausgang, über den einem Verstärker (3) ein Differenzwert (C) zugeführt wird, welcher sowohl an den Analog- Digital-Wandler (4) als auch an die Vergleicherstufen (5, 6) als Signal (D) weitergeleitet wird.
DE19823210571 1981-10-27 1982-03-23 Analog-digitalwandler-einrichtung Granted DE3210571A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56172643A JPS5873231A (ja) 1981-10-27 1981-10-27 Ad変換装置

Publications (2)

Publication Number Publication Date
DE3210571A1 DE3210571A1 (de) 1983-05-05
DE3210571C2 true DE3210571C2 (de) 1989-10-19

Family

ID=15945679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823210571 Granted DE3210571A1 (de) 1981-10-27 1982-03-23 Analog-digitalwandler-einrichtung

Country Status (6)

Country Link
US (1) US4517550A (de)
JP (1) JPS5873231A (de)
AU (1) AU545850B2 (de)
CA (1) CA1191614A (de)
DE (1) DE3210571A1 (de)
GB (1) GB2108792B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19962178A1 (de) * 1999-12-22 2001-06-28 Siemens Ag Verfahren zur Signalbearbeitung in der Laserspektroskopie

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4709213A (en) * 1982-07-23 1987-11-24 Garrett Electronics, Inc. Metal detector having digital signal processing
US4535318A (en) * 1983-11-16 1985-08-13 John Fluke Mfg. Co., Inc. Calibration apparatus for systems such as analog to digital converters
EP0162314A1 (de) * 1984-05-15 1985-11-27 BBC Brown Boveri AG Analog-Digital-Wandler
AU5665486A (en) * 1985-03-27 1986-10-23 Createc Gesellschaft Fur Elektrotechnik Mbh Signal processing device with a level adapter circuit
JPH0761014B2 (ja) * 1985-11-08 1995-06-28 株式会社東芝 アナログ・デイジタル変換装置
US4755951A (en) * 1986-03-03 1988-07-05 Tektronix, Inc. Method and apparatus for digitizing a waveform
US5121230A (en) * 1987-01-19 1992-06-09 Canon Kabushiki Kaisha Image reading apparatus having adjusting circuits for matching the level of and compensating for fluctuation among a plurality of sensing elements
JPS63197119A (ja) * 1987-02-12 1988-08-16 Mitsubishi Electric Corp 半導体集積回路
JPS6460012A (en) * 1987-08-31 1989-03-07 Canon Kk Amplifier
DE3803872A1 (de) * 1988-02-09 1989-08-17 Messerschmitt Boelkow Blohm Einrichtung zur inertialen geschwindigkeits- oder beschleunigungsmessung und schaltungsanordnung zur signalaufbereitung und -verarbeitung hierfuer
US4868910A (en) * 1988-02-16 1989-09-19 White's Electronics, Inc. Metal detector with microprocessor control and analysis
US4876502A (en) * 1988-05-09 1989-10-24 Westinghouse Electric Corp. Wide dynamic range current measuring apparatus
US5014056A (en) * 1988-05-11 1991-05-07 Analog Devices Kk A/D converter with a main range up/down counter and a subrange A/D converter
US5258704A (en) * 1989-09-25 1993-11-02 General Electric Company Electronic watthour meter
US5194865A (en) * 1991-12-06 1993-03-16 Interbold Analog-to-digital converter circuit having automatic range control
US5371501A (en) * 1992-12-16 1994-12-06 General Electric Company Architecture for arbitrary nonlinear quantization of multi-channel data
DE4440305C2 (de) * 1994-11-11 1997-04-17 Siemens Ag Verfahren zur schnellen digitalen Erfassung und Aufbereitung von analogen Meßwerten in einem Prozessor mit eingeschränkter binärer Wortbreite
US5608399A (en) * 1995-08-01 1997-03-04 Psc Inc. Resolution enhancer circuit for analog to digital converters
FR2755325A1 (fr) * 1996-10-25 1998-04-30 Philips Electronics Nv Dispositif de conversion analogique/numerique a caracteristique de transfert programmable
NL2016216B1 (en) * 2016-02-03 2017-08-11 Univ Delft Tech Analog to digital data converter.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783380A (en) * 1972-05-08 1974-01-01 Cushman Electronics Inc Frequency selective level meter with an automatic distortion eliminator
JPS5625825A (en) * 1979-08-09 1981-03-12 Sanyo Electric Co Ltd Analog-digital conversion circuit
JPS5635532A (en) * 1979-08-31 1981-04-08 Hitachi Ltd A/d converter
JPS641803Y2 (de) * 1980-03-07 1989-01-17
JPS5753145A (en) * 1980-09-16 1982-03-30 Sony Tektronix Corp Calibrator for analogue-digital converter
US4366469A (en) * 1980-09-22 1982-12-28 Ilc Data Device Corporation Companding analog to digital converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19962178A1 (de) * 1999-12-22 2001-06-28 Siemens Ag Verfahren zur Signalbearbeitung in der Laserspektroskopie

Also Published As

Publication number Publication date
DE3210571A1 (de) 1983-05-05
JPS5873231A (ja) 1983-05-02
AU8212882A (en) 1983-05-05
GB2108792A (en) 1983-05-18
JPS6343005B2 (de) 1988-08-26
US4517550A (en) 1985-05-14
CA1191614A (en) 1985-08-06
AU545850B2 (en) 1985-08-01
GB2108792B (en) 1985-04-17

Similar Documents

Publication Publication Date Title
DE3210571C2 (de)
DE3002992C2 (de) Verfahren und Vorrichtung zur Analog/Digital-Umsetzung
EP0029244A1 (de) Verfahren und Gerät zur Korrektur von Ungleichförmigkeiten in den Bildereignis-Energiesignalen einer Szintillationskamera
EP0221251B1 (de) Verfahren zur Fehlerkompensation für Messwertaufnehmer mit nicht linearen Kennlinien, sowie Anordnung zur Durchführung des Verfahrens
EP0224230A2 (de) Verfahren und Vorrichtung zur Werkstoffprüfung nach dem Wirbelstromprinzip
DE3201297C2 (de)
DE68913543T2 (de) Vorrichtung und verfahren zur messung der aktivität radioaktiver muster, die mehrere radioaktive isotope enthalten.
DE2738409A1 (de) Elektronische waage
EP0231786B1 (de) Verfahren zur Elimination von Störungen eines Messsignals
WO2001058019A1 (de) A/d-wandler mit lookup-tabelle
EP2197117B1 (de) Schaltungseinheit zum Erzeugen einer Ausgangsspannung in Abhängigkeit von einem digitalen Datenwert und Verfahren zum Kalibrieren der Schaltungseinheit
DE2912925C2 (de) Verfahren und Anordnung zur schnellen hochauflösenden Analog/Digital-Umsetzung mit selbständiger Korrektur
DE19854983A1 (de) Phasenverzögerung-Korrektursystem
EP0177803B1 (de) Verfahren und Anordnung zum hochauflösenden Digitalisieren eines Signales
EP0514634A1 (de) Verfahren zur Korrektur von Messfehlern
DE2657915C3 (de) Verfahren und Vorrichtung zur digitalen Messung analoger Größen
DE2013132B2 (de) Anordnung zur umwandlung der koordinaten eines auf einer flaeche befindlichen punktes in elektrische signale
DE3901399A1 (de) Anordnung zur umsetzung analoger signale in digitale
EP0444234B1 (de) Verfahren und Einrichtung zur Analog-Digital-Wandlung
DE3434326C2 (de) Verfahren zur Ableitung einer clutterabhängigen Zielerkennungsschwelle in einer Radaranlage
DE3009574C2 (de)
DE3101837C2 (de) Schaltungsanordnung zur Untersuchung komplexer Signalformen
DE3002185A1 (de) Oberflaechen- und formpruefgeraet
DE1952029A1 (de) Generator zur Darstellung der Konturen von Wetterformationen
DE2732359C2 (de) Automatische akustische Prüfeinrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8363 Opposition against the patent
8365 Fully valid after opposition proceedings
8339 Ceased/non-payment of the annual fee