DE2645013C3

DE2645013C3 - Schaltungsanordnung zur Analog-Digital- und Digital-Analog-Umsetzung

Info

Publication number: DE2645013C3
Application number: DE2645013A
Authority: DE
Inventors: Josef 7772 Uhldingen Drexler
Original assignee: Bodenseewerk Perkin Elmer and Co GmbH
Current assignee: PE Manufacturing GmbH
Priority date: 1976-10-06
Filing date: 1976-10-06
Publication date: 1980-11-27
Also published as: JPS5346260A; DE2645013A1; DE2645013B2; GB1540534A

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung und ein Digitalsignal, Verarbeitung dieses Digitalsignals und Umsetzung des so verarbeiteten Digitalsignals in eine analoge Ausgangsspannung, enthaltend: einen Integrator, an dessen Eingang zu einem vorgegebenen Startzeitpunkt eine feste Referenzspannung anlegbar ist, einen Komparator, dessen einer Eingang vom Ausgang des Integrators und dessen anderer Eingang von der besagten analogen Eingangsspannung beaufschlagt ist, einen Taktgeber und einen Zähler, in welchen von dem Startzeitpunkt an Zählimpulse von dem Taktgeber einzählbar sind und dessen Zählung durch das Ansprechen des Komparators bei Gleichheit von Ausgang des Integrators und analoger Eingangsspannung unterbrochen wird.

Es sind Analog-Digital-Wandler bekannt, bei denen an den Eingang eines integrators zu einem vorgegebenen Startzeitpunkt eine feste Referenzsspannung angelegt wird. Die Ausgangsspannung des Integrators steigt dann mit vorgegebener Steigung linear an. Disse Ausgangsspannung wird in einem Komparator mit der zu wandelnden analogen Eingangsspannung verglichen. Wenn die Ausgangsspannung des Integrators gleich der Eingangsspannung geworden ist, schaltet der Komparator um. Das Zeitintervall zwischen Startzeitpunkt und Umschalten des Komparators ist dann proportional der besagten analogen Eingangsspannung. Während dieses Zeitintervalls wird eine Impulsfrequenz von einem Taktgeber in einen Zähler eingezählt. Bei Umschalten des Komparators wird die Zählung unterbrochen. Der Zählerstand zu diesem Zeitpunkt gibt dann digital den Wert der analogen Eingangsspannung wieder.

Solche »Single Slope«-A/D-Wandler haben den Nachteil, daß in das Digitalsignal alle Fehler und Änderungen der Referenzspannung, der Kondensatoren und Widerstände des Integrators und der Taktgeberfrequenz unmittelbar eingehen.

Es sind daher nach dem Doppelintegrationsverfahren arbeitende Analog-Digital-Wandler (»Dual Slope«-A/D-Wandler) bekannt. Bei diesen wird eine zu wandelnde Eingangsspannung von einem Integrator integriert. Die Integrationszeit wird von einer Steuerlogik bestimmt, die von einem Taktgeber über einen Frequenzteiler gesteuert ist, und entspricht somit einer vorgegebenen Anzahl von Taktimpulsen. Nach dieser Integrationszeit erfolgt eine Umschaltung, und es wird eine feste Referenzspannung mit

J5 einer der Meßspannung entgegengerichteten Polarität an den Eingang des Integrators angelegt, so daß die Ausgangsspannung des Integrators wieder linear gegen null läuft. Wenn diese Ausgangsspannung den Wert null erreicht hat, schaltet ein Komparator um.

In dem Zeitintervall zwischen dem Anlegen der Referenzspannung an den Integrator und dem Umschalten des Komparators wird von dem gleichen Taktgeber, der die Steuerlogik beaufschlagt, eine Taktimpulsfolge in einen Zähler eingezählt. Der so erhaltene Zählerstand gibt dann digital den Wert der zu wandelnden Eingangsspannung an. Dieser digitale Wert ist unabhängig von den Parametern des Integrators und von der Frequenz des Taktgebers. Ein solcher »Dual-SIope«-A/D-Wandler ist jedoch verglichen mit dem vorerwähnten »Single-Slope«-A/D-Wandler etwas aufwendiger und benötigt etwa die doppelte Zeit für den Umwandlungsvorgang.

Es sind weiterhin Digital-Analog-Wandler bekannt, bei denen eine digitale Information in ein analoges Signal umgesetzt wird. Bekannte D/A-Wandler enthalten eine der Anzahl der Bit der digitalen Information entsprechende Anzahl von parallelen stromführenden Zweigen, von denen jeder einen Strom entsprechend der Wertigkeit einer zugeordneten Stelle führt und je nach dem Wert 1 oder 0 diese Stelle in der digitalen Information ein- oder ausgeschaltet ist. Die in den eingeschalteten Zweigen fließenden Ströme werden zur Erzeugung eines analogen Ausgangssignals überlagert.

Durch die DE-AS 2256412 ist ein Netzwerk für die Umsetzung analoger Werte in digitale Werte und Rückumsetzung dieser digitaler Werte in analoge Werte zum Zwecke der Meßwertspeicherung be-

3 4

kannt. Bei dieser bekannten Anordnung geht es bei- abwärtsintegrierten festen Signals- Dieses Verfahren spielsweise um die Speicherung eines analog vorgege- ist mit Ungenauigkeiten behaget.
i benen Taragewichts, wobei dieses Taragewicht bei der Es ist häufig erforderlich, ein analoges Eingangssi-I eigentlichen Messung als Spannung der das Bruttoge- gnal, z. B. das Detektorsignal eines Photometers, zu & wicht wiedergebenden Spannung entgegengeschaltet 5 verarbeiten um ein ebenfalls analoges Ausgangssignal ).^: wird. Dabei sind zur Bestimmung der als Taragewicht zu erhalten. Dieses analoge Ausgangssignal wird dann % zu speichernden Spannung am Eingang eines Nullver- beispielsweise mittels eines Schreibers als Kurvenzug I stärkers eine das reine Verpackungsgewicht, also das über einer unabhängigen Variablen aufgezeichnet. ΐ Taragewicht, wiedergebende Spannung und eine Ge- Die Signalverarbeitung bedingt dabei mit wachsenden \ genspannung gegeneinandergeschaltet. Das Aus- io Anforderungen in der bisher üblichen Analogtechnik j. gangssignui des Nullverstärkers wird in eine Impuls- eine immer schwierigere Bedienung und einen großen ϊ frequenz umgesetzt. Diese Impulsfrequenz wird in Aufwand an diskreter digitaler Steuerung. Es ist daher 1 einen Zähler eingezählt. Das am Zähler erhaltene Di- vorteilhaft, das analoge Eingangssignal mittels eines I gitalsignal wird auf einen Digital-Analog-Umsetzer Analog-Digital-Wandlers zunächst in ein Digitalsi- ; gegeben, der seinerseits die Gegenspannung als seine is gnal umzusetzen, dieses Digitalsignal in einem Klein-ί analoge Ausgangsspannung liefert. In den Zähler reichner digital zu verarbeiten und schließlich das ver- ^: werden so lange Impulse eingezählt, bis die Gegen- arbeitete Digitalsignal mittels eines Digital-Analog-[ spannunggleich der das Taragewicht wiedergebenden Wandlers wieder in ein analoges Ausgangssignal j>i Spannung ist. Diese Gegenspannung wird dann für zurückzuverwandeln. Dieses analoge Ausgangssignal ; die eigentliche Messung gespeichert und der dem 20 kann dann z. B. dem Schreiber zugeführt werden. Da-Bruttogewicht wiedergebenden Spannung zur Bildung bei tritt das Problem auf, daß das analoge Eingangssieiner das Nettogewicht wiedergebenden Spannung gnal nach Digitalisierung mit einem Faktor multiplientgegengeschaltet. Der Digital-Analog-Wandler ziert, also gedehnt wird. Es wird beispielsweise das enthält dabei gestufte Widerstände, über die eine ent- Detektorsignal eines Photometers mit einem vasprechende Teilspannung einer Referenzspannung 25 riablen Konzentrationsfaktor multipliziert. Wenn danach Maßgabe des Digitalsignals als analoge Gegen- bei die Quantisierungsstufen der Analog-Digitalspannung zuschaltbar ist. Bei dieser Anwendung Umsetzung nicht klein genug sind, dann erscheint das kommt es auf die genauen Werte des Digitalsignals gedehnte Singal als analoges Ausgangssignal am selbst nicht an, da das Digitalsignal in einer geschlos- Schreiber nach der Digital-Analog-Umsetzung nicht senen Schleife auftritt. 30 mehr als kontinuierlicher Kurvenzug, sondern es wer-Um bei einersolchen Anordnung die Meßwertf mit den Stufen erkennbar. Deshalb muß in diesem Falle hoher Genauigkeit verarbeiten zu können, ohne daß die Analog-Digital-Umsetzung mit erheblich höherer Bauelemente hoher Genauigkeit verwendet werden Auflösung erfolgen, als dies bisher üblich ist.
müssen, ist bei der Anordnung nach der DE-AS Bei der digitalen Integration eines konstanten 2 256412 die Wertigkeit einer großen Schaltstufe, der 35 Meßwertes zur Elimination von Rauschen ist ebenfalls ein Zahlenwert Z_n zugeordnet ist, kleiner als die um eine hohe Auflösung der Analog-Digital-Umsetzung 1 erhöhte Summe der Wertigkeiten derjenigen erforderlich. Die Quantisierungsstufen müssen er-Schaltstufen, die zur Bildung des vorangehenden heblich kleiner sein als das Rauschsignal, damit das Zahlenwertes Z_n , nach dem verwendeten Code anzu- Rauschen durch eine Integration ausgemittelt werden schalten sind. Dabei können Toleranzabweichungen -to kann.

der größten zugeschalteten Stufe dadurch ausgegli- Ein weiteres Problem ist, daß sich bei einer Serienchen werden, daß mehr oder weniger kleinere Stufen schaltung von Analog-Digital-Wandler, Kleinrechner zugeschaltet werden. zur digitalen Signalverarbeitung und Digital-Ana-Das funktioniert nur, wo das Digitalsignal in einer log-Wandler die Einzelfehler der Wandler sich im ungeschlossenen Schleife auftritt und somit die Analog- 45 günstigsten Falle addieren können,
signale miteinander verglichen werden. Eine solche Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung würde aber nichts bringen, wenn ein ana- Schaltungsanordnung zur Analog-Digital- und Digiloges Eingangssignal in ein Digitalsignal umgesetzt, tal-Analog-Umsetzung zu schaffen, welche die digidieses verarbeitet und das verarbeitete Digitalsignal tale Erfassung analoger Signale mit hoher Auflösung ohne irgendeine Rückführung als analoges Ausgangs- so gestattet, mit geringem technischen Aufwand realisignal ausgegeben wird. siert werden kann und Fehler, die durch die Signalum-L Es ist weiterhin bei nach dem Doppelintegrations- Setzung infolge der Toleranzen der verwendeten Bau-Jt verfahren arbeitenden Analog-Digital-Umsetzern teile auftreten können, weitestgehend eliminiert.
[ bekannt (DE-AS 2239980) periodisch einen Eich- Ausgehend von einer Schaltungsanordnung der 1 wert auf den Umsetzer zu geben und den Analog-Di- 55 eingangs definierten Art wird diese Aufgabe erfin-[J gital-Umsetzer danach zu korrigieren. Bei dem be- dungsgemäß dadurch gelöst, daß zur Digital-Analogic kannten Analog-Digital-Umsetzer wird das Analog- Wandlung das verarbeitete Digitalsignal in dem Zäh- ! signal mittels eines Integrators über eine vorgegebene Ier setzbar und der Zähler durch den gleichen

■ Integrationszeit integriert. Anschließend wird an den Taktgeber leerzählbar ist, daß während des Leerzäh-Integrator ein festes Signal entgegengesetzter Polari- fao lens des Zählers der gleiche Integrator von der glei-

■ tat angelegt. Während der Zeit der Abwärtsintegra- chen Referenzspannung beaufschlagt ist und daß die , tion bis zum Nulldurchgp-^ ·„ Integrators wird eine Ausgangsspannung des Integrators bei Nulldurchgang I feste Frequenz gezählt. Das feste Signal wird bei der des Zählers auf einen Speicher übertragbar ist und I Eichung durch ein Korrektursignal korrigiert, das von die besagte analoge Ausgangsspannung bildet.

I der Abweichung zwischen der theoretischen und der 65 Eei der erfindungsgemäßen Schaltungsanordnung

I tatsächlichen Abwärtsintegrationszeit abhängt. Bei erfolgt die Analog-Digital-Umwandlung schnell und

I dieser bekannten Anordnung erfolgt somit die Kor- mit einfach aufgebauten »Single-Slopee-A/D-Wand-

I rektur auf der analogen Seite durch Veränderung des Ier. Der gleiche Integrator und der gleiche Taktgeber

werden für die Digital-Analog-Umsetzung ausgenutzt. Dadurch wird erreicht, daß sich Fehler und Änderungen von Widerständen und Kapazitäten des Integrators oder Änderungen in der Frequenz des Taktgebers nicht auf das analoge Ausgangssignal auswirken. Die einzigen Fehler, die allenfalls durch die Signalumwandlung hereingebracht werden könnten, wären ein Fehler des Startpunktes für den Integrator und ein Fehler, der sich aus Toleranzen der Ansprechschwelle des Komparators ergibt. Solche Fehler sind klein und erforderlichenfalls abgleichbar.

Weitere Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die Erfindung ist nachstehend an einem Ausführungsbeispiel unter Bezugnahme auf die Zeichnungen näher erläutert:

Fig. 1 zeigt ein Schaltbild einer erfindungsgemäßen Schaltungsanordnung;

Fig. 2 und 3 zeigen Signalverläufe in verschiedenen Punkten der Schaltungsanordnung von Fig. 1.

Eine feste negative Referenzspannung U_K liegt über einen FET 10 an einem Integrator 12. Der Integrator 12 enthält in üblicher Weise einen Operationsverstärker 14, an dessen invertierendem Eingang die Referenzspannung U_R über den FET 10 und einen ohmschen Widerstand 16 anliegt. Der nicht-invertierende Eingang ist geerdet. Vom Ausgang des Operationsverstärkers 14 erfolgt eine Gegenkopplung auf den invertierenden Eingang über einen Kondensator 18. Parallel zu dem Kondensator 18 liegt ein als gesteuerter Schalter für die Rücksetzung des Integrators 12 wirkender FET 20.

Die Ausgangsspannung U₁ des Integrators 12 liegt über einen Widerstand 22 an dem einen (invertierenden) Eingangeines Komparators 24. An dem anderen Eingang des Komparators 24 ist über einen Feldeffekttransistor (FET) 26 und einen ohmschen Widerstand 28 eine Eichspannung U_t und über einen FET 30 und den Widerstand 28 eine Meßspannung U_M anlegbar. Die FETs 26 und 30 wirken dabei wieder als gesteuerte Schalter, wie unten noch erläutert werden wird.

Die Ausgangsspannung U₁ des Integrators 12 ist weiterhin über einen FET 32 auf einen Speicher in Form einer »Sample-Holde-Schaltung 34 aufschaltbar. Die »Sample-Hold«-Schaltung34 enthält in bekannter Weise einen Operationsverstärker 36, dessen Ausgang über einen Widerstand 38 mit dem invertierenden Eingang verbunden ist. Die Ausgangsspannung U₁ des Integrators 12 liegt über den FET 32 und einen ohmschen Widerstand 40 an dem nicht-inKleinrechner. Der Steuerbefehl am Eingang 52 leitet eine Analog-Digital-Umsetzung der Eingangsspannung U_E, der Steuerbefehl am Eingang 54 eine Digital-Analog-Umsetzung des verarbeiteten Digitalsignals und der Steuerbefehl am Eingang 56 einen Eichvorgang ein. Nach Durchführung der Analog-Digital-Umsetzung gibt der Steuerteil ein »FERTIG«- Signal an einem Ausgang 58 auf den Kleinrechner. Schließlich gibt der Steuerteil 44 einen Rücksetzbefehl auf den Rücksetzeingang 60 des Zählers 46 und schaltet Taktimpulse auf den Aufwärts- oder Abwärtszähleingang 62 oder 64 des Zählers.

Der Zähler 46 gibt, wie durch den Pfeil 66 angedeutet ist, Digitalsignale Z_M oder Z_£, entsprechend der Meß- oder Eichspannung U_M oder U_K an den Kleinrechner ab. Er übernimmt auf einen vom Kleinrechner gelieferten Steuerbefehl an einem Übernahmeeingang 68 ein verarbeitetes Digitalsignal Z₅ von dem Kleinrechner, wie durch den Pfeil 70 angedeutet ist.

Die beschriebene Schaltungsanordnung arbeitet wie folgt:

Auf das Signal AD am Eingang 52 hin, liefert der Steuertei! 44 ein Signal T₃ (Fig. 2) zur Aufsteuerung des FET 30. An dem nicht-invertierenden Eingang des Komparators 24 erscheint daher die Meßspannung U_M. Durch den nächstfolgenden Taktimpuls des Taktgebers 48 (»Takt«, Fig. 2) wird ein Signal T₁ erzeugt, welches den FET 10 aufsteuert. Die Referenzspannung U_R liegt dann an dem Eingang des Integrators 12, und die Ausgangsspannung U₁ desselben steigt mit vorgegebener Steigung linear an, wie in der ersten Zeile von Fig. 2 dargestellt ist. Schließlich wird U₁ = U_M, und der Komparator 24 schaltet um, wie aus dem Signal K in Fig. 2 ersichtlich ist. Durch den nächstfolgenden Taktimpuls werden dann die Signale T₁ und T, zurückgeschaltet, so daß die FETs 10 und 30 zugesteuert werden. Gleichzeitig wird durch ein Signal T₄ der FET 20 aufgesteuert und der Kondensator 18 entladen. Die Ausgangsspannung U₁ des Integrators 12 sinkt exponentiell ab. Hierdurch wird auch der Komparator 24 zurückgeschaltet, wie sich aus dem Signal K ergibt.

Zwischen dem den Beginn der Meßzeit bestimmenden Zeitpunkt, in welchem der FET 10 aufgesteuert wird, und dem das Ende der Meßzeit bestimmenden Zeitpunkt, in welchem der FET 10 wieder zugesteuert wird, werden von dem Steuerteil 44 Taktimpulse von dem Taktgeber 48 auf den Aufwärtszähleingang 62 des Zählers 46 durchgeschaltet, wie durch die mit »AUF« bezeichnete Impulsfolge in Fig. 2 dargestellt

An diesem nicht-invertierenden Eingang liegt außerdem ein Speicherkondensator 42 gegen Erde. Der Ausgang des Speichers führt die analoge Ausgangsspannung Us, die einem (nicht dargestellten) Schreiber zugeführt wird.

Die Schaltungsanordnung enthält weiterhin einen Steuerteil 44, einen Zähler 46 und einen Taktgeber 48. Zur Signalverarbeitung dient ein (nicht dargestellter) digitaler Kleinrechner.

Der Steuerteil 44 wird von dem Taktgeber 48 getaktet. Er liefert Steuersignale zum Aufsteuern der FETs 10,26,30,20 und 32 entsprechend dem Ablauf des Arbeitszyklus, wie noch beschrieben wird. Der Steuerteil 44 erhält Steuerbefehle vom Ausgang des Komparators 24, vom Übertragausgang 50 des Zählers 46 sowie an Eingängen 52. 54 und 56 von dem digitale Wiedergabe der Zeit, während welcher die Ausgangsspannung U₁ des Integrators 12 mit konstanter Steigung bis auf die Meßspannung U_M angestiegen ist, und ist damit dieser Meßspannung U_M streng proportional.

Am Ende der Meßzeit erscheint ferner am Ausgang 58 des Steuerteils 44 das »FERTG«-Signal. Dieses Signal macht den im Zähler 46 gespeicherten Zählerstand bereit zur Datenübernahme in den Kleinrechner und bewirkt schließlich diese Datenübernahme. Am Ende des »FERTIG«-Signals erscheint schließlich ein RÜCKSETZEN-Impuls am Rücksetzeingang 60 des Zählers 46.

Nach Durchführung der Datenverarbeitung in dem Kleinrechner liefert dieser einen ÜBERNAHME-Impuls (Fig. 3) auf den Übernahmeeingang 68. Die-

ser Impuls bewirkt die Übernahme des verarbeiteten Digitalsignals aus dem Kleinrechner in den Zähler 46. Der Kleinrechner gibt nach dieser Übernahme ein Signal DA (Fig. 3) an den Eingang 54 des Steuerteils 44, durch welches die Digital-Analog-Umsetzung eingeleitet wird.

Der auf das Signal DA folgende Taktimpuls bewirkt die Erzeugung eines Signals T_x, durch welches der FET 10 wieder aufgesteuert wird. Gleichzeitig wird durch das abfallende Signal T₄ der FET 20 wieder zugesteuert. Es erfolgt somit wieder eine Integration der Referenzspannung U_R durch den Integrator 12, so daß die Ausgangsspannung U₁ des Integrators 12 wieder linear ansteigt. Das ist in der ersten Zeile von Fig. 3 dargestellt. Die Steigung dieses Anstieges ist genau die gleiche wie bei der vorangehenden A/D-Umsetzung, da die gleiche Referenzspannung U_R durch den gleichen Integrator 12 integriert wird.

Gleichzeitig mit der Einleitung dieser Integration werden die Taktimpulse des Taktgebers 48 durch den Steuerteil 44 auf den Abwärtszähleingang 64 des Zählers 46 geleitet. Der Zähler 46 wird leergezählt. Nach einer Anzahl von Taktimpulsen, die dem Zählerstand, also dem aus dem Kleinrechner übernommenen verarbeiteten Digitalsignal Z_x entspricht, läuft der Zähler 46 durch null und gibt an dem Obertragausgang 50 einen ÜBERTRAG-Impuls (Fig. 3) ab. Dieser Impuls wird auf den Steuerteil 44 gegeben und bewirkt einen Abfall des Signals T₁, wodurch FET 10 zugesteuert und die Integration der Referenzspannung U_R unterbrochen wird. Die Ausgangsspannung U₁ des Integrators 12 bleibt auf einem konstanten Wert stehen.

Durch den ÜBERTRAG-Impuls wird außerdem ein Signal T₅ am Steuerteil hervorgerufen, durch welches der FET 32 aufgesteuert wird. Die Aufsteuerung des FET 32 bewirkt die Übernahme der Ausgangsspannung U₁ des Integrators 12 in den Speicher, d. h. die »Sample-Hold«-Schaltung 34. In Zeile 1 von Fig. 3 ist auch der Verlauf der analogen Ausgangs-Spannung U_s dargestellt. Nach Übernahme der Ausgangsspannung U₁ des Integrators 12 in den Speicher wird durch das wieder ansteigende Signal T₄ der FET 20 aufgesteuert, der Kondensator 18 entladen und so der Integrator 12 wieder auf null zurückgesetzt. Ein darauf folgender RÜCKSETZ-Impuls (Fig. 3) bewirkt über den Rücksetzeingang 60 ein Rücksetzen des Zählers 46 auf null. Damit ist die Schaltungsanordnung wieder bereit für den nächsten Zyklus.

Zwischen den Meßzyklen wird periodisch eine Eichung des Analog-Digital-Wandlers durchgeführt. Eine solche Eichung wird durch einen entsprechenden Steuerbefehl am Eingang 58 des Steuerteils 44 ausgelöst. Damit wird statt des FET 30 der FET 26 durch ein Signal T₂ aufgesteuert. Über den FET 26 wird -eine konstante und bekannte Eichspannung U_E an den Komparator 24 angelegt und - in genau der gleichen Weise wie die Meßspannung U_M - in ein entsprechendes Digitalsignal Z_E umgesetzt. Dieses Digitalsignal Z_E wird in dem Kleinrechner mit einem gespeicherten digitalen Sollwert verglichen, der dem bekannten Wert der Eichspannung entspricht, und aus dem tatsächlichen Digitalsignal und dem theoretischen Sollwert wird von dem Kleinrechner ein Eich- oder Korrekturfaktor bestimmt. Dieser Eich- oder Korrekturfaktor wird von dem Kleinrechner bei dem nächsten Meßzyklus an dem aus der Eingangsspannung U_M gewonnenen Digitalsignal Z_M angebracht. Der so korrigierte Wert von Z_M wird zu einem Ausgangssignal Z₅' verarbeitet, das mittels eines üblichen Digitalanzeigers 72 angezeigt wird.

Vergrößert sich, z. B. durch Änderung des Widerstandes 16, die Steilheit des Anstiegs der U₁ -Kurve in Fig. 2. dann erreicht U₁ schon früher den Wert U_M. Es werden weniger Taktimpulse in den Zähler 46 eingezählt. Ebenso ist aber auch die U₁ -Kurve in Fig. 3 steiler. In der kürzeren Zeit, während welcher der Zähler 46 mit dem geringeren Zählerstand leergezählt wird, ist daher auch die U₁ -Kurve von Fig. 3 auf einen höheren Wert angestiegen. Ähnlich wirkt sich eine Schwenkung in der Impulsfrequenz der Taktimpulse aus. Eine Erhöhung der Impulsfrequenz der Taktimpulse führt zu einer Vergrößerung des während der Meßzeit eingezählten Zählerstandes aber dafür auch zu einem entsprechend schnelleren Leerzählen während der Digital-Analog-Umsetzung.

Die Erfindung ist bei Photometern, ζ. Β. Spektralphotometern, anwendbar, bei denen Absorptionsmeßwerte in einem weiten Meßbereich mit unterschiedlichen Skalendehnungen aufgezeichnet werden. Sie kann aber auch auf anderen Gebieten, beispielsweise in der Regelungstechnik angewandt werden, bei denen ein in analoger Form vorliegendes Eingangssignal, ζ. B. Regelabweichungssignal, nach digitaler Verarbeitung wieder in ein analoges Ausgangssignal, ζ. Β. eine Stellgröße, umgesetzt werden muß.

Der Aufbau eines Steuerteils mit den angegebenen Funktionen ist dem Fachmann geläufig und braucht daher hier nicht im einzelnen beschrieben zu werden.

Hierzu 3 Blatt Zeichnungen 030 248/267

Claims

Patentansprüche:

1. Schaltungsanordnung zur Umsetzung einer analogen Eingangsspannung in ein Digitalsignal, Verarbeitung dieses Digitalsignals und Umsetzung des so verarbeiteten Digitalsignals in eine analoge Ausgangsspannung, enthaltend:

einen Integrator, an dessen Eingang zu einem vorgegebenen Startzeitpunkt eine feste Referenzspannung anlegbar ist,

einen Komparator, dessen einer Eingang vom Ausgang des Integrators und dessen anderer Eingang von der besagten analogen Eingangsspannung beaufschlagt ist,

einen Taktgeber, und

einen Zähler, in welchen von dem Startzeitpunkt an Zählimpulse von dem Taktgeber einzählbar sind und dessen Zählung durch das Ansprechen des !Comparators bei Gleichheit von Ausgang des Integrators und analoger Eingangsspannung unterbrochen wird,

dadurch gekennzeichnet,

daß zur Digital-Analog-Wandlung das verarbeitete Digitalsignal in dem Zähler setzbar und der Zähler durch den gleichen Taktgeber leerzählbar ist,

daß während des Leerzählens des Zählers der gleiche Integrator von dergleichen Referenzspannung beaufschlagt ist, und

daß die Ausgangsspannung des Integrators bei Nulldurchgang des Zählers auf einen Speicher übertragbar ist und die besagte analoge Ausgangsspannung bildet.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß statt der besagten Eingangsspannung (U_M) periodisch eine bekannte Eichspannung (U_E ) an den Komparator (24) anlegbar ist, daß ein Rechner vorgesehen ist, der das die Eichspannung (U_E) wiedergebende Digitalsignal (Z_E) mit einem gespeicherten Sollwert vergleicht und daraus einen Korrekturfaktor bildet und der diesen Korrekturfaktor auf die nachfolgenden, der Eingangsspannung (U_M) entsprechenden Digitalsignale (Z_M) anwendet, und daß ein Digitalanzeiger (72) zur Anzeige der korrigierten und verarbeiteten Digitalsignale (Z_s') vorgesehen ist.