DE2125897C2 - Digital/Analog-Umsetzer - Google Patents
Digital/Analog-UmsetzerInfo
- Publication number
- DE2125897C2 DE2125897C2 DE2125897A DE2125897A DE2125897C2 DE 2125897 C2 DE2125897 C2 DE 2125897C2 DE 2125897 A DE2125897 A DE 2125897A DE 2125897 A DE2125897 A DE 2125897A DE 2125897 C2 DE2125897 C2 DE 2125897C2
- Authority
- DE
- Germany
- Prior art keywords
- digital
- output
- integrator
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
a) der Schalter (57) über eine konstante, vorgegebene Zeitspanne T entsprechend dem größtmöglichen digitalen Eingangssignal zur Integration des im Speicher (48) vorhandenen, analogen Ausgangssignals geschlossen wird, dann
b) der Schalter (51, 54) über die dem digitalen Eingangssignal entsprechende Zeitspanne zur
Integration der Bezugsspannung (Eref) geschlossen wird, und anschließend
c) der Schalter (70) zur Übertragung des analogen Ausgangssignals vom Integrator (46) zum
Speicher (48) geschlossen wird, worauf
d) der Umsetzungszyklus (a, b, c) wiederholt wird.
2. Digital/Analog-Unsetze- nach Anspruch 1,
dadurch gekennzeichnet, daß der Integrator (46) bei den beiden Integrationen (a um' b) in entgegengesetzten Richtungen integriert (Fig.2).
3. Digital/Analog-Umsetzer nach Anspruch 1 oder 2 zur Verarbeitung positiver und negativer
digitaler Eingangssignale, gekennzeichnet durch zwei Quellen (43 und 44) für Bezugsspannungen
(— Eref und + Eref) unterschiedlicher Polarität und
eine Schaltlogik (18, 21, 23) zur Feststellung des Vorzeichens des jeweiligen Eingangssignals sowie
zum Zuschalten der entsprechenden Bezugsspannungsquelle (43 bzw. 44) bei der Integration (b)
4. Digital/Analog-Umsetzer nach Anspruch I, 2 oder 3, dadurch gekennzeichnet, daß zur Einstellung
der jeweiligen Dauer der Integration (b) die Programmschaltung (34) an einen mit dem digitalen
Eingangssignal beaufschlagten Zähler (32) angeschlossen ist, welcher mit einem Taktgeber (30)
verbunden ist und nach Aufnahme einer dem digitalen Eingangssignal entsprechenden Anzahl
von Taktimpulsen ein die Integration (^beendendes Ausgangssignal abgibt.
5. Digital/Analog-Umsetzer nach einem der vorstehenden Ansprüche, gekennzeichnet durch
einen Eingangsspeicher (14) für das digitale Eingangssignal.
6. Digital/Analog-Umsetzer nach einem der vorstehenden Ansprüche, gekennzeichnet durch
zwei parallele Digital/Analog-Umsetzereinheiten (10) und eine Schaltung (120) zur Trennung der
höherwertigen Bits von den niedrigerwertigen Bits des digitalen Eingangssignals, welche die Digital/
Analog-Umsetzereinheiten (10) mit den höherwertigen bzw. niedrigerwertigen Bits beaufschlagt, wobei
die beiden analogen Ausgangssignale der Digital/ Analog-Umsetzereinheiten (10) miteinander zum
endgültigen analogen Ausgangssignal verknüpfbar sind.
Umsetzer der im Oberbegriff des Hauptanspruchs angegebenen Gattung.
Derartige Digital/Analog-Umsetzer sind bekannt (DE-OS 14 62 024). Dabei ist ein binärer Vergleicher für
das jeweilige digitale, binär codierte Eingangssignal,
welches von einem Speicher her zugeführt wird, und das
digitale, ebenfalls binär codierte Ausgangssignal eines Zählers vorgesehen, welcher ebenso viele Stufen
aufweist wie der Speicher und von einem Taktgeber mit Taktimpulsen beaufschlagt wird, um alle Zählerstände
nacheinander zu durchlaufen und jeweils ein entsprechendes Ausgangssignal an den Vergleicher abzugeben.
Dieser wiederum liefert von Beginn der besagten fortlaufenden Zählung im Zähler bis zu dem Augenblick,
wenn das Ausgangssignal des Zählers gleich dem
digitalen Eingangssignal ist, ein Ausgangssignal, dessen
Länge bzw. Dauer so mit dem digitalen Eingangssignal äquivalent ist Es wird einer Schaltung zugeführt, welche
einen von einem npn-Transistor gebildeten Schalter und einen als integrierende Schaltung wirkenden Tiefpaßfil
ter aufweist sowie mit einer Bezugsspannung beauf
schlagbar ist. Der Schalter wird durch das Ausgangssignal des Vergleiche« solange betätigt um die
Bezugsspannung so lange an den Tiefpaßfilter zu legen, wie das Vergleicher-Ausgangssignal dauert, so daß am
Ausgang des Tiefpaßfilters eine entsprechend große Spannung erscheint Dieses analoge Ausgangssignal
entspricht also dem digitalen Eingangssignal.
Der Erfindung liegt die Aufgabe zugrunde, einen Digital/Analog-Umsetzer der im Oberbegriff des
Hauptanspruchs angegebenen Gattung zu schaffen, welcher bei relativ einfachem, kienwrm und leichtem
Aufbau ohne Kettenleiter sowie bei verhältnismäßig hoher Umsetzungsgeschwindigkeit eine höhere Genauigkeit, also einen kleineren Fehler, gewährleistet
Diese Aufgabe ist durch die im kennzeichnenden Teil
des Hauptanspruchs angegebenen Merkmale gelöst Vorteilhafte Ausgestaltungen des erfindungsgemäßen
Digital/Analog-Umsetzers sind in den restlichen Patentansprüchen gekennzeichnet
so Nachstehend sind Ausführungsformen des Digital/ Analog-Umsetzers nach der Erfindung an Hand der
Zeichnungen beispielsweise erläutert Es zeigt
F i g. 1 ein Blockschaltbild einer ersten Ausführungsfoim,
F i g. 2 den Verlauf des Ausgangssignals des Integrators und den Verlauf des Ausgangssignals des
Digital/Analog-Umsetzers gemäß Fig. 1 in Abhängigkeit von der Zeit während mehrerer, aufeinanderfolgender Umsetzungszyklen, und
F i g. 3 ein Blockschaltbild entsprechend demjenigen
gemäß F i g. 1 einer zweiten Ausführungsform mit zwei parallel geschalteten Digital/Analog-Umsetzern, um
gleichzeitig zwei Umsetzungen durchzuführen und eine höhere Umsetzungsgeschwindigkeit zu erzielen.
65p Dem Digital/Analog-Umsetzer 10 gemäß Fig. I
werden von einer Quelle 11 digitale Eingangssignale zugeführt, die jeweils in ein analoges Ausgangssignal
umzuwandeln sind. Das jeweilige, binär codierte
Eingangssignal mit sechs Bits wird in paralleler Form einem Eingangsspeicher 14 eingegeben. Die Speicherung
wird von einem Signal gesteuert, das dem Eingangsspeicher 14 an einem Eingang 12 zugeführt
wird. Die digitalen Eingangssignale werden periodisch in den Eingangsspeicher 14 eingegeben.
Der Digital/Analog-Umsetzer 10 kann zur Umwandlung von positiven und negativen digitalen Eingangssignalen
verwendet werden, wozu die Polarität des in dem Eingangsspeicher 14 jeweils vorhandenen digitalen ι ο
Eingangssignals von einem Flip-Flop 18 festgestellt wird. Diese Feststellung der Polarität erlaubt es, nur
einen einzigen 6-Bit-Eingangsspeicher 14 zu verwenden, statt eines gesonderten Eingangsspeichers für jede
Polarität Wenn das digitale Eingangssignal positiv ist, wird ein Steuersignal über eine Leitung 22 einem Gatter
21 aufgegeben. Wenn das digitale Eingangssignal negativ ist, gibt das Flip-Flop 18 auf einer Leitung 24 ein
Steuersignal an ein Gatter 23 ab. Wenn dann dem zweiten Eingang des Gatters 21 bzw. 23 ein zweites
Steuersignal zugeführt wird, erscheint in einer Leitung 26 bzw. 27 ein AusgangssignaL
Ein Taktgeber 30 kann mitieis Steuersignalen ab- and
angeschaltet werden. Die Taktsignale des Taktgebers 30 werden über eine Leitung 33 einem sechsstufigen,
binären Zähler 32 und über eine Leitung 35 einer Programmschaltung 34 zugeführt. Letztere liefert
mehrere Signale zur Steuerung des Betriebes verschiedener Komponenten des Digital/Analog-Umsetzers 10,
wie noch geschildert
So wird ein Datenübertragungssignal über eine Leitung37 einem Gatter 38 zugeführt, um den Inhalt des
Eingangsspeichers 14 in den Zähler 32 zu übertragen. Gleichzeitig wird das Flip-Flop 18 entsprechend dem
Vorzeichen des in dem Eingangsspeicher 14 jeweils enthaltenen digitalen Eingangssignals eingestellt
Eine Integrator-Eingangsschaltung 41 liefert entweder eine positive oder eine negative Bezugsspannung
+ Eref bzw. — Eref für den Eingangsknotenpunkt 45
eines Integrators 46. Die Bezugsspannungen + /TscFund
- Eref werden jeweils an einem Eingang 44 bzw. 43
zugeführt
Die Ausgangsspannung bzw. das Ausgangssignal des Integrators 46 wird bei einem entsprechenden Steuersignal
der Programmschaltung 34 zu einem Haltekondensator 47 eines Speichers 48 übertragen, welcher einen
ausgangsseitigen Pufferverstärker 50 aufweist, dessen Ausgang mit dem Ausgang 49 des Digital/Analog-Umsetzers
10 verbunden ist, wo dessen analoges Ausgangssignal bzw. die entsprechende Spannung erscheint, die
das digitale Eingangssigna) darstellt
Die an dem Eingang 43 liegende negative Bezugsspannung -Eref wird über einen Schalter 51 dem
Eingangsknotenpunkt 45 zugeführt Eine negative Bezugsspannung ist auf Grund der dem Integrator 46
innewohnenden Inversion erforderlich. Vorzugsweise ist ein elektronischer Schalter 51 vorgesehen, der von
einem Feldeffekttransistor gebildet sein kann und der von einer Steuerschaltung 52 umgeschaltet wird, die
über die Leitung 26 mit dem Gatter 21 verbunden ist. Wenn das Gatter 21 aktiviert wird, erscheint das oben
erwlhtite Ausgangssignal in der Leitung 26, wodurch
die Steuerschaltung 52 betätigt wird, um den Schalter 51
zu schließen, so daß die negative Bezugsspannung
- Eref am Eingang 43 zum Eingangsknotenpunkt 45 bb
und damit zur Eingangsseite des Integrators 46 gelangt. Die Zeitdauer, während der der Schalter 51 geschlossen
ist, bestimmt also die Zeitspanne, während der die negative Bezugsspannung — Eref den Eingangsknotenpunkt
45 beaufschlagt
In ähnlicher Weise ist der mit der positiven Bezugsspannung +Erefbeaufschlagte Eingang44 übet'
einen Schalter 54 mit dem Eingangsknotenpunkt 45 verbunden. Der Schalter 54 wird von einer Steuerschaltung 55 umgeschaltet, die über die Leitung 27 mit dem
Gatter 23 verbunden ist Wenn das Gatter 23 aktiviert wird, dann wird durch das oben erwähnte Ausgangssignal
in der Leitung 27 die Steuerschaltung 55 betätigt und der Schalter 54 geschlossen, so daß die positive
Bezugsspannung +Eref an dem Eingang 44 an den
Eingangsknotenpunkt 45 gelangt
Das analoge Ausgangssignal am Ausgang 49 wird
über eine Rückkopplungsleitung 56 ebenfalls dem Eingangsknotenpunkt 45 zugeführt, wenn ein Schalter
57 durch Betätigung einer Steuerschaltung 58 geschlosen worden ist Die Steuerschaltung 58 wird durch ein
von der Programmschaltung 34 auf üiner Leitung 59 abgegebenes Steuersignal betätigt
Die an dem Eingangsknotenpunkt 45 jeweils vorliegende Spannung wird über einen Eir^angswiderstand
61 dem negativen Eingang eines Funktionsverstärkers
63 zugeführt, der mit einem positiven Eingang an ein Bezugspotential 62 angeschlossen ist, im dargestellten
Fall geerdet ist Zwischen dem Ausgang und dem negativer Eingang des Funktionsverstärkers 63 ist ein
integrierender Kondensator 64 eingeschaltet, welcher eine Spannung an einem Ausgangsknotenpunkt 65
liefert, die das analoge Äquivalent des Integrals der Spannung am Eingangsknotenpunkt 45 darstellt.
Die Spannung am Ausgangsknotenpunkt 65 wird vom Haltekondensator 47 aufgenommen und gespeichert,
wenn ein Schalter 70 geschlossen worden ist. Die Betätigung des Schalters 70 wird von einer Steuerschaltung
71 gesteuert, die wiederum von einem über eine Leitung 72 zugeführten Steuersignal der Programmschaltung
34 gesteuert wird.
Der Ausgang des Pufferverstärkers 50 ist über eine Leitung 75 auf seinen negativen Eingang rückgekoppelt.
im Betrieb wandelt der Digital/Analog-Umsetzer 10 nach F i g. 1 das digitale Eingangssignal der Quelle 11
genau in ein analogisches Ausgangssignal am Ausgang 49 um, und zwar durch Vergleich der Spannung/Zeit-Flächen
des analogen Ausgangssignals und des digitalen Eingangssignals. Das Vergleichsergebnis wird zur
Korrektur des Ausgangssignals verwendet bis die Flächendifferenz zwischen den zwei Spannung/Zeit-Flächen
vernachlässigbar ist
Wenn ein Umsetzungszyklus beendet und die das digitale Eingangssignal darstellende Spannung am
Ausgangsknotenpunkt. 65 zum Haltekondensator 47 übertragen worden ist, so daß eine auf den neuesten
Stand gebrachte, das digitale Eingangssignal darstellende Spanning am Ausgang 49 vorliegt, dann gibt die
Programmschaltung 34 auf der Leitung 37 das Datenübertragungssi^nal ab, um das im Eingcngsspeieher
14 gespeicherte digitale Eingangssignal über das Gatter 38 zum Zähler 32 zu übertragen. Weiterhin gibt
die Programmschaltung 34 das Steuersignal auf der Leitung 59 ab, um die Steuerschaltung 58 zu betätigen
und den Schalter 57 zu schließen, Der Schalter 57 wird
für eine Zeitspanne Tgleich der vollen Integrationszeit geschlossen, die im dargestellten und erörterten Fall der
Dauer von 26 oder 64 Taktimpulsen entspricht. Die Spannung am Ausgang 49 wird vom Inverter 46
integriert, und am Ende des Zyklus ist dann die Ausgangsspannung des Integrators 46 am Ausgangs-
knotenpunkt 65 gleich Null. Der Abfall der Ausgangsspannung des Integrators 46 während dieser Integration
in der Rückkopplungsphase ist aus der Kurve 80 in Fig. 2 ersichtlich. Wenn zu Beginn dieser Integration
die Spannung am Ausgang 49 genau gleich der *,
Ausgangsspannung des Integrators 46 am Ausgangsknotenpunkt 65 ist, dann ist am Ende 81 der Integration
die Ausgangsspannung des Integrators 46 am Ausgangsknotenpunkt
65 genau Null, wie in F i g. 2 dargestellt.
Wenn aber irgendein Fehler vorhanden ist, beispielsweise auf Grund von Schaltungsparametern oder im
Pufferverstärker 50, so daß die Spannung am Ausgang 49 nicht gleich der Ausgangsspannung des Integrators
46 an dem Ausgangsknotenpunkt 65 zu Beginn dieser Integration ist, dann wird die Ausgangüspannung des
Integrators 46 am Ausgangsknotenpunkt 65 am Ende 81 der Kurve 80 in Fig. 2 nicht Null, sondern weist sie
einen den Fehler darstellenden Wert auf.
Nach Ablauf uci Zeitspanne T, also STTi Ende SJ der
Kurve 80 gemäß F i g. 2, wird von der Programmschaltung 34 über eine Leitung 83 ein Impuls an den Zähler 32
abgegeben, so daß dieser beginnt, vom Taktgeber 30 über die Leitung 33 zugeführte Taktimpiilse zu zählen,
bis die Anzahl der gezählten Taktimpulse gleich der anfangs im Zähler 32 gespeicherten digitalen Zahl ist,
was die Programmschaltung 34 feststellt. Beispielsweise kann das Komplement des von der Quelle 11 gelieferten
digitalen Eingangssignals in den Zähler 32 eingegeben werden und die Programmschaltung 34 feststellen, wann
der sechsstufige, binäre Zähler 32 den maximalen Zählerstand »64« erreicht. Statt dessen kann auch ein
Rückwärtszähler 32 verwendet werden, in den die binär codierte, digitale Zahl eingegeben und dann festgestellt
wird, wann der Zählerstand »0« erreicht wird. Die Programmschaltung 34 gibt auf zwei Leitungen 87 und
88 jeweils ein Steuersignal ab, das beginnt, wenn der Zähler 32 mit der Zählung beginnt, und das endet, wenn
der Zähler 32 sine Anzahl Taktimpulse gezählt hat. die der anfangs in den Zähler 32 eingegebenen, binar
codierten, digitalen Zahl entspricht, so daß die Steuersignale in den zum zweiten Eingang des Gatters
21 bzw. 23 führenden Leitungen 87 und 88 eine Impulsbreite aufweisen, die proportional dem digitalen
Eingangssignal ist
Wenn das von der Quelle 11 gelieferte digitale Eingangssignal positiv ist dann wird das Gatter 21 von
dem Steuersignal in der Leitung 22 beaufschlagt, während das Gatter 23 unbeaufschlagt bleibt da kein
Steuersignal in der Leitung 24 erscheint, so daß beim Auftreten der Steuersignale in den Leitungen 87 und 88
nur das Gatter 2ί auf der Leitung 26 ein Ausgangssignal
abgibt nicht aber das Gatter 23 auf der Leitung 27. Der Schalter 51 wird dann geschlossen, so daß die negative
Bezugsspannung - Eref am Eingang 43 zum Eingangsknotenpunkt
45 gelangt Das Ausgangssignal auf der Leitung 26 weist eine Impulsbreite auf, die gleich der
Impulsbreite der Steuersignale in den Leitungen 87 und 88 ist und damit dem digitalen Eingangssignal
entspricht. Wenn das digitale Eingangssignal negativ ist ergibt das Gatter 23 auf der Leitung 27 ein der
Impulsbreite der Steuersignale in den Leitungen 87 und 88 entsprechendes Ausgangssignal ab, um den Schalter
54 entsprechend lange zu schließen und die positive Bezugsspannung ■+· Eref am Eingang 44 entsprechend
lange an den Eingangsknotenpunkt 45 zu legen. Da das Ausgangssignal in der Leitung 26 bzw. 27 das jeweilige
digitale Eingangssignal darstellt wird die negative bzw. Eingang des Integrators 46 über eine variable Zeitdauer
gelegt, die eine Funktion des digitalen Eingangssignals ist. Die Ausgangsspannung des Integrators 46 am Ende
der geschilderten Decodierphase steüt also das jeweilige digitale Eingangssignal dar.
Die Decodierphase ist in Fig.2 durch die Kurve 89
wiedergegeben, welche den Verlauf der Ausgangsspannung des Integrators 46 darstellt. Die Ausgangsspannung
steigt bis zu einem Wert 90 an, welcher von der digitalen Zahl plus oder minus der Fehlerspannung
bestimmt ist, die am Ende der Rückkopplungsphase am Ausgang des Integrators 46 vorhanden war.
Danach wird die Ausgangsspannung des Integrators
46 am Ausgangsknotenpunkt 65 vom Haltekondensator
47 aufgenommen, indem der Schalter 70 durch das über die Leitung 72 der Steuerschaltung 71 zugeführte
Steuersignal geschlossen wird. Die Kurve 91 in F i g. 2 veranschaulicht die Übertragung der Ausgangsspannung
des Integrators 46 auf den Haltekondensator 47,
neuesten Stand gebrachtes, analoges Ausgangssignal am Ausgang 49 vorliegt. Danach beginnt der nächste
Umsetzungszyklus, wenn der Schalter 57 geschlossen und das digitale Eingangssignal im Eingangsspeicher 14
wieder in den Zähler 32 in der beschriebenen Weise übertragen wird.
Wenn die Ausgangsspannung des Integrators 46 zu Beginn der Decodierphase Null ist dann ergibt sich am
Ende -. icr Decodierphase die Ausgangsspannung Eint
= - Eref · η · t/T, mit der positiven bzw. negativen
Bezugsspannung Eref, dem Wert η des digitalen Eingangssignals, dem Taktimpulsabstand I und der
vollen oder größtmöglichen Iniegrationszeit T (maximale Impulsbreite der Steuersignale in den Leitungen 87
und 88). Da das digitale Eingangssignal 6 Bits aufweist gilt Γ = 2* · /. Die Größe π · / stellt die tatsächliche
Impulsbreite der Steuersignale in den Leitungen 87 und 88, also die tatsächliche Integrationszeit während der
Decodierphase dar. Gemäß der angeführten Gleichung würde dann, wenn die Bezugsspannung Eref während
der Decodierphase über die längstmögliche Integrationszeit Twirksam wäre, die Ausgangsspannung £}/vrdes
Integrators 46 von Null auf —Eref ansteigen. Wenn daher die Ausgangsspannung am Ausgang 49 dem
Integrator 46 während der Rückkopplungsphase über die volle Integrationszeit Tzugeführt wird, dann ändert
sich die Ausgangsspannung fmr des Integrators 46 um
einen Betrag, der gleich der Ausgangsspannung am Ausgang 49 ist Am Ende der Rückkopplungsphase ist
daher die Ausgangsspannung Eist des Integrators 46
gleich der Differenz zwischen der Integrator-Ausgangsspannung Eist am Ende der Decodierphase \*.A der
Ausgangsspannung am Ausgang 49, und stellt sie also den Fehler zwischen diesen beiden Spannungswerten
dar. Am Ende der nächsten Decodierphase ist diese Fehlerspannung zu der Spannung hinzuaddiert die
durch die Integration der Bezugsspannung iJREpüber die
dem digitalen Eingangssignal entsprechende Impulsbreite der Steuersignale in den Leitungen 87 und 88
bestimmt ist Die zum Haltekondensator 47 übertragene Spannung entspricht also dem digitalen Eingangssignal
plus oder minus der Fehlerspannung, die am Ausgang des Integrators 46 zu Beginn der Decodierphase und am
Ende der Rückkoppiungsphase vorhanden ist Die Fehlerspannung weist eine solche Polarität auf, daß der
Fehler der Ausgangsspannung am Ausgang 49 korrigiert wird. Wenn das System mit demselben digitalen
Eingangssignal mehrere Umsetzungszyklen hindurch
arbeitet, dann wird der Fehler durch die entsprechend
wiederholten Korrekturen auf einen vernachlässigbaren Wert reduziert.
Gemäß F i g. 2 fällt während der Rückkopplungsphase eines zweiten Umsetzungszyklus die Ausgangsspannung
£'/,vrdes Integrators 46 entsprechend der Kurve 94 ab und steigt sie dann in der Decodierphase des zweiten
Umset7.ungszyklus entsprechend der Kurve 95 an. Die Kurve 96 veranschaulicht die anschließende, oben fiir
den ersten Umsetzungszyklus erörterte Übertragung. Dabei stellt die Kurve 95 die Decodierphase bei der
Umsetzung einer neuen digitalen Zahl mit dem Wert «>
dar. Das analoge Ausgangssignal steigt entsprechend der Kurve 98 während der Übertragungsphase 96 von
dem Niveau 99 auf das Niveau 100 an. Wie ausgeführt, wird jedes digitale Eingangssignal normalerweise über
mehrere Umset/ungszyklen decodiert, um jeglichen Fehler des analogen Ausgangssignals auf einen vernachlässigbaren
Wert herabzusetzen.
Die Notwendigkeit der Verwendung von kritischen Bauelementen ist auf ein Minimum herabgesetzt.
Beispielsweise sind der integrierende Kondensator 64, der Haltekondensator 47 und der Pufferverstärker 50
für das Verhalten des Digital/Analog-Umsetzers 10 hinsichtlich ihrer Größe und ihres Toleranzbereiches
nicht kritisch. Beispielsweise wurde eine Auflösung von 6 Bits mit einer Genauigkeit von plus oder minus 0,1%
des Gesamtbereichs erzielt. Es wird eine Ausgangsspannung von ±7 Volt erhalten, wobei der Leistungsverbrai":h
bei maximal 300 mW liegt. Die Schaltung arbeitet in einem Temperaturbereich von -55" C bis
+ !250C und in einem Höhenbereich von Mecrcshöhe
bis zu 30 km über dem Meeresspiegel einwandfrei.
Wenn die Umsetzungszeit kritisch ist, weist der in F i g. I dargestellte Digital/Analog-Umsetzer 10 bei der
praktischen Anwendung den Nachteil auf. daß ein langer Umsetzungszyklus erforderlich ist, wenn das
digitale Eingangssignal eine große Anzahl von Bits, beispielsweise 12 Bits, umfaßt. Dabei ist die Umsetzungszeit
gleich: T + nt, mit T = 212 ■ / = 4096 · t, mit
dem Wen η der digitalen Eingangszahl und mit dem Taktimpulsabstand t. Bei Verwendung eines 50-MHz-Taktgebers
30, was praktisch die obere Grenze bei den zur Zeit herstellbaren MOS-Schaltungen darstellt,
würde die entsprechende volle Umsetzungszeit bei ungefähr 200 μ sec liegen, was für viele Anwendungsfälle
zu viel ist. Bei Anwendung des geschilderten Digital/Analog-Umsetzers 10 zur Verarbeitung der 6
höherwertigen Bits (6 MSB) in Verbindung mit einem identischen Digital/Analog-Umsetzer 10 zur Verarbeitung
der 6 niedrigerwertigen Bits (6 LSB) kann die gewünschte Ausgangsspannung mit einer größeren
Geschwindigkeit erzeugt werden.
Bei dem in Fig.3 dargestellten Digital/Analog-Umsetzer
ist die Umsetzungsgeschwindigkeit durch Trennen des digitalen Eingangssignals in die 6
höherwertigen Bits und die 6 niedrigerwertigen Bits vergrößert, welche gleichzeitig auf die in Verbindung
mit Fig.l beschriebene Weise zu analogen Ausgangssignalen
umgesetzt werden, die anschließend zusammengefaßt werden. Ls ist also ein Digital/Analog-Umsetzer
110 zur Umsetzung der 6 niedrigerwertigen Bits des
jeweiligen digitalen Eingangssignal und ein Digital/ Annlog-Umsetzcr 111 zur Umsetzung der 6 höherwertigen
Bits in ein analoges Signal vorgesehen.
ίο Der Taktgeber 30 gibt Taktsignale über eine Leitung
112 an einen MSB-Zähler 13 und über eine Leitung 114
an einen LSB-Zähler 115 ab. Das jeweilige, von einer Quelle 116 kommende, digitale Eingangssignal mit 12
Hits geht einer LSB/MSB-Schaltung 120 zu, die es in die
ι ■> 6 höherwertigen und die 6 niedrigerwertigen Bits
aufteilt. Die niedrigerwertigen Bits werden über einen Kanal 121 einer LSB-Schaltung 122 zugeführt, die den
LSB-Zähler 115 voreinstellt und damit ähnlich wie der in Fig.l dargestellte Zähler 32 arbeitet. Eine logische
Gatterschaltung 125 dient zur Feststellung der Polarität, analog dem Flip-Flop 18 nach Fig.l, und gibt ein
Steuersignal auf einer der beiden Leitungen 26 und 27 zur Ansteuerung des Schalters 51 bzw. 54 ab, wie
beschrieben. Die höherwertigen Bits werden über einen Kanal 130 einer MSB-Schaltung 131 zugeführt, die den
MSB-Zähler 113 voreinstellt. Eine logische Gatterschaltung 136 gibt die geschilderten Steuersignale auf den
Leitungen 26 und 27 ab.
Das größtmögliche Ausgangssignal bei der LSB-
Das größtmögliche Ausgangssignal bei der LSB-
jü Umsetzung im Digital/Analog-Umsetzer 110 beträgt nur ein ' /m (oder ' /2b) des größtmöglichen Ausgangssigrials
bei der vom Digital/Analog-Umsetzer 111 durchgeführten MSB-Umsetzung. Die Ausgangsspannung
des LSB-Llmsetzers 110 wird daher über eine
j-> Leitung 140 an den Eingang eines Schalters 141 gelegt,
welcher durch ein Steuersignal der Programmschaltung 34 über eine Steuerschaltung 143 für eine Taklimpulsperiode
geschlossen wird, bevor die erörterte Übertragung vom Ausgang des Integrators 46 zum Haltekondensator47
erfolgt. Eine Taktimpulsperiode beträgt '/σ der beschriebenen vollen Integrationsdauer. Auf diese
Weise ist der Wert der niedrigerwertigen Bits dem Ausgangssignal des Integrators 46 des MSB-Umsetzers
111 und damit der Ausgangsspannung des letzteren hinzuaddiert.
Die Geschwindigkeit der einzelnen Umsetzungen ist auf diese Weise erheblich erhöht, und es kann eine
Umsetzungsgeschwindigkeit von 10 Mikrosekunden realisiert werden, und zwar mit einem 13-MHz-Taktgeber
30, während bei einem 12-Bit-Digital/Analog-Umsetzer
mit nur einem Integrator selbst unter Verwendung eines 50-MHz-Taktgebers nur ein 200-Mikrosekunden-Umsetzungszykius
zu erhalten ist.
Der beschriebene Digital/Analog-Umsetzer benötigt keines der herkömmlichen Kettenleiter-Netzwerke.
Hierzu 3 Blatt Zeichnungen
Claims (1)
1. Digital/Analog-Umsetzer mit einem eine Bezugsspannung über eine dem digitalen Eingangssignal entsprechende Zeitspanne integrierenden
Integrator zur Erzeugung eines entsprechenden, analogen Ausgangssignals und mit einem dem
Integrator nachgeschalteten Speicher für das analoge Ausgangssignal, dadurch gekennzeichnet, daß der Ausgang des Speichers (48) auf den
Eingang des Integrators (46) rückkoppelbar und eine Programmschaltung (34) zur Steuerung von Schaltern (57; 51,54; 70) in der Rückkopplungsleitung (56)
bzw. zwischen Bezugsspannungsquelle (43, 44) und Integrator (46) bzw. zwischen Ausgang des Integrators (46) und Eingang des Speichers (48) vorgesehen
ist, so daß
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US4348970A | 1970-06-04 | 1970-06-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2125897A1 DE2125897A1 (de) | 1971-12-16 |
DE2125897C2 true DE2125897C2 (de) | 1982-09-23 |
Family
ID=21927419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2125897A Expired DE2125897C2 (de) | 1970-06-04 | 1971-05-25 | Digital/Analog-Umsetzer |
Country Status (8)
Country | Link |
---|---|
US (1) | US3646545A (de) |
JP (1) | JPS5629409B1 (de) |
CA (1) | CA939068A (de) |
DE (1) | DE2125897C2 (de) |
FR (1) | FR2094025B1 (de) |
GB (1) | GB1304157A (de) |
IL (1) | IL36757A (de) |
SE (1) | SE381967B (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3754235A (en) * | 1971-03-01 | 1973-08-21 | Allen Bradley Co | Digital to analog converter |
BE791410A (fr) * | 1971-11-19 | 1973-05-14 | Westinghouse Electric Corp | Appareil et methode de conversion d'une information numerique en une information analogique |
US3786488A (en) * | 1971-12-30 | 1974-01-15 | Woodward Governor Co | Algebraic summing digital-to-analog converter |
IT1017612B (it) * | 1974-05-15 | 1977-08-10 | Sits Soc It Telecom Siemens | Mono codecodificatore in particola re per sistemi telefonici a divisio ne di tempo |
US3956700A (en) * | 1975-04-18 | 1976-05-11 | Bell Telephone Laboratories, Incorporated | Two-feedback-path delta modulation system with circuits for reducing pulse width modulation |
JPS5291638A (en) * | 1976-01-29 | 1977-08-02 | Sony Corp | D/a converter |
US4124845A (en) * | 1976-07-26 | 1978-11-07 | Rockwell International Corporation | Multiplexed digital/analog conversion of plural digital signals |
US4107671A (en) * | 1976-09-01 | 1978-08-15 | Motorola, Inc. | Improved digital to analog converter providing self compensation to offset errors |
DE2641258A1 (de) * | 1976-09-14 | 1978-03-16 | Bosch Gmbh Robert | Anschlussvorrichtung mit stecksockel fuer elektrische bauteile |
US4220925A (en) * | 1977-07-11 | 1980-09-02 | Rca Corporation | Encoding analog signals into digital signals using a triangular reference |
US4205303A (en) * | 1978-03-31 | 1980-05-27 | International Business Machines Corporation | Performing arithmetic using indirect digital-to-analog conversion |
US4360769A (en) * | 1979-09-07 | 1982-11-23 | Honeywell Inc. | Optical counting motor shaft positioner |
US4389637A (en) * | 1980-02-04 | 1983-06-21 | Matsushita Electric Corp. Of America | Digital to analog converter |
US4383245A (en) * | 1980-10-31 | 1983-05-10 | Sperry Corporation | Digital servomotor drive apparatus |
JPS5799821A (en) * | 1980-12-15 | 1982-06-21 | Sony Corp | Digital-to-analogue converter |
JPH063878B2 (ja) * | 1981-10-08 | 1994-01-12 | ソニ−株式会社 | デジタル・アナログ変換装置 |
US4516111A (en) * | 1982-07-01 | 1985-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Pulsewidth modulated, charge transfer, digital to analog converter |
US4742329A (en) * | 1985-01-28 | 1988-05-03 | Sanyo Electric Co., Ltd. | Digital/analog converter |
DE3606894A1 (de) * | 1986-03-03 | 1987-09-10 | Zdzislaw Gulczynski | Digital-analog-wandler |
US7456772B2 (en) * | 2006-12-19 | 2008-11-25 | Telefonaktiebolaget Lm Ericsson (Publ) | Fast, high resolution digital-to-analog converter |
US7855669B2 (en) | 2008-09-26 | 2010-12-21 | Silicon Laboratories, Inc. | Circuit device to generate a high precision control signal |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB950097A (en) * | 1961-03-08 | 1964-02-19 | Gen Electric Co Ltd | Improvements in or relating to pulse code modulation systems |
US3422423A (en) * | 1965-01-04 | 1969-01-14 | Sperry Rand Corp | Digital-to-analog converter |
JPS4117854Y1 (de) * | 1965-05-24 | 1966-08-19 | ||
NL6811818A (de) * | 1968-08-19 | 1970-02-23 |
-
1970
- 1970-06-04 US US43489A patent/US3646545A/en not_active Expired - Lifetime
-
1971
- 1971-03-30 CA CA109123A patent/CA939068A/en not_active Expired
- 1971-04-19 GB GB2694871*A patent/GB1304157A/en not_active Expired
- 1971-05-03 IL IL36757A patent/IL36757A/en unknown
- 1971-05-14 FR FR7117565A patent/FR2094025B1/fr not_active Expired
- 1971-05-25 DE DE2125897A patent/DE2125897C2/de not_active Expired
- 1971-06-03 SE SE7107190A patent/SE381967B/xx unknown
- 1971-06-04 JP JP3924671A patent/JPS5629409B1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
IL36757A (en) | 1973-11-28 |
SE381967B (sv) | 1975-12-22 |
US3646545A (en) | 1972-02-29 |
CA939068A (en) | 1973-12-25 |
FR2094025A1 (de) | 1972-02-04 |
DE2125897A1 (de) | 1971-12-16 |
FR2094025B1 (de) | 1976-02-06 |
GB1304157A (de) | 1973-01-24 |
IL36757A0 (en) | 1971-07-28 |
JPS5629409B1 (de) | 1981-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2125897C2 (de) | Digital/Analog-Umsetzer | |
DE3902313C2 (de) | Analog /Digitalwandler | |
DE69123388T2 (de) | Analog-Digitalumsetzer | |
DE2434517C2 (de) | ||
DE1762465B2 (de) | Analog Digital Umsetzer mit einem Integrator | |
DE2738352A1 (de) | Funktionsgenerator mit speichermatrix | |
DE3149494C2 (de) | ||
DE2626899C3 (de) | Verfahren und Vorrichtung zur Genauigkeitsüberprüfung eines Analog-Digitalwandlers | |
DE69219506T2 (de) | Integrierender Analog-Digitalwandler | |
DE2645013C3 (de) | Schaltungsanordnung zur Analog-Digital- und Digital-Analog-Umsetzung | |
DE1537188B2 (de) | Anordnung zur Nullpunktsnachregelung eines Coders in Pulscodemodulationssystemen | |
DE2512738A1 (de) | Schaltungsanordnung mit einem frequenzregler | |
DE2052964A1 (de) | Mehrfach Sagezahnfunktions Generator | |
DE2541595A1 (de) | Elektronische schaltungsanordnung zur steuerbaren frequenzteilung | |
EP0541878A1 (de) | Delta-Sigma-Analog/Digital-Wandler | |
DE2618633B2 (de) | PCM-Decodierer | |
DE2615162B1 (de) | Schaltungsanordnung zur Linearisierung der Ausgangssignale von Messfuehlern | |
DE2337132C3 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE1963195C3 (de) | Analog-Digital-Umsetzer | |
DE2242935B2 (de) | Digital-analog-signalkonverterschaltung | |
DE2126172C3 (de) | Impulsumsetzer zur Dynamikkompression von A modulationssystemen | |
DE1538607A1 (de) | Numerische Werkzeugmaschinen-Steuerung | |
DE2209207A1 (de) | Vorrichtung zum Umsetzen digitaler Zahlenwerte in entsprechende Analogwerte | |
DE3734874C2 (de) | ||
DE2231216A1 (de) | Digital-Analog-Umsetzer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
OGA | New person/name/address of the applicant | ||
D2 | Grant after examination | ||
8328 | Change in the person/name/address of the agent |
Free format text: OEDEKOVEN, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |