DE2541595A1 - Elektronische schaltungsanordnung zur steuerbaren frequenzteilung - Google Patents
Elektronische schaltungsanordnung zur steuerbaren frequenzteilungInfo
- Publication number
- DE2541595A1 DE2541595A1 DE19752541595 DE2541595A DE2541595A1 DE 2541595 A1 DE2541595 A1 DE 2541595A1 DE 19752541595 DE19752541595 DE 19752541595 DE 2541595 A DE2541595 A DE 2541595A DE 2541595 A1 DE2541595 A1 DE 2541595A1
- Authority
- DE
- Germany
- Prior art keywords
- adder
- input
- comparator
- value
- circuit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Description
27.8.1975 Mü/Hm
Anlage zur Patentanmeldung
Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung
Die Erfindung betrifft eine- elektronische Schaltungsanordnung
zur steuerbaren Frequenzteilung mit einem Addierer, dessen Ausgangswert zusammen mit einem einem Wandlungsfaktor entsprechenden
Zahlenwert auf seine beiden Eingänge A und B schaltbar ist und die Häufigkeit des auftretenden Übertragsignales
logisch mit der Eingangsfrequenz verknüpft der geteilten Frequenz entspricht.
709813/0A26 ·
286 2
Ein Anwendungsgebiet für Frequenzteiler z.B. im Kraftfahr-.zeug
ist dann gegeben, wenn als Drehzahlgeber der Anlasserzahnkranz Verwendung findet. Will man für die unterschiedlichen
Motorentypen ein einheitliches Zündzeitpunkt-Meßsystem verwenden, muß wegen der unterschiedlichen Zahnteilung der
Anlasserzahnkränze eine Winkelanpassung vorgenommen werden. In diesem Fall kann eine Frequenzteilung netwendig sein.
Damit die unterschiedlichen Winkelauflösungen auf einen Nenner gebracht
werden können., bedarf es Frequenzteiler mit beliebigen,
frei wählbaren Teilungsfaktoren.
Als weiteres Anwendungsfeld für Frequenzteiler sind Piase-Lock-Loop-Schaltungen
zu nennen, in deren Rückführungskreis ein Frequenzteiler erforderlich ist.
Ein bekannter Freuenzteiler besitzt einen Addierer mit Rückführung.
Mit jedem Arbeitstakt wird zur Summe im Addierer eine Zahl Z hinzuaddiert, und wird die Kapazität des Addierers überschritten,
so bleibt als Summe der Überlauf erhalten und ein logisches Eins-Signal
erscheint am Übertragausgang. Verknüpft man diesen Übertragausgang mit dem Takt, erhält man eine geteilte Frequenz.
Nachteilig an dieser Schaltungsanordnung ist die mangelnde Veränderbarkeit
der Bedingung für den übertrag. Damit ist gleichzeitig das Teilverhältnis beschränkt.
Aufgabe der Erfindung ist es deshalb, eine Schaltungsanordnung zur steuerbaren Frequenzteilung zu schaffen, bei der beliebige
Teilungsfaktoren für die Frequenz einstellbar sind.
-3-709813/0426
Gelöst wird die Aufgabe dadurch, daß das Auftreten des Übertrages mit Hilfe eines Vergleichers wählbar ist.
Mit Hilfe dieses Vergleichers läßt sich ein wählbarer Wert
einstellen,an dem ein übertrag auftreten soll.
•Vorteilhaft ist dabei, daß das Teilverhältnis als Bruch Z/N (ZSN) einstellbar ist, wobei Z eine Binärzahl am Eingang
B des Addierers darstellt, im Vergleicher der Wert des Addierers mit dem Wert N verglichen wird und die Rückführung
zum Eingang A des Addierers abhängig ist vom Ausgangswert des Vergleichers.
Es ist weiterhin vorgesehen, daß in einer Subtrahierstufe
die Differenz zwischen Inhalt des Addierers und dem Wert N gebildet wird, und je nach Ausgangssignal des Vergleichers
das Differenzsignal oder der Inhalt des Addierers auf dessen Eingang A rückführbar ist.
Dem Addierer wird daher je nach Vergleichssignal der Zahlenwert des Addierers selbst oder die Differenz von
diesem Zahlenwert zum Vergleichswert rückgeführt. Der Vergleicher
liefert mit seinem Ausgangssignal die gewandelte
Frequenz, wenn es mit dem Eingangssignal logisch verknüpft wird.
Ein Beispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden beschrieben und erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild des steuerbaren Frequenzteilers,
und
Fig. 2 eine Realisierungsmöglichkeit für diesen Frequenzteiler.
In Fig. 1 ist mit 10 ein Addierer bezeichnet, dessen Ausgang über einen Speicher 11 mit einem Verknüpfungspunkt 12 verbunden
ist. Dieser Verknüpfungspunkt steht mit einem Ver-
709813/0426 ■ -Ji-
gleicher 13, einer Subtrahierstufe 14 sowie einem Eingang
15 eines Umschalters l6 in Verbindung. Sowohl ein zweiter Eingang des Vergleichers 13, als auch ein zweiter Eingang
der Subtrahierstufe 14 sind an einer Eingangsleitung l8 angeschlossen, an der der Wert N anliegt. Ein zweiter Eingang
19 des Umschalters 16 steht -mit einem Ausgang 20 der Subtrahierstufe in Verbindung, während der Ausgang 21
des Umschalters l6 mit einem Eingang A,24 des Addierers
gekoppelt ist. Zu einem zweiten Eingang B 25 des Addierers 10 führt eine Anschlußleitung 26, auf der der Wert Z dem
Addierer zuführbar ist.
Die bisher beschriebenen Verbindungen zwischen den einzelnen Funktionsblöcken sind als Doppelstriche gezeichnet und
markieren in dieser Darstellungsart Wort-Leitungen zur Übertragung von Zahlenwerten, die in binär-codierter Form
vorliegen. Einpolige Leitungen bilden eine Eingangsleitung 30 zum Speicher 11 und eine Ausgangsleitung 31 von einem
Und-Gatter 32. Während ein erster Eingang 33 dieses Und-Gatters 32 über einen Inverter 34 mit der Eingangsleitung
30 verbunden ist, steht ein zweiter Eingang 35 sowohl mit dem Ausgang 36 des Vergleichers I3, als auch mit einem
Schalteingang 37 des Umschalters l6 in Verbindung.
In der gezeichneten Schalterstellung wird im Addierer zu einem Anfangswert mit jedem fe-Impuls die Zahl Z hinzuaddiert
und der Wert im Speicher 11 gespeichert. Je nach dessen Ausgangswert verglichen mit der Grosse N tritt am
Ausgang 36 des Vergleichers 13 ein Signal auf, welches den Umschalter l6 betätigt oder nicht. Gleichzeitig wird in
der Subtrahierstufe 14 die Differenz zwischen Speicherwert und N gebildet und an den Eingang I9 des Umschalters l6
angelegt, überschreitet der gespeicherte Wert in seiner
Größe denjenigen von^N, erscheint am Vergleicher 13 ein
'Ausgangssignal und der Umschalter l6 verbindet den Eingang 19 mit seinem Ausgang 21. Als neuer Anfangswert für den Addierer
10 ergibt sich auf diese Weise der Differenzbetrag
709813/0426 _5_
zwischen Speicherwert und dem Wert N. Verknüpft mit dem Eingangssignal folgt aus dem Ausgangssignal des Vergleichers
13 dann das. in der Frequenz gewandelte Signal auf der Ausgangsleitung 31.
In Fig. 2 ist eine Realisierungsmöglichkeit mit käuflichen Bausteinen angegeben. Als einzelne Funktionsbausteine dienen
ein erster Addierer 10 (CD 4OO8), ein Speicher 11
sowie ein Umschalter 16 in Form eines Und/oder-Gatters (CD 4019). Der Vergleich des Speicherwertes mit N erfolgt
hier in einem zweiten als Vergleicher und Subtrahierstufe arbeitenden Addierer 40. Ein separater Vergleicher, wie er
in Fig. 1 gezeichnet ist, kann daher entfallen.
Die Verwendung von integrierten Bausteinen macht bereits deutlich, daß sich die vorliegende Schaltungsanordnung
auch für eine Gesamtintegration eignet. Verfügbar wäre dann ein einzelner Baustein, bei dem Zähler und Nenner des
Teilungsfaktors getrennt einstellbar sind.
709813/0426. ~6'
Leerseite
Claims (2)
- Ansprüche(l/ Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung von Signalen mit einem Addierer, dessen Ausgangswert zusammen mit einem einem Wandlungsfaktor entsprechenden Zahlenwert auf seine beiden Eingänge A und
B schaltbar ist und die Häufigkeit des auftretenden Übertrag-Signales logisch mit der Eingangsfrequenz verknüpft, der gewandelten Frequenz entspricht, dadurch gekennzeichnet, daß das Auftreten des Übertrages mit Hilfe eines Vergleichers (13) wählbar ist. - 2. Elektronische Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das TEilverhältnis als Bruch Z/N einstellbar ist, wbei Z eine Größe am Eingang B (25) des
Addierers (10) darstellt, im Vergleicher (13) der Inhalt
des Addierers (10) mit dem Wert N verglichen wird und die Rückführung zum Eingang A (24) des Addierers (10) abhängig ist vom Ausgangswert des Vergleichers (13).3- Schaltungsanordnung nach den Ansprüchen 1 und 2, dadurch
gekennzeichnet, daß in einer Subtrahierstufe (14) die
Differenz zwischen Inhalt des Addierers (10) und dem Wert N gebildet wird und je nach Ausgangssignal des Vergleichers(13) das Differenzsignal vom Ausgang (20) der Subtrahierstufe(14) oder der Inhalt eines dem Addierer (10) nachgeschalteten Speichers (11) auf den Eingang A (24) des Addierers (10)
rückführbar ist. 709813/0426
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2541595A DE2541595C2 (de) | 1975-09-18 | 1975-09-18 | Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung |
| FR7624994A FR2325248A1 (fr) | 1975-09-18 | 1976-08-17 | Montage electronique pour diviseur de frequence reglable |
| US05/721,952 US4078203A (en) | 1975-09-18 | 1976-09-10 | Controlled frequency division frequency divider circuit |
| SE7610274A SE414259B (sv) | 1975-09-18 | 1976-09-16 | Elektronisk kopplingsanordning for styrbar frekvensdelning |
| GB38547/76A GB1565699A (en) | 1975-09-18 | 1976-09-17 | Frequency division |
| JP51111688A JPS607416B2 (ja) | 1975-09-18 | 1976-09-17 | 制御可能な分周のための電子回路装置 |
| IT27354/76A IT1071694B (it) | 1975-09-18 | 1976-09-17 | Dispositivo circuitale elettronico per la divisione comandabile della frequenzy |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2541595A DE2541595C2 (de) | 1975-09-18 | 1975-09-18 | Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2541595A1 true DE2541595A1 (de) | 1977-03-31 |
| DE2541595C2 DE2541595C2 (de) | 1982-05-06 |
Family
ID=5956771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2541595A Expired DE2541595C2 (de) | 1975-09-18 | 1975-09-18 | Elektronische Schaltungsanordnung zur steuerbaren Frequenzteilung |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4078203A (de) |
| JP (1) | JPS607416B2 (de) |
| DE (1) | DE2541595C2 (de) |
| FR (1) | FR2325248A1 (de) |
| GB (1) | GB1565699A (de) |
| IT (1) | IT1071694B (de) |
| SE (1) | SE414259B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2719147A1 (de) * | 1977-04-29 | 1978-11-09 | Licentia Gmbh | Programmierbarer teiler |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2119979A (en) * | 1982-04-23 | 1983-11-23 | Citizen Watch Co Ltd | Frequency divider |
| US5088057A (en) * | 1990-04-05 | 1992-02-11 | At&T Bell Laboratories | Rational rate frequency generator |
| US5255213A (en) * | 1990-12-28 | 1993-10-19 | Apple Computer, Inc. | Apparatus for providing selectable fractional output signals |
| US5633814A (en) * | 1995-10-26 | 1997-05-27 | Advanced Micro Devices | Non-modulo power of 2 frequency divider |
| US7035369B2 (en) * | 2004-05-12 | 2006-04-25 | Harris Corporation | Apparatus and method for a programmable clock generator |
| US8346840B2 (en) * | 2007-12-12 | 2013-01-01 | Applied Micro Circuits Corporation | Flexible accumulator for rational division |
| US8554815B1 (en) | 2006-11-09 | 2013-10-08 | Applied Micro Circuits Corporation | Frequency generation using a single reference clock and a primitive ratio of integers |
| US8478805B1 (en) * | 2007-03-12 | 2013-07-02 | Applied Micro Circuits Corporation | Frequency synthesis with low resolution rational division decomposition |
| KR101682272B1 (ko) | 2014-01-27 | 2016-12-05 | 엘에스산전 주식회사 | 상승 에지 동작 시스템용 클럭 생성방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2102808A1 (de) * | 1971-01-21 | 1972-08-03 | Sel | Digitaler Frequenzteiler |
| DE2154475A1 (de) * | 1971-11-02 | 1973-05-10 | Siemens Ag | Dekadischer impulszaehler |
| DE2421992A1 (de) * | 1973-05-08 | 1974-11-28 | Schlumberger Inst System | Vorrichtung zum voreinstellen eines zaehlers |
| DE2224309B2 (de) * | 1972-05-18 | 1974-12-05 | H. Stoll & Co, 7410 Reutlingen | Einstellbarer elektronischer Zähler mit veränderlichen Zählbereichen |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3614631A (en) * | 1969-11-21 | 1971-10-19 | Mechanical Tech Inc | Pulse counter having selectable whole and fractional number division |
| US3716794A (en) * | 1972-04-26 | 1973-02-13 | E Teggatz | Frequency dividing apparatus |
-
1975
- 1975-09-18 DE DE2541595A patent/DE2541595C2/de not_active Expired
-
1976
- 1976-08-17 FR FR7624994A patent/FR2325248A1/fr active Granted
- 1976-09-10 US US05/721,952 patent/US4078203A/en not_active Expired - Lifetime
- 1976-09-16 SE SE7610274A patent/SE414259B/xx unknown
- 1976-09-17 IT IT27354/76A patent/IT1071694B/it active
- 1976-09-17 GB GB38547/76A patent/GB1565699A/en not_active Expired
- 1976-09-17 JP JP51111688A patent/JPS607416B2/ja not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2102808A1 (de) * | 1971-01-21 | 1972-08-03 | Sel | Digitaler Frequenzteiler |
| DE2154475A1 (de) * | 1971-11-02 | 1973-05-10 | Siemens Ag | Dekadischer impulszaehler |
| DE2224309B2 (de) * | 1972-05-18 | 1974-12-05 | H. Stoll & Co, 7410 Reutlingen | Einstellbarer elektronischer Zähler mit veränderlichen Zählbereichen |
| DE2421992A1 (de) * | 1973-05-08 | 1974-11-28 | Schlumberger Inst System | Vorrichtung zum voreinstellen eines zaehlers |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2719147A1 (de) * | 1977-04-29 | 1978-11-09 | Licentia Gmbh | Programmierbarer teiler |
Also Published As
| Publication number | Publication date |
|---|---|
| SE414259B (sv) | 1980-07-14 |
| IT1071694B (it) | 1985-04-10 |
| JPS607416B2 (ja) | 1985-02-25 |
| US4078203A (en) | 1978-03-07 |
| SE7610274L (sv) | 1977-03-19 |
| JPS5238869A (en) | 1977-03-25 |
| FR2325248B3 (de) | 1979-05-11 |
| DE2541595C2 (de) | 1982-05-06 |
| GB1565699A (en) | 1980-04-23 |
| FR2325248A1 (fr) | 1977-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3715237A1 (de) | Mit bereichsteilung arbeitender analog/digital-wandler | |
| DE2125897C2 (de) | Digital/Analog-Umsetzer | |
| DE2310267C2 (de) | Digital/Analog-Umsetzer | |
| DE2541595A1 (de) | Elektronische schaltungsanordnung zur steuerbaren frequenzteilung | |
| DE1293341B (de) | Frequenzvergleichsvorrichtung | |
| DE2421992C2 (de) | Vorrichtung zum Voreinstellen eines elektrischen Impulszählers | |
| DE3813068A1 (de) | Filter mit geschaltetem kondensator fuer einen digital-analog-konverter | |
| DE1278298B (de) | Verfahren und Anordnung zur Steuerung von Verkehrsampeln | |
| DE2333187A1 (de) | Statisches fernsteuerungsrelais | |
| DE2514388A1 (de) | Abtastanordnung fuer einen digital- analog-umsetzer | |
| DE1947555B2 (de) | ||
| DE2515043B2 (de) | ||
| DE2704756C2 (de) | Digital-Analog-Umsetzer | |
| DE2230597C3 (de) | Anordnung zur Erzeugung zweier zueinander hilberttransformierter Signale | |
| DE2632025A1 (de) | Abstimmschaltung fuer hochfrequenzempfangsgeraete nach dem ueberlagerungsprinzip | |
| DE2146108A1 (de) | Synchrone Pufferanordnung | |
| DE2253746A1 (de) | Modul-signalprozessrechner | |
| DE2242935B2 (de) | Digital-analog-signalkonverterschaltung | |
| CH647112A5 (de) | Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung. | |
| DE2756952C3 (de) | Digitaler Steuersatz für einen selbstgeführten Stromrichter | |
| EP0333884A1 (de) | CMOS-Parallel-Serien-Multiplizierschaltung sowie deren Multiplizier- und Addierstufen | |
| DE4136980A1 (de) | Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge | |
| DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
| DE2057903A1 (de) | Impulsfrequenzteiler | |
| DE1549464A1 (de) | Digitales adaptives Speicherelement |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| D2 | Grant after examination | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |