DE2514388A1

DE2514388A1 - Abtastanordnung fuer einen digital- analog-umsetzer

Info

Publication number: DE2514388A1
Application number: DE19752514388
Authority: DE
Inventors: Tegze Haraszti; W Snuggs
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1974-04-03
Filing date: 1975-04-02
Publication date: 1975-11-20
Also published as: GB1499565A; FR2266983A1; DE2514388B2; NL7503972A; JPS5917567B2; JPS50141901A; US3942171A; DE2514388C3

Description

Abtastanordnung für einen Digital-Analog-Umsetzer

Die Erfindung bezieht sich auf eine digitale Abtastanordnung und insbesondere auf eine digitale Abtastanordnung für einen Digital-Analog-Umsetzer, der bei einer hohen Frequenz arbeiten kann.

Zur elektronischen Abstimmung mehrkanaliger Geräte wie Rundfunkgeräte, Fernsehgeräte u.dgl. sind bereits verschiedene Schaltungsanordnungen entwickelt worden. Bei solchen Schaltungsanordnungen sind mehrere binär codierte Digitalwörter in einem Speicher gespeichert. Nach Betätigung eines Schalters wird ein ausgewähltes binär codiertes Digitalwort an einen Digital-Analog-Umsetzer angelegt und in eine Gleichspannung umgesetzt. Diese Spannung wird zur Steuerung eines ausgewählten, mit Kapazitätsdioden ausgestatteten Kanalwählers zur Erzielung der Bandauswahl u.dgl. angelegt.

In solchen elektronischen Abstimmschaltungen sind mehrere verschiedene Arten von Digital-Analog-Umsetzern angewendet worden. Beispielsweise wird in einer bisherigen Schaltung

Schw/Ba

509847/1022

25U388

ein freilaufender Zähler verwendet, und es wird ein Größenvergleich mit einer vorbestimmten Spannung durchgeführt, damit ein modulierter impulsförmiger Signalverlauf erzeugt wird. Der modulierte impulsförmige Signalverlauf wird dann integriert, damit eine gewünschte Gleichspannung zur Steuerung des mit Kapazitätsdioden ausgestatteten Kanalwählers erhalten wird.

In einer weiteren bekannten Digital-Analog-Schrltungsanordnung war ein mit mehreren diskreten synchronen Binärzählerzellen ausgestatteter Abtastzähler über Verknüpfungsschaltungen mit einem Informationszähler verbunden, der mehrere Aufwärts/ Abwärts-Binärzähler enthält. Ein Speicher speicherte dabei eines von mehreren Digitalwörtern in dem Informationszähler-Der Abtastzähler wurde von einer externen Taktimpulsfolge angesteuert, und er steuerte die Verknüpfungsschaltungen so, daß die digitalen Daten aus dem Informationszähler in einer vorbestimmten Ausgangsfolge zu einem Ausgang übertragen wurden. Die Ausgangsfolge wurde dann einem Filter zugeführt, das das Tastverhältnis des Ausgangssignals in eine Gleichspannung zur Steuerung des mit Kapazitätsdioden ausgestatteten Kanalwählers umwandelte. Bei dieser bekannten Schaltungsanordnung mußte der Eingang des Abtastzählers synchron mit anderen Teilen der Schaltungsanordnung von gleichen Oszillator angesteuert werden. Dieses Erfordernis, daß die Abtastschaltung synchrone Binärzähler enthält, führte zu niedrigen Arbeitsfrequenzen der Schaltungsanordnung. Überdies erforderte die Notwendigkeit synchroner Binärzähler mehrere Verknüpfungsschaltungen, was zu einer hohen Verlustleistung und zu einer großen Fläche auf dem Halbleiter-Chip führte, so daß diese bekannte Schaltungsanordnung für eine Herstellung in großem Umfang und für die Anwendung unwirtschaftlich war.

Nach der Erfindung wird eine Abtastanordnung für einen Digital-Analog-Umsetzer geschaffen, die bei hohen Frequenzen

509847/1022

25U388

arbeiten kann, eine niedrige Verlustleistung aufweist und für eine Herstellung in der Technik der Integration in grossem Maßstab mit einer beträchtlichen Reduzierung der bei der Herstellung notwendigen Fläche des Halbleiter-Chips geeignet ist.

Nach der Erfindung enthält die Abtastanordnung für einen Digital-Analog-Umsetzer einen Informationszähler zum Speichern mehrerer digitaler Bits 11, 12, 13....IN, wobei das Bit 11 das höchstwertige Bit und das Bit IN das niedrigstwertige . Bit ist. Ein Schieberegister ist über Verknüpfungsschaltungen mit dem Informationszähler verbunden. Ein Taktgeber legt an die Verknüpfungsschaltungen und an das Schieberegister Hochfrequenz-Taktsignale so an, daß die digitalen Bits von der Schaltungsanordnung entsprechend der periodischen Folge 11, 12, 11, 13, 11, 12,

11, 14, 11, 12, 11, 13, H, ' H, 12, 11, IN abgegeben

werden.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigen:

Fig.1 ein Blockschaltbild eines Digital-Analog-Umsetzers zur Steuerung von Kanalwählern mit Kapazitätsdioden,

Fig.2 eine Abtastschaltung nach dem Stand<fer Technik,

Fig.3 ein schematisches Schaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Abtastschaltung,.

Fig.4 ein Zeitdiagramm der in der Abtastschaltung von Fig.3 verwendeten Taktimpulsfolgen,

Fig.5 ein Flußdiagramm der Stationsspeicher der Abtastschaltung von B'ig.5 während des Betriebs,

50 98Λ7/1022

"⁴" 25H388

Fig.6 ein schematisches Schaltbild einer zweiten Ausführungsform der erfindungsgemäßen Abtastschaltung,

Fig.7 ein schematisches Schaltbild einer dritten Ausführungsform der erfindungsgemäßen Abtastschaltung und

Fig.8 ein schematisches Schaltbild einer vierten Ausführungsform der erfindungsgemäßen Abtastschaltung.

In Fig.1 ist ein Blockschaltbild eines Digital-Analog-Umsetzers dargestellt, der zur Steuerung von Kanalwählern mit Kapazitätsdioden in einem mehrkanaligen Rundfunk' oder Fernsehsystem angewendet werden kann. Der Umsetzer enthält eine Abtastschaltung 10, die in der bevorzugten Ausführungsform aus einem 12-stufigen Schieberegister besteht. Die Abtastschaltung 10 ist mit einer logischen Verknüpfungsschaltung 12 verbunden, die die in einem Informationszähler 14 gespeicherte digitale Information durchschaltet. Ein Taktgeber CO steuert die Abtastschaltung 10 und die Verknüpfungsschaltung 12 mit einer hohen Frequenz an, die in der bevorzugten Ausführungsform den Wert 1 MHz hat. Das Ausgangssignal der Verknüpfungsschaltung 12 ist eine digitale Impulsfolge, die als Ausgangssignal AN einem Flipflop 16 zugeführt wird, das zur Wiederherstellung des digitalen Ausgangssignals zum Anlegen an ein Integrationsfilter 18 arbeitet. Das Filter 18 wandelt das Tastverhältnis des von der digitalen Impulsfolge gebildeten Ausgangssignals AN in eine Gleichspannung zur Steuerung von Kanalwählern mit Kapazitätsdioden um.

Es ist zu erkennen, daß die Aufgabe der £btastechaltung darin besteht, die im Informationszähler 14 gespeicherten parallelen Digitalwörter in eine digitale Impulsfolge umzuwandeln, die eine solche zeitliche Beziehung hat, daß eine zeitliche Mittelung mit Hilfe des integrierenden

509847/1022

" ⁵ " 25H388

und differenzierenden Filters 18 ermöglicht wird. Wie später noch beschrieben wird, ist außerdem von Bedeutung, daß die Impulsfolge eine hohe Welligkeitsfrequenz aufweist, damit der Integrationskondensator in dem Filter so klein wie möglich und damit so billig wie möglich sein kann.

Zwischen den Informationszähler 14 und einen NxM-Bit-Speicher 22 ist eine Steuerlogik 20 eingefügt. Die Steuerlogik 20 ist auch so angeschlossen, daß sie Bandsteuersignale und Suchlauf-Aktivierungsexngangssignale empfängt.

An die Steuerlogik werden Adressierungseingangssignale und ein Suchbetrieb-Steuerausgangssignal angelegt.

Im Betrieb der in Fig.1 dargestellten Schaltungsanordnung ermöglicht der Speicher 22 dem Benutzer, eine Anzahl von N unterschiedlichen binär codierten 12-Bit-Wörtern zu speichern, die eine Gleichspannungsinformation und Steuersignale für die Versorgung für die verschiedenen mit Kapazitätsdioden ausgestatteten Kanalwähler enthalten, die gesteuert werden sollen. Irgendeines der N Wörter kann durch die Adressierungseingangssignale ausgewählt und vom Speicher 22 in den Informationszähler 14 eingegeben werden. Zusätzliche Bits können als Bandsteuersignale in die Steuerlogik 20 als Information für die Bandauswahl eingegeben werden.

Für das erstmalige Einstellen des Speichers 22 und zum weiteren Umprogrammieren ist in der Schaltungsanordnung eine Suchlauffunktion enthalten. Durch eine von außen erfolgende Aktivierung der Bandwählsignale wird der Suchlaufbetrieb wirksam gemacht. Im Suchlaufbetrieb wird der Stand

509847/1022

25H388

des Informationszählers 14 mit einer Geschwindigkeit erhöht, die größer als die AFC-Funktion ist, in der ein bestimmtes Band arbeitet. Während des Suchlaufbetriebs wird ein Ausgangssignal SM zum Umschalten der Integrationszeitkonstante des Filters 18 aktiviert. Während des Suchlaufbetriebs wird eine kurze Zeitkonstante des Filters benötigt, damit ein schnelles Ansprechen auf die Steuerspannung des Kanalwählers erfolgt. Im Normalbetrieb setzt eine lange Zeitkonstante die Welligkeit der integrierten Impulsfolge herab.

Wenn das ausgewählte Wort aus dem Speicher 22 von der Steuerlogik 20 in den Informationszähler 14 geladen worden ist bewirkt die 12-Bit-Abtastschaltung 10 zusammen mit der Verknüpfungsschaltung 12 eine Ausgangsimpulsfolge AN, die aus einer periodischen Folge von Daten besteht, die im Informationszähler 14 gespeichert ist.Ein wichtiges Merkmal der periodischen Folge besteht darin, daß die Wiederkehr der digitalen Bits in der Folge von der Wertigkeit der Bits abhängt. Unter der Annahme, daß die vier Bits A, B, C und D im Zähler. 14 gespeichert sind, und A das höchstwertige Bit und D das niedrigstwertige Bit ist, besteht die Ausgangsimpulsfolge AN in der bevorzugten Ausführung aus der Folge A, B, A, C, A, B, A, D, A, B, A, C, A, B, A in jedem Abtastzyklus. Diese Verteilung der im Informationsspeicher 14 gespeicherten digitalen Daten ergibt die höchstmögliche Welligkeitsfrequenz für jedes Bit durch Aufteilen der im Informationszähler 14 gespeicherten Daten in einzelne, über den gesamten Abtastzyklus abhängig von den Wertigkeiten der Bits gleichmässig verteilte Bits. Beispielsweise erscheint das höchstwertige Bit A achtmal gleichmässig im Verlauf der gesamten Folge, das Bit B erscheint viermal in symmetrischer Weise, das Bit C erscheint zweimal gleichmässig verteilt, und das

509847/1022

25U388

niedrigstwertige Bit D erscheint nur einmal. Natürlich können auch andere periodische Folgen, bei denen die Wiederkehr der Bits ebenfalls von der Bitwertigkeit abhängt, unter Anwendung des erfindungsgemäßen Konzepts ausgegeben werden.

Die Ausgangsimpulsfolge AN wird dem Flipflop 16 und dem Integrationsfilter 18 zugeführt, das die spezielle Impulsfolge zu einer Spannung zum Steuern der Kapazitätsdioden-Kanalwähler integriert. Die hier beschriebene Schaltungsanordnung ergibt somit eine sehr genaue Digital-Analog-Umsetzung.

Ein wichtiger Teil der in Fig.1 dargestellten Schaltungsanordnung ist die Abtastschaltung 10. Besonders wichtig ist dabei, daß die Abtastschaltung bei einer hohen Frequenz arbeiten kann und doch eine minimale Anzahl von Verknüpfungsschaltungen zur Erzielung einer niedrigen Verlustleistung und zur Ermöglichung einer Herstellung in der Technik der integration in großem Maßstab erfordert.

In Fig.2 ist eine bekannte Schaltungsanordnung dargestellt, die zur Erzielung der Abtastfunktion in der Schaltung \o η Fig.1 verwendet wird. Die bevorzugte Ausführungsform der Abtastschaltung nach der Erfindung muß zwar mit 12 digitalen Bits arbeiten, doch zeigt Fig.2 der Einfachheit halber nur einen Betrieb mit vier Bits. Die bekannte Schaltungsanordnung von Fig.2 enthält vier synchrone Binärzähler 40, 42, 44 und 46. Diese Zähler werden von einerTaktimpulsfolge SO angesteuert. Die resultierenden Ausgangssignale S1 bis S4 und ST bis Si werden an die UND-Schaltungen 48, 50, 52 und 54 zu deren Ansteuerung angelegt, die als Vergleichslogik arbeiten. Der Informationszähler besteht aus vier Aufwärts/Abwärts-Binärzählern 56, 58, 60 und 62; das höchstwertige Bit ist dabei im Zähler 56 gespeichert, und das niedrigstwertige Bit ist im Zähler 62 gespeichert.

509847/1022

25H388

Das Aufwärtszählsignal CU und das Abwärtszählsignal CD werden dem Zähler 62 zugeführt. Die Ausgangssignale .der Zähler 56 bis 62 sind an die Eingänge der UND-Schaltungen bis 54 angelegt. Die Ausgangssignale der UND-Schaltungen bis 54 sind an eine mehrere Eingänge aufweisende NAND-Schaltung 64 angelegt, die das Ausgangssignal AN abgibt.

Die in Fig.2 dargestellte Schaltungsanordnung erzeugt eine periodische Folge der im Informationszähler gespeicherten Bits. Diese Folge ist in der am Ende der Beschreibung angefügten Wahrheitstabelle für den Betrieb der Schaltungsanordnung von Fig.2 angegeben.

Die Boole'sehen Gleichungen für die Übertragungsverknüpfungsfunktion einer 12-Bit-Anordnung gemäß dem bekannten System von Fig.2 lauten:

G₁ = S₁ (1)

G₂ = S₂ * S^ (2)

G₃ = S₃ * S^ * S^ (3)

^G12=^S12*^S11 ·8_1ΟΜ.ί

Ein Signalwert "1" an G₁ läßt die Information des höchstwertigen Bits (H) des Informationszählers zum Ausgang A durch, ein Signalwert "1" an G₂ läßt das zweithöchstwertige Bit 12 zum Ausgang AN durch usw. bis zum niedrigstwertigen Bit 112. Somit ergibt sich:

AN = G₁ * I₁ + G₂ * I₂ + G11 * 111 + G12 * 112 (5)

Wenn jedoch versucht wird, die bekannte Schaltung von Fig.2 in der Produktion einzusetzen, ergeben sich Schwierigkeiten.

509847/1022

25H388

Der Eingang der Binärzähler von Fig.2 und der Takteingang des Flipflops 16 von Fig.1 werden synchron aus dem gleichen Oszillator angesteuert. Dieses Erfordernis der Verwendung synchroner Binärzähler in der bekannten Schaltung von Fig.2 führt zusammen mit der erforderlichen großen Anzahl von Verknüpfungsschaltungen und Verknüpfungseingängen zu einer niedrigen Betriebsfrequenz und zu einem großen Flächenbedarf. Überdies führt die für die synchronen Binärzähler erforderliche Schaltung zu einer hohen Verlustleistung und zu einer relativ großen Fläche auf dem Halbleiter-Chip. Solche synchrone Binärzähler und die erforderliche Logikschaltung eignen sich nicht für eine Integration in großem Maßstab und insbesondere nicht für eine Herstellung in der Technik der MOS-Schaltungen.

In Fig.3 ist die bevorzugte Ausführungsform einer Abtastschaltung nach der Erfindung schematisch dargestellt. Anstelle synchroner Binärzähler und anstelle der Verknüpfungsschaltung 12 macht die hier beschriebene Abtastschaltung von drei vierstufigen Schieberegistern 70, 72 und 74 und von einer minimalen Anzahl einfacher Verknüpfungsschaltungen Gebrauch. Der Ausgang jedes Schieberegisters ist über Rückkopplungsschleifen 76, 78 und 80 zur Bildung von Ringschaltungen mit dem Eingang des Schieberegisters verbunden. Ein Taktsignal C1 mit einer ersten Frequenz, die in der bevorzugten Ausführungsform den Wert 1 MHz hat, wird den Stufen des Schieberegisters 70 zugeführt, und ein zweites Taktsignal C4, dessen Frequenz ein Viertel des Frequenzwerts des Taktsignals C1 beträgt, wird den Stufen des Schieberegisters 72 zugeführt. Ein Taktsignal C16 mit einem Frequenzwert, der gleich dem sechzehnten Teil der Frequenz des Taktsignals C1 ist, wird an die Stufen des Schieberegisters 74 angelegt.

509847/1022

25U388

In einem Informationszähler 82, der in der Art von Fig.1 binäre Aufwärts/Abwärts-Zählerzellen enthält, sind sechs digitale Bits 11 bis 16 gespeichert, wobei 11 das höchstwertige Bit und 16 das niedrigstwertige Bit ist. Der Einfachheit halber sind in Fig.3 nur sechs Bits angewendet. Die Bits 11 und 12 werden Eingängen der UND-Schaltungen 84 und 86 zugeführt, deren Ausgangssignale an die ersten zwei Stufen des Schieberegisters 70 angelegt werden. Das Ausgangssignal der UND-Schaltung 84 wird auch der dritten Stufe des Schieberegisters 70 zugeführt. Die Taktimpulsfolge C4 wird den zweiten Eingängen der UND-Schaltungen 84 und und einem Eingang einer UND-Schaltung 88 zugeführt. Das Ausgangssignal der UND-Schaltung 88 wird an die vierte Stufe des Schieberegisters 70 angelegt. Der zweite Eingang der UND-Schaltung 88 ist über die Leitung 90 mit dem Ausgang des Schieberegisters 72 verbunden. UND-Schaltungen 92 und 94 empfangen die Datenbits 13 und 14 aus dem Informationszählers 82 und die Taktimpulsfolge C16. Das Ausgangssignal der UND_Schaltung 82 wird der ersten und der dritten Stufe des Schieberegisters 72 zugeführt, während das Ausgangssignal der UND-Schaltung 94 an die zweite Stufe des Schieberegisters 72 angelegt wird. Die Taktimpulsfolge C16 wird auch einem Eingang einer UND-Schaltung 96 zugeführt, deren Ausgangssignal an die vierte Stufe des Schieberegisters 72 angelegt wird. Der zweite Eingang der UND-Schaltung 96 ist mit dem Ausgang des Schieberegisters 74 verbunden. In gleicher Weise empfangen die UND-Schaltungen 98 und 100 Eingangssignale von den Datenbits 15 und 16 und von der Taktimpulsfolge C64. Die Ausgangssignale der UND-Schaltungen 98 und 100 werden den ersten drei Stufen des Schieberegisters zugeführt. Die Taktimpulsfolge 74 v/ird auch an einen Eingang einer UND-Schaltung 102 angelegt, deren Ausgangssignal der vierten Stufe des Schieberegisters 74 zugeführt wird.

509847/1022

25H388

Der zweite Eingang derUND-Schaltimg 102 ist mit nachfolgenden Stufen der Schaltung verbunden.

In Fig.4 ist ein Zeitdiagramm der in der Abtastschaltung von Fig.3 und in noch zu beschreibenden nachfolgenden Schaltungen verwendeten Taktimpulsfolgen dargestellt. Wie zu erkennen ist, hat die Taktimpulsfolge C8 die doppelte Frequenz der Taktimpulsfolge C16. Die Taktimpulsfolge C4 hat die doppelte Frequenz der Taktimpulsfolge C8, und die Taktimpulsfolge C1 hat die vierfache Frequenz der Taktimpulsfolge C4.

Fig.5 zeigt ein Flußdiagramm, das zum Verständnis der Arbeitsweise der in Fig.3 dargestellten Schaltung beiträgt. Die im Informationszähler gespeicherten Bits sind in dem Flußdiagramm angegeben, wobei die Kreise die stabilen Stufen der Daten innerhalb der Schaltungsanordnung darstellen. Im Betrieb der Abtastschaltung werden die Informationsdaten in Richtung der Pfeile so bewegt, daß die Verschiebungsfrequenz der ersten vier Bits 11, 12, 11 und 13 (gemäß der gestrichelten Linie 110) viermal höher als die der zweiten 4-Bit-Gruppe 13, 14, 13 und 15 (gemäß der gestrichelten Linie 112) ist. In gleicher V'eise bewegt sich die zweite Datengruppe (gemäß der gestrichelten Linie 112) viermal schneller als die Verschiebungsfrequenz der dritten Gruppe aus den Bits 15, 16, 15 und 17 (gemäß der gestrichelten Linie 114). Bei jeder vierten Verschiebung werden die Daten aus jeder Gruppe zur benachbarten schnelleren 4-Bit-Gruppe verschoben.

Am Ausgang iN erscheint nach dem ersten Auftreten des Bits im Anschluß an den ersten Schiebeimpuls das Bit 12. Nach dem zweiten Verschiebeimpuls erscheint das Bit 11, und nach dem drittten Schiebeimpuls erscheint das Bit 13.

509847/1022

25H388

Nach dem vierten Schiebeimpuls erscheint wieder das Bit 11, und beim fünften Schiebeimpuls erscheint wieder das Bit usw.

Beim Betrieb der Schaltung von Fig.3 werden die Datenbits bis 16 aus dem Speicher zum Informationszähler 14 übertragen. Die Taktimpulse bewirken die Verschiebung der Daten im Informationszähler 82 über die UND-Schaltungen in das Schieberegister 70. Beim ersten Taktimpuls erscheint das Bit 11 am Ausgang AN. Das anschliessende Takten der Schaltungsanordnung führt dazu, daß am Ausgang AN die

Folge 12, 11, 13, It, 12, 11, 14, 11, 12, 11, 13, 11,

11, 12, 11, 16 erscheint. Diese Folge ist periodisch und tritt während jedes Abtastzyklus in periodischer Weise auf. Wie oben erwähnt wurde, ergibt das Erzeugen der Ausgangsfolge mit Hilfe der hier beschriebenen Abtastschaltung die höchstmögliche Welligkeitsfrequenz für jedes im Informationszähler gespeicherte Bit, indem die Information in einzelne Impulse aufgespalten wird, die abhängig von der Wertigkeit der Information gleichmässig über den gesamten Abtastzyklus verteilt werden.

Wie beispielsweise aus der Folge zu erkennen ist, erscheint das höchstwertige Bit 11 in der Folge am häufigsten, während das niedrigstwertige Bit 16 mit der niedrigsten Häufigkeit auftritt. Es hat sich gezeigt, daß die Erzeugung einer derartigen periodischen Folge mit einer hohen Welligkeitsfrequenz für alle Bits zu einem sehr genauen resultierenden Spannungswert nach der Integration..· zur Erzielung einer genauen Steuerung des Kanalwählers führt. Überdies ermöglicht die hohe Welligkeitsfrequenz die Verwendung eines kleinen und billigen Integrationskondensators. Die Schieberegister 70, 72 und 74 und die begrenzte Anzahl der Verknüpfungsschaltungen können sehr leicht in der

509847/1022

-13- 251A388

derzeitigen MOS-Technik hergestellt werden, was zu einer relativ niedrigen Wärmeabgabe führt und die Integration in großem Maßstab ermöglicht. Außerdem kann die hier beschriebene Abtastschaltung bei einer höheren Frequenz als bisherige Abtastschaltungen betrieben werden.

In Fig.6 ist eine zweite Ausführungsform der erfindungsgemäßen Abtastschaltung dargestellt. Diese Schaltung ist deshalb von Vorteil, weil sie nur eine einzige Taktfrequenz benötigt, da jede Schieberegistergruppe von der vorhergehenden Schieberegistergruppe getaktet wird. In Fig.6 sind zwei vierstufige Schieberegister 120 und 122 dargestellt, wobei die Registerausgänge mit den Registereingängen über Rückkopplungsschleifen 124 und 126 in einer Ringschaltung verbunden sind. Eine einzige Taktfrequenzfolge C1 (Fig.4) wird allen Stufen des Schieberegisters 120 zugeführt. Das Ausgangssignal des Schieberegisters 120 wird über die Leitung 128 so angelegt, daß es die vier Stufen des Schieberegisters 122 taktet. In gleicher Weise wird das Ausgangssignal des Schieberegisters 122 über die Leitung 130 weiteren Stufen zum Takten zugeführt.

Jede Stufe des Schieberegisters 120 ist jeweils mit einer der UND-Schaltungen 132 bis 138 verbunden. Überdies sind Eingänge der UND-Verknüpfungsschaltungen 132 und miteinander verbunden, und sie empfangen das digitale Bit aus dem Informationszähler 140. Die UND-Schaltung 134 empfängt das digitale Bit 12 aus dem Informationszähler. Die Ausgänge der UND-Schaltungen 132 bis 138 sind mit einer mehrere Eingänge aufweisenden ODER-Schaltung 144 verbunden, deren Ausgang der Systemausgang AN ist.

Die Stufen des Schieberegisters 122 äind jeweils mit Eingängen von UND-Schaltungen 146, 148, 150 und 152

509847/1022

25U388

verbunden. Eingängen der UND-Schaltungen 146 und 150 wird das digitale Bit 13 aus dem Informationszähler 140 zugeführt. Das Datenbit 14 wird einem Eingang der UND-Schaltung 148 zugeführt. Die Ausgangssignale der UND-Schaltungen 146 bis 152 werden an eine vier Eingänge aufweisende ODER-Schaltung 154 angelegt, deren Ausgangssignal dem Eingang der UND-Schaltung 138 zugeführt wird. Ausgangssignale weiterer Stufen werden von einem Eingang der UND-Schaltung 152 empfangen.

Beim Betrieb' der Schaltung von Fig.6 wird in die erste Stufe jedes der Schieberegister 120 und 122 zunächst ein Signal mit dem Signalwert "1" eingegeben. Wenn der Signalwert "1" jedes Schieberegister durchläuft, bewirkt er das Öffnen der an die zugehörige Stufe des Schieberegisters angeschlossenen UND-Schaltung. Das Öffnen der UND-Schaltung hat das Anlegen der digitalen Daten aus dem Informationszähler 140 an den Ausgang AN zur Folge. Die am Ausgang AN der Schaltung von Fig.6 erscheinende periodische Folge stimmt mit der am Ausgang der Schaltung von Fig.3 erscheinenden Folge überein. Bei 4 im Informationszähler gespeicherten Bits 11 bis 14 mit dem höchstwertigen Bit 11 bedeutet dies, daß die am Ausgang AN erscheinende periodische Folge folgendermaßen lauten würde: Ht 12, 11, 13, 11, 12, 11, 14

In Fig.7 ist eine dritte /aisführungsform einer Abtastschaltung nach der Erfindung dargestellt, bei der von einem Serien-Schieberegister 160 ohne Rückkopplung wie in den Schaltungen von Fig.3 und Fig.6 Gebrauch gemacht wird. Die in Fig.7 dargestellte Schaltung erfordert zwar mehr Taktphasen als die in Fig.6 dargestellte Schaltung, doch erfordert sie eine geringere Anzahl von Schieberegisterstufen,

Nach Fig.7 enthält das Schieberegister 160 zehn Stufen, wobei den ersten vier Stufen ein Taktsignal C1, den Stufen

509847/1022

25U388

bis 7 ein Taktsignal C4 und den Stufen 8 bis 10 ein Taktsignal C16 zugeführt wird. Die Taktsignale C1, C4 und C16 sind in Fig.4 angegeben. Der Ausgang des Schieberegisters 16O bildet den oben bereits erwähnten Ausgangs AN. Der Informationszähler 162 enthält Aufwärts/ Abwärts-Zählerzellen, wie sie oben erwähnt wurden. Im Zähler 162 sind Datenbits 1 bis 6 gespeichert, wobei das Bit 11 das höchstwertige Bit ist. Die Bits 11 und v/erden Eingängen der UND-Schaltungen 164 und 166 zugeführt, deren Ausgänge mit den ersten drei Stufen des Schieberegisters verbunden sind. Das Taktsignal C4 taktet die UND-Schaltungen 164 und 166. Die UND-Schaltungen 168 und 170 empfangen die Datenbits 13 und 14, und die Ausgangssignale dieser UND-Schaltungen werden den zweiten drei Stufen des Schieberegisters zugeführt. Die UND-Schaltungen 168 und 70 werden vom Taktsignal T16 getaktet. In gleicher Weise empfangen die UND-Schaltungen 172 und 174 die Datenbits und I6 aus dem Informationszähler 162. Die UND-Schaltungen 172 und 174 werden vom-Taktsignal C64 getaktet, und ihre Ausgänge sind mit den dritten drei Schieberegisterstufen verbunden. Der Rest der Abtastschaltung von Fig.7 ist mit der zur Bearbeitung der übrigen, im Informationszähler gespeicherten digitalen Bits angegebenen Schaltung identisch.

Beim Betrieb der Abtastschaltung von Fig.7 werden die im Informationszähler 162 gespeicherten Datenbits mit Hilfe der Taktimpulsfolgen über die UND-Schaltungen bis 174 in das Schieberegister 160 getaktet. Auf Grund der unterschiedlichen Taktfrequenzen, die an die UND-Schaltungen und an die Schieberegisterstufen angelegt werden, besteht das resultierende Signal am Ausgang AN des Schieberegisters aus der oben angegebenen periodischen Folge, damit sich für die im Informationszähler gespeicherten Bits abhängig von der Wertigkeit der Bits die höchstmögliche Welligkeitsfrequenz ergibt.

509847/1022

~ ¹⁶ " 25U388

In Fig.8 ist eine vierte Ausführungsform einer Abtastschaltung nach der Erfindung dargestellt. Bei dieser Ausführungsform sind drei zweistufige Schieberegister 180, 182 und 184 jeweils über UND-Schaltungen 186, 188 und 190 miteinander verbunden. Die digitalen Bits 11 und aus dem Informationszähler 192 werden über die UND-Schaltung 194 und die gesperrte UND-Schaltung 196 zu zwei Stufen des Schieberegisters 180 übertragen. Das Taktsignal C2 taktet die UND-Schaltungen 194 und 196. Die Taktfrequenz C1 taktet die zwei Stufen des Schieberegisters 180. Ein Eingang der UND-Schaltung ist mit einem Eingang der UND-Schaltung 186 verbunden, und er empfängt auch das Taktsignal C4. Die UND-Schaltung 198 und die gesperrte UIsID-Schaltung 200 empfangen die digitalenDatenbits 13 und 14 aus dem Informationszähler, und sie legen diese Datenbits an die zwei Stufen des Schieberegisters 182 an. Die UND-Schaltungen 198 und 200 werden vom Taktsignal C8 getaktet, während die zwei Stufen des Schieberegisters 182 vom Taktsignal C4 getaktet werden. Ein Ausgang der UND-Schaltung 200 ist mit einem Eingang der UND-Schaltung verbunden, und er empfängt auch das Taktsignal C16. Die UND-Schaltung 202 und die gesperrte UND-Schaltung empfangen die Datenbits 15 und I6 aus dem Informationszähler. Die UND-Schaltungen 202 und 204 werden vom Taktsignal C32 getaktet. Die zwei Stufen de Schieberegisters 184 werden vom Taktsignal C16 getaktet. Ein Eingang der UND-Schaltung 204 und ein Eingang der UND-Schaltung 190 sind mit nachfolgenden Stufen der Abtastschaltung verbunden.

Beim Betrieb der Schaltung von Fig.8 werden Daten aus dem Informationszähler 192 über die Verknüpfungsschaltungen in die Schieberegisterstufen getaktet. Die Daten

509847/1022

25U388

durchlaufen dann die Schieberegisterstufen, so daß sich am Ausgang AN ein Signal ergibt,das aus der oben angegebenen periodischen Folge besteht, damit die gewünschte hohe Welligkeitsfrequenz der einzelnen Bits entsprechend ihrer YJertigkeit erzeugt wird.

Es ist zu erkennen, daß mit Hilfe der Erfindung mehrere Abtastschaltungen geschaffen v/erden, die die bei früheren, in Digital-Analog-Umsetzern verwendeten Abtastschaltungen auftretenden Probleme mindern und eliminieren. Insbesondere erfordern die hier beschriebenen Abtastschaltungen keine synchronen Binärzähler mit zugehörigen Verknüpfungsschaltungen, so daß sie in herkömmlicher MOS-Technik oder in bipolarer Technik zur Erzielung einer niedrigen Verlustleistung und zur Ermöglichung einer Integration im großen Maßstab mit Reduzierung der Chip-Größe hergestellt werden können. Auch können die hier beschriebenen Abtastschaltungen mit viel höheren Frequenzen betrieben werden, als es bei bisher entwickelten Abtastschaltungen der Fall war, die synchrone Binärzähler benötigen.

Die Erfindung ist hier zwar im Zusammenhang mit speziellen Ausführungsbeispielen beschrieben worden, doch kann der Fachmann ohne weiteres erkennen, daß im Rahmen der Erfindung auch weitere Abwandlungen möglich sind.

509847/1022

25H388

Wahrheitstabelle für die Schaltung von Fig.2

G-

1	O	O	O	O	O	O	O	O	O	O
2	1	O	O	O	O	O	O	O	O	O
3	O	1	O	O	O	1	O	O	O	11
4	1	1	O	O	O	1	O	O	O	11
VJl	O	O	1	O	O	O	1	O	O	12
6	1	O	• 1	O	O	O	1	O	O	12
7	O	1	1	O	O	1	O	O	O	11
8	1	1	1	O	O	1	O	O	O	11
9	O	O	O	1	O	O	O	1	O	13
10	1	O	O	1	O	O	O	1	O	13
11	O	1	O	1	O	1	O	O	O	11
12	1	1	O	1	O	1	O	O	O	11
13	O	O	1	1	O	O	1	O	O	12
14	1	O	1	1	O	O	1	O	O	12
15	O	1	1	1	O	1	O	O	O	11
16	1	1	1	1	O	1	O	O	O	11
17	O	O	O	O	1	O	O	O	1,	14
18	1	O	O	O	1	O	O	O	1	14
19	O	1	O	O	1	1	O	O	O	11
20	1	1	O	O	1	1	O	O	O	11
21	O	O	1	O	1	O	1	O	O	12
22	1	O	1	O	1	O	1	O	O	12
23	O	1	1	O	1	1	O	O	O	11
24	1	1	1	O	1	1	O	O	O	11
25	O	O	O	1	1	O	O	1	O	13
26	1	O	O	1	1	O	O	1	O	13
27	O	1	O	1	1	1	O	O	O	11
28	1	1	O	1	1	1	O	O	O	11
29	O	O	1	1	1	O	1	O	O	12
30	1	O	1	1	1	O	1	O	O	12
31	O	1	1	1	1	1	O	O	O	11
32	1	1	1	1	1	1	O	O	O	11

509847/1022

_ ₁₉ - 25U388

Wahrheitstabelle für die Schaltung von Fig.2(Fortsetzung)

t	^S0	^S1	^S2	^S3	^S4	^G1	G₂	G₃	^G4	A
33	O	O	O	O	O	O	O	O	O	O
34	1	O	O	O	O	O	O	O	O	O

35 O 1000 10000

5098^7/1022

Claims

-20- 25U388 Patentansprüche

1. Abtastanordnung für einen Digital-Analog-Umsetzer, gekennzeichnet durch einen Informationszähler zum Speichern mehrerer digitaler Bits 11, 12, 13 ....IN, wobei 11 das höchstwertige Bit und IN das niedrigstwertige Bit ist, ein Schieberegister, eine zwischen den Informations zähler ■ und das Schieberegister eingefügte Verknüpfungsschaltung und einen Taktgeber, der an das Schieberegister Taktfrequenzsignale derart anlegt, daß die Bits in einer periodischen Folge ausgegeben werden, bei der die Wiederkehr jedes Bits in der Folgeperiode von der Wertigkeit des Bits abhängt.

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegister mehrere mehrstufige Register enthält, bei denen der Registerausgang jeweils mit dem Registereingang in einem geschlossenen Kreis verbunden ist, und daß die periodische Folge die Folge 11, 12, 11, 13, 11, 12, 11, 14, 11, 12, 11, 13, 11 11, 12, 11, IN ist.

3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Taktgeber an jedes der Schieberegister Taktfrequenzsignale in jeweils einer anderen Frequenz anlegt.

4. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß in jedem der Schieberegister der logische Signalwert "1" umläuft, und daß die Verknüpfungsschaltung auf den Signalwert "1" unter Abgabe von Signalwerten "1" der digitalen Bits anspricht.

5. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Schieberegister aus mehreren in Serie geschalteten Schieberegisterstufen besteht, und daß die periodische Folge die Folge 11, 12, 11, 13, H, 12, 11, 14, 11, 12, 11,

509847/1022

" ²¹ " 25H388

13, 11 11, 12, 11, IN ist.

6. Anordnung nach Anspruch 1, gekennzeichnet durch einen Speicher zum Speichern mehrerer unterschiedlicher Digitalwörter, eine Vorrichtung zum selektiven Speichernvon Signalwerten "1" der digitalen Wörter in dem Informationszähler und eine Vorrichtung zum Integrieren der periodischen Folge zur Bildung eines Spannungswerts.

7. Abtastanordnung für einen Digital-Analog-Umsetzer, dadurch gekennzeichnet, daß eine Informationsschaltung zur Erzeugung mehrerer digitaler Bits mit unterschiedlicher Wertigkeit vorgesehen ist, daß mehrere mehrstufige Schieberegister vorgesehen sind, bei denen der Ausgang jeweils mit dem Eingang in einer Ringschaltung verbunden ist, daß erste Eingänge erster Verknüpfungsschaltungen so angeschlossen sind, daß sie die digitalen Bits aus der Informationsschaltung empfangen, daß ein Taktgeber zur Erzeugung von Taktsignalen mit verschiedenen festen Frequenzen vorgesehen ist, daß zweiten Eingängen der ersten Verknüpfungsschaltungen Signalwerte "1" der Taktsignale zugeführt werden, daß die Ausgänge der ersten Verknüpfungsschaltungen derart mit den Schieberegistern verbunden sind, daß die digitalen Bits an die Schieberegister angelegt werden, daß zweite Verknüpfungsschaltungen, die jeweils einem Schieberegister zugeordnet sind, mit einem Eingang an den Taktgeber und mit einem zweiten Eingang an den Ausgang eines benachbarten Schieberegisters angeschlossen sind, und daß die Ausgänge der zweiten Verknüpfungsschaltungen an das zugeordnete Schieberegister angeschlossen sind, wobei die digitalen Bits aus einem der Schieberegister in einer vorbestimmten periodischen Folge ausgegegeben werden, in der die Wiederkehr der digitalen Bits von ihrer Wertigkeit abhängt.

509847/1022

25U388

8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die zweiten Verknüpfungsschaltungen UND-Schaltungen sind.

9. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß jedes der Schieberegister vier Stufen enthält, und daß zwei der ersten Verknüpfungsschaltungen zwischen die Informationsschaltung und jedes der Schieberegister eingefügt sind.

10. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß an die Schieberegister Taktsignale angelegt sind, und daß die Frequenz der an die Schieberegister angelegten Taktsignale viermal höher als die Frequenz der an die Verknüpfungsschaltungen angelegten Taktsignale ist.

11. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß die digitalen Bits die Bits 11, 12, 13....IN sind, und daß die periodische Folge die Folge 11, 12, 11, 13, H, 12, 11, 14, 11, 12, 11, 13, 11, ....11, 12, 11, IN ist.

12. Abtastanordnung für einen Digital-Analog-Umsetzer, dadurch gekennzeichnet, daß eine Informationsschaltung zur Erzeugung mehrerer digitaler Bits mit unterschiedlicher Wertigkeit vorgesehen ist, daß mehrere mehrstufige Schieberegister vorgesehen sind, deren Ausgang jeweils in einer Ringschaltung mit dem Eingang verbunden ist, daß an jede Stufe eines der Schieberegister ein periodische Taktsignale abgebender Taktgeber angeschlossen ist, daß der Ausgang jedes Schieberegisters mit jeder Stufe eines benachbarten Schieberegisters verbunden ist, daß jedem Schieberegister eine UND-Schaltung mit zwei Eingängen zugeordnet ist, wobei ein Eingang jeder UND-Schaltung mit dem Ausgang einer der Stufen des zugehörigen Schieberegisters verbunden ist, während der andere Eingang mit der Informationsschaltung

509847/1022

-23- 25H388

zum Empfangen der digitalen Bite verbunden ist, daß jedem der Schieberegister eine ODER-Schaltung zugeordnet ist, die mehrere Eingänge aufweist, die an die Ausgänge der den Schieberegistern zugeordneten UND-Schaltungen angeschlossen sind, daß der Ausgang einer der ODER-Schaltungen eine vorbestimmte Folge der digitalen Bits in gleichermässiger Verteilung über einen Abtastzyklus entsprechend der Wertigkeit der Bits erzeugt, und daß die Ausgänge der übrigen ODER-Schaltungen an den Eingang einer der einem benachbarten Schieberegister zugeordneten UND-Schaltung angeschlossen sind.

13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß jedes Schieberegister aus vier Stufen besteht, und daß jedem Schieberegister vier UND-Schaltungen zugeordnet sind.

14. Anordnung nach Anspruch 12, dadurch gekennzeichnet, daß in jedem der Schieberegister der logische Signalwert "1" umläuft, und daß die UND-Schaltungen abhängig von dem Signalwert "1" die Signalwerte "1" der digitalen Bits an die ODER-Schaltungen anlegen.

15. Anordnung nach Anspruch12, dadurch gekennzeichnet, daß die digitalen Bits die Bits 11, 12, 13, .....IN sind, und daß die vorbestimmte Folge die Folge 11, 12, 11, 13, 11, 12, 11, 14, 11, 12, 11, 13, 11 H, 12, 11, IN ist.

16. Abtastanordnung für einen Digital-Analog-Umsetzer, gekennzeichnet durch eine Informationsschaltung zur Erzeugung digitaler Bits mit unterschiedlicher Wertigkeit, ein Schieberegister mit mehreren Stufen und einer Ausgangsstufe, mehrere Paare von UND-Schaltungen, von denen jedes einer unterschiedlichen Gruppe aus drei Stufen des Schieberegisters zugeordnet ist und mit den Eingängen an die Informationsschaltung zum Empfangen von zwei der digitalen Bits angeschlossen ist, einen Taktgeber zum Anlegen von

509847/ 1022

-24- 25H388

Taktsignalen mit unterschiedlichen Frequenzen an die Eingänge jedes der Paare von UND-Schaltungen, wobei die Ausgänge der Paare von UND-Schaltungen an die zugehörigen Schieberegisterstufen angeschlossen sind, und einen Taktgeber zum Anlegen von Taktsignalen mit unterschiedlichen Frequenzen an jede der Gruppen aus drei Schieberegisterstufen, wobei die digitalen Bits durch das Schieberegister zu der Ausgangsstufe in einer vorbestimmten Folge geschaltet werden, in der die Bits über einen Abtastzyklus abhängig von ihrer Wertigkeit gleichmässig verteilt sind.

17. Anordnung nach Anspruch 16, dadurch gekennzeichnet, daß drei Stufen des Schieberegisters jedem Paar von UND-Schaltungen zugeordnet sind.

18. Anordnung nach Anspruch 17, gekennzeichnet durch eine Vorrichtung zum Anlegen unterschiedlicher Frequenzen an Gruppen von Schieberegisterstufen.

19. Anordnung nach Anspruch 16, dadurch gekennzeichnet,daß

die digitalen Bits die Bits 11, 12, 13 IN sind,

und daß die vorbestimmte Folge die Folge 11, 12, 11, 13,

11, 12, 11, 14, 11, 12, 11, 13, H H, 12, 11, IN

ist.

20. Abtastanordnung für einen Digital-Analog-Umsetzer, gekennzeichnet durch eine Informationsschaltung zur Erzeugung digitaler Bits mit unterschiedlicher Wertigkeit, mehrere zweistufige Schieberegister, die jeweils zwei Bits zugeordnet sind, wobei der Ausgang des Schieberegisters, der dem höchstwertigen Bit zugeordnet ist, als Ausgang der Schaltungsanordnung bezeichnet ist, erste Verknüpfungsschaltungen, die jedem der Schieberegister zugeordnet sind, und einen an das zugeordnete Schieberegister angeschlossenen

509847/102

Ausgang und einen an das angrenzende Schieberegister angeschlossenen Eingang aufweisen, einen Taktgeber zum Anlegen von Taktsignalen mit jeweils einer anderen Frequenz an einen Eingang jeder der ersten Verknüpfungsschaltungen, ein Paar zweiter Verknüpfungsschaltungen, die jedem Schieberegister zugeordnet sind, und Eingänge zum Empfangen von zwei der Bits und an zwei Schieberegisterstufen angeschlossene Ausgänge aufweisen, und einen Taktgeber zum Anlegen von Taktsignalen mit unterschiedlichen Frequenzen an die Eingänge jedes Paars der zweiten Verknüpfungsschaltungen, wobei die digitalen Bits durch die Schieberegister zum Schaltungsausgang in einer vorbestimmten Folge durchgeschaltet werden, in der die Bits über einen Abtastzyklus abhängig von ihrer Wertigkeit gleichmässig verteilt sind.

21. Anordnung nach Anspruch 20, dadurch gekennzeichnet, daß die digitalen Bits die Bits 11, 12, 13 ....IN sind, und daß die vorbestimmte Folge die Folge 11, 12, 11, 13, H, 12, 11, 14, 11, 12, 11, 13, H ...H, 12, H₉ IN ist.

509847/1022

ft

Leerseite