DE2514388B2

DE2514388B2 - Schaltungsanordnung für einen Digital-Analog-Umsetzer

Info

Publication number: DE2514388B2
Application number: DE2514388A
Authority: DE
Inventors: Tegze Phoenix Ariz. Haraszti; W. Preston Houston Tex. Snuggs
Original assignee: Texas Instruments Deutschland GmbH
Current assignee: Texas Instruments Deutschland GmbH
Priority date: 1974-04-03
Filing date: 1975-04-02
Publication date: 1978-05-24
Also published as: NL7503972A; DE2514388A1; JPS5917567B2; GB1499565A; JPS50141901A; FR2266983A1; DE2514388C3; US3942171A

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen Digital-Analog-Umsetzer, der einen Informationszähler enthält, dessen Zählerstand dem Wert einer gewünschten Gleichspannung entspricht.

Bei einem Digital-A.nalog-Wandler wird gemäß einem älteren Vorschlag die in eine analoge Größe umzusetzende Binärinformation in einen Zähler eingesehen, dessen Stand dann mit dem Stand eines kontinuierlich seinen Zählzyklus durchlaufenden weiteren Zählers verglichen wird. Der für diesen Vergleich benutzte Komparator erzeugt an seinem Ausgang ein Rechtecksignal, das dann zur Bildung des gewünschten Analogwerts integriert wird. Zur Erleichterung der Integration dieses niederfrequenten Ausgangssignals des Komparators sind gemäß dem älteren Vorschlag nicht korrespondierende Eingänge des Komparators und des kontinuierlich umlaufenden Zählers miteinander verbunden. Auf diese Weise soll die Welligkeit des erzeugten Rechtecksignals erhöht werden. Diese Erhöhung der Welligkeit tritt jedoch nicht bei allen Werten der umzusetzenden digitalen Information ein. Es liegen immer noch Bereiche vor, in denen das Rechtecksignal am Ausgang des Komparators Impulse mit relativ langer Dauer enthält, die zu Problemen bei der Integration führen. Insbesondere muß aus diesem Grund ein relativ großer Integrationskondensator verwendet werden.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung für einen Digital-Analog-Umsetzer der eingangs geschilderten Art zu schaffen, die die Verwendung eines relativ kleinen Integrationskondensators ermöglicht, so daß der gesamte Umsetzer mit allen seinen Bauelementen als integrierte Schaltung ausgebildet werden kann.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß mehl ere vierstufige Schieberegister vorgesehen sind, von denen jedes jeweils einem ungeradzahligen Bit

jo des Zählerstandes im Informationszähler sowie dem Bit mit der jeweils nächstniedrigen Wertigkeit zugeordnet ist, daß das dem höchstwertigen Bit des Informationszählerstandes zugeordnete Schieberegister Taktimpulse mit einer Grundfrequenz und die weiteren Schieberegi-

J^r> ster Taktsignale mit jeweils einem Viertel der Folgefrequenz des dem jeweils höherwertigen Bit des Informationszählerstandes zugeordneten Schieberegisters empfangen, daß jedem Schieberegister eine Gruppe von vier Verknüpfungsschaltungen zugeordnet

4u ist, in der jede Verknüpfungsschaltung mit einem Eingang mit einem anderen Stufenausgang des betreffenden Schieberegisters verbunden ist, daß der zweite Eingang der ersten und der dritten Verknüpfungsschaltung jeder Gruppe mit dem Ausgang des Informations-Zählers verbunden ist, der dem ungeradzahligen Bit entspricht, dem das jeweilige Schieberegister zugeordnet ist, daß der zweite Eingang der zweiten Verknüpfungsschaltung jeder Gruppe mit dem Ausgang des Informationszählers verbunden ist, der dem Bit mit der nächstniedrigeren Wertigkeit entspricht, dem das jeweilige Schieberegister zugeordnet ist, daß der zweite Eingang der vierten Verknüpfungsschaltung jeder Gruppe mit dem Ausgang der Schaltungskombination aus einem Schieberegister und einer Gruppe von vier Verknüpfungsschaltungen verbunden ist, die den anschließenden nächstniedrigeren Bits zugeordnet ist, und daß die Ausgänge der vier Verknüpfungsschaltungen jeder Gruppe an eine fünfte Verknüpfungsschaltung angeschlossen sind, die das Ausgangssignal der Schal-

bo tungskombination aus einem Schieberegister und einer Gruppe aus vier Verknüpfungsschaltungen abgibt.

Mit Hilfe der erfindungsgemäßen Schaltungsanordnung wird die in einen Analogwert umzusetzende Digitalinformation so verarbeitet, daß ein Rechtecksi-

IV) gnal entsteht, dessen Welligkeit für jeden umzusetzenden Binärwert stets optimal groß ist. Dies wird bei der erfindungsgemäßen Schaltungsanordnung dadurch erreicht, daß die im Informationszähler enthaltenen Bits

von den Verknüpfungsschaltungen unter der Steuerung durch Impulse aus den beiden Schieberegistern in einer vorbestimmten Weise zum Ausgang der Schaltungsanordnung durchgeschaltet werden.

In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung beschrieben.

Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt

Fig. 1 ein Blockschaltbild eines Digital-Analog-Umsetzers zur Steuerung von Kanalwählern mit Kapazitätsdioden und

F i g. 2 ein schematisches Schaltbild der erfindungsgemäßen Schaltungsanordnung.

In Fig. 1 ist in einem Blockschaltbild ein Digital-Analog-Umsetzer dargestellt, wie er beispielsweise zur Steuerung von Kanalwählern mit Kapazitätsdioden in einem mehrkanaligen Rundfunk- oder Fernsehsystem angewendet werden kann. Der Umsetzer enthält ein Schieberegister 10, das Abtastsignale für eine Verknüpfungsschaltung 12 erzeugt, die die in einem Jnformationszähler 14 gespeicherte digitale Information zu einer Ausgangsleitung AN durchschaltet. Ein Taktgeber CO steuert das Schieberegister 10 und die Verknüpfungsschaltung 12 mit einer hohen Frequenz an, die in der bevorzugten Ausführungsform den Wert 1 MHz hat. Das Ausgangssignal der Verknüpfungsschaltung 12 ist eine digitale Impulsfolge, die am Ausgang AN einem Flipflop 16 zugeführt wird, das der Zwischenspeicherung des digitalen Ausgangssignals zum Anlegen an ein Integrationsfilter 18 dient. Das Filter 18 wandelt die digitale Impulsfolge am Ausgang AN in eine von ihrem Lastverhältnis abhängige Gleichspannung zur Steuerung von Kanalwählern mit Kapazitätsdioclen um.

Es ist zu erkennen, daß die Aufgabe des Schieberegisters 10 darin besteht, die Verknüpfungsschaltung 12 so zu steuern, daß die im Informationszähler 14 gespeicherten parallelen Digitalwörter zum Ausgang AN durchgeschaltet werden, so daß eine digitale Impulsfolge entsteht, die eine solche zeitliche Beziehung hat, daß eine zeitliche Mitteilung mit Hilfe des Integrationsfilters 18 ermöglicht wird. Dabei ist von Bedeutung, daß die Impulsfolge eine hohe Welligkeitsfrequenz aufweist, damit der Integrationskondensator in dem Filter so klein wie möglich sein kann, so daß er in integrierter Form bei kleinem Platzbedarf hergestellt werden kann.

Zwischen den Informationszähler 14 und einen N ■ M-Bit-Speicher 22 ist eine Steuerlogik 210 eingefügt. Die Steuerlogik 2Ci kann auch Frequenzbaind-Steuersignale, Suchlauf-Aktivierungseingangssignale und Adressierungseingangssignale empfangen.

Im Betrieb der in Fig. 1 dargestellten Schaltungsanordnung ermöglicht der Speicher 22 dem Benutzer, eine Anzahl von N unterschiedlichen binär codierten 12-Bit-Wörtern zu speichern, die eine Gleichspannungsinformation und Steuersignale für die Versorgung für die verschiedenen mit Kapazitätsdioden ausgestatteten Kanalwähler enthalten, die gesteuert werden sollen. Irgendeines der N Wörter kann durch die Adiessierungseingangssignale ausgewählt und vom Speicher 22 in den Informationszähler 14 eingegeben werden. Zusätzliche Bits können als Frequenzband-Steuersignale in die Steuerlogik 20 als Information für die Bandauswahl eingegeben werden.

Beim Betrieb der Schaltungsanordnung wird ein Digitalwort im Informationszähler 14 durch das Schieberegister 10 und die Verknüpfungsschaltung 12 in einer Folge zum Ausgang AN durchgeschaltet, die aus einer periodischen Reihe derjenigen Datenbits besteht, die im Informationszähler 14 gespeichert sind. Ein wichtiges Merkmal der periodischen Folge besteht darin, daß die Wiederkehr der digitalen Bits in der Folge von der Wertigkeit der Bits abhängt. Unter der Annahme, daß die vier Bits A, B, Cund Dim Zähler 14 gespeichert sind und A das höchstwertige Bit und D das niedrigstwertige Bit ist, besteht die Impulsfolge am Ausgang AN in der bevorzugten Ausführung aus der Folge A, B, A, C, A, B. A, D, A, B, A, C. A, B. A in jedem

ι» Abtastzyklus. Diese Verteilung der im Informationszähler 14 gespeicherten Daten-Bits ergibt die höchstmögliche Welligkeitsfrequenz in der Impulsfolge durch Aufteilen der im Informationszähler 14 enthaltenen Digitalinformation in einzelne, über den gesamten

i^r> Abtastzyklus abhängig von den Wertigkeiten der Bits gleichmäßig verteilte Bits. Beispielsweise erscheint das höchstwertige Bit A achtmal gleichmäßig im Verlauf der gesamten Folge, das Bit B erscheint viermal in symmetrischer Weise, das Bit C erscheint zweimal gleichmäßig verteil!, und das niedrigstwertige Bit D erscheint nur einmal.

Die Impulsfolge am Ausgang AN wird dem Flipflop 16 und dem Integrationsfilter 18 zugeführt, das die spezielle Impulsfolge zu einer Spannung zum Steuern

2^r> der Kapazitätsdioden-Kanalwähler integriert.

Ein wichtiger Teil der in Fig. 1 dargestellten Schaltungsanordnung besteht aus dem Schieberegister 10 und der Verknüpfungsschaltung 12. Besonders wichtig ist dabei, daß das Schieberegister 10 bei einer

H) hohen Frequenz arbeiten kann und doch eine minimale Anzahl von Verknüpfungsschaltungen zur Erzielung einer niedrigen Verlustleistung und zur Ermöglichung einer Herstellung in der Technik der Integration in großem Maßstab erfordert.

ii In F i g. 2 ist ein genaueres Schaltbild der erfindungsgemäßen Schaltungsanordnung dargestellt. Diese Schaltungsanordnung benötigt nur eine einzige Taktfrequenz da jede Schieberegistergruppe von der vorhergehenden Schieberegistergruppe getaktet wird. In Fig. 2

■tu sind zwei vierstufige Schieberegister 120 und 122 dargestellt, wobei die Registerausgänge mit den Registereingängen über Rückkopplungsschleifen 124 und 126 in einer Ringschaltung verbunden sind. Eine einzige Taktfrequenzfolge CX wird allen Stufen des

t j Schieberegisters 120 zugeführt. Das Ausgangssignal des Schieberegisters 120 wird über die Leitung 128 so angelegt, daß es die vier Stufen des Schieberegisters 122 taktet. In gleicher Weise wird das Ausgangssignal des Schieberegisters 122 über die Leitung 130 weiteren

ίο Stufen zum Takten zugeführt.

Jede Stufe des Schieberegisters 120 ist jeweils mit einem der UND-Glieder 132 bis 138 verbunden. Überdies sind Eingänge der UND-Glieder 132 und 136 miteinander verbunden, und sie empfangen das digitale

V) Bit /1 aus dem Informationszähler 140. Das UND-Glied 134 empfängt das digitale Bit /2 aus dem Informationszähler. Die Ausgänge der UND-Glieder 132 bis 138 sind mit einem, mehrere Eingänge aufweisenden ODER-Glied 144 verbunden, dessen Ausgang der Systemaus-

hii gang/^yVist.

Die Stufen des Schieberegisters 122 sind jeweils mit Eingängen von UND-Gliedern 146, 148, 150 und 152 verbunden. Eingängen der UND-Glieder 146 und 150 wird das digitale Bit /3 aus dem Informationszähler 140

ir. zugeführt. Das Datenbit /4 wird einem Eingang des UND-Glieds 148 zugeführt. Die Ausgangssignale der UND-Glieder 146 bis 152 werden an ein vier Eingänge aufweisendes ODER-Glied 154 angelegt, dessen Aus-

gangssignal dem Eingang des UND-Glieds 138 zugeführt wird. Ausgangssignale weiterer Stufen werden von einem Eingang des UND-Glieds 152 empfangen.

Beim Betrieb der Schaltung von Fig. 2 wird in die erste Stufe jedes der Schieberegister 120 und 122 zunächst ein Sign?! mit dem Signalwert »1« eingegeben. Wenn der Signalwert »1« jedes Schieberegister durchläuft, bewirkt er das öffnen des an die zugehörige Stufe des Schieberegisters angeschlossenen UND-Glieds. Das Öffnen des UND-Glieds hat das Anlegen der digitalen Daten aus dem Informationszähler 140 an den Ausgang AN zur Folge. Bei vier im Informationszähler gespeicherten Bits /1 bis /4 mit dem höchstwertigen Bit /1 bedeutet dies, daß die am Ausgang AΛ/erscheinende periodische Folge folgender maßen lauten würde: / 1, /2, / 1, /3, Ii, 12, Ii, /4, Ii, 12 /1,/3,/1,/2,/I.
Wie zu erkennen ist, erfordert die hier beschriebene

•Ί Schaltungsanordnung keine synchronen Binärzähler, se daß sie in herkömmlicher MOS-Technik oder ir bipolarer Technik zur Erzielung einer niedriger Verlustleistung und zur Ermöglichung einer Integratior im großen Maßstab mit Reduzierung der Chip-Größ(

ι« hergestellt werden kann. Auch kann die hier beschriebe ne Schaltungsanordnung mit viel höheren Frequenzer betrieben werden, als es bei bisher entwickelter Anordnungen der Fall war, die synchrone Binärzählei benötigten.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung für einen Digital-Analog-Umsetzer, der einen Informationszähler enthält, dessen Zählerstand dem Wert einer gewünschten Gleichspannung entspricht, dadurch gekennzeichnet, daß mehrere vierstufige Schieberegister (120, 122) vorgesehen sind, von denen jedes jeweils einem ungeradzahligen Bit (Ii, 13...) des Zählerstandes im Informationszähler (140) sowie dem Bit (12, 14...) mit der jeweils nächstniedrigeren Wertigkeit zugeordnet ist, daß das dem höchstwertigen Bit (Ii) des Informationszählerstandes zugeordnete Schieberegister (120) Taktimpulse mit einer Grundfrequenz und die weiteren Schieberegister (122) Taktsignale mit jeweils einem Viertel der Folgefrequenz des dem jeweils höherwertigen Bit des Informationszählerstandes zugeordneten Schieberegisters empfangen, daß jedem Schieberegister (120, 122) eine Gruppe von vier Verknüpfungsschaltungen (132, 134, 136, 183; 146, 148, 150, 152) zugeordnet ist, in der jede Verknüpfungsschaltung mit einem Hingang mit einem anderen Stufenausgang des betreffenden Schieberegisters verbunden ist, daß der zweite Eingang der ersten und der dritten Verknüpfungsschaltung (132, 136; 146, 150) jeder Gruppe mit dem Ausgang des Informationszählers (140) verbunden ist, der dem ungeradzahligen Bit /71) entspricht, dem das jeweilige Schieberegister (120) zugeordnet ist, daß der zweite Eingang der zweiten Verknüpfungsschaltung (134; 148) jeder Gruppe mit dem Ausgang des Informationszählers (14) verbunden ist, der dem Bit (12; 14) mit der nächstniedrigeren Wertigkeit entspricht, dem das jeweilige Schieberegister zugeordnet ist, daß der zweite Eingang der vierten Verknüpfungsschaltung (138; 152) jeder Gruppe mit dem Ausgang der Schaltungskombination aus einem Schieberegister und einer Gruppe von vier Verknüpfungsschaltungen verbunden ist, die den anschließenden, nächstniedrigeren Bits zugeordnet ist, und daß die Ausgänge der vier Verknüpfungsschaltungen jeder Gruppe an eine fünfte Verknüpfungsschaltung (144; 154) angeschlossen sind, die das Ausgangssignal der Schaltungskombination aus einem Schieberegister und einer Gruppe aus vier Verknüpfungsschaltungen abgibt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die vier Verknüpfungsschaltungen jeder Gruppe UND-Glieder sind und daß die fünfte Verknüpfungsschaltung ein ODER-Glied ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Taktsignale an den weiteren Schieberegistern Ausgangssignale des jeweils vorangehenden Schieberegisters sind.