DE2403651C3

DE2403651C3 - Schaltungsanordnung für die nichtlineare Umwandlung von digitalen Binärziffern in digitale Signale

Info

Publication number: DE2403651C3
Application number: DE2403651A
Authority: DE
Inventors: Renato Dogliotti
Original assignee: CSELT Centro Studi e Laboratori Telecomunicazioni SpA
Current assignee: Telecom Italia SpA
Priority date: 1973-03-02
Filing date: 1974-01-25
Publication date: 1983-01-13
Also published as: IT984397B; NL7402724A; US3913093A; CH567349A5; DE2403651A1; DE2403651B2

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für die nichtlineare Umwandlung von digitalen Binärziffern in digitale Signale mit unterschiedlichen Impulshöhen (Multilevel-Signal).

Eine solche Umwandlung ist erforderlich bei der Übertragung von Informationen durch digitale Signale, die von einem binären Datengeber erzeugt werden, beispielsweise bei der Übertragung in modernen Fernsprechanlagen oder bei Datenübertragungsanlagen. Die Erfindung befaßt sich insbesondere mit der Schallungstechnik für die Codierung solcher Signale.

Die Übertragung von Binärsignalen, beispielsweise über Telefonleitungen, bringt einige allgemein nicht unbekannte Probleme mit sich, von denen die wichtigsten drei Probleme etwj die folgenden sind.

Die maximale Übertragungsgeschwindigkeit ist durch die physikalischen Eigenschaften des Übertragungsweges begrenzt.

Übertragungssysteme, die auf dem Prinzip der Basisband-Übertragung arbeiten und bei denen die Unterdrückung niedrigfrequenter Anteile eine Roilc spielt, erfordern eine bestimmte Form des Signalspektrums. um durch die Frequenz-Unterdrückung hervorgerufene Störungen zu reduzieren; bei Modulation dieser Basisband-Signale erschwert ständig die vorliegende Frequenz-Komponente die Modulations- und Demodulationswirkung, so daß auch in diesem Falle Störungen entstehen.

Schließlich können die Binärsignale am Ausgang des Datengebers eine längere Zeit den Zustand »0« annehmen; hierdurch entstehen Schwierigkeiten in Systemen, bei denen die Bit-Synchronisation anmittelbar vom Informationssignal abgeleitet wird.

Diesen Schwierigkeiten kann dadurch begegnet werden, daß die Impulsfolge des Datengebers in eine andere für die Übertragung besser geeignete Impulsfolge umgewandelt wird. Diese Operation durchführenden Schaltungsanordnungen sind allgemein unter dem Begriff »Wandler« bekannt Bei der Konzeption solcher Schaltungsanordnungen wird hierbei von vornherein Vorsorge getroffen, daß je nach Anwendungsgebiet das eine oder andere der genannten Probleme ausgeschaltet wird. Entsprechend sind lineare und nichtlineare Codierer oder Wandler bekannt und vorgeschlagen worden.

Bei den linearen Codierern wird lediglich eines der genannten Probleme vollständig beseitigt, mit den nichtlinearen Codierern können die genannten Schwierigkeiten nur auf Kosten eines erhöhten Schaltungsaufwands umgangen « erden.

Heutzutage werden nichtlineare Codierer bevorzugt verwendet. Sie erzeugen Signale des Zustandes »0«. »1«

jo und » — 1«.

Mit diesen Codierern lassen sich die aufgezeigten Schwierigkeiten mit Ausnahme der Schwierigkeiten bei schneller Übertragung lösen. Ihnen haftet demnach der Mangel an. daß eine hohe Datendichte von der gegebenen Bandbreite des verwendeten Übertragungssystems nicht verarbeitet wird.

Aufgabe der Erfindung ist es. eine Schaltungsanordnung der eingangs genannten Art zu schaffen, welche die zwei aufgezeigten Hauptprobleme umgeht, gleichzeitig die Datendichte in bezug auf bekannte Systeme zu verdoppeln erlaubt und ständig vorliegende Frequenz-Komponenten sowie das Vorliegen von mehr als zwei benachbarten »0«-Signalen innerhalb der übertragenen Signalfolge vermeidet.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein logisches Netzwerk vorgesehen ist, das für jede Gruppe von vier Binärziffern des zur Übertragung gelangenden Signals auf Grund der zuvor in einem Speicher insgesamt abgespeicherten Binärziffern von Codeworten eines von drei möglichen Code-Alphabeten auswählt, wobei jede Gruppe aus zwei Codeworten besteht, und an seinem Ausgang zwei Digitalsignale entstehen läßt, den·τ Impulshöhe maximal sieben verschiedene Stufen annehmen kann.

Die Verwendung dieses die Codierung ausführenden logischen Netzwerkes ermöglicht es unter vollständiger Umgehung der drei genannten Hauptprobleme, daß bei der vom Datengeber vorgegebenen Zeltimpulsfolge innerhalb eines Zeitmtervalls eine größere, nämlich die doppelte in einer Mehrzahl von Binärziffern enthaltene Informationsdichte übertragen wird, als dies ohne das verwendete Netzwerk möglich wäre. Dadurch läßt sich die Information mit einem Datengeber übertragen, der sich mit einer in bezug auf die maximale Übertragungsgeschwindigkeit des Übertragungskanals doppelt so großen Operationsgeschwindigkeit betreiben läßt.

Die Verwendung bipolarer Impulse schaltet die ständig vorliegende Frequenz-Komponente aus.

Schließlich verhindert die Verwendung von Multilevel-Signalen die Codierung von mehr als zwei benachbarten identischen Signalen innerhalb der übertragenen Signalfolge. ·

An Hand eines Ausführungsbeispiels ist die Erfindung in der Zeichnung dargestellt und im nachfolgeüi-kfi erläutert; in der Zeichnung zeigt

Fig. 1 ein Prinzipschaltbild der Schaltungsanordung mit dem in das Übertragungssystem eingefügten Wandler,

F ι ? 2 ein? Code-Tabelle der von einem Datengeber der F i g. 1 erzeugten Binärsignale,

Fig. 3a ein Impuls-Diagramm der Ausgangsimpulse des Datengebers 5,

Fig.3b ein Impuls-Diagramm nach Codierung der Impulse nach F i g. 3a,

F i g. 4 eine Code-Tabelle mit binärer Umkehrung des Code-Alphabetes nach Fig.2,

Fig. 5 ein Blockschaltbild der Schaltungsanordnung nach der Erfindung,

F i g. 6 ein Blockschaltbild des logischen Netzwerkes RCO in F i g. 5.

Fig. 7 ein Impuls-Diagramm der Synchronisiersignale zur Steuerung der verschiedenen Funktionsabläufe innerhalb der Schaltungsanordnung.

Wie Fig. 1 zeigt, liefert ein Binär-Datengeber SO Ausgangssignale a(t)'m Form einer Rechteck-Impulsfolge, wobei dem Wert »1« ein Impuls und dem Wert »0« kein Impuls zugeordnet ist. Diese Signale werden in einem Codierer CO zu codierten Signalen b(t) verarbeitet, welche aus Rechteck-Impulsen mit siebenfacher Pulshöhenverschiebung (Multilevel-Impulse) bestehen.

CA bedeutet allgemein das Übertragungssystem für die codierten Signale.

Auf dem Gebiet der Informationstheorie ist es allgemein bekannt, dem Übertragungskanal einen Codierer vorzuschalten, der die obere Grenze der Übertragungsfähigkeit von Informationen im Gesamtsystem bestiir-nt. Benutzt man hierfür einen Codierer des alphabetischen Typs, der also Gruppen von Binärziffern in Gruppen von pulshöhenverschiedenen Ziffern umsetzt, dann muß das Verhältnis q zwischen der Anzahl der Ziffern beider Gruppen niedriger oder höchstens gleich groß wie die Kennzeichnungskapazität des Systems ^rein. Diese Kapazität win." weiterhin durch die im codierten Signal enthaltenen Kennzeichen selbst begrenzt, wobei im vorliegenden Fall diese Signale nicht die eingangs genannten Störungen enthalten dürfen und weiterhin so vorliegen ml'sen, daß die Fortpflanzung von gegebenenfalls durch das Übertragungssystem hervorgerufenen Störunger, bei der Decodierung ■verhindert wird.

Unter diesen Voraussetzungen hat sich durch mathematische Berechnungen gezeigt, daß sich bei einem angenommenen Wert von q= 2 wenigstens vier Binarviffern aus derr iriginären Signal gewinnen lassen Andererseits sollten im Hinblick auf den Schaltungs aufward des Codierers nicht mehr als vier Binärziffern verwendet werden. Ein entsprechend berechneter Code kennzeichnet sich dann dadurch aus, daß er Gruppen von vier Binärziffern aufweist und am Ausgang Gruppen von zwei Ziffern mit unterschiedlicher Impulshöhe entstehen läßt, die im folgenden »Binärworte« genannt werden: es sind weiterhin drei Alphabete von Binärworten dieser zwei Ziffern mit einer gegebenen Länge vorgesehen; jedes Alphabet ist für jede Gruppe von vier verschlOs^elnden Binarziffern bestimmt, und zwar in Übereinstimmung mit der Anzahl N, die sich durch Abspeichern der Ziffern aufeinanderfo'gender Codeworte am Codierer ergibt; diese Anzah! kann die Werte 0, 1,2, 3, 4, 5 annehmen.

Fig.2 gibt die drei Alphabete A_x, A₂, A₁ in Dezimalschreibweise wieder, während Fig. 4 die gleichen Alphabete mit ihren positiven und negativen Dezimalziffern in einer für die Schaltungsverknüpiung verschlüsselten binären Schreibweise zeigt.

Die jeweilige Auswahl aus den drei Alphabeten A_x, A₂, Ai wird durch den Wert der jedem übertragenen Codewort nachfolgenden Zahl N bestimmt Das Alphabet A_x wird bei einem Wert von 0 oder 1 für N, das Alphabet A₂ bei einem Wert von 2 oder 3 und das Alphabet A3 bei einem Wert von 4 oder 5 ausgewählt.

Bei der folgenden Erläuterung des Auführungsbeispiels wird eine Impulsfolge a (t)gemäß F i g. 3a, die der codierten Impulsfolge b(t) nach Fig. 3b entspricht, vorausgesetzt.

Die ersten vier Binärziffern der Sijrnalfunktion a (t) seien 0,0,0,!. In der Annahme, daß ut/ erste Wert von Λ/gleich 0 ist. ergibt sich die Auswahl des t Jphabetes A_x, und das den vier Binärzahlen 0001 zugeordnete Wort hat nach der Dezimalschreibweise der Fig.? die Konfiguration 3. - 2.

Das ccuierte Sinai entspricht dann der Darstellung in F i g. 3b. Die Summe der Ziffern dieses Codewortes ist +1. Wird diese Zahl dem Startwort von N, nämiich 0 zuaddiert, so ergibt sich für den Nachfolgewert N=\. Für die nächsten vier Impulse der Fig.3a. nämlich für die Binärziffem 1100. wird daher erneut das Alphabet A1 ausgewählt. Man erhält hierdurch in der Dezimalschreibweise der F i g. 2 die Konfiguration 1, - 1, so daß der nächste Code Impuls und der neue Wert N- 1 erhalten wird Verfolgt man diesen Algorithmus weiter, so ergibt sich als nächster Wert für N der Wert 4, und das Alphabet A, wird ausgewählt; der folgende Wert für N ist dann wieder 1.

In dem zur Durchführung dieser Codierung vorgiehenen Blockschaltbild der F i g. 5 ist SP ein üblicher Serien-Parallel-Wandler mit einem Eingang und vier Ausgängen. Dem Eingang wird hierbei über eine Leitung t das vom Binär-Datengeber SOstammende, zu codierende Ausgangssignal zugeführt. Die an den Ausgängen erscheinenden Gruppen der vier Bip.ärziffern werden über Leitungen 2, 3, 4, 5 einem die Codierung ausführenden logischen Netzwerk RCO zugeführt. Mit ACC ist ein an sich bekannter Binär-Speicher angedeutet, der die Ziffern der laufend anfallenden Codeworte abspeichert und sie nach Vorliegen des Spe.cherergebnisses dem logischen Netzwerk RCO über Leitungen 6, 7,8 zuführt. Ein über Leitunger, 9,10,11 dem Netzwerk /iCöparallelgeschalteti-r Ligital-Analog-Wandler CDA erhält über diese Le^;tungen die codierten Signale in binärer Form und gibt an seinem Ausgang 12 das in seiner Impulshöhe unterschiedliche Signal b(t)ab.

Mit R ist ein Zeitverzögerungskreis angedeutet, welcher in Verbindmg mit F 1 g. 7 näher erläutert wird.

Durch eine Zeitverzögerungsleitung Tt wird an einem Synchronisationssignal eine Zeitverzögerung erzeugt, die dem 4-Perioden-Rhythmus des dem Signal a (t) unterlegten Zeitimpuls entspricht.

In Fig. 6 sind f_x, /2 ... /ig Verknüpfungsschaltkreise, die in ihn.-" Gesamt¹.fit an die Leitungen 2, >, *■, 5 parallel angeschlossen sind und hierüber die vier vom Wandler SP (F ig. 5) gelieferten Binärziffem erhalten. An ihren jeweiligen Ausgang erschein! die entsprechen-

de Codeziffer.

Die Wirkungsweise dieser Verknüpfungsschaltkreise ergibt sich an Hand der Booleschen Gleichungen. Sie läßt sich aus der Tabelle der F i g. 4 ableiten, in der unterhalb der Grundlinie jeder Spalte derjenige Schaltkreis eingezeichnet ist. der an seinem Ausgang die Binärziffern dieser Spalte liefert. So erscheint beispielsweise für die am Eingang des logischen Netzwerkes RCO auftretende Zifferngruppc 1010 am Ausgang des Verknüpfungsschaltkreises A eine »0«. an f₂ eine I. an f\ eine 0,an A4 eine Lan /'·, eine 1, an ft, eine 0,an A eine 0.an /«eine I. an Λ cine 0, an An eine I, an At eine 1, an Au eine 0, an Aj eine 1, an A4 eine 0. an Ai eine 1, an A* eine 0. an A7 eine 1, an As eine I.

Die Verarbeitung der genannten Booleschen Gleichungen gehört zur bekannten Schaltungstcchnik logischer Schaltkreise. An Hand eines Beispiels soll lediglich die Steuerungsfunktion des Netzwerkes Ai erläutert werden, wobei ;)o die Binärziffer auf der Leitung 2 (F i g. 5), ■;. die Binärziffer auf der Leitung 3. n₂ die Binärziffer auf der Leitung 4, ;)i die Binärziffer auf der Leitung 5 bedeutet.

Die Gleichung lautet:

A t = an ■ äi · äi + «ι •f an · «7i · S₂ ■

h · Hi + an ■ a₂ · äi + ''ι · «'.'
+ a_n ■ a\ ■ a₂ ■ a\.

worin die jeweilige Setzung des Punktes, des Plus- und Minuszeichens für die logischen Funktionen »UND«. »ODER« bzw. »NEIN« stehen. jo

In Fig. 6 bedeutet weiterhin Seinen logischen Kreis, der über die Leitungen 6, 7, 8 die Signale vom Speicher ,4CC(F i g. 5) zugeführt erhält und über Ausgänge zwei Signale S\ und 52 abgibt, deren Konfiguration sich aus jedem der Alphabete A\. A₂, A) ergibt, sich aber auf den Schaltungsaufbau dieses logischen Kreises nicht auswirkt.

So kann beispielsweise die Konfiguration »0,1« das Alphabet A]. die Konfiguration »1,0« das Alphabet A₂ und die Konfiguration »1, 1« das Alphabet Ai identifizieren, je nachdem, welche Zuordnung zwischen Konfiguration und Alphabet einmal bestimmt worden ist.

D_x. D₂... D_k sind elektronische Schalter, die je nach der Konfiguration s,, S₂ einen der drei Eingänge 13, 14, 15 öffnen.

Die Ausgangsleitungen 17, 18 jeweils zweier aufeinanderfolgender Schalter Dx. D₁. ...Dt, führen zu drei weiteren elektronischen Schaltern Ci. C2. Cn. die beim Vorliegen eines Tastsignals an einer mit ihnen verbundenen Leitung ;I6 nacheinander und in zyklischer Reihenfolge eine der beiden Leitungen 17,18 öffnen.

Fig. 7 veranschaulicht ein Impulsspektrum der im Verzögerungskreis R (F i g. 5) verarbeiteten Zeitimpulse. Hierin bedeutet η die Synchronisierfolge, die in Anzahl und Phase mit dem Signal a (t) in F i g. 1 übereinstimmt r₂ und η sind zwei Synchronisierfolgen. die in bezug auf die Impulsfolge von η das Verhältnis 1 :4 bzw. 1 :2 haben, η bedeutet die Folge von Halteimpulsen mit der gleichen Frequenz wie die der Impulsfolge rj.

Die Schaltung arbeitet wie folgt:

Mittels eines geeigneten Löschknopfes AZ (F i g. 5) wird zunächst ein gegebenenfalls noch vorhandener Inhalt des Speichers .4CC gelöscht, so daß N=O wird. Gleichzeitig wird der logische Kreis 5 derart voreingestellt, daß an seinen Ausgängen die dem Alphabet A· zugeordneten Signale .<m. S₂ erscheinen /u diesem Zweck wird die Übertragung der Synchronisier-Impulsfolge η herbeigeführt, die in Anzahl Lind Phase mit dem vom Hinär-Datcngcber .SO erzeugten Signale u (1) übereinstimmen.

Die Impulsfolge η wird sodann im Zeitverzögerung«!· kreis R aufbereitet, so daß an seinen Ausgängen die Impulsfolgen r₂. r_t und /1 entstehen.

Die auf der Leitung 1 am Wandler 5/'eintreffenden Signale a(i) werden dort in Gruppen von vier Hinar/iffcrn umgewandelt. Sobald auf der zum Wandler SPführenden Leitung 19 das Zeitsignal der Impulsfolge /·.· auftritt, werden diese Binärziffern parallel auf den Leitungen 2, 3, 4, 5 dem Netzwerk RCO zugeführt. Gleichzeitig steuert das Zeitsignal r₂ die Aufnahme des auf den Leitungen 6, 7. 8 in binärer Form befindlichen jeweiligen Wertes für N. der vom logischen Kreis .S" in die Signale <m und S₂ umgewandelt wird.

Die vier Binärziffern werden "on den Verknüpftingsschaltkreisen A. f₂... As verarbeitet: an jedem Ausgang dieser Schaltkreise erscheint diejenige Binärziffer, wie sie in Abhängigkeit von der Binärzifferngruppe am Eingang (I.Spalte der Tabelle in Fig. 4) in der zugehörigen Reihe der Tabelle in F i g. 4 vorliegt.

Mittels der als Steuersignale umgewandelten Signale Si und S₂ wählen die Schalter D, ... A, einen der Eing,in«je 13, 14, 15 aus, nämlich denjenigen, der hinsichtlich seiner dem Alphabet zugeordneten Ziffern werte mit der Konfiguration der Signale s\, s₂ übereinstimmt.

Dir J;is erste Wort des ausgewählten Alphabetes repräsentierenden drei Binärziffern erscheinen auf den Leitungen 17; die das zweite Wort dieses Alphabets repräsentierenden drei Binärziffern kommen auf die Leitung 18.

Das Zeitsignal der Impulsfolge r_t schaltet sodann über die Schalter G das erste auf der Leitung 17 liegende Signal und anschließend das zweite auf der Leitung 18 liegende Signal durch. Auf den Ausgängen 11, 10, 9 dieser Schalter befinden sich demnach parallel die drei Binärziffern, die das erste Codewort wiedergeben, und anschließend drei Binärziffern, die das zweite Codewort wiedergeben.

Diese Ziffernfolge wird dann über Leitungen 21, 22, 23 (Fig. 5) dem Digital-Analog-Wandler CDA und gleichzeitig über die Leitungen 24, 25, 26 zum Speicher ACC zurückgeführt.

Die im Digital-Analog-Wandler umgewandelten Ziffern werden mit der Impulsfolge η über die Leitung 12 zur Übertragung gegeben. Die Zeitimpulse dieser Impulsfolge werden dabei über eine Leitung 27 eingegeben. Gleichzeitig werden diese Ziffern im Speicher ,4.CC durch die gleichen auf der Leitung 28 eingegebenen Impulse abgespeichert und bilden den neuen Wert für N. der. wie zuvor beschrieben, über die Leitungen 6, 7, 8 aufgenommen wird.

Das auf der Leitung 27 und 28 liegende Zeitsignal der Impulsfolge Γ3 hat hierbei zuvor die Zeitv.Tzögerungsleitung T₄ durchlaufen und ist um vier Perioden verzögert worden, um zu verhindern, daß der Digital-Analog-Wandler CDA als auch der Speicher A CC in der hierfür zur Verfügung stehenden Zeit schon zu Beginn der Übertragung die erste Gruppe der vier Binärziffern a (t) aufbereitet.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung für die nichtlineare Umwandlung von digitalen Binärziffern in digitale Signale mit unterschiedlichen Impulshöhen (Multilevel-Signale), dadurch gekennzeichnet, daß ein logisches Netzwerk (RCO) vorgesehen ist, das für jede Gruppe von vier Binärziffern des zur Übertragung gelangenden Signals auf Grund der zuvor in einem Speicher (ACC) insgesamt abgespeicherten Binärziffern von Codeworten eines von drei möglichen Code-Alphabeten auswählt, wobei jede Gruppe aus zwei Codeworten besteht, und an seinem Ausgang zwei Digitalsignale entstehen läßt, deren Impulshöhe maximal sieben verschiedene Stufen annehmen kann.

2. Schaltungsanordnung nach Anspruch !,dadurch gekennzeichnet, daß das logische Netzwerk (RCO) eine Mehiv lhl von Verknüpfungsschaltkreisen (f\ bis fts) enthält, die in Übereinstimmung mit den Binärzifferngruppen der erzeugten Signale alle Ziffern der Codeworte der drei Alphabete den jeweiligen Binärzifferngruppen zuordnet, daß eine erste Gruppe von elektronischen Schahern (D\ bis Db) nachgeschaltet ist, die aus den erzeugten Codeziffern auswählt und auf Grund der zuvor insgesamt abgespeicherten Codeziffern die ausgewählten Ziffern einem der Alphabete zuordnet, und daß der ersten Gruppe eine zweite Gruppe von elektronischer. Schaltern (G\. Ci, Gi) nachgeschaltet ist. die parallel und nacheinander die von der ersten Gruppe von Schaltern (D\ ois A>) ausgewählten Codeworte zur Übertragung durchschaltet.

3. Schaltungsanordnung nac. den Ansprüchen I und 2, dadurch gekennzeichnet, daß der Speicher (ACC) nacheinander alle verarbeiteten Codeziffern abspeichert und einem logischen Kreis (S) zuführt, der die in binärer Form zugeführten Signale in eine dem jeweils zu verwendenden Alphabet zugeordnete binäre Konfiguration umwandelt.