DE2150878C3 - Rekursives digitales Filter - Google Patents

Description

Abgriffen an der Verzögerungsstrecke erforderlich, außerdem lassen sich nicht alle erforderlichen Filtertypen verwirklichen, da die erreichbaren Überiragungsfunktionen Nullstellen aber keine Polstellen aufweisen. Dieses Problem kann durch zusätzliche Verwendung einer Rückkopplungsschleife gelöst werden, durch die das transversale Filter in ein rekursives Filter umgewandelt wird. Da hierbei am Ausgang des transversalen Filters ein digitales Mehrfachpegel-Signal auftritt, muß Jieses Signal vor seiner Rückkopplung in eine reine delta-codierte Form gebracht werden. Es ist also eine Decodierung mit nachfolgender Codierung erforderlich. Operationen, die nicht nur nach einem komplizierten Schema ablaufen sondern auch bei digitaler Durchführung einen außerordentlich großen Aufwand erforderlich machen. Es ist nämlich festzustellen, daß für die Decodierung eine erste, bei einem rein digitalen System mittels eines binären Akkumulators durchführbare Integration und für die erneute Codierung eine zweite Integration erforderlich ist.

Es ist die der Erfindung zugrunde liegende Aufgabe, bei einem zur Verarbeitung delia-codierter Signale verwendeten rekursiven Filter der genanntm, bekannten Art den erforderlichen Aufwand wesentlich zu verringern.

Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß in der Rückkopplungsscheife jeweils zum Abtastzeitpunkt die Addition der vorausgegangenen Amplitudenwerte und die Subtraktion des gerade abgetasteten Amplitudenwertes vorgenommen wird und die Delta-Codierung lediglich über eine Vorzeichen-Feststellung erfolgt.

Dabei erreicht man einen außerordentlich einfachen Aufbau dadurch, daß der bereits vorhandene Addierer zusammen mit einem gemeinsamen Integrator gleichzeitig für die Subtraktion verwendet wird.

Ein vorteilhaftes Ausführungsbeispiel besteht darin, daß ein Festwertspeicher vorgesehen ist, in welchem die gewichteten Amplitudenwcrie in von den Abgriffen der Verzögerungsstrecke bestimmten Adressen speicherbar sind und d^ß die nacheinander aus dem Festwertspeicher ausgelesencn Informationen in einen Akkumulator gegeben werden, wobei das Vorzeichen dessen Ausgangssignals die dclta-codierte Information darstellt.

Vorteile der Erfindung ergeben sich aus der nachstehenden Beschreibung der in den Zeichnungen dargcstellien Ausführungsbeispiele. Es zeigt

Fig. I das Funktionsschema einer digitalen Übertragung im Delta-Code,

Fig.2 das Schaltbild eines transversalen Filters für delta-codierte Signale,

Fig. 3 das Schaltbild eines rekursiven Filters für delta-codierte Signale,

Fig.4 das Schaltbild eines vereinfachten, vom in F i g. 3 gezeigten Filter abgeleiteten rekursiven Filters.

Fig.5 und 6 die Schallbilder digitaler Ausführungen des vereinfachten rekursiven Filters,

Fig. 7 den Aufbau des rekursiven Filters bei Multiplex-Betriebund

Fig.8 das Schaltbild des in einem Filter für Mtiltiplex-Betrieb benötigten Akkumulators.

Bei der Übertragung von Signalen im Dclta-Codc wird das zu codierende Analogsignal in regelmäßigen Intervallen der Periode Tabgetastet. Man erhält eine Angleichung des Eingangssignals durch Übertragung von binären Einsen oder Nullen, die angeben, ob die Anglcichung negativ oder positiv ist. Der Codierer enthält also, wie Fig. ! .!cig!, einen Vergleichcr C, der einen von einem Takt // der Periode T gesteuerten binären Trigger B betreibt. Der Ausgang des Triggers ist an die Übertragungsleitung L angeschlossen. Das -u codierende Signal wird einem der Eingänge des Vergleichers Czugeführt. An den anderen Eingang des Vergleichers C wird das in einem Integrator 51 gebildete Integral des delta-codierten binären Signals angelegt, das den Analogwert repräsentiert, der durch Aufsummierung der vorausgegangenen Analogwert^· erreicht ist. Zu jedem Abtastzeitpunkt liefen der Codierer eine binäre I oder 0, abhängig davon, ob die Differenz der dem Vergleicher Czugeführien Eingangssignale positiv oder negativ ist. Auf diese Weise erreicht man eine einfache Codierung des analogen Eingangssignal, wobei sämtliche Bits die gleiche Wertigkeit haben. Außerdem kann nach Übertragung des codierten Signals die Decodierung mit Hilfe eines Integrators 52 bewerkstelligt werden. Man erhält also einen sehr einfachen Modulator-Demodulator-Aufbau.

Ein deha-codiertes Signal kann mit Hilfe eines transversalen Filters, wie es in F';;. 2 dargestellt ist, gefiltert werden. Transversale Filier sir-d bekannt und bestehen im wesentlichen aus einer Verzögerungsleitung oder einem Schieberegister mit mehreren Abgriffen. Die an den Abgriffen abgenommenen Signale werden quantisiert und in einem Addierer aufsumrniert. Diese Operationen können mit Hilfe von Widerständen und einem Operationsverstärker oder mit Hilfe eines Computers durchgeführt werden. Das gefilterte, deltacodierte Signal s(t) erscheint am Punkt A als Impulsfolge unterschiedlicher Amplitude. Mit Hilfe lediglich eines Integrators 53 erhält man im Punkt Sdas Analogsignal. Die Schieberegister können auch so angeordnet werden, daß sie erforderlichenfalls das Signal umkehren. Auf diese Weise erhält man eine negative Gewichtung. Dieser Fall tritt auch bei den später beschriebenen Schaltungen ein.

Das erste transversale Filter kann lediglich durch Einfügen eines zweiten transversalen Filters η eine Rückkopplungsschleife in ein rekursives Filter umgewandelt werden. Dabei muß dann das Analogsignal am Pi'.ikt 5 wieder in den Delta-Code umgesetzt werden. Dies geschieht mit HiIe einer in Fig. 3 dargestellten Schaltung, bei der das im Punkt E /.ugefüiirte digitale Signal zunächst der Filterwirkung des ersten transversalen, die Stufen Ti und 7"2 aufweisenden Filters ausgesetzt wird. Jede dieser Stufen verschiebt das binäre Signal um die Zeit T. die gleich der Abtastperiode ist. Die quantisierenden Widerstände Ri. R 2. R 3 und /?4 in Verbindung mit dem Operationsverstärker V summieren die gewichteten Pegel des zugeführten Signals. Anschließend wird das Signal dem zweiten, den Rückkopplungskreis bildenden transversalen Filter ausgesetzt, das aus den Stufen Γ3 und Γ4, den Widerständen R 5, RS und R 4 und wiederum demselben Operationsverstärker Vbestehl.

Das rückkoppelnde transversale Filter empfängt an seinem Eingang das vom ersten transversalen Filter durch Integrator 54 in ein Analogsignal umgewandelte und über den aus jem Vergleicher C, dem Trigger B und dem Integrator S5 (entsprechend Fig. 1) delta-codierte Signal. Die Codierung erfordert demnach drei a'ifeinanderfolgendi· Operationen, nämlich Integration im Integrator 54, Differenzbildung im Vergleicher C und Integration im Integrator 55. Die Operationen sind kommutativ. Das heißt, die Filterung kann cberso zu einem anderen Zeitpunkt im Ablauf der aufeinanderfolgenden Operationsschritte durchgeführt werden. Das

delta-codicrte Signal am Ausgang 5 kann auch vom Pegel des Integrators 54 subtrahiert und das Ergebnis mit einem Null-Volt-Pegcl (Vor/.cichenfestslellung) verglichen werden, anstatt es zum im Integrator R 5 gespeicherten Pegel zu addieren und dann mit dem ί Pegel des Integrators 54 zu vergleichen.

Das rekursive Filter gestattet es, diese Operationen aufgrund der Einführung eines zweiten transversalen Filters in einem Rückkopplungskreis relativ unaufwendig durchzuführen. Talsache ist, daß die den Ausgang 5 m über den Operationsverstärker V mit dem Integrator 54 verbindende Schleife es ermöglicht, diese Stufe da/u zu verwenden, das Ausgangssignal nach seiner durch geeignete Schaltng des Triggers B erreichten Umkehrung am Ausgang 5aufzusummieren. Das bedeutet, daß ι^:. der Integrator 54 die Operation der Kombination der Integratoren 54, 55 ausführt und ausreicht, um das Vorzeichen festzustellen und die gewünschte Information zu erhalten. Diese Betriebsweise wird durch eine in F i g. 4 dargestellte Schaltung erreicht, die von der .'" Schaltung gemäß F-" i g. 3 abgeleitet ist und durch Weglassen des Integrators 55, Verbindung des entsprechenden Anschlusses des Vergleichen C mit Massepotential und durch Einfügen eines Widerstandes R-R4 entsteht. Das delta-codierte, am Ausgang 5 r> erscheinende Signal wird somit umgekehrt, zu dem im Integrator 54 vorhandenen Signal addiert und dann zur erneuten Codierung mit dem Bezugspotential (Masse) verglichen. Das erneut codierte Signal wird ebenfalls zu dem in der Rückkopplungsschleife liegenden zweiten in transversalen Filter übertragen. Es zeigt sich jedoch, daß diese an sich außerordentlich vorteilhafte Schaltung nicht in der derzeit gebräuchlichen, eine hohe Integrationsdichte gewährleistenden integrierten Technik verwirklichen läßt, da sie mehrere analoge r> .Schaltungsteile in Form von Summier- und Integratoritufen enthält.

Unter diesem Gesichtspunkt ist es zu verstehen, daß eine rein digital arbeitende Schaltung, wie sie in F i g. 5 dargestellt ist, den Vorzug findet. Dieses Filter enthält Jn die Verzögerungsstufen Ti und T2 im direkten "übertragungsweg lies uc!ia-i_uuici icn Signa!) unü liie Stufen Γ3 und T 4 in der Rückkopplungsschleife. Die Anzahl der erforderlichen Verzögerungsstufen hängt von der erforderlichen Übertragungsfunktion ab und ist 4-, theoretisch nicht begrenzt. Die Beschränkung auf jeweils zwei Verzögerungsstufen gestattet eine einfachere Darstellung der Betriebsweise. Infolge der binären Codierung kann der Integrator 54 der F i g. 4 lediglich 2^V unterschiedliche den Werten £ ^₁ entsprechende Werte empfangen, wobei N der Anzahl der quantisierenden Widerstände entspricht. Der Wert ai repräsentiert die binären V/erte, die in den zugeordneten Verzögerungsstufen Tgespeichert sind, während Ri -,-, die entsprechenden Werte der zugeordneten Widerstände wiedergibt. In dem gewählten Beispiel ist es demnach möglich, in einem Festwertspeicher ROM 64 Worte entsprechend der 2^N Kombinationen zu speichern. Jeweils im Abtastzeitpunkt wird das entspre- t>o chend der an den Eingängen 1 bis 6 des Festwertspeichers ROM anliegenden Adresse ausgewählte Wort zum während der vorhergehenden Operationen in einem Akkumulator AKK gespeicherten Wert addiert. Somit erscheint am Ausgang S die gewünschte, b5 gefilterte delta-codierte Information.

Es kann von Vorteil sein, die Größe des Festwertspeichers ROM zu reduzieren, und zwar auch dann, wenn es dadurch erforderlich wird, die anderen logischen Slufci etwas aufwendiger zu gestalten. Eis ist festzustellen, dal die erforderliche Kapazität des Festwertspeichers sch schnell hinsichtlich der damit verbundenen Kosici unwirtschaftlich groß wird. Nimmt man beispielsweisi ein Filier an. dessen Schieberegister 20 Abgriffi enthalten müßte, so wäre ein Festwertspeicher mi Speicherplätzen für mehr als eine Million Word erforderlich. In solchen Fällen erscheint das Ausfüh rungsbeispicl gemäß F ig. 6 wesentlich vorteilhafter Hier werden die Adressen für den direkten Übcrtra gungsweg und für die Rückkopplungsschleife individuel durch zwei Festwertspeicher ROMi und ROM', verarbeitet. Die Ergebnisse werden in einem Addiere ADD addiert, ehe sie in den Akkumulator übertrage! werden. Auf diese Weise wird die Größe de erforderlichen Festwertspeichers wesentlich reduziert da lediglich 2 χ 2^N!1. also im betrachteten Beispie lediglich 2OfK) Spcicherposilionen erforderlich sind

In manchen Anwendungsfällen ist die Übertragiings rate der delta-codierten Informationen geringer als dii Verarbeitungsratc der verwendeten Schaltungen. Da durch erhält man die Möglichkeit, das Filter voi fc-Benutzern in Muliplex-Bctrieb zu verwenden, wobei 1 dem Verhältnis der genannten Raten entspricht.

Beispielsweise lassen sich mit in integrierter Technil hergestellten MOSFET-Schaltungen Betriebsgeschwin digkeiten von einer Million Bits/Sekunden erreichen. cJi 1 für eine Delta-Codierung bei 125 000 Bits/Sekunden dci Multiplex-Betrieb von acht Kanälen gestattet. Eil bevorzugtes Ausführungsbeispiel einer derartigen An Ordnung ist in F i g. 7 dargestellt. Dabei ist zu bemerker daß zusätzlich zu der Einsparung, die sich .aus de gleichzeitigen Ausnutzung desselben filters von ach verschiedenen Benutzern ergibt, lediglich durch gering fügige Erhöhung der Kapazität des Festwertspeicher ROM erforderlichenfalls für jeden Benutzer bzw. fü jeden Kanal eine unterschiedliche Filterfunktion ver v.irkiicht werden kann.

Die Anordnung enthält ein acht Binärstellen umfas sendes Eingaberegister. Jede Stelle ist mit einem de ciugängc ZTi uis tTo vciuuiiucn, uic giciiii/trmj entsprechend der Zufuhrrate der Datenimpulse. als( beispielsweise mit einer Frequenz von 125 kl· Iy gleichzeitig angesteuert werden. Der Ausgang jede Stelle des Eingaberegisters ist mit dem einen Einganj einer jeweils zugeordneten UND-Schaltung A 1 bis A 1 verbunden. Der zweite Eingang der UND-Schaltunget wird über einen Decodierer angesteuert, der seinerseit über einen mit einem Takt H2 von I MHz bet^riebenei dreistelligen Adreßzähler angesteuert wird. Sämtlichi Ausgänge der UND-Schaltungen At bis A 8 sind übe eine ODER-Schaltung Omit dem Eingang £des Filter verbunden. Prinzipiell entspricht dieses Filter dem ii Verbindung mit der F i g. 6 beschriebenen Filter, wöbe unter Berücksichtigung der neuen Betriebsbedingungei einige Modifikationen durchgeführt wurden. Die Ver zögerungsstufen Ti bis T4 sind jeweils durch eil achtstelliges Schieberegister T1 bis T'4 ersetzt, dessei Gesamtverzögerung 8 T beträgt. Außerdem ist den Erfordernis Rechnung getragen, daß für jeden Ein gangskanal eine unterschiedliche Filterfunktion bereit gestellt werden soll. Zu diesem Zweck greift de dreistellige Adreßzähler auch in die Adressierung de Festwertspeicher ROMX und ROM 2 ein. Zum Zweck« der Zusammenführung der einzelnen Kanäle ist dei Ausgang S des Filters mit dem einen Eingang vor UND-Schaltungen A'\ bis A'% verbunden. An der

anderen Eingang jeder dieser UND-Schaltungen ist jeweils einer der Ausgänge des Decodieren angeschlos sen. Die Ausgänge der UND-Schaltungen A \ bis A'% laden die binären Stellen eines Ausgaberegisters, das unter der Steuerung eines Taktes H\ (125 kHz) di.· Alisgangskanäle SO 1 bis SO8 betreibt.

Die Wirkungsweise der Anordnung kann folgendermaßen dargestellt werden. Die delta-codierten Daten g'.' ingen gleichzeitig alle acht MikroSekunden an die Eingänge E1 bis ES und werden von der Taktfrequenz /Vl (125 kHz) in das Eingaberegister gestellt. Dann werde diese Daten nacheinander noch jeweils einer MikroSekunde durch die Taktfrequenz H 2 gesteuert dem Eingang Ξ des Filters zugeführt. Der verwendete Adreßzähler weist drei Binärstellen auf und kann demnach von I bis 8 zählen, ehe er vom nächsten Impuls des Taktes HI auf 0 zurückgestellt wird, jede delta-codierte Information wird so verarbeitet, wie dies bei der Schaltung gemäß Fig. 6 im Einfachbetrieb

Filtercharakteristik für jeden Kanal modifiziert werden. Zu diesem Zweck wird der Ausgang des Adreßzählers zur Adressierung der verschiedenen Speicherstellen

herangezogen. Dabei wird der Wert des Addierers in den Akkumulator übertragen, um das Vorzeichen der algebraischen Addition dieses Wertes mit dem aus den vorgegangenen Operationen ermittelten Wert für den

's jeweiligen Kanal zu ermitteln. Beim Multiplex-Betrieb ist es erforderlich, daß der Akkumulator jeweils die Adresse des gerade verarbeiteten Signals kennt, was erklärt, warum der Ausgang des Adreßzählers den Akkumulator adressiert. Ein vorteilhaftes Ausführungs-

ι» beispiel des Akkumulators ist in Fig.8 dargestellt. Die vom Addierer zum Eingang E' gelangende, aus η parallelen Bits bestehende Information wird zum Eingang <■/ eines Akkumulators AKKi weitergcleitet. dessen Ausgang zu einem über den Takt /7 2

ΙΊ gesteuerten Schieberegister SHführt. Das Schieberegister SH weist acht Wort-Positionen auf. Der Ausgang der letzten Stufe ist wiederum auf den Eingang b des Akkumulators AKK 1 geführt, der die bereits beschriebene Funktion des Akkumulators ausführt und der an 5CmCiIi AuSgüHg vj Ciic gcSüCnic vuiV-ciCncn-iiiioi niaiiuil liefert. Das gefilterte, delta-codierte Signal wird lediglich mit Hilfe eines Triggers abgeleitet.

Hierzu 3 Blatt Zeichnungen

Claims (9)

Patentansprüche:

1. Rekursives digitales Filter zur Verarbeitung delta-codierter Signale, bestehend aus einem eine mit Abgriffen versehene Verzögerungsstrecke und einen Addierer enthaltenden transversalen Filter und einer eine entsprechende Verzögerungsstrecke enthaltenden Rückkopplungsschleife, der das am Ausgang des transversalen Filters gebildete, gewichtete Amplitudenwerte aufweisende Signal delta-codiert zuzuführen ist, dadurch gekennzeichnet, daß in der Rückkopplungsschleife jeweils zum Abtastzeitpunkt die Addition der vorausgegangenen Amplitudenwerie und die Subtraktion des gerade abgetasteten Amplitudenwertes vorgenommen wird und die Delta-Codierung lediglich über eine Vorzeichen-Feststellung erfolgt.

2. Rekursives Filter nach Anspruch 1, dadurch gekennzeichnet, daß der bereits vorhandene Addierer zusammen mit einem gemeinsamen Integrator gleichzeitig für die Subtraktion verwendet wird.

3. Rekursives Filter nach Anspruch 2, dadurch gekennzeichnet, daß ein Festwertspeicher (ROM) vorgesehen ist, in welchem die gewichteten Amplitudenwerte in von den Abgriffen der Verzögerungsstrecke bestimmten Adressen speicherbar sind und daß die nacheinander aus dem Festwertspeicher ausgelescnen informationen in einen Akkumulator gegeben werden, wobei das Vorzeichen dessen Ausgangssignals die delta-codierte Information darstellt.

4. Rekursives Filter nach Anspruch 1, dadurch gekennzeichnet, daß die Ver/.ögerungsstrecken aus Schiebercgisterstufen gebildet sind.

5. Rekursives Filter nach c.nspruch 3, dadurch gekennzeichnet, daß der Festwertspeicher durch mehren; gleichartige Teilspeicher geringerer Kapazität ersetzt ist.

6. Rekursives Filter nach Anspruch 5, dadurch gekennzeichnet, daß die eine Hälfte der Teilspeichcr die Adressen aus der Verzögerungsstrecke des transversalen Filters und die andere Hälfte die Adressen aus der Verzögerungsstrecke der Rückkopplungsschleife verarbeitet.

7. Rekursives Filter nach Anspruch 6, dadurch gekennzeichnet, daß zur Verarbeitung von Ar-Kanälen im Multiplex-Betrieb jede Stufe der beiden Verzögerungsstrecken durch ein Xf-stelliges Schieberegister ersetzt ist, daß der Ausgang des Akkumulators mit dem Eingang einer k Wortpositionen umfassenden zusätzlichen Verzögerungsstrecke verbunden ist, daß der Ausgang dieser Verzögerungsstrecke selbst auf einen Eingang des Akkumulators geführt ist, so daß die Daten entsprechend dem Multiplex-System synchron an diesem Eingang eintreffen.

8. Rekursives Filter nach Anspruch 7, dadurch gekennzeichnet, daß die zusätzliche Verzögerungsstrecke iius Schieberegisterstufen besteht.

9. Rekursives Filter nach Anspruch 7, dadurch gekennzeichnet, daß in jeden der Teilspeichcr die gewichteten Amplitudenwerte entsprechend der ^-Kanäle für k unterschiedliche Filtcrfunktionen gespeichert sind, die durch Adressierung der entsprechenden Teilspeicher über einen Adreßzählcr auswählbar sind.

Die Erfindung betrifft ein rekursives digitales Filter zur Verarbeitung delta-codierter Signale, bestehend aus einem eine mit Abgriffen versehene Verzögerungsstrekke und einen Addierer enthaltenden transversalen Filter

> und einer eine entsprechende Verzögerungsstrecke enthaltenden Rückkopplungsschleife, der das am Ausgang des transversalen Filters gebildete, gewichtete Amplitudenwerte aufweisende Signal delta-codien zuzuführen ist.

κι Die Theorie zeigt, daß Abtastoperationen ein zeitlich veränderliches Signal nicht beeinflussen, wenn bestimmte Bedingungen eingehalten werden. Vorausgesetzt, daß die Abtastfrequenz mindestens das Zweifache der oberen Grenzfrequenz des abzutastenden Signalspek-

i: trums beträgt, so kann mit Hilfe eines Tiefpaßfilters aus dem Abtastsignal das ursprüngliche Signal wiedergewonnen werden. Das bedeutet also, daß jede auf das ursprüngliche Analogsignal auszuübende Filterwirkung auch mit demselben Ergebnis an dem aus dem

JH Analogsignal gewonnenen Abtastsignal vorgenommen werden kann.

Es sind bereits eine ganze Reihe von transversalen oder rekursiven digitalen Filtern bekannt, bei denen die mit Gewichten versehenen und verzögerten Abtastwer-

>> te des zu filternden Analogsignals oder/und des rückgekoppelten gefilterten Signals addiert werden. Da die Gewichtungs-Operationen arithmetischer Art sind, ist es möglich, sie mit Hilfe eines digitalen Computers durchzuführen, vorausgesetzt, daß die Abtastwerte in

«ι geeigneter Weise codiert sind. Die in Puls-Code-Modulation übertragenen Signale erfüllen diese Bedingung. Die dabei benötigten Filter sind aber sehr aufwendig und verhältnismäßig unpraktisch. Die Ursache dafür ist beispielsweise, daß trotz sequentieller Übertraung die

r> einzelnen Bits nicht dieselbe Bedeutung haben. |eweils eine Mehrzahl von Bits sind erforderlich, um ein Wort, das denselben Abtastwert definiert, darzustellen. Eines der Bits definiert das Vorzeichen des Abtastwertes, während jedem weiteren Bit des Wortes eine Gewich-

iii tung zugeordnet ist. Das bedeutet, daß bereits bei dem einfachsten, anwendbaren Filter Vorkehrungen getroffen werden müssen, um den unterschiedlichen Bedeutungen der einzelnen Bits Rechnung zu tragen.
Aus diesem Grunde erscheint es im Hinblick auf ein

ι■> möglichst einfaches System vorteilhaft, einen derartigen Code zu vermeiden. Aus diesem Grunde befaßt sich die Erfindung mit einem digitalen Filter zur Verarbeitung delta-codierter Signale. Diese Modulationsart ist bekannt und besteht im wesentlichen darin, daß durch

ίο aufeinanderfolgende, jeweils ein Bit liefernde Abtastungen das Analogsignal durch suk/.cssivc Angleichung dargestellt wird. Das einzelne Bit gibt dabei nur an, ob die Annäherung an das Analogsignal zum Abtastzeitpunkt durch ein positives oder negatives Inkrement

ι") erreicht wird. Das übertragene Datenbit besteht also jeweils aus einer binären I oder aus einer binären 0.

Es sind bereits transversale Filter bekannt, die dclta-codierte Signale verarbeiten. Bei rein digitalen Signalen kann die erforderliche Verzögerungsstrecke

Mi aus einem Schieberegister bestehen, dessen Eingang die delta-codierten Bits mit einer der Schiebefrequenz entsprechenden Frequenz zugeführt werden. Die verzögerten Bits werden gewichtct und addiert, wobei ein hybrides Signal entsteht, das einem Mehrfachpegel-

h") oder pulscodemodulierten, dclta-codicrten Signal entspricht. Dieses Signal liefert nach der Decodierung das gewünschte gefilterte Signal. Hei Verwendung rein transversaler Filter sind jedoch eine große Anzahl von