DE2506627C2 - Decodierer für deltamodulierte Signale - Google Patents

Description

Die Erfindung betrifft einen Decodierer für deltamodulierte Signale nach dem Oberbegriff des Patentanspruchs 1.

Integrierende Decodierer sind allgemein verwendbar bei einer Datenpackungstechnik, die die differentielle Codierung analoger Informationen verwendet Ein bekanntes Beispiel dieser Technik ist die sogenannte Deltamodulation oder, exakter bezeichnet die Deltacodierung. Jedes Element eines abgetasteten Analogsignals wird dabei als Bit »eins« oder »null« zwischen zwei aufeinanderfolgenden Abtastwerten angegeben.

Übliche Deltamodulation-Decodierverfahren weisen gewisse Schwierigkeiten in Abhängigkeit von der eingegebenen Signalamplitude auf. Wenn ein abrupter Übergang von einer Amplitude zu einer wesentlich davon verschiedenen Amplitude erfolgt benötigt die differentielle Codierung eine gewisse Zeit einen entsprechenden Wechsel in der codierten Signaldarstellung durchzuführen. Diese Erscheinung ist als Steigungsüberziehung zu betrachten und wird in der englischen Literatur als Slope Overload bezeichnet Sie rührt davon her, daß herkömmliche Deltamodulatoren gewissen praktischen Grenzen unterworfen sind bezüglich der Abstufung der Signalamplituden von einem Signalelement zum darauffolgenden.

Andere Deltamodulationscodierer verwenden vorausschauende Einrichtungen. Zum Beispiel stellt das US-Patent 36 28 148 von Brolin in seiner Fig. la einen Signalgenerator dar, der einem Deltamodulationscodierer vorangeschaltet ist, und der das eingegebene Analogsignal vorausschauend betrachtet und die Gesamtanordnung so modifiziert daß sie auf heranrückende steile Signalübergänge voreingestellt wird. Brolin's sogenannter »Bogus«-Signalgenerator arbeitet nur mit dem Analogsignal und nicht mit dem deltamodulierten Signal; er ist dem Codierer vorangeschaltet und liegt mit ihm in Reihe. Somit kann er keine Modifizierungen des codierten Ausgangssignals bei verschiedenen Pegeln durchführen. Obwohl Brolin in seinem Sendecodierer eine solche vorausschauende Einrichtung verwendet weist der in seiner Fig. 6 dargestellte empfangsseitige Decodierer keine vorausschauende Einrichtung auf, die deltamodulierte Codebits abtasten könnte, die noch nicht in den eigentlichen Decodierer eingelaufen sind; damit könnten im voraus abrupte Wechsel des deltamodulierten Signals kompensiert werden. Der Grund, weshalb Brolin's Decodierer keine vorausschauende Einrichtung enthält, ist der, daß sein Aufbau mit dem des Rückkopplungskreises im Codierer identisch ist. Es wäre unmöglich, im Codierer eine solche Vorkehrung zu treffen, die im voraus schon bestimmen könnte, wie das codierte Bit im Hinblick auf nachfolgende codierte Bits eigentlich sein soll.

Außerdem ist in dem US-Patent 33 93 364 ein Deltamodulationsdecodierer gezeigt der ein Eingangsschieberegister und einen pegelwählenden Speicher mit tabellenartiger Auslesung besitzt. Der Decoder leitet aus einem übetragenen und zwischengespeicherten Bitmuster einen Amplitudenwert ab, der sich aus den

statistischen Eigenschaften des Analogsignals ergibt Das Schieberegister hat jedoch nur eine begrenzte Aufnahmekapazität und kann deshalb nur einen begrenzten Umfang absoluter Signalwerte aufnehmen. Das Ausgangssignal des Deltamodulationsdecodierers kann deshalb nicht modifiziert werden durch eine Vorausschau auf noch nicht in den Decodierer eingeleitete Bits, mit deren Hilfe der nachfolgende Signalverlauf erkannt werden könnte.

Die Aufgabe der vorliegenden Erfindung ist in über den genannten Stand der Technik hinausgehender Weise die Schaffung eines Decodierverfahrens für deltamodulierte Signale, welches sich schnell auf plötzliche Übergänge eines zu verarbeitenden Signals einstellt, jedoch andererseits übermäßiges Schrotrausehen vermeidet: dabei sollte im Ergebnis der Decodierung eine weiche Charakteristik gegeben sein, dagegen zur Vermeidung von Steigungsüberziehungen bedarfsweise harte Eigenschaften; dies beides sollte in Abhängigkeit zum Ausgangssignal stehen, je nachdem, ob dieses gleich bleibt oder sich gerade schnell ändert

Die Lösung dieser Aufgabe ist im Patentanspruch 1 gekennzeichnet Decodierer-Schaltungsanordnungen zur Durchführung sind in den Unteransprüchen beschrieben.

Nach der vorliegenden Erfindung wird eine Analyse der im Deltamodulator erzeugten Codebitfolgen durchgeführt, um jeweils einen laufenden Status des codierten Eingangssignals zur Verfügung zu haben. Anstelle der direkten Eingabe des empfangenen Signals in den Decodierer, wird das Signal zuerst in ein Schieberegister eingeleitet. Aus der Mitte des Schieberegisters (oder in Abwandlung dazu vom Ende eines parallelen Schieberegisters mit weniger Stufen) wird das verzögerte Codesignal in den Decodierer bekannter Art κ eingegeben, der seinerseits ein rohes, ungefiltertes Ausgangssignal durch Integration bildet Das Schieberegister verzögert somit die Eingabe des deltamodulierten Codebits in den integrierenden Decodierer. Dabei ist im Schieberegister jeweils eine Zahl einander folgender Codebits verfügbar, mit deren Hilfe der Signalverlauf vorausgesehen werden kann. Des weiteren enthält das Schieberegister jeweils eine Folge von Codebits, die vorangehend bereits durch den integrierenden Decodierer decodiert wurden. Somit kann aufgrund der im Schieberegister stehenden Bitanordnung ein charakteristischer Zustand angegeben werden. Eine Tabellenauslesung aufgrund des jeweiligen Zustands ergibt nichtlineare Filterfunktionswerte. Durch Anwendung dieser nichtlinearen Filterfunktionen auf das rohe Decodiererausgangssignal ergibt sich ein gefiltertes Decodiererausgangssignal. Damit ermöglicht die Erfindung eine in einem sehr weiten Bereich anpassungsfähige Decodierung, welche schnell steilen Signalübergängen folgen kann, ohne andererseits mit dem lästigen bekannten Schrotrauschen behaftet zu sein. Die nichtlineare Filterfunktion wird jeweils mit einer Bitfolge eingestellt, deren einige Bits der unmittelbaren Vergangenheit, eines der Gegenwart und der Rest der Zukunft des Signalverlaufes entsprechen. Die angegebene Lösung ermöglicht dabei eine unverzögerte vorausschauende Anpassung, die mit einem bloßen Deltamodulationsdecodierer nach dem Stande der Technik wegen der kumulativen Integrationsweise allein nicht erreicht werden kann.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt

F i g. 1 die Darstellung eines gewünschten analogen Ausgangssignals und eines typischen decodierten Deltamodulationssignals, welche die durch die Erfindung zu lösenden Aufgaben erkennen lassen,

F i g. 2 das Blockschaltbild eines Deltamodulationsdecodierers nach dem Prinzip der vorliegenden Erfindung,

F i g. 3 das ins einzelne gehende Blockschaltbild des gewählten Ausführungsbeispiek,

Fig.4 ein Ablaufdiagramm der Operationen des Ausführungsbeispiels gemäß F i g. 3,

F i g. 5 eine Wellenformdarsteilung des gewünschten analogen Ausgangssignals mit einem überlagerten

Deltamodulationsdecodierintegratorausgangssignai
ohne Anwendung eines nichtlinearen Filters,

F i g. 6 ein Ablaufdiagramm des Verfahrens, durch welches der Übertragungsgang des nichtlinearen Filters festgelegt wird, und

F i g. 7 und 8 typische Wellenformen des gefilterten Ausgangssignals eines Deltamodulationsdecodierers nach der vorliegenden Erfindung.

In Fi g. 1 ist die Anwendung der Deltamodulation auf ein zeitlich veränderliches Eingangssignal dargestellt. Wenn die Eingangssignalamplitude konstant ist, ergibt der Ausgang die als Schrotrauschen bezeichnete Leerlaufschwingung des Deltamodulationsausgangssignals. Wenn das Ausgangssignal sehr schnell ansteigt oder abfällt, treten Fehler durch die Steigungsüberziehung auf. Wenn die Abstufungen größer gemacht werden, verbessern sich die Einflüsse der Steigungsüberziehung, wogegen das Schrotrauschen schlechter wird. Wenn andererseits die Abstufungen klein gemacht werden, verbessert sich das Schrotrauschen, wohingegen die Einflüsse der Steigungsüberziehung sich verschlechtern. Die Unterdrückung des Schrotrauschens läßt sich durch Weichermachen des Deltamodu-Iationsausgangssignals erzielen und die Einschränkung der Einflüsse durch Steigungsüberziehung lassen sich durch ein Schärfermachen des Deltamodulationsausgangssignal erreichen. Dies bewirkt die vorliegende Erfindung mit einem nichtlinearen Filter, das den Deltamodulatordecodierausgang weicher oder schärfer gestaltet, je nachdem, ob das Ausgangssignal leer läuft oder sich schnell ändert.

F i g. 2 zeigt das Grundprinzip der Erfindung. Das zu decodierende deltamodulierte Eingangssignal läuft zuerst in ein Schieberegister 20 ein. Dieses Schieberegister gibt das Signal über zwei Zweige weiter. Im ersten Zweig befindet sich der Deltamodulationsdecodierer 21 herkömmlicher Art, der ein ungefiltertes Rohsignal durch Integration erzeugt. Der andere Zweig enthält das auf den jeweiligen Signalzustand ansprechende nichtlineare Filter 22, das seinerseits graduelle Modifikationswerte abgibt. Die Ausgangssignale der beiden Zweige werden in einem Addierer 23 zum gefilterten decodierten Ausgangssignal additiv kombiniert. Der Ausdruck Rohsignal soll nicht unbedingt heißen, daß das Ausgangssignal des Decodierers bereits ein Analogsignal ist Der Decodierer 21 kann ein rohes Digitalsignal abgeben, und dies soll hierin auch zu Grunde gelegt werden. Das gefilterte Ausgangssignal kann selbstverständlich anschließend in Analogform umgewandelt werden. Das Schieberegister 20 dient zwei Aufgaben: Erstens verzögert es den Einlauf jedes einzelnen deltamodulierten Codebits in den integrierenden Decodierer 21 so lange, bis eine ausreichende Zahl aufeinanderfolgender Codebits aufgenommen worden ist, aus denen auf den weiteren Signalverlauf geschlossen werden kann. Zweitens gibt das Schieberegister

dem auf den Signalzustand ansprechenden Filter 22 eine trendanzeigende Anordnung von Codebits ab, deren einer Teil zumindest in zeitlicher Beziehung zum augenblicklich durch den Decodierer decodierten Bit steht. Damit wird dem Filter 22 ermöglicht, sich auf den weiteren Verlauf des codierten Signals einzustellen und entsprechend das Rohsignal vom Ausgang des Decodierers 21 zu modifizieren. Im Beispiel weist das Schieberegister 20 sechs Stufen auf, deren zwei vor der Stufe liegen, die das augenblicklich zu decodierende Bit enthält, und deren drei auf diese Stufe folgen. Somit ist im Schieberegister immer eine Anordnung von sechs Bits enthalten, die sowohl einen Vorausblick auf zwei einlaufende Bits und einen Rückblick auf die drei soeben decodierten Bits ermöglichen. Die Filteroperationen werden auf Grund eines Tabellenlesens eingestellt und unterliegen somit nicht kumulativen Fehlern. Obwohl das nichtlineare Filter 22 parallel zum Decodierer 21 angeordnet ist, weist die Gesamidecodieranordnung nach der vorliegenden Erfindung die Vorteile der kumulativen bzw. integrierenden Funktion des herkömmlichen Decodierers 21 auf. Schließlich bewirkt das signalzustandsabhängige Filter 22 Graduierungen des Rohausgangssignals, das sich durch Integration im Decodierer 21 ergibt.

Fig. 3 zeigt die Einzelheiten des gewählten Ausführungsbeispiels, dessen Funktionen am besten durch gleichzeitige Betrachtung der F i g. 4 zu verstehen sind. Das deltamodulierte Eingangssignal wird über die erste Stufe eines Zwei-Bit-Verzögerungsschieberegisters 301 eingegeben. Gleichzeitig wird das Eingangssignal in die erste Stufe eines Sechs-Bit-Zustandsschieberegisters

302 eingegeben. Der jeweilige Zustand soll als »5« bezeichnet werden, wodurch die Positionen des Schieberegisters den Zustand der Eingangssignale zu einem bestimmten Zeitpunkt im Zeitverlauf definieren. Die Schieberegistereingabe erfolgt in beiden Fällen unter Steuerung durch einen Haupttaktgeber 303, der seinerseits durch die Steuereinheit 304 gesteuert wird. Gleichzeitig mit dem Einschieben eines Codebits in die Schieberegister 301 und 302 löscht der Haupttaktgeber

303 einen Drei-Bit-Binärzähler 305 und startet einen Hilfstaktgeber 306. Die Frequenz dieses Hilfstaktgebers ist mindestens achtmal so groß, wie die des Haupttaktgebers, der mit dem deltamodulierten Eingangssignal synchron läuft. Die Ausgangssignale des Zustandsregisters 302 und des Zählers 305 bilden zusammen die jeweilige Adresse für den Festwertspeicher 307 mit 512 Bits. Das Ausgangssignal dieses Speichers 307 ist ein Ein-Bit-AusgangssignaJ; es verkörpert entweder eine »1« oder eine »0«, je nach in den Eingang des Speichers eingegebener Adresse. Das Speicherausgangssignal wird in einen Serien-Parallelkcnverter 308 e'ngeschoben. Dieser Konverter 308 wird durch ein Schieberegister verkörpert, das durch den Hilfstaktgeber 306 getastet wird Nach Eingabe der Ein-Bit-Ausgangssignale vom Speicher 307 in den Serien-Parallelkonverter 308 wird der Drei-Bit-Zähier 305 durch den Hilfstaktgeber weiter aufgezählt. Dabei ergibt sich eine neue Adresse für den Speicher 307, und das nächste Ein-Bit-Ausgangssignal daraus wird in den Serien-Parallelkonverter 308 eingegeben. Dieser Vorgang wiederholt sich, bis der Konverter 308 voll aufgefüllt ist und gleichzeitig ein Überlauf aus dem Drei-Bit-Zähler 305 erfolgt, Dieser Überlauf wird in der Steuereinheit 304 erkannt, die daraufhin den Hilfstaktgeber 306 stoppt

Mittlerweile hat die Decodierung des deltamodelierten Eingangssignals im Decodierer 309 begonnen.

Dieser Decodierer ist ein herkömmlicher integrierender Deltamodulationsdecodierer, der ein rohes, ungefiltertes Ausgangssignal mit acht Bits abgibt, das entsprechend dem gewählten Ausführungsbeispiel somit ein Signal in digital codierter Form ist. Dieses Rohsignal vom Decodierer 309 wird den ersten Eingängen eines binären Paralleladdierers 311 zugeführt. Die zweiten Eingänge des Addierers 311 sind mit den Ausgängen des Serien-Parallelkonverters 308 verbunden. Wenn der ίο Hilfstaktgeber gestoppt ist, wird der Addierer 311 aktiviert und gibt somit jeweils ein gefiltertes Ausgangssignal an eine Anordnung von Verriegelungsgliedern 312 ab. Diese Verriegelungsglieder 312 werden periodisch zur Zwischenspeicherung der Ausgangssignale des Addierers 311 aktiviert. Ein Digital-Analogkonverter 313 nimmt eingangsseitig die Ausgangssignale von den Verriegelungspliedern 312 auf und gibt dabei ein gefiltertes Analogsignal ab. Daraufhin wiederholt sich derselbe Vorgang wie in Fig. 4 dargestellt für die nächstfolgende Code-Biteingabe.

Die jeweiligen Fiherfunktionen F(S). die im Speicher 307 ausgelesen werden können, werden empirisch festgelegt. Die mathematische Formulierung von F(S) hängt von der verwendeten Deltamodulationsweise ab. Das Verfahren zur Bestimmung der F(S)-WeTXe ist in den F i g. 5 und 6 dargestellt. In F i g. 5 ist gestrichelt ein Sinussignal mit relativ langsamer Frequenz dargestellt, welches zur Erläuterung als gewünschtes Ausgangssignal der Gesamtanordnung betrachtet wird. Es sollte jedoch beachtet werden, daß die praktische Anwendung nicht auf Sinuswellen beschränkt ist. Wellenformen verschiedener Art, periodische und aperiodische, Sprache eingeschlossen, können verwendet werden. Der ausgezogene Linienzug in F i g. 5 stellt das ungefilterte Rohsignal am Ausgang des Decodierers dar. Das Verfahren zur Bestimmung der Funktionen F(S) zur Erzielung einer Konvergenz der beiden Wellenformen in Fig.5 ist im Ablaufdiagramm Fig.6 dargestellt. Zuerst muß ein repräsentatives Eingangssignal gewählt werden, das wiederum zum Zwecke der Erläuterung als Sinuswelle angenommen werden soll. Zu Beginn enthält der Festwertspeicher 307 keine eine Funktion F(S) darstellenden Daten, d. h. das Ausgangssigna! des Speichers ist null. Die gewählte Eingangssignalart, d. h. ■»5 Sinuswellen variierender Frequenz, werden durch den Deltamodulationsdecodierer geführt, um damit eine Folje von Ausgangssignalen zu erzeugen. Diese Ausgangssignale werden dann mit den gewünschten Ausgangssignalen zur Bestimmung der Funktion F(S) verglichen.

Bei der Durchführung dieser Operation ist der Beginn, nämlich die Wahl eines repräsentativen Eingangssignals A(I) mit / = 1 ... n, entscheidend. Die Wahl sollte der beabsichtigten Verwendung des Deltamodulationsdecodierers entsprechen. Das repräsentative Eingangssignal wird durch den Decodierer geschickt und ergibt ein Ausgangssignal B(I). Dieses Ausgangssignal wird mit dem gewünschten Ausgangssignal zur Bestimmung der Funktion F(S) verglichen. Dabei ist zu beachten, daß die Korrektur bei einer gegebenen Frequenz völlig abweichen kann von den Verhältnissen bei anderen Frequenzen. Insofern sind Kompromisse vor der Festlegung der einzelnen Werte der nichtlinearen Filterfunktion F(S) notwendig. Allgemein werden die Werte der Funktion F(S) dadurch bestimmt, daß man F(So) gleich der durchschnittlichen Differenz zwischen A(I) und B(I) über den Bereich / werden läßt; so, daß S(I) = 5(0) wird. Dies wird für alle

5(0) durchgeführt.

Als Beispiel dazu die Lage gemäß F i g. 5. Zur Zeit S = 17 ist ödrei Einheiten größer als die Amplitude auf der gestrichelten Kurve A. Somit sollte mit F(17) gleich —3 weiter probiert werden und das repräsentative Eingangssignal erneut in den Decodierer eingegeben werden. Dabei müssen jedoch alle Punkte mit 5= 17 vor der Festlegung des Wertes F(17) berücksichtigt werden.

Bei einer Ausprüfung des Deltamodulationsdecodierers nach der vorliegenden Erfindung wurden Sinuswellen und Rechteckwellen mit verschiedenen Amplituden und Perioden verwendet. In allen einzelnen Fällen wurde das Ausgangssignal nach der Filterung mit dem ungefilterten Signal verglichen; in keinem Falle war das ungefilterte Ausgangssignal besser als das gefilterte. Tatsächlich war in den meisten Fällen das gefilterte Ausgangssignal wesentlich besser als das ungefilterte. Bei Sinuswellen verminderte das Filter das Schrotrauschen durchschnittlich für alle verwendeten Perioden und Amplituden um ungefähr 30 Prozent. Bei Rechteckwellen reduzierte das Filter das Rauschen um etwa 50 Prozem Wie bereits genannt, hängen die Weite der Funktionen F(S) vom verwendeten Deltamodulator ab. Im praktisch untersuchten Falle wurde ein Deltamodulator des Typs entsprechend dem genannten Brolin-Patent 36 28 148 verwendet.

Die Prüfergebnisse der praktischen Ausführung sind in F i g. 7 und 8 dargestellt. Entsprechend F i g. 7 ist das Eingangssignal ein Sinussignal mit 80 Einheiten von Spitze zu Spitze und einer gegebenen Wellenlänge. Die gestrichelte Linie zeigt das ungefilterte Ausgangssignal und die durchgehende Linie das gefilterte. Während keine der beiden Kurven exakt dem Eingangssignal gleicht, ist doch das gefilterte Ausgangssignal in mehreren Hinsichten beachtenswert besser. Es ist sowohl im Anstieg als auch im Abfall glatter. Bei den Extremwerten der Kurve zeigt es weniger Überschwingen.

Ein zweites Prüfergebnis ist in Fig.8 dargestellt. Dabei war das Eingangssignal ein Rechteckwellensignal mit einer Amplitude von 80 Einheiten von Spitze zu Spitze und ebenfalls gegebener Wellenlänge. Die gestrichelte Linie zeigt wieder das ungefilterte Ausgangssignal und die durchgehende Linie das gefilterte. Die gefilterte Kurve ist wiederum beträchtlich besser; sie ist während der flachen Verlaufsteile des Eingangssignals glatter. Des weiteren ist wiederum geringeres Überschwingen beim Anstieg und Abfall zu erkennen. Quantitativ betrachtet ist beim gewählten Beispiel die größte Abstufung des gefilterten Ausgangssignals ungefähr 60 Einheiten am Rande der Rechteck wellenform. Wenn man die Fehler betrachtet, die sich bei der Subtraktion des Ausgangssignals vom Eingangssignal ergeben, sieht man, daß beim ungefilterten Ausgangssignal der schlechteste Punkt einen Fehler von 34 Einheiten aufweist, wohingegen er beim gefilterten Ausgangssignal nur einen Fehler von 16 Einheiten hat.

Zusammenfassung

Die beschriebene Deltamodulationsdecodierung spricht schnell auf plötzliche Veränderungen des deltamodulierten Signals an, vermeidet jedoch übermäßiges Rauschen während Perioden des Signalleerlaufs. Der entsprechende Decodierer enthält ein Schieberegister, dem die einlaufenden deltamodulierten Codebits zugeführt werden. Es gibt Daten gleichzeitig an zwei parallele Schaltungszweige ab, deren einer einen Deltamodulationsdecodierer bekannter Art enthält, die auch als integrierende Decodierer oder Integratoren bezeichnet werden, wohingegen der anderen Schaltungszweig ein zustandsabhängiges nichtlineares Filter enthält, wobei die Ausgangssignale der beiden Zweige additiv kombiniert werden zur Erzeugung eines decodierten und gefilterten Ausgangssignals. Das

jo Schieberegister erfüllt dabei zwei Aufgaben: Erstens verzögert es die Eingabe sämtlicher deltamodulierten Codebits in den integrierenden Decodierer, bis eine hinreichende Zahl aufeinanderfolgender Codebits aufgenommen ist, womit eine Information über die nachfolgende Signaltendenz gegeben ist. Zweitens gibt es dem nichtlinearen Filter eine tendenzanzeigende Folge von Codebits ab, deren zumindest einige in auf die Zukunft gerichteter Beziehung zu dem Bit stehen, das augenulicklich im Integrator decodiert wird. So kann

so das Filter die Tendenz des Signalverlaufs feststeller, und das Rohausgangssigna! des Integrators entsprechend modifizieren. Im dargestellten Ausführungsbeispiel weist das Schieberegister sechs Stufen auf, deren zwei der Stufe vorausgehen, die das gegenwärtig decodierte Bit enthält, und drei Stufen, die danach folgen. Somit ist jeweils eine Anordnung von sechs Bits verfügbar, die eine Vorausschau auf zwei kommende Bits und eine Rückschau auf die drei soeben decodierten Bits ermöglicht. Die Filteroperation, die anhand eines Tabellensuchens durchgeführt werden, unterliegen nicht kumulierenden Fehlern. Das Schieberegister mit sechs Bits und ein daneben angeordneter dreistufiger Zähler adressieren einen Festwertspeicher mit 512 Bits. Vor jeder Weiterzählung des dreistufigen Zählers wird das im Speicher adressierte Bit in einen Serien-Parallelkonverter eingegeben. Dieser Konverter besteht selbst aus einem Schieberegister mit acht Bitstellen und ermöglicht somit die Bereithaltung von 256 Zuständen. Damit kann jeder Pegel, den das Rohausgangssignal des

so integrierenden Decodierers einnehmen kann, 256 graduellen zustandsabhängigen Modifikationen unterzogen werden. Damit ergibt sich eine anpassungsfähige Decodierung, die leicht jeder steilen Signalveränderung folgen kann, ohne jedoch in Perioden ohne Signalampiitudenveränderung zum üblichen unerwünschten Schrotrauschen zu führen.

Hierzu 5 Blatt Zeichnungen

Claims (6)

Patentansprüche:

1. Decodierer für deltamodulierte Signale mit Eliminierung des Schrotrauschens und Reduktion des Einflusses der Steigungsüberziehung, bei dem ein Schieberegister das zu verarbeitende deltamodulierte Eingangssignal seriell zugeführt bekommt und ein Deltamodulationsdecodierer angeordnet ist, dessen Signaleingang über eine Folgestufe des Schieberegisters mit dem verzögerten deltamodu- ι ο lierten Eingangssignal gespeist wird, das außerdem ein nichtlineares Filter vorhanden ist, dessen Einstelleingänge mit den Ausgängen mindestens eines Teils der Stufen des Schieberegislers parallel verbunden sind und welches in Abhängigkeit von den vom Schieberegister zugeführten Signalen jeweils ein einer Filterfunktion zugeordnetes Zustandssignal abgibt, wobei das Prediktionssignal und das Feliiersignal über ein Addierwerk addiert werden, dadurch gekennzeichnet, daß das verzögerte deltamodulierte Eingangssignal von der dritten oder einer der nachfolgenden Stufe des Schieberegisters (20) für die Eingabe in den Deltamodulationsdecodierer (21) abgenommen wird und daß außer den Schieberegisterstufen für diese Abnahmestufe weitere Schieberegisterstufen angeordnet sind, so daß den Einstelleingängen des nichtlinearen Filters (22) ständig Informationen zuführbar sind, welche einerseits eine Vorausschau auf mindestens zwei einlaufende Informationsbits des zu verarbeitenden deltamodulierten Eingangssignals und eine Rückschau über die letzten gerade decodierten Bits ermöglichen.

2. Decodierer nach Anspruch 1, dadurch gekennzeichnet, daß die Werte für die Filterfunktion des nichtlinearen Filters in einem Festwertspeicher (307) abgespeichert sind, der über einen Serien-Parallelkonverter (308) mit dem Addierer (311) verbunden ist, an dessen anderen Eingängen das Rohsignal aus dem genannten Decodierer (309) anliegt

3. Decodierer nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das Rohsignal vom Ausgang des Deitamodulationsdecodierer (21, 309) und die Ausgangssignale des Serien-Parallelkonverters (308) bitparallel an den Eingängen des Addierers ⁴^ (311) anliegen, der an seinen Ausgängen das gefilterte Signal in Form von parallel auftretenden Bits führt, wobei der Addierer (311) als binärer paralleler Addierer ausgebildet ist.

4. Decodierer nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß dem Ausgang des Addierers (311) ein Digital-Analogkonverter (313) nachgeschaltet ist, mit dessen Hilfe aus den Bits des Ausgangssignals des Addierers (311) ein gefiltertes Analogausgängssignal erzeugt wird.

5. Decodierer nach den Ansprüchen 1 bis 4, dadurch gekennzeichnet, daß das Schieberegister (20) aus zwei Stufen aufgebaut ist, wobei die erste Stufe aus einem Schieberegister (301) mit mindestens zwei Schieberegisterstufen zur verzögerten Eingabe des deltamodulierten Eingangssignals in den Deltamodulationsdecodierer besteht und das zweite Schieberegister (302) aus mindestens fünf Schieberegisterstufen, deren Ausgänge zu den Eingängen des nichtlinearen Filters (22) führen.

6. Decodierer nach den Ansprüchen 1 bis 5, gekennzeichnet durch einen zyklischen Binärzähler (305), dessen Zyklusperiode kleiner oder gleich der Bitperiode des zu verarbeitenden deltamodulierten Eingangssignals ist, wobei die Ausgänge dieses Binärzählers (305) zusätzlich zu den Ausgängen des zweiten Schieberegisters (302) als Adreßquellen für das nichtlineare Filter (22) angeordnet sind.