DE2524749A1 - Digitale filteranordnung zum bearbeiten binaer codierter signalmuster - Google Patents
Digitale filteranordnung zum bearbeiten binaer codierter signalmusterInfo
- Publication number
- DE2524749A1 DE2524749A1 DE19752524749 DE2524749A DE2524749A1 DE 2524749 A1 DE2524749 A1 DE 2524749A1 DE 19752524749 DE19752524749 DE 19752524749 DE 2524749 A DE2524749 A DE 2524749A DE 2524749 A1 DE2524749 A1 DE 2524749A1
- Authority
- DE
- Germany
- Prior art keywords
- arrangement
- multiplication
- accumulator
- signal
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
- Radar Systems Or Details Thereof (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
PHN.7589.
TC^PTG ' 9.5.1975.
^ ' WIJ/EVH.
vom; "^ . , i; 1 VT"
"Digitale Filteranordnuiig zum Bearbeiten binär codierter
Signalmuster"
(1) Hintergrund der Erfindung
(1.1) Gebiut, auf das sich die Erfindung bezieht:
Die Erfindung bezieht sich auf eine digitale Filteranordnung, zum Bearbeiten binär codierter Signalabtastwerte zur Erzeugung einer Folge von Ausgangsabtastwerten,
die mit einer gegebenen Abtastperiode T auftreten und die je wenigstens durch die Summe einer Anzahl der
genannten Signaläbtastwerte gebildet werden, die dabei mit jo einem gegebenen Filterkoeffizienten multipliziert
sind, mit einer ersten Speicheranordnung, die zum Speichern der genannten Anzahl von Signalabtastv/erten eingerichtet ist,
5 0 9 8 8 1 / Ö ,7 4 3
PIIN. 75O O.
9.5.75«
mit einer Multipliziei-anordiiung zum Multiplizieren eines
Signalabtastwertos mit dem betreffenden Filtorkoeff iziei
mit einer Steueranordnung, die mit der genannten ersten
Speχclieranordnung und mit der genannten Multiplizieranordnung
gekoppelt ist. Eine derartige leiteranordnung kann bezwecken, das Frequenzband des Eingangssignals zu
beschränken, und sie kann derart ausgebildet sein, deiss
sie beispielsweise ein Tiefpassfilter:,! ein Bandpassf iltei'
oder ein Bandsperrfilter oder aber ein Hochpassfiltex1
bildet. Diese digitalen Filteranordnungen können im allgemeinen in zwei Klassen aufgeteilt werden, die die Verwirklichmigsart
des Filters angeben, und zwar in rekursive Filter und in nicht-rekursive Filter. Nachfolgend wird
statt des Ausdruckes digitale Filteranordnung der Aus»'
druck Digitalfilter verwendet.
(1.2) Beschreibung des Standes der Technik:
(1.2) Beschreibung des Standes der Technik:
Das digitale Signal, das dem Digitalfilter
zugeführt wird, besteht im allgemeinen aus einer Reihe binlir codierte*· Zahlen, die untenstehend durch χ(ηΤ)
bezeiclinet werden. Diese bin?ir codierten Zahlen, die
aus je einer Anzahl binärer Ziffern (Bits) bestehen, stollen im allgemeinen Muster eines analogen Informationssignals dar. Diese Zahlen wer-den dadurch erhalten, dass
das analoge Informationssignal auf übliche IJοisο mit
einer festen Abtastfrequenz 1/T abgetastet wird, und die
50 9881/0743
TUN,7580.
9.5.75. - 3 -
auf diese Welse erhaltenen zeitdiskreten Signalwerte
werden quantisicrt und binär codierte Zeitdiskret bedeutet
in diesem Zusammenhang, dass' die Signalabtastwerto zu
diskreten Zeitpunkten nT genommen werden, wobei η = 0, 1, 2, ..» die Anzahl Abtastungen darstellt, die nach dom
Zeitpunkt t - 0 stattgefunden haben und die jeweils mit einer Abtastperiode T auftreten.
Das Umwandeln dieser binär codierten Zahlen χ(ηΤ) im Digitalfilter besteht nun daraus, dass diese
binär codierten Zahlen einer vorbestimmten Reihe mathematischer
Bearbeitungen ausgesetzt werden, wodurch binär codierte Zahlen erhalten werden, die als digitales Ausgangssignal
vom Filter abgegeben werden. Wird, wie dies oft geschieht, nach Einführung einer binär codierten Zahl
x(nT) vom Filter nur eine binär codierte Zahl abgegeben, so können diese sogenannten Ausgangszahlen des Filters
durch γ(τιΤ) dargestellt werden.
Ist nun beispielsweise das Digitalfilter zum
Begrenzen des Frequenzbandes des analogen informationssignals eingerichtet, so kann der stattfindende Vc.rgang
für ein rekursives Digitalfilter mathematisch durch
N M
a.K x[(n»k)Tj -
k=0 k= 1
und für c'i.n nicht-'rekursives Digitalfilter durch
y(nT) ζ-, y h(kT) χ Kn-Ic)T^ (2)
r.
j t
509881/07A3 RiQ"^*ii<iSfECTED
PHN.7589. 9.5.75.
In diesen Ausdrucken werden die ebenfalls
binär codierten Zahlen afc, bfc und h(kT) als Filterkoeffizienten
bezeichnet, und diese Koeffizienten werden durch die Uebertragungsfunktion des Filters bestimmt. Die Zahlen
h(lcT) stellen insbesondere die binär codierten Abtastwerte für die Stossantwort des digitalen Filters dar, wobei
diese Stossantwort ebenfalls mit einer Frequenz von 1/T abgetastet ist 0
Es sei bemerkt, dass durch den Ausdruck (i)
ein rekursives Digitalfilter M Ordnung dargestellt wird, und dass das liicht-rekursive Filter, das durch den Ausdruck
(2) dargestellt wird, zu der Klasse der FIR-Filter gehört.
Zum.Durchfuhren der durch die Ausdrücke (i)
und (2) gegebenen Bearbeitungen an den Zahlen χ(ηΤ) enthält das Digitalfilter im allgemeinen eine Speicheranordnung,
in der die nacheinander auftretenden Zahlen x(nT) gespeichert werden. Diese Speicheranordnung kann
loispielsweise durch ein Schieberegister gebildet werden, wobei in jedem Schieberegisterelement eine Zahl x(nT)
eingeschrieben werden kann. Das Filter enthält weiter eine Multiplizieranordnung, der die gespeicherten Zahlen
x(nT) sowie die jeweiligen Filterkoeffizienten a und h(kT) zur Bildung binär codierter Zahlen, die die jeweiligen
Produkte a^x (n-k)TJ und h(lcT) χ Γ (n-k)T~| darstellen,
5 09881/0743
7589.
■9.5.75·' - 5 -
zugeführt werden. Dleöe Produkte werden einer Addieranordnung
zum Addieren der jeweiligen Produkte zugeführt. Wie aus dem Ausdruck (i) hervorgeht, wird für das rekursive
Digitalfilter diese Bearbeitung zugleich und auf entsprechende
V/eise an einer gegebenen Anzahl von M Ausgangszahlen y I (n-k)Tj durchgeführt, die der zu bestimmenden
Ausgangszahl y(nT) unmittelbar vorhergeht.
Ein übliches Verfahren, um nur eine Multiplikation, beispielsweise h(kT).xJ(n-k)TJ , durchzuführen,
besteht daraus, dass jeweils nur ein Bit des Koeffizienten h(kT) mit dem Multiplikator xl(n-k)Tj multipliziert wird.
Die erhaltenen Teilprodukte, die entweder dem Wert Null entsprechen oder dein Multiplikator, werden um eine Anzahl
Stellen verschoben, welche Anzahl der Grosse des Exponenten desjenigen Bits des Koeffizienten entspricht, das an der
Reihe ist, und in einem Akkumulator akkumulierte
Wird nun die Ei'zeugung eines Teilproduktes
zusammen mit einer Addition des verschobenen Teilproduktes ±;n Akkumulator als eine Elementaroperation bezeichnet,
so ist die Anzahl Elementaroperationen zum Durchführen einer vollständigen Multiplikation der um eins vermehrten
Anzahl Bits des FiJLterkoeffizienten (beispielsweise h(kT)
gleich. Jede dieser Elementaroperationen wird unter Ansteuerung eines Taktimpulsgonerators durchgeführt, der
dazu Taktimpulse mit einer Frequenz f erzeugt, die der
509881/0743
riiN.75«l>.
9.5.75. - 6 - '
Abtastfrequenz 1/T sowie der Anzahl Bits, aus denen jeder Filterkoeffizient besteht, proportional ist. In dem Falle,
wo beispielsweise der Ausdruck (2) durch eine serielle Bearbeitung verwirklicht wird, ist diese Frequenz f der
Anzahl Eingangszahlon x(nT), die zur Bestimmung einer
Ausgangszahl y(iiT) notwendig ist, auch proportional,
Da durch die verwendeten Einzelteile dem Maximalwert der genannten Frequenz f eine Grenze gesetzt wird,
wird auf diese Weise der Anzahl Bits, aus denen die Zahlen x(nT) , y(nT), a, , b. , h(lcT) aufgebaut sind, eine Grenze
gesetzt und im Falle einer Roihendarstellung des Ausdruckes (2) ebenfalls der Anzahl Zahlen x(nT)( die zur Bestimmung
einer Ausgangs zahl y(iiT) berücksichtigt werden kanu.
Die.obengenannten Faktoren bestimmen jedoch
gerade die Genauigkeit, mit der die gewünschte Ucbcrtragunfskennlinie
verwirklicht werden kann.
Die Erfindung bezweckt nun, ein Digitalfilter
zu schaffen, mit dem eine wesentliche Verringerung der Frequenz f des Taktimpulsgenerators erhalten wird und
das äusserst flexibel uns ausscrdem universal verwendbar ist. (2) Zixsammenfassung der Erfindung;
Eine tdigitale Pilteranordnung nach der Erfindung,
wird dadurch gekennzeichnet, dass jeder Filterkoeffizient,
der dem Wert Null nicht entspricht, durch eine Anzahl Multiplikationsfaktoren gebildet wird, die je einen Wert
5 0 9^81/0743
PEN.7589.
9.5.75. - 7 -
aufweisen, der dem Viert 2 genau entspricht, wobei 2 die Grundzahl des biniiren Systems- und η eine ganze Zahl ist
und die Anzahl Multiplikationsfaktoren mine st ens eines Filterkoeffizienten von der mindestens eines anderen
Filterkoeffizienten abweicht, dass die Steueranordnung
innerhalb einer Abtastperiode T der Ausgangsabtastwerte einen in der genannten ersten Speicheranordnung gespeicherten
Signalabtastwert eine Anzahl Male der genannten Multiplizieranordmmg
zuführt, welche Anzahl Male der Anzahl Multiplikationsfaktoren des zu dem betreffenden Signalabtastwert
gehörenden Filterkoeffizienten entspricht.
Ώον wichtigste Vorteil der Erfindung*liegt
darin, dass die Bits der Filterkoeffizienten (a. , b, , h(kt))
nicht mehr nacheinander untersucht werden, indem diese Koeffizienten abgetastet werden (scan), und dass eine
Konimaschiebeanordnung in der Multiplizieranordnung verwendet werden kann. Diese Kommaschiebeanordnung, die
insbesondere in dem bei den Literaturbezugsquellen erwähnten Buch "Arithmetic Operations in Digital Computers"
beschrieben worden ist, geht dabei zum Durchführen einer Multiplikation ausserdein nicht zyklisch durch all seine
möglichen Schiebestellungen, sondern für einen bestimmten VTert eines Filterkoeffizienten wird sie durch die betreffenden
Code\iorte der ersten Quelle auf eine Anzahl
Multiplikationsfaktoren dieses Filterkoeffizienten
5 0 9 8 81/07 A3
PHN.7589.
9.5.75. - 8 -
entsprechende Anzahl Stellungen eingestellt. Jede Einstellung
der Kommaschiebeanordnung bewirkt auf diese Weise eine Aonderung dos Inhaltes des Akkumulators. Insbesondere tritt
dabei eine Einstellung der Kommaschiebeanordnung, die einer Multiplikation eines Signalabtastwertes mit einem Faktor
Null entspricht und folglich keine Aenderung des inhaltes des Akkumulators herbeiführt, nicht auf.
Die Anzahl Male, die die Kommaschiebeanordnung für nur einen Signalabtastwert eingestellt wird, ist dabei
von Signalabtastwert zu Signalabtastwert verschieden, und diese Anzahl Male wird durch die Anzahl Multiplikationsfaktoren des betreffenden Filterkoeffizienten gegeben.
Diese Anzahl Male kann wesentlich kleiner gewählt werden als die Anzahl "1"-Bits.in den Filterkoeffizienten, mit
denen ein gegebener Signalabtastwert multipliziert werden muss. Eine Verringerung der Anzahl Einstellungen der
Koinmaschiebeanordnung pro Signalabtastwert kann beispielsweise durch eine vorhergehende Kodierung der bekannten
Filterkoeffizienten entsprechend der Theorie der "Rapid
Multiplication" erhalten werden.
(3) Kurze Beschreibung der Figuren:
(3) Kurze Beschreibung der Figuren:
Fig. «1 zeigt ein nicht-rekursives Digitalfilter nach der Erfindung;
Fig. 2 und Fig. 3 einige Abwandlungen der Anordnung nach Fig. 1, .
'■■
'■■
509881/0743
HIN.7539.
9.5.75. — rj _
Fig. 4 ein rekursives Digitalfilter nach dar
Erfindung,
Fig. 5 und Fig. 6 einige Abhandlungen dos
nicht-rekursiven Digitalfilters nach der Erfindung zum Filtern von deltcunodulierten Signalen,,
(4) LitcraturbczugsqueIlen:
a. Für die verwendete Terminologie wird auf die folgende
Literaturstelle hingewiesen:
"Terminology in digital signal processing" aus IEEJ? Transactions
on audio and electro acoustics, Heft AU-20, Nr, 5»
Dezember 1972.
b. Für eine allgemeine Uebersicht über Digitalfilter wird
hingewiesen auf:
"Digital processing of signals" von B.Gold und C.M.Rader,
erschienen bei Mc.Graw-Hill Book Company, 1969.
c. Für eine allgemeine Betrachtung über das Multiplizieren
zweiar binJir kodierter Zahlen sei verwiesen auf:
"Arithmetic operations in digital computers" von R.K.Richards, erschienen bei D.van Nostrand Company INC 1957» insbesondere
Kapitel 5.
d. Auch sei verwiesen auf:
"Digital computer ,and control engineering" von R.S.Ledley,
Vorlag Mc.Graw-Hill Book Company, 1960-° (5 ) Bo r. el ι το ;i bung der digitalen Filteranordnung
(5»i) Die Anordnung im allgemeinen:
509881/0-7 A3
9.5,75.
- 10 -
Das in Fig. 1 dargestellte nicht-rekursivo
Digitalfilter ist zum Begrenzen des Frequenzbandes, dan
von einem Informationssignal x(t) belegt wird, eingerichtet»
Dieses Informationssignal ist dazu auf übliche Weise in
binär kodierte Signalabtastwerte x(n'f) umgewandelt, die
ncichsteilend durch "Zahlen" bezeichnet werden. In diesem
nicht-rekursiven Digitalfilter werden diese Eingangsmahlen
,χ(ηΤ) entsprechend dem Ausdruck (2) bearbeitet. Das bedeutet,
sie werden mit der Zahlenreihe h(kT), die Abtastwerte
der Stossantwort des Filter kennxeiclmen, konvoluiort,
wobei diese Abtastwerte mit einer Frequenz 1/T auftreten.
Im dargestellten Ausführungsbeispiel bestellen
die Zahlen x(nT) aus h Bits, von denen drei die Grosse und eins die Polarität des Signalabtastwertes χ(ηΤ)
kennzeichnen. Diese Bits treten dabei parallel auf, d.h. alle gleichzeitig, aber auf verschiedenen Leitungen,
Insbesondere werden diese Bits dem Filter über Eingangslei tungen 1(O), i(i), 1(2) und i(p) zugeführt. Das an der
Leitung ΐ(θ) auftretende Bit hat dabei den Wert 2", das
Bit an der Leitung 1(1) hat den Wert 2 , das Bit an dor
Leitung 2(2) hat den Wert 2 und das Bit an der Leitung 1(p) ßiht die Polarität der Zahl x(nT) an.
Diese Zahlen x(riT) werden über einen Einga
kreis 1 in eine Speicheranordnung 2 eingeschrieben, die
durch eine Kaskadenschaltung von N Sprich eroleiiiunten
509881/0743
PHN.7589.
9.5.75. · - 11 -
2(θ), 2(ΐ), ... 2(Ν-1) gebildet wird, Jodes dieser Speicherelemente
ist zum Sxieicliern einer Zahl χ(ηϊ) und zum
Veiterschiebon einnr gespeicherten Zahl zu einem nachfolgenden
Speicherelement, eingerichtet. In der dargestellten Speicheratiordnung \verden die Bits der .Zahlen χ(ηΤ) parallel
gespeichert und weitergeschoben, In der Figur ist diese
Parallelspeichorung für die Elemente 2(θ) und 2(N-1) mittels
der Symbole b(o), b(1), ß(p) angegeben. Dabei gibt b(o)
die Stelle des Bits von (uT) an, das den Wert 2 hat,
b(i) die Stolle desjenigen Bits von x(nT) das den Wert 2
hat, b(2) die Stelle desjenigen Bits von χ(ηΤ), das den Wert 2 hat und b(p) die Stelle des Polaritätsbits von x(nT),
Das Weitersch.ioben einer in einem Speicherelement gespeicherten Zahl zum nachfolgenden Speicherelement
erfolgt dabei unter Ansteuerung von einer nocli näher zu beschreibenden Steuerschaltung 3.
Diese Speicheranordnung 2 ist weiter zum
Ring geschlossen, wozu die Ausgänge des letzten Speicherelementen
2(o) der Speicheranordnung 2 übex* die Eingangsschaltung
1 y.xi den Eingängen des ersten Speicherelementes
2(N-1) zurück;,cküppolt sind.
Die Eingangsschaltung. 1 viird auf die in der
Figur angegebene Art und Weise durch Eingaiigs-UHD-Tore
4(ο)-'ί(3), tfücJ.-kopplungs-UN'n.-Tore 5(o)-5(3) und ODER-Tore
6(o)-6(;0 gobildot. Die Ui'ffi-Toro h(o)~h(3) und die
509881/0743
..'iiN.7589.
9.5.75. - 12 -
UND-Tore 5(o)-5(3) werden durch Steuersignale gesteuert,
die zueinander logisch invertiert sind und der Steuerschaltung 3 entnommen werden.
Tritt eine logische "1" am Ausgang der TOTO-
tore 4(.) auf, so kann eine neue Zahl x(nT) in das Speicherelement
2(N-1) eingeschrieben werden. Tritt eine logische
"1" am Eingang der UND-Tore 5(.) auf, so werden diese entsperrt und die UND-Tore 4(.) gesperrt. In dieser Phase
wird durch die Steuerschaltung 3 eine derartige Anzahl Schiebeimpulse der Speicheranordnung 2 zugeführt, dass
alle darin gespeicherten Zahlen einmal herumgeschoben
werden.
Zum Durchführen der im Ausdruck 2 gegebenen Bearbeitung wird nun jeweils eine im Speicherelement 2(o)
vorhandene Zahl mit einem Filterkoeffizienten multipliziert.
Die Grössenbits b(o), b(i), b(2) dieser Zahl x(nT) werden dazu über Ausgangsleitungen 7(o)-7(2) einer Kommaschiebeanordnung
8 zugeführt. Das Polaritätsbit b(p) wird über
die Ausgangsleitung 7(p) einem Modulo-2-Tor 9 zugeführt.
Im dargestellten Ausführungsbeispiel wird
diese Kommaschiebeanordnung 8 durch eine Weichenanordnung· "gebildet, die auch-mit dem Namen "shifter" bezeichnet wird.
Diese Weichenanordnung.ist auf die in der Figur angegebene Weise aus drei Grtippen von UND-Toren aufgebaut und
zwar I0(o)~10(2); 1i(o)-1i(2); 12(o)-12(2), sowie aus
509881/0743
PKN.7539.
9.5.75. - 13 -
ODER-Toren 113, H^f 115» Jeder dor Gruppen UXD-Tore
10(»), 11(.) tuid 12(.) werden die drei Grössenbits b(o) ,
b(i) und b(2) der Zahl im Speicherelement 2(o) zugeführt.
Diese Weichenanordiumg ist weiter mit fünf Ausgängen
13(o)-13(^) versehen, die mit je einem Eingang eines
Akkumulators i4 verbunden sind. Dieser Akkumulator ist
zugleich mit einem Addier-Subtrahier-Eingang 13(p) versehen,
dem das Ausgangssignal des Hodulo-2-Tores 9 zugeführt
wird. Tritt nun am Ausgang des Modulo-2—Tores 9
eine logische "1" auf, so wird eine dem Akkumulator zugeführte Zahl vom Inhalt des Akkumulators subtrahiert,
tritt dagegen eine logische "0" am Ausgang des Tores 9 auf,
so findet im Akkumulator eine Addition statt. Dieser Akkumulator ist zugleich mit einem Auslesesteuereingang
versehen, über den mit einer Frequenz 1/T auftretende Auslesesteuerinrpulse dem Akkumulator zugeführt v/erden.
Beim Auftreten eines derartigen Steuerimpulses wird der Inhalt des Akkumulators ausgelesen und kann als Ausgangskodewort
y(iiT) übertragen oder einer weiteren Bearbeitung ausgesetzt werden. Es sei bemerkt, dass die Addition oder
Subtraktion einer Zahl zum bzw, vom Inhalt dos Akkumulators auf bekannte Weise, unter Ansteuerung von Taktinipulsen
erfolgt, die mit der bereits genannten Frequenz f auftreten.
Im dargestellten Ausführungsboispiel, in dem die
Zahlen y(nT) durch die durchgeführten Multiplikationen
509881/0743
9.5.75. - Hl· -
aus ftinf Grb'ssenbits und einem Polnritcitsbit bestehen,
treten diese Bits an den AuscJingen 1 k ( ο )-1 h (h) , bzu, 1^(p)
auf. Der Akkumulator wird nach dem Atislescn seines Inhalte?..
in. die Nullstellung zurückgebracht (reset).
Die Weichenanordnung 8 wird durch Kodewortο in
Form binär kodierter Zahlen, die die erforderlichen Filterekoeffizienten
li(kT) kennzeichnen, gesteuert. Insbesondere sind diese Kodeworte in diesem Ausführungsbeispiel die
obengenannten Multiplikationsfaktoren, die dabei ebenfalls aus ^t Bits bestehen, von denen drei die Grosse und eins
die PolarAtUt darstellen. Nur eins dieser drei Grössenbits
hat dabei den logischen Uert 1. Durch joden dieser Multiplikationsfaktoren
wird nun eine an den Leitungen 7(o)~7(2)
des Speicherelementes 2(o) auftretende Zahl zu bestimmten
aufeinanderfolgenden, für den betreffenden Multiplikntionsfaktox*
kennzeichnenden Ausgangsleitungen des Systems von Ausgrmgsleitungen 13(·) der Veichenanordnung 8 weitcrgeschitltet»
Diese Kodewoi-te bzv/. Multiplikationsfaktoren
\.r-3rd-:ii in zyklischer Reihenfolge von einer Quelle 16 angegeben,
die durch die Steuerschaltung 3 gesteuert wird.
Im dargestellten Ausführirngsboisplel wird
dlo.sv· Quelle 16 ebenso wie die Speicheranordnung 2 durch
eine umlaufende Speicheranordnung mit M Speichere1emcnten
16(o )-·ΐ6(Μ-1 ) gebildet, die je zum Speichern von ^l~TJit~
Kodeworten eingerichtet sind0 Ebenso wie für die Zahlen
509881/0743
9.5.75. -15 -
χ(ηΤ) werden auch die Bits der Kodeworte in den Speicherelementen
16(.) parallel gespeichert und \ireit er ge schoben.
Diese Parallelspeicherung ist in der Figur für das Element
16(o) mit der Bezeichnung a(o), a(i), a(2), a(p) angegeben. Auch Jiier bezeichnen a(o), a(i), a(2) die Stelle des Bits
im Kodewort mit dem Wert 2,2,2, während auch hier
a(p) die Stelle des Polaritätsbits angibt.
Auch in dieser Umlaufspeicheranordnung 16 sind
die Ausgänge 1?(·) des letzten Speicherelementes 16(o)
zu den Eingängen des ersten Speicherelementes 16(Κ-1)
zurUckgekoppoli; j in dieser Speicheranordnung werden jedoch
keine neuen Kodeworte eingeschrieben«
Die Ausgänge 17(o), 17(i), 17(2) des Elementes
16(0) sind über die UND-Tore I8(o), 18(1), 18(2) an
Eingänge der Weichenanordnung 8 angeschlossen. Insbesondere
ist der Ausgang des UND-Tores I8(o) mit einem Eingang
jeder der UND-Tore 10(.), dex· Ausgang des UND-Tores 18(1)
mit einem Eingang jedes der UND-Tore 1i(.) und der Ausgang des UND-Toros 18(2) mit e:..nem Eingang jedes der UND-Tore
12(.) verbunden.
Das Polaritätsbit a(p) wird über ein. UND-Tor
I8(p) oinern zvreiten Eingang des Modulo-2-Tores 9 zugeführt.
Dieses Tor <J Liefert folglich eine logische "1", wenn die
Polarität de.s Sri gnal£ibtristwertes im Speicherelement 2(o)
der Volr.rj.tl't Cc-.b Kodowortes im Speicherelement 1ό(ο)
509 881 /0-7 4 3
■ · " :phn.?589.
9.5.75. - 16 -
nicht entspricht, und sie liefert eine logische "0",
wenn die genannte Polaritäten einander entsprechen« Auch die UND-Tore 18(») werden durch Steuersignale gesteuert,
die der Steuerschaltung 3 entnommen werden. (5.2) Die Wirkungsweise der Kommaschiebeanordnung
Werden die jeweiligen, an den Leitungen 7(0),···
7(2) auftretenden Bits der im Speicherelement 2(0) gespeicherten Zahl χ(ηΤ) durch 110 angegeben, und wird das
Kodewort, das von dor umlaufenden Speicheranordnung 16 abgegeben wird und die Weichenanordnung 3 steuert, durch
die Binärzahl 100 angegeben, wobei die "1" die Stelle des am wenigsten signifikanten Bits einnimmt, so ist die
Zahl 110 über die UND-Tore 1θ(.) zu den Ausgängen 13(o)-13(2)
weitergeschaltet, was eine Multiplikation der Zahl 110
mit dem Faktor 2=1 bedeutet. Die an den Atisgängen 13(o)-13(4) auftretenden Bits sind nun 11000, Die auf
diese Weise erhaltene 5-Bit-Zahl wird nun vom Inhalt
des Akkumulators subtrahiert bzw« zum Inhalt addiert. Wird das Kodewort nun durch die Binärzahl 010 angegeben,
was der Dezimalzahl 2 entspricht, so wird die Zahl über die UND-Tore 11(.) zu den Ausgängen 13(i)-13(3)
weitergeschaltet. Die an den Ausgängen 13(o)-13(4) auftretenden Bits sind nun 01100, woraus hervorgeht, dass
die Zahl 110 mit einem Faktor 2 multipliziert worden ist.
Diese Zahl 01100, die auch als 0,01100 geschrieben worden
509881/0-743
■ - "" PHN. 758S.
9.5.75· ' - 17 -
kann, wobei die zusammengestellten Bits von links nach,
rechts in Signifikanz zunehmen, kann nun derart betrachtet werden, als sei sie aus der Zahl 00, 1100 entstanden,
wobei die Bits ebenfalls von links nach rechts, in Signifikanz zunehmen, durch Verschiebung des Kommas
nach links um ebenso viele Bitstellen wie durch den Exponenten dieser Potenz von zwei gegeben wird, dem die
Stelle des 11I"-Bits in der Binärzahl 010 entspricht, mit
der die Zahl 110 multipliziert ist.
Wir das Kodewort a(o), a(i), a(2) nun durch
2 die Zahl 001 entsprechend der Dezimalzahl 2 gegeben,
so wird die Zahl 110 durch die UND-Tore 12(.) zu den
Ausgängen 13(2)-13(*0 der Weichenanordnung 8 weitergeschaltetj"
so dass an den Ausgängen 13(o)-13(*0 dieser
Weichenanordnung die Bits 00110 auftreten. Auf diese Weise wird dem Akkumulator die Zahl 0,00110 angeboten, die in
diesem Fall derart betrachtet werden kann, als sei diese
2 Zahl 110 durch Multiplikation derselben mit dem Faktor 2
entstanden, und die Multiplikation ist wieder durch Verschiebung des Kommas der Zahl 00,110 um zwei Bitstellen
nach links verwirklicht worden,
(5.3) Die Kodierung der Filterkoeffizienten
(5.3) Die Kodierung der Filterkoeffizienten
Zum Multiplizieren einer Zahl x(nT) mit einer beliebigen Zahl h(kT) wird diese Zahl h(kT) in
einer minimalen Anzahl von Kodeworten kodiert, die ^e.
50988 1/0-7 A3
FHN.75BJ.
9,5,75, - 18 -
einen Wert haben, der genau dem Wert 2 entspricht, wobei m eine ganze Zahl darstellt* Es wird beispielsweise
vorausgesetzt, dass h(kT) durch die binär kodierte Zahl 011 gegeben wird, wobei die zusammengestellten Bits in
ihrer Signifikanz von links nach rechts zunehmen. Eine erste Form von Kodierung der Filterkoeffizienten besteht
nun darin« dass ein Filterkoeffizient in Kodeworte umgewandelt
wird, die je höchstens ein "1'SBit enthalten.
Für den Koeffizienten 011 bedeutet dies, dass er in die Multiplikationsfaktoren 000}010;001 umgewandelt wird,
1 ' 2 welche Faktoren die Dezimalwerte 0, 2 bzw. 2 darstellen.
Da die Filterkoeffizienten h(nT) bekannt sind, sie bestimmen nämlich die Uebertragungskennlinie des
Filters, lässt sich .erreichen, dass die Anzahl der Einleitung definierter elementarer Vorgänge stark veringert
wird» Dazu werden in der Speicheranordnung 16 ausschliesslich diejenigen Kodeworte als Multiplikationsfaktoren gespeichert,
von denen eines der Bits den logischen Wert "1" hat. Im obengenannten Beispiel sind dies die Paktoren
010 j 001. Jeder dieser Multiplikationsfaktoren hatcgegenüber.
dem Faktor 000 das Kennzeichen, dass nach dem Auftreten eines dieser Faktoren bei einem Signalabtastwert
ungleich Null der Inhalt des Akkumulators sich ändert. Für die im Filterkoeffizienten auftretenden "O"_Bits
wird auf diese Weise zum Addieren eines Teilproduktes,
509881/0743
7589.
9.5*75. - 19 -
das aus fünf "Ü"-Bits -besteht, zum Inhalt des Akkumulators
keine Zeit reserviert und es wird auch zum Einstellen
der Weichenanordnung entsprechend der Stelle des "O"-Bits
iin Filterkoeffizienten keine Zeit reserviert.
Insbesondere bei Verwendung von Filterkoeffizienten mit einer Vielzahl von Bits kann eine grosse
Verringerung der Anzahl elementarer Vorgänge verwirklicht werden, wenn die Filterkoeffizienten entsprechend einem
zweiten Verfahren kodiert werden, nämlich nach dem der Theorie der sogenannten "Rapid Multiplication" entsprechenden
Verfahren, Dieses Verfahren bedeutet, dass Gruppen gleichartiger Bits in einer Zahl kombiniert werden. Für die Zahl
0111 { - Z +2 + 2 ) bedeutet dies beispielsweise, dass diese Zahl oils die algebraische Stimme zweier Potenzen von
k ο i geschrieben worden kann, beispielsweise 2 - 2 ,
Die Kodeworte für diese zwei Potenzen von zwei Kennzeichen
sind mm: - 10000 ( =-2°) und'+00001 ( = +2 ) . Ausschliesslich
diese zwei Kodeworte werden nun als Multiplikutionnfaktoreil
in der Speicheranordnung 16 gespeichert und beispielsweise auch in dieser Reihenfolge ausgelesen.
Dabei schaltet die Weichenanordmmg von der Einstellung
entsprocUond den Multiplikationsfaktoren 10000 auf die
Einstellung entsprechend dem Multiplikationsfaktor 00001 über.
Ist die Anzahl Bits eines Filterkoeffizlenten
509881/0 743
PI-N. 7539.
9.6.75. - 20 -
wesentlich grosser als' die Anzahl Bits, die in einem
Speicherelement der Speicheranordnung 16 gespeichert werden kann, dann kann eine dritte Kodierungsmethode
angewandt v/erden. Wenn beispielsweise der Filterkoeffizient
durch die Zahl 01111 gegeben wird, kann dies wie
2 1 folgt geschrieben vrei-den: J,2 + 2 , wobei auf diese
Weise die Kodeworte +001 und +010 sowie die multiplikative Konstante "sieben" den Filterkoeffizienten h(kT kennzeichnen«
In diesem Fall wird nun in einem Speicherelement der Speicheranordnung 16 das Kodewort +010 als Multiplikationsfaktor
gespeichert und in sieben nachfolgenden Speicherelementen jeweils das Kodewort +001.
Wie aus dem obenstehenden hervorgeht, kann jeder Filterkoeffizient derart in einer Anzahl Kodeworte
kodiert werden, die als Multiplikationsfaktoren wirksam sind, dass bei einer gegebenen Speicherkapazität der
Speicheranordnung 16 eine minimale Anzahl Einstellungen der Einstellanordnung und eine minimale Anzahl Addieroder
Subtrahiervorgänge entstehen, wobei insbesondere bei jeder Einstellung der Weichenanordnung eine Aenderung
des Inhaltes des Akkumulators Ik durchgeführt wird, wenn
der Signalabtastwert dem Wert Null nicht entspricht. (5»Ό Die Speicherung der Kodeworte im umlaufenden
Koeffizientenspeicher:
In dem in Fig. 1 dargestellten Ausführungs~
509881 /0743
. * PHN.7589.
9.5.75. - 21 -
beispicl sind die Speicherelemente 1ö(.) zum Speichern
von Multiplikationsfaktoren eingerichtet, dia nur drei
Grössenbits enthalten und die durch Kodierung der Filter—
lcoeffizienten entsprechend der beschriebenen ersten
Methode erhalten worden sind. Ist Insbesondere der Filterkoeffizient
durch die Zahl 100 (dezimal 1) angegeben, so wird diese Zahl unmittelbar im Speicherelement 16(»)
gespeichert. Wird der Filterkoeffizient durch die Zahl
(dezimal 3) angegeben, so werden Multiplikationsfaktoren 100 und 010 in aufeinanderfolgenden Speicherelementen
I6(i) und I6(i+1) gespeichert, Wenn dagegen der Filterkoeffizient
durch die Zahl 111 (dezimal 7) angegeben wird, werden Multiplikationsfaktoren 100, 010, 001 in aufeinanderfolgende
Speicherelemente I6(i), I6(i+1) bzw, i6(i+2)
gespeichert. Daraus geht wieder hervor, dass verschiedene Filterkoeffizienten durch diese Kodierungsform durch
ungleiche Anzahlen Multiplikationsfaktoren dargestellt werden.
Damit die verfügbare innere Bearbeitungszeit optimal ausgenutzt \\rird, wird jeweils nach Auftreten
dieser Multiplikationsfaktoren, die zusammen einen gegebenen
Filterkoef.fizienten kennzeichnen, ein Ililfskodowort
erzeugt. Im dargestellten Au.sführtmgsbeispiel ist
vorausgesetzt worden, dass diese Hilfftkodeworte fille
der Binfirzahl 1110 entsprechen, wobei das "O"-Bit die
5 0 9 8 8 1/ 0-7 k 3
P.:IN.7ii80.
9.5.75. - 22 -
Stelle des Polaritfttsbits einnimmt. Diese Hilfskodeworte
sind dabei zusammen mit den Multiplikationsfaktoren derart in der Speicheranordnung 16 gespeichert, dass jeweils die
Speicherelemente, die Multiplikationsfaktoren enthalten, die zu verschiedenen Filterkoeffizienten gehören, durch
ein Speicherelement voneinander getrennt sind, in dem ein derartiges Hilfskodewort gespeichert ist. Wie in der
Figur auf schematische Weise angegeben ist, enthalten beispielsweise die Speicherelemente I6(o)-l6(2) die Multi—
plikationsfaktoren c(i,i); c(i, 2) bzw. c(i, 3) für den
Filterkoeffizienten c(i), und das Element 16(3) enthält das erste Hilfskodewort S(i). So enthUlt das Element 16(2O
den Multiplikationsfaktor c(2, 1), der dem Filterkoeffizienten c(2) entspricht, und das Element 16(5) enthält
das zweite Hilf skodewort S(2). Die Hilf skodcv/orte S(i) und
S(2) geben je also das Ende der aufeinanderfolgenden Reihen
von Multiplikationsfakt.oren an, die jeweils einen gegebenen Filterkoeffizienten kennzeichnen, welche Reihen,
wie bereits erwähnt, im allgemeinen untereinander eine ungleiche Anzahl von Multiplikationsfaktoreii enthalten.
Dem Hilfskodewort S(N-1), das nach den
Multiplikationsfalvtoren auftritt, die den letzten Fi It ex*—
koeffizienten k(nT) kennzeichnen, wird aus Gründen, die untenstehend noch η Κ her orl'tutex-t werden, folgt unmittelbarein
Hilfskodewort S(N"). Dieses Hilfskodewort S(n) zeigt
509881/0743
PF-N. 7389.
9.5.75.
252A749
das Ende der Reihe von Filterkoeffizienten an. Die
zusammengestellten Bits a(o), a(i), a(2), a(p) dieses
Kodewortes S(n) können noch derart gewählt werden, dass dieses Hilfskodewort sich von den übrigen Hilfskodeworten
S(i)-S(N-1) unterscheidet, Wurden die letztgenannten
Hilfskodowor.te alle durch die Zahl 1110 dargestellt, kann
das Kodewort S(n) nun beispielsweise durch die Zahl 1111 dargestellt werden, wobei auf diese Weise auch das Polaritätsbit
a(p) den Wert "1" hat.
(5.5) Der Steucrkrejs:
(5.5) Der Steucrkrejs:
Der Steuerkreis 3 enthält einen zentralen
Taktimpulsgenertxtor 19» der periodisch auftretende Taktimpulse
mit einer Frequenz M/T liefert. Dabei ist M die Anzahl Speicherelemente in der Speicheranordnung 16 und
T die Abtastfrequenz des analogen Informationssignals x(t). Diese Taktimpulse werden unmittelbar der Speicheranordnung
16 zugeführt, deren Inhalt auf diese Weise mit der Frequenz M/T weitergeschoben wird, so dass nach jedem
Taktimpuls ein neuer Multiplikationsfaktor c(k, i) oder Kodewort S(j) an den Ausgängen 17(·) der Speicheranordnung
16 auftritt. Die genannten Taktimpulse werden auch der Speicheranordnung -2 zugeführt, und zwar über ein normalerweise
gesperrtes UND-Tor 20, Diesem UND-Tor 20 werden zugleich die Ausgangsinpulse eines UND-Tores 21 mit drei
Eingängen zugeführt, die mit den Ausgangsleitungen 17(°)-^
509881 /0743
c7589.
9.5.75. - Zk - '
des Speicherelementes Ί6(ο) verbunden sind. Wird auf diese
Weise durch Verschiebung des Inhaltes der Speicheranordnung 16 in das Element I6(o) ein Hilfskodowort S(i) (=1110) eingeschrieben,
so liefert das UND-Tor einen Ausgangsimpuls. Einerseits sperrt dieser Eingangsimpuls über einen Inverter
22 die UND-Tore 18(.), so dass dieses Hilfskodewort
nicht a3.s Multiplikationsfaktor der Weichenanordnung 8 zugeführt wird. Andererseits entsperrt dieser Ausgangsimpuls
das UND-Tor 20, wodurch nur ein Taktimpuls des Generators 19 der Speicheranordnung 2 zugeführt wird9
wodurch der Inhalt der Elemente 2(.) um eine Speicherstelle weitergeschoben wird und eine andere Zahl χ(ηΤ) im
Element 2(o) gespeichert wird. Diese Zahl x(nT) bleibt nun im Element 2(o) vorhanden, bis abermals ein Hilfskodewort
S(i) in das Speicherelement I6(o) eingeschrieben wird, wonach die Zahl x(nT) in das Element 2(N-1) eingeschrieben
wird.
Die jeweils zwischen zwei Hilfskodeworten s(i) und S(i+1) auftretenden Multiplikationsfaktoren
c(i+1, k) steuern die Einstellung der Weichenanordnung 8, so dass jeweils eine in dem Speicherelement 2(o) gespeicherte
Zahl x(nT) eine Anzahl Male der Weichenanordnung zugeführt wird und dabei jeweils mit einer Zahl multipliziert
wird, die einer ganzen Potenz von zwei genau entspricht.
Nach Auftreten des Hilfskodewortes S(n~1) an
509881/0 743
HIN.7389.
9.5.75. - 25 -
den Ausgängen 17(·) des Elementes I6(o) entspricht der
Inhalt der Speicherelemente 2(.) wieder genau dem Inhalt, der diese Elemente unmittelbar nach Einschreiben eines
dem Filter angebotenen Signalabtastwertes χ.(ηΤ) in dieser
Speicheranordnung 2 hatten»
Damit ein dem Filter angebotener Signalabtastwert in das Speicherelement 2(N~1) über die normalerweise
gesperrten UND-Tore h{o)—h(3) eingeschrieben werden kann,
sind im dargestellten Ausführungsbeispiel die Ausgänge 17(·) des Elementes I6(o) mit Eingängen eines UND-Tores 23 verbunden,
das jeweils einen Impuls abgibt, wenn das Hilfskodewort
S(n) (=1111) in das Speicherelement I6(o) eingeschrieben wird. Dieses Hilfskodewort S(n) hat zugleich zur
Folge, dass der Inhalt der Speicherelemente 2(.) um eine Stelle weitergeschoben wird, wodurch gleichzeitig mit
dem Einschreiben eines neuen Signalabtastwertes in das Speicherelement 2(N-1) der älteste Signalabtastwert aus
der Speicheranordnung 2 verschwindet.
Insbesondere erfolgt dieses Einschreiben eines neuen Signalabtastwertes in das Element 2(N~1)
dadurch, dass der vom UND-Tor 23 abgegebene Impuls einen monostabilen Multivibrator 2k erregte Der Ausgangεimpuls
des Multivibrators 2k entsperrt die UND—Tore k{.) und
. sperrt über einen Inverter 25 die normalerweise geöffneten
UND-Tore 5(.)r
5 0 9 8 8 1/ 0-7 4 3
ΓΙ IN, 7580«.
9.5.75. - 26 -
In diesem Steuerkreis 3 ist an den Taktimpulsgenerator
19 noch, ein Frequenzteiler 26 zum Erzeugen der mit der Frequenz l/T auftretenden Ausleseimpulse für den
Akkumulator lh angeschlossen. Zugleich ist an diesen
Generator 19 ein Frequenzmultiplizierer 27 zum Erzeugen
der mit einer Frequenz f auftretenden Steuerinipulse angeschlossen, die das Addieren und Subtrahieren des Akkumulators
steuern. Die Taktinipulse des Generators 19 steuern, in diesem Ausführungsbeispiel zugleich die UND-Tore 18(.), Jedoch
sind diese, den UND-Torcn 18(.) zugeführten Taktimpulse xim
eine geringe Zeit gegenüber den Taktimpulsen, die den Speicherelementen 16(.) zugeführt werden, verzögert.
Diese geringe Verzögerungszeit wird mit Hilfe eines Verzögerungselementes 28 erreicht, das auf die in der Figur
angegebene Art und Weise an den Ausgang des Generators angeschlossen ist,
(6) Abwandlungen der beschriebenen Erfindung:
(6) Abwandlungen der beschriebenen Erfindung:
Eine Abwandlung des nicht-rekursiven Digitalfilters nach Fig. 1 ist in Fig. 2 dargestellt. In dieser
Fig. 2 sind der Fig. 1 entsprechende Elemente mit denselben Bezugszeichen angegeben. Auch dieses in Fig. 2
dargestellte nicht-rekursive Digitalfilter ist mit einem
Eingangskreis 1 versehen, dem digital kodierte Signalabtastwerte
x(nT) mit einer Frequenz 1/T zugeführt werden. Dieser Eingangskreis besteht dabei ausschliesslich aus
5 0 9 8 8 1 / 0 -7 A 3
• . '- i'in;.75&9.
9.5.75p - 27 -
den UND-Toren h(t). Ueber diesen Eingangskreis v.'erden die
Zahlen x(nT) in die Speicheranordnung; 2 eingeschrieben,
die in diesem Ausführimcsbeispiel dtirch einen Speicher mit
wahlfreiem Eingriff (RAM) gebildet wird. Insbesondere wird in diesen KAM eine Zahl x(nT) an einer Stelle eingeschrieben,
die durch einen Adresscode bestimmt wird, der aus einer Mohrbit·-Birii'rzahl besteht, die bitparallel über Eingänge
29(.) dem RAM zugeführt wird. Wie bei einem HAM üblich,
hat ein derartiger Adresscode zugleich zur Folge, dass die Za])I χ(ηΤ), die an der durch den Adresscode bestimmten
Stelle gespeichert ist, am Ausgang des RAM erscheint.
Im dargestellten Ausführungsbeispiel wird eine derartige,
am Ausgang des RAM auftretende Zahl in ein Speicherelement 30 eingeschrieben. Auch hier erfolgt die Speicherung
bitparalle3, und die Bedeutung der in der Figur angegebenen Indizes (o), (i), (2), (p) ist dieselbe v/ie für Fig. 1.
Die in dem Element 30 gespeicherte Zahl wird wieder über
die Wcichenanordnuug 8 dem Akkumulator 14 zugeführt.
Die Multiplerationsfaktoren, die von den
Filterkoeffizienton diirch Anwendung der bereits beschriebenen
Kodierungsniethoden abgeleitet werden, sind wieder in der Speicheranordnung 16, die in diesem Ausführungsbeispiel
durch einen Festwertspeicher (ROM) gebildet \fird, ge~
speichert. AucJ; für diesen ROM gilt, dass darin N Zahlen gespeichert verden, d.h„ N kodierte Filterkoeffizienten
5 0 9 8 81/0-743
■ : , : PHN.7589.
9.5,75.
- 28 -
und N Hilfkodeworte, und dass eine Zahl mittels eines Adresskodes daraus ausgelesen werden kann, der die Stelle
der gewünschten Zahl kennzeichnet. Ebenso wie bei Fig. ist vorausgesetzt, dass die im ROM gespeicherten Zahlen
aus viex* Bits bestellen, die nach dem Auslesen der Zahl an den parallelen Ausgangsleitungen 17(·) parallel verfügbar
sind. Diese ausgelesenen Zahlen v/erden daboi in ein Speicherelement 31 eingeschrieben. Wird die Zahl im
Element 31 durch einen Multiplikationsfaktor gebildet,
so werden die Bits a(.) dieser Zahl über die UND-Tore 18(.)
der Weichenanordnung zugeführt. Ebenso wie das Speicherelement 30 ist das Speicherelement 31 dabei derart ausgebildet,
dass der Inhalt dieser Elemente durch eine neu angebotene Zahl überschrieben wird. Die genannten Adresskodes
für den RAM und den ROM werden von einem Steuerkreis 32 erzeugt.
Dieser Steuerkreis 32 enthält wieder einen
Taktimpulsgenerator 19» der mit einer Frequenz (M+1)T
Tivktimpulse liefert. Diese Taktimpulse werden einem zyklischen binären Modulo-M+1-Zähler 33 zugeführt. M der
M+1 Zählstellungen des Zählers 33 kennzeichnen nun eine Speicherstelle im ROM, und die aufeinanderfolgenden Zähl-Stellungen
bilden nun die aufeinanderfolgenden Adresskodes
für den ROM. Jeder dieser Adresskodes wird nun bitparallel dein ROM zugeführt, wodurch an den Ausgängen 17(.)
509881/0743
PIIN. 7539. 9.5.75. - 29 -
dieses ROM die Zahl auftritt, die an der durch den betreffenden Adresskode gekennzeichneten Speicherstelle
gespeichert ist.
Eine der Zählsteilungen des Zählers 33, beispielsweise
' die Zählstellung, die ausschliesslich aus "O"-Bits besteht, wird letzten Endes als Steuerkodo für
die UND-Tore 4(.) im Eingangskreis 1 verwendet. Dazu sind
die Ausgänge des Zählers 33 alle mit Eingängen eines
NICHT-UND-Tores 34 verbunden, das auf diese Weise mit
einer Periode T auftretende Ausgangsimpulse liefert.
Diese Ausgangsimpulse bringen den monostabilen Multivibrator 24 in den metastabilen Zustand, wodurch die UND-Tore 4(.)
für kurze Zeit entsperrt und die UND-Tore 18(.) gesperrt werden. Denn die .Ausgangsimpulse des Multivibrators 24
werden nämlich zugleich über einen Inverter 35 und ein UND-Tor 36 diesen UND-Toren 18(.) zugeführt. Während
dieser Zeit wird eine neue Zahl x(nT) in den RAM an einer durch den Adresskode des RAM angegebenen Stelle eingei^hrieben,
Es sei bemerkt, dass ebenso wie ira Ausführungsbeispiel nach Flg. 1 die UND-Tore 18(.) durch Taktimpulse
gesteuert werden, die vom Generator 19 kommen und die dazu ebenfalls dem UND-Tor 36 zugeführt werden.
Die Adresskodes für den RAM 2 werden in diesem Ausführungsbeispiel mit Hilfe eines zyklischen MODULO-N-Zählers
37 erzeugt. Dieser Zähler 37 wird durch Zählimpulse
509881/Q743
PJTN. 7539. 9.5.75. - 30 -
a(c) gesteuert, die zusammen mit den Multiplikation.«?-«
faktoron.im ROM 16 gespeichert sind« Insbesondere wird
jeweils gleichzeitig mit einem Multiplikationsfalttor
ein Steuerimpuls a(c), der den Wert "1" oder 11O" hat, vom
ROM abgegeben« Dieser Steuerimpuls wird dabei über die Ausgangsleitung 17(3) des ROM dem Speicherelement 31
zugeführt und an der durch a(c) bezeichneten Stelle ge~ speichert. Hat diesel- Steuerimpuls a(c) den Viert "1",
so wird die Zählstellung des Zählers 37 um einen Schritt
geändert. Hat a(c) den Wert "0", so bleibt die Zählstellung ungeändert.
In Einzelheiten wird beim Auftreten jedes durch die Zählstellung des Zählers 33 gekennzeichneten
Adresskodes, vom.ROM 16 ein fünf-Bit-Kodewort bitparallel
abgegeben. Die Bits a(o)-a(2) dieses Kodewortes bestimmen die Einstellung der Weichenanordnung, das Bit a(p) die
Addier~Subtrahiereinstellung des Akkumulators und das Bit a(c) den Signalabtastwert x(nT) im RAM 2, der mit
d-3m durch die Bits a(o)-a(p) gekennzeichneten Multiplikationsfaktor
multipliziert worden muss.
Haben eine Anzahl aufeimtnderfolgender Kodeworte
a(c), a(o)-a(p) jeweils einen Steuerimpuls a(c) mit dem Wert "0", so bleibt der Adresskode für den RAM
ungeändert. Dadurch wird jeweils derselbe Signalabtast—
wert χ(ηΤ) mit den aufeinanderfolgenden Multiplikation.1?-
509881/0743
ΓΙΙΝ.7589. 9o5o75.
- 31 -
faktoren multipliziert, bis a(c) wieder den Wert "1" hat
und ein neuer Signalabtastwert im Speicherelement 30
gespeichert wird.
In der Tabelle 1 ist die Wirkungsweise des beschriebenen Digitalfilters näher erläutert. Dabei ist
vorausgesetzt, dass die Anzahl Zählsteilungen des Zählers
dem Wert neun entspricht und dass die Anzahl Filterkoeffizienten
vier beträgt, nämlich c(o), c(i), c(2), c(3), die in den Multiplikationsfaktoren c(o,i), c(o,2); c(i,i),
c(1,3); c(2,1), c(2,2); c(3,i) kodiert sind. Auch die
Anzahl Speicherstcllen im RAM ist dabei gleich vier gewählt worden. Wie in der Tabelle angegeben ist, wird
jeweils beim Auftreten der Zählstellung 0000 des Zählers eine neuer Signalabtastwert in den RAM eingeschrieben.
Da beim Auftreten dieser Zählstellung 0000 das Steuerbit
a(o) den Wert "0" hat, wird der bei der Zählstellung
0000 dieses Zählers 33 aus dein RAM ausgelesene Signalabtastwert durch diesen neuen Signalabtastwert ersetzt.
Unmittelbar nach dem Einschreiben dieses neuen Wertes wird
er mit dem zu der folgenden Zählstellung 0001 des Zählers gehörenden Multiplikationnfaktor c(3, 1) multpliziert.
Obschon einfachheitshalber nur drei der Zähler zyklisch angegeben sind, geht aus der Tabelle hervor, cUiss auf
diese Weise alle im RAM gespeicherten Signalabtastwerte mit allen vorhandenen Filterkoeffizienten multipliziert
werden.
~509881/0743
9.5.75. - 32 -
In Fig, 3 ist eine Abwandlung ^ des Digitalfilters nach Fig. 2 dargestellt. Dieses in Fig, 3 dargestellte
Filter entspricht bezüglich des Aufbaus dem Filter nach Fig. 2, und der Fig, 2 entsprechende Elemente sind in
Fig. 3 mit denselben Bezugszeichen angegeben. Das Filter
nach Fig. 3 weicht von dem nach Fig, 2 im wesentlichen
im Aufbau des Steuerkreises 32 ab, der in diesem Fall an die Wahl der Steuerkodeworte angepasst ist. Insbesondere
werden in diesem Ausführungsbeispiel vom ROM 16 Steuerkodeworte abgegeben, die aus zwei Bits ac(i) und ac(o)
bestehen. Diese Steuerbits werden über einzelne Leitungen
17(3) und 17(^) an den durch ac(i) und ac(o) angegebenen
Speicherstellen des Speicherelementes 31 gespeichert.
Das Steuerkodewort kennzeichnet eine bestimmte Speicherstelle im RAM 2 und wird einem Modulo-4-Addierer zugeführt.
Diesem Addierer 38 wird zugleich eine 2~Bit-Zahl von einem
zyklischen 4-Zähler 39 zugeführt, der durch die Ausgangsimpulse
des NICHT-UND-Tores ^h gesteuert wird. Ebenso
wie im Ausführungsbeispiel nach Fig. 2 liefert dieses Tor 3h einen Ausgangsimpuls, wenn der Zähler 33» der
'+-Bit-Zahlen liefert, vier "O"~Bits abgibt. Die zwei
Bits der vom Addierer 38 gelieferten Zahl werden UND-Toren
ho(o) und 40(i) und die zwei Bits der vorn Zahler 39
gelieferton Zahl werden den UND-Toren 4i(o) und Ai(i)
zugeführt. Die AusgSnge dieser UND-Tore 4o(.) und hl (. )
509881/0743
■PKN.758?
9.5.75.
- 33 -
- 33 -
sind auf die in der Figur angegebene Weise mit Eingängen
von ODER-Toren ^2(o) und 42(i) verbunden, deren Ausgangsbits
zusammen ein Kodewort bilden, das als Adresskode
den Adresskodeeingängen des RAM 2 zugeführt wird. Die
UND—Tore ^0(.) und 41(.) werden dabei durch gegeneinander logisch invertierte Signale gesteuert, die dem Ausgang
und dem Eingang des Inverters 35 entnommen werden. Der
Zähler 39 wird in diesem AusfUhrungsbeispiel durch einen zyklischen Zähler gebildet, der jeweils nach Auftreten
eines Impulses am Ausgang der NICHT-UND-Tores 3^ eine
andere Zählstellung einnimmt und bei aufeinanderfolgenden Ausgangsimpulsen des Tores 3h die Zahlenreihe 00, 11, 10, 01, 00, 11, 10, 01 usw. liefert.
den Adresskodeeingängen des RAM 2 zugeführt wird. Die
UND—Tore ^0(.) und 41(.) werden dabei durch gegeneinander logisch invertierte Signale gesteuert, die dem Ausgang
und dem Eingang des Inverters 35 entnommen werden. Der
Zähler 39 wird in diesem AusfUhrungsbeispiel durch einen zyklischen Zähler gebildet, der jeweils nach Auftreten
eines Impulses am Ausgang der NICHT-UND-Tores 3^ eine
andere Zählstellung einnimmt und bei aufeinanderfolgenden Ausgangsimpulsen des Tores 3h die Zahlenreihe 00, 11, 10, 01, 00, 11, 10, 01 usw. liefert.
In der Tabelle II ist die Wirkungsweise der
Anordnung nach Pig. 3 näher angegeben. Ebenso wie in der Tabelle I ist vorausgesetzt, dass der Zähler 33 zyklisch
neun Zählstellungen durchläuft und dass nur vier Filterkoeffizienten
c(o), ... c(3) vorhanden sind. Auch in
dieser Tabelle II sind die Filterkoeffizienten in Multiplikationsfaktoren kodiert, die je einen Wert haben,
der eine ganze Potenz von zwei ist. In dieser Tabelle II sind die vom ROM 16 gelieferten Adresskodes, die aus den Bits ac(i) und ac(o) bestehen, in einer Dezimalzahl
angegeben, ebenso wie. die Zahl, die vom Zähler 39 geliefert wird sowie die §peicherstelle im RAM, d.h. die Zahl,
dieser Tabelle II sind die Filterkoeffizienten in Multiplikationsfaktoren kodiert, die je einen Wert haben,
der eine ganze Potenz von zwei ist. In dieser Tabelle II sind die vom ROM 16 gelieferten Adresskodes, die aus den Bits ac(i) und ac(o) bestehen, in einer Dezimalzahl
angegeben, ebenso wie. die Zahl, die vom Zähler 39 geliefert wird sowie die §peicherstelle im RAM, d.h. die Zahl,
509881/074 3
PIIN
9.5.75ο - 34 -
deren Bits an den Ausgängen von ODER-Toren ^2{e) auftreten,
Wie in der Tabelle II angegeben ist, wird auch in diesem Ausführungsbeispiel eine neue Zahl x(nT)
in den RAM 2 eingeschrieben, wenn der Zähler 33 die Zahl 0000 abgibt. Die Stelle, an der diese Zahl in den RAM
eingeschrieben wird, nun durch die Stellung des Zählers bestimmt, die, bevor eine neue Zahl in den IiAM eingeschrieben
wird, um einen Schritt zurückgestellt wird. Dies hat zur Folge, dass jeweils der älteste Signalabtaöfcwert
im RAM durch den neuen Signalabtastwert ersetzt wird. So wird beispielsweise die an der Speicherstelle 3
gespeicherte Zahl χΓ(η-3)τ1 durch die Zahl χΓ(η+1 )tJ
ersetzt, und beim folgenden Zählzyklus des Zählers 33 wird die Zahl χΓ(η-2)τΊ durch die Zahl χ[(η+2)Τ^| ersetzt.
Wie aus den genannten Produkten hervorgeht, wird wieder jede der Zahlen x(nT) mit allen Filterkoeffizienten
multipliziert.
Obschon im obenstehenden Ausführtingsbeispiel
die Anzahl Bits des Adresskodes, die vom ROM geliefert wird, jeweils auf zwei gesetzt ist, kann diese Anzahl
auf jeden gewünschten Wert erweitert werden«
In den vorhergehenden Ausführungsbeispielen wird jeweils ein im ROM gespeicherter Signalabtastwert
zum Speicherelement 30 f^brrtragen und danach mit allen
gewünschten Multiplokationsfaktoren c(i, k) multipliziert,
509881/0743
9.5.75c - 35 -
Darauf wird ein folgender .Signalabtastwert im Element 30
gespeichert, der seinerseits mit allen gewlins eilten Multiplikationsfaktoren
multipliziert wird. Insbesondere wird in den obenstehenden Ausführungsbeispielen bei einem
gegebenen Wert des Adresskodes für den RAM jeweils eine Anzahl Multiplikationsfaktoren der Weichenanordnung 8
zugeführt»
Das in Fig» 3 dargestellte Ausfuhrungsbeispiel
bietet die Möglichkeit, die erforderlichen Teilprodukte
auf eine andere Weise zu verwirklichen, nämlich dadurch,
dass bei einem gegebenen Wert des Multiplikixtionsfaktors
alle Adresskodes für den RAM erzeugt werden, die den Signalabtastwerten im RAM entsprechen, die mindestens mit
dem gegebenen Multipl^lcationsdTaktor multipliziert Airerden
müssen. Die Multiplikationsfaktoren können nun derart im ROM gespeichert werden, dass sie in zunehmender Grosse
am Ausgang des ROM auftreten;'beispielsweise in der Reihenfolge 001, 010, 100„ Dadurch nun, dass die erforderlichen
Multiplikationsfaktoren ausser durch ein Zeichen-Bit
durch nur ein einziges "Grössen"-Bit gekennzeichnet
werden, kann mit Vorteil die Reihenschaltung aus der
Weichenanordnung 8 und dem Akkumulator lh durch einen
sogenannten schiebenden Akkumulator ersetzt werden, der jeweils nach Auftreten einiys ■ einen Multiplikationsfaktor kennzeichnenden Bits seinen Inhalt um eine Stelle
weiterficliiebt,
509881/0743
VhN,7539.
9.5.75. - 36 -
In Figo h ist ein. Digitalfilter vom Rekursivtyp
dargestellt. Der Fig. 1 entsprechende Elemente sind in dieser Fig, h mit denselben Bezugszeichen angegeben.
Auch dieses Ausführungsbeispiel enthält einen Eingangskreis 1, eine im Ring geschlossene Kaskadenschaltung 2
aus Speicherelementen 2(.), die je zum Speichern und Abgeben einer Zahl mit vier Parallelbits eingerichtet sind. In
diecom Ausführungsbeispiel, in dem nur drei Speicherelemente
2(.) angegeben sind, sind die Ausgange des Elementes 2(.)
wieder über UND-Tore 5(.) und ODER-Tore 6(.) mit Eingängen
des Speicherelementes 2(2) gekoppelt. Die Ausgange 7(o)~7(2),
7(8) sind über UND-Tore ;l3(.) niit Eingängen des Speicherelementes
30 verbunden, das dieselbe Funktion erfüllt wie das Element 30 in den Fig. 2 und 3» Im Gegensatz zum
Ausführungsbeispiol nach Fig. 1 werden in der Anordnung nach Fig. 4 die Ausgänge der UND-Toro h(.) im Eingangskreis
1 Eingängen von ODER-Toreh hh(.) zugeführt* Die
ODER-Tore hh(o)-kk{z) sind auf die in der Figur angegebene
l-.::i.se zwischen Ausgängen der Weichenanordnung 8 und Eingängen
des Akkumulators Ik aufgenommen, A^ahrend das
ODER-Tor Ml (p) zwischen dem Ausgang der Speicherstelle b(p)
des Speicherolemontes 30 und einem Eingang des Modulo-2-Zählers
9 aufgenommen ist. Zur Verwirklichung der rekursiven
Struktur des Filters sind die Ausgänge 1^(.) des Akkumulators 14 über UND-Tore ^5(.) ebenfalls mit Eingängen der
ODER-Tore 6(.) verbunden.
509881/0743
9.5.75. - 37 -
Ebenso wie in den Ausführungsbeispielen der ig. 2 und 3 wird die Speicheranordnung für die jeweiligen
Filterkoeffizienten durch einen ROM 16 gebildet, der durch
den zyklischen Zähler 33» der die Ausgangsimpulse des Taktinipulsgenerators zHhlt, gesteuert wird. Dieser ROH
liefert wieder eine Reihe von Multiplikationsfaktoren und jeweils mit einem Multiplikationsfaktor ein Steuerbit ac
(siehe Tabelle i). Dieses Steuerbit wird über das Speicherelement
31 einem zyklischen 8-Zähler k6 zugeführt. An
diesen Zähler h6 ist ein Dekodiernetzwerk hj mit 8 Avisgangsleitungen
t1-t8 angeschlossen. Dieses Dekodiernet_zwerk h"7
dekodiert die ZMhlerstellungen derart, dass bei einer gegebenen ZUhI erstellung an nur einer der Ausgangsleitungen
t1-t8 ein ImpuDs'Suf tritt β So tritt beispielsweise ein
Impuls an einer Leitung ti bei einer Ziihlerstellung 000 auf5
an der Leitung t2 bei einer ZcOilerstellung 001; an der
Leitung t3 bei einer Ziihlerstellung 010, an der Leitung
tk bei einer Zählerst ellung 011 usw, Diese Impulse werden
über ODER-Tore 2*8, h9, 50, 51, ein UND-Tor 52 und eine
Verzögerungsanordnung 53 den UND-Toren 5(·)» den Taktimpulsoingängen
der Speicherelemente 2(.), den UND-Toren h'j(,) und den UND-Toren 18(.) zugeführt. Es sei bemerkt,
dass dem UND-Tor 52 zugleich die Steuerbits ac zugeführt worden und dass die Verzögerungszeit des Verzögerungselenientes
53 einen derartigen Wert hat, dass am Ausgang
509881/0743
■ · * PKN.7589.
9.5*75. - 38 -
dieses Elementes 53 ein die UND-Tore ^3(·) entsperrender
Impuls unmittelbar nach Weiterschiebung des Inhaltes der Speichex'elemento 2(.2) auftritt. Dieses Weit er schieben
erfolgt also ausschliesslich, wenn die Steuerbits ac den Wort "1" aufweisen«
Die Impulse an der Leitung ti v/erden weiter
unmittelbar den UND-Toren h(t) und dem Rilckstelleingang
(reset) des Speicherelementes 30 zugeführt, wähl·end die
Impulse an der Leitung th unmittelbar den. UND-Toren ^5(.)
zugefUhrt werden» l
Durch.Verwendung des UND-Tores 52 erfolgt das
Weiterschieben des Inhaltes, der Speicherelemente 2(.), nachdem die im Speicherelement 2(o) vorhandene und in
das Speicherelement 30 eingeschriebene Zahl eine Anzahl
Male multipliziert worden ist, die der Anzahl Multiplikationsfaktoren, in denen der laufende Filterkoeffizient
kodiert ist, entspricht.
Infolge eines Imptilses an der Leitung th
werden die drei signifikanten Bits der Zahl im Akkumulator
sowie das zugehcirende PolaritJItsbit in das Speicherelement
2(2) eingeschrieben. Ebenso wie die Zahl x(nT) wird dabei vorausgesetzt, dass die Zahl im Akkumulator
sowie die Multiplikationsfaktoron in fester Koniinadarstellun.;
gegeben werden; das bedeutet, dass die in Signifikanz
1 2 T abnehmenden Bits den Wert (^) ; (^) ; {4")" darstellen,
509881/Q743
PHK.7589.
9.5.75. - 39 -
Es sex bemerkt, dass micli Einschreiben des Inhaltes des
Akkumulators ΛΗ in das Speicherelement 2(2) der Akkumuliitor
1 k :in das Speicherelement 2(2) der Akkumulator
nicht zitriickgeiitel.lt (reset) wird.
Unter Ansteuerung der Impulse an den Ausg
leitungen t.'j und t6 werden wieder Multiplikationen durchgeführt,
und es werden wieder Wolterschiebeinifmlse zu den
Speicherelementen ?. ( « ) zugeführt. Durch den Impuls, der
weiterhin an der .Ausgaiigsleitung t7 auftritt, wird ausschliossli'ch
en'n 17eiterscbieben des Inhaltes der Speicheranordnung
2 durchgeführt und der Impuls, der danach an der Aupgangsleitung t8 auftritt, bewirkt ausser einem
l/oiterschicbcn des Inhiiltes der Speicheranordnung 2 ztxgloich
das Auslesen und die Nullstellung des Akkumulators lh,
In Flg. 5 ist eine Abwandlung der Anordnung
nach der Erfindung dargestellt. Im vorliegenden Ausfuhrungsboispiel
entsprechen die Filterkoeffizienten je
einer ganzen Anzahl Male 2 ♦ Das dargestellte Atisführungsbeiapicl
nach Fig. 5 ist zum Filtern eines deltamoduliert<n
onologen Signals eingerichtet, wobei die Deltamodulation:;-lmpul.se
Mit einer Frequenz f , von beispielsweise 56 kHz
auftreten. In der .dargestellten Anordnung wird das ge~
jjroi.iite rualogo Snr;nnl ejner SignalquoJ le ^h eutriomrnen
und fijiuu.i De.l l-.'M'iodiO ül.or 55 zugeführt, dessen Auagang."-
:JMj)UU se einem Sch:i.c>l>erogißter 56 zugeführt werden, das
509881 /0743
* " Pill-.7589.
9.5o75. - ho -
aus einer Reihenschaltung von JK-Flip-Flops 56(«) aufgebaut
ist. Insbesondere werden die Deltamodulationsimpulse unmittelbar dem J-Eingang des Flip-Flops 56(i) zugeführt.
Der Inhalt dieses Schieberegisters wird dabei mit der genannten Frequenz f weitergeschoben. Von den genannten
Flip-Flops 56(.) ist jeweils der Q-Ausgang mit einem Eingang nur eines UND-Tores einer Gruppe von UND~Toren 58(.)
verbunden, die normalerweise gesperrt sind.
Im dargestellten Digitalfilter sind die Filterkoeffizienten,
mit denen die Deltainodulationsimpulse,
die in den Flip-Flops 56(.)'t .., 56(7) gespeichert sind,
multipliziert werden müssen, +ht + 12, +6, -1, -3» ~1 bzw. +1.
Zum Durchführen dieser Multiplikationen sind einerseits die Ausgange der UND-Tore 58(i), 58(2), 58(3), 58(?) über
ein ODER-Tor 59 mit dem Vorwärtszähleingang eines Vorwärts-RückwärtsxKhlers
60 und die Ausgänge der UND-Tore 58(4),
58(5), 58(6) über ein ODER-Tor 61 mit dem Rückwärtszähl»
eingang des Zählers 60 verbunden. Andererseits werden diesen UND-Toren 58(.) .Eiifcsperrungsirnpulse zugeführt.
Die genannten Entsperrungsimpulse werden von
einem Stoucrkreis 32 erzeugt und über Parallelleitungon
62(i)-62(7) den UND-Toren 58(.) zugeführt. Dieser Steuerkreis ejithJilt dazti v;icder einen Taktimpulsgenerator 19,
dor mit einer Frequenz entsprechend 29 f, Taktimpulse
liefert; das bedeutet 29 mal höher als die Deltamodulation?-
509 881 /07 A3
. 7589. P.5.75. - 41 -
frequenz. Diese Taktimpulse werden einem zyklischen Zähler 63 niit einer Periode von 29 Taktirnpulsen zugeführt.
Dieser Zähler 63 ist an ein Dekodiernetzwerk 6h mit 8 parallelen
Ausgängen 62(i), ... 62(7) angeschlossen. Die
Impulse, die am Ausgang 62(θ) auftreten, werden als Steuerimpulse
für den Deltamodulator 55 und als Weiterschiebeimpulse
für das Schieberegister 56 benutzt. Die Impulse,
die an den Ausgängen 62(i)-62(7) auftreten, werden den
UND-Toren 58(.) zugeführt. Insbesondere tritt ein Impuls
am Avisgang 62(o) bei der ersten Zahlerstellung (Zählerstellung 8) des zyklischen Zählers 63 auf. Bei den nachfolgenden
vier Zählstellungen (Zählstellungen 1, 2, 3, h)
tritt jeweils ein Impuls am Ausgang 62(i), bei den nachfolgenden zwölf ZählStellungen (Zählstellungen 5» 6, 7··.16)
,tritt jeweils ein Impuls am Ausgang 62(2) auf usw. Auf diese Weise kennzeichnet die Anzahl Impulse, die an einer
der Leitungen 62(i)-62(.7) auftritt, den erforderlichen Filterkoeffizienten, Denn das'im Speicherelement 56(i)
gespeicherte Deltamodulationsbit wird beispielswexse vier mal dem Zähler 56 zugeführt, das im Speicherlement 56(2)
gespeicherte Deltarnodulätionsbit zwölf mal usw. Der Inhalt
des Zählers kann nach einem vollständigen Zyklus des Zählers 63 ausgelesen werden. Im dargestellten Ausführungsbeispiel wird der Inhalt des Zählers über einen Uebertragungs·
kreis 65 in ein Schieberegister 66 eingeschrieben. Dieser
509881/074 3
PHKo7589.
9.5.75.' - kz -
Uebertragungs!a"eis 65 .kann auf bekannte Weise mit normalerweise
gesperrten UND-Toren ausgebildet werden, die durch
die Impulse, die an den Ausgangslcitungen 62(o) auftreten,
entsperrt werden. Nach Frequenzmultiplikation mit einem
geeignet gewählten Faktor (beispielsweise Faktor 5) in
einem Frequenzmultiplikator 67» kann das Signal an dieser Ausgangsleitung 62(o)· zugleich zum reihenweisen Auslesen
der Bits im Schieberegister 66 benutzt werden.
Es sei bemerkt, dass im betrachteten Avisführungsbeispiel, in dem ein deltamoduliex-tes Signal gefiltert
und in einer Folge bin'irer Kodeworte umgewandelt · wird, die aus einer bestimmten Anzahl Bits mit unterschiedlichcm
Gewicht bestehen, der Zähler 60 nicht nach jedem
Zyklus des Zählers 63 auf Null zurückgestellt wird,
Obschon in diesem Ausführungsbeispiel ein deltamöduliertes Signal betrachtet wurde, kann auch ein
PCM-Signal, das aus binären Zahlen x(nT) besteht, in die
Speicheranordnung 56 eingeschrieben werden. Die Speicherelemente
56(<>)t die in diesem Ausführungsbeispiel nur
aus je einem Flip-Flop bestehen, müssen dann entsprechend den obenstehenden Ausführungsbeispielen angepasst worden»
Auch muss jedes der UND-Tore 58(») bis zu einer Anzahl
UND-Tore, die der Anzahl Bits pro Binärzahl x(nT) entspricht, ausgebaut werden, und weiter muss dor Vorwärts«
Rückwärtszähler 60 durch einen Akkumulator ox^set&t werden,
509881/0743
pun.7589.
9.5.75. - h3 -
der nach jedem ZyIc] ns des Zählers 63 rückgcstellt wird.
In Fig» 6 ist eine Abwandlung dos Ausführungsbeispiels
nach Fig. 5 dargestellt. In dieser Fig. 6 werden
dieselben FiItcrkoeffizicnten verwendet wie in Fige 5>
jedoch sind dabei diese Filterkoeffizienten nicht linear
kodiert, sondern v/i odor in eine Anzahl Multiplikationsfaktoren
aufgeteilt, die je eine ganze Fotons von zwei
sind; beispi olsv/eir.e.: h--2~ \ 12=23+22; 6-2 h-22.
Die Anordnung nach Fig0 6 ist ebenfalls zum
Filtern einen deltaiiiodulierten Signals eingerichtet, und
dor Fig. 5 entsprechende Elemente sind aus diesem Grunde
in Fig. 6 mit denselben Bezugszeichen angegeben. Dieses Ausführungnbeispiel weicht von dem nach Fig. 5 im wesentlichen
darin ab, dass statt eines VorwJirtn-Ruckwiirtszahltirs
wieder ein Akkumulator lh verwendet wird» Diese Mas«nähme
zusammen mit der obengenannten Kodierung der Filterkoeffizleilten
hat γ,πν Folge, dass die Frequenz des Taktimpuls—
ij'iijicrators 19 wesentlich niedriger gewählt werden kann
als im Falle der Anordnung nach Fige 5» so betr'tgt beispielsweise"
diese Frequenz nun 11 f,.
In 'diesen Ausfuhrungsbeispiel werden die Takt —
impulse wieder einem zyklischen Zähler 63 mit einem Zyklus von 11 TaLtimpulsen zugeführt. An diesen Zähler ist ein
lii^-.odd.cmotzwork GW nit 11 Aucgfingon 68( . ) angeschlossen.
Bei der ersten Zählstellung (zMhlstellung o) des Zähler-
50 9 88 1 /07A3
IHN.7589. 9.5.75. - kk - .
zyklus tritt nun ein Xmpuls an der Ausgangsleitung 68(o)
auf; bei der zweiten Zählstellung (Stellung 1) tritt an der Ausgangsleitung 68(i) nur ein Impuls auf; bei der
dritten Zählstellung (stellung 2) an der Ausgangsleitung
68(2) nur ein Impuls usw. Die auf diese Weise nacheinander und an verschiedenen Ausgangsleitxingen 68(.) des Dekodiernetzwerkes
68 auftretenden Impulse werden ersten Eingängen von UND~Toron 68(.) zugeführt. Diese UND-Tore sind auf die
in der Figur angegebene Weise mit je einem zweiten Eingang mit einem Ausgang eines Speicherelementes 56(.. ) und mit
ihren Ausgängen über ODER-Tore 70-73 mit Eingängen 13(.)
des Akktunulators 14 verbunden. Die Ausgänge des UND-Tores
69(8) und der Ausgang des ODER-Tores 7"! sind ausserdem
über ein gemeinsames ODER-Tor 7^ mit dem Addier-Subtrahiereingang
13(p) des Akkumulators verbunden. Ebenso wie in
den Anordnungen nach den Fig. 1-4 bilden die gleichzeitig an den Eingängen des Akkumulators ~\k auftretenden Bits
eine Biriärzahl, die in diesem Ausführungsbeispiel nur an
einer Stelle ein "1"~Bit enthält und deren Polarität durch
das am Eingang 13(p) auftretende Bit angegeben wird.
Hat dieses Polaifitätsbit den Wert "0", so erfolgt eine
•Addition der angebotenen Zahl zum Inhalt des Akkumulators, hat dieses Polaritätsbit den Wert "1", so wird die angebotene
Zahl vom Inhalt des Akkumulators subtrahiert. Avif dieselbe Art und Weise, wie dies für das Ausführungs-
509881 /0743
7589. 9.5.75. - h5 -
beispiel nach Pig» 5 beschrieben wurde, kann der Inhalt des Akkumulators mit einer gegebenen Taktfrequenz ausgelesen
werden, wobei BinJirzahlen zur Uebertragung oder
zur Weiterverarbeitung verfügbar werden« Auch in diesem AusfUhrungsbeispiel wird der Akkumulator nach einem Zyklus
des zyklischen Zählers 63 nicht in die Nullstellung zurückgesetzt.
509881/0743
Claims (1)
- ■ - " PHN.7589.9.5.75. - 46 -252Λ749PATENTANSPRÜCHE:1 J Digitale Filteranoz'dnung zum Bearbeitenbinärkodierter Signalabtastwerte zur Erzeugung einer Folge von Ausgangsabtastwerten, die mit einer gegebenen Abtastperiode T auftreten tuid die je wenigstens durch die Summe einer Anzahl der genannten Signalabtastwerte gebildet werden, die dabei mit je einem gegebenen Filterkoeffizienten multipliziert sind, mit einer ersten Speicheranordnung, die zum Speichern der genannten Anzahl von Signalabtastwerten eingerichtet ist, mit einer Multiplizieranordnung zum Multiplizieren eines Signalabtastwertes mit dem betreffenden Filterkoeffizienten, mit einer Steueranordnung, die mit der genannten ersten Speicheranordnung und mit der genannten Multiplizieranordnung gekoppelt .Ist, dadurch gekennzeichnet, dass jeder Filter— koeffizient, der dem Wert Null nicht entspricht, durch eine Anzahl Mul-tiplikationsfaktoren gebildet wird, die je einen Wert aufweisen, der dem Wert 2 genau entspricht, wobei 2 die Grundzahl des binJIren Systems ist und η eine ganze Zahl und die Anzahl Multiplikationsfaktoren mindestens eines Filterkoeffizienten von der mindestens eines anderen Filterkoeffizienten abweicht, dass die Steueranordnung innerhalb einer Abtiistperiode T der Ausgangsabtantwerte einen in der genannten eisten Speicheranordnung gespeicherten Signalabtaswert eine Anzahl Male509881/07A3PIIN. 7589. 9.5.75. - 47 -dor genannten Multiplizieranordnung zuführt, welche AnzahlMale der Anzahl Multiplikationsfaktoren des zum betreffenden SJgnalnbtastvert gehörenden Filterkoeffizienten entspriicht φ2 ο Digitale Filteranordnung nach Anspruch 1,dadurch gekennzeichnet, dass der Steuerkreis eine erste Quelle zum Liefern eines periodischen Steuersignals enthiilt, von dein ,jede Periode durch eine Folge binärer Kode— werte gebildet wird, die je mindestens ein Bit enthalten, wobei vorbestitMMite Steuerkodeworte iimorhalb der genannten Periode ilus Steuersignals in unabhängig voneinander eingestellten Zeitabständen .untereijmnder auftreten und jov.eils beim Auftreten der genannten vorbestimmten Kodeworte ein anderer Signalabtastwert in der genannten Multiplizierano rdmm g be ar b e i t e t wird .3» Digitale Filteranordnung nach Anspruch 2,dadurch gekennzeichnet, dass die Anordnung eine zweite Quelle zum Abgeben der Multiplikatiojisfaktoren enthält und dass eine Einrichtung innerhalb des Zeitabstandes der vorbestimmten Steuerkodeworte der Hu3tiplizieranordnung eine Anzahl nacheinander auftretender Multipli];:ntionsf.-i]:toTT.Ji der zweiten Quelle zur Multiplikation n;it einem infolge eines Stouerkodewortes der Multiplizieraiionlnunf; zugeführt en Sri gnalabta stvortes zuführt »50 9 88 1 /07k3. ; . ;PiiN,7589.9.5.75. - 48 -k» Digitale Filteranordnung nach Anspruch 1,dadurch gekennzeichnet, dass in der Anordnung eine dritte Quelle zum Abgeben der genannten Multiplikationsfaktoren in unabhängig voneinanderneingestellten Zeitabständen untereinander eingerichtet ist und dass der Steuerkreis jeweils innerhalb eines eingestellten Zeitabstandes der Multiplizieranordnung eine gegebene Anzahl vorbestimmter Signalabtastwerte zur Multiplikation dieser Signalabtastwerte mit dem letzten von der dritten Quelle abgegebenen Multiplikationsfaktor führt.5* Digitale Filteranordnung nach einem der vorstehenden Ansprüche, wobei die Multiplizieranordnung feinen Akkumulator enthält, dadurch gekennzeichnet, dass In der Multiplizieranordnung vor dem Akkumulator eine Koaaaa Schiebeanordnung' angeordnet ist, über die die Signalabtastwerte dem Akkumulator zugeführt werden und die das Komaa des Signalabtastwertes über eine Anzahl Stellen verschiebt, die dem Exponenten η des betreffenden Multiplikationsfaktors entspricht, welche Verschiebung eine Multiplikation dieses Signalabtastwertes mit dem betreffenden Multiplikationsfaktor kennzeichnet, 6· Digitale Fi It er anordnung nach Anspruch 2,und 5, dadurch gekennzeichnet, dass die Kommaschiebeanordnung durch die vorbestimmten Steuerkodeworte gesteuert wird*509881/0743ΡΗΝ·7589.9.5.75. - 49 -7. Digitale -Filteranordnung nach Anspruch U und 5i dadurch gekennzeichnet, dass die Kommaschiebeanordnung durch die Multiplikationsfaktoren gesteuert wird»8, Digitale Filteranordnung nach Anspruch 4, wobei die Multiplizieranordming einen Akkumulator enthält, dadurch gekennzeichnet, dass dieser Akkunmlator durch einen schiebenden Akkumulator gebildet wird, dessen Inhalt unter Ansteuerung untereinander jeweils um einen Faktor 2 in ihrer Grosse abweichender Multiplikationsfaktoren der dritten Quelle um nur eine Stelle verschoben wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NLAANVRAGE7408032,A NL176124C (nl) | 1974-06-17 | 1974-06-17 | Digitaal filter met vereenvoudigde vermenigvuldiginrichting. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2524749A1 true DE2524749A1 (de) | 1976-01-02 |
DE2524749C2 DE2524749C2 (de) | 1987-04-16 |
Family
ID=19821553
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752524749 Granted DE2524749A1 (de) | 1974-06-17 | 1975-06-04 | Digitale filteranordnung zum bearbeiten binaer codierter signalmuster |
Country Status (10)
Country | Link |
---|---|
US (1) | US3988606A (de) |
JP (1) | JPS5536207B2 (de) |
AU (1) | AU499212B2 (de) |
BE (1) | BE830285A (de) |
CA (1) | CA1020636A (de) |
DE (1) | DE2524749A1 (de) |
FR (1) | FR2315201A1 (de) |
GB (1) | GB1512244A (de) |
NL (1) | NL176124C (de) |
SE (1) | SE401066B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2728890A1 (de) * | 1976-07-06 | 1978-01-12 | Philips Nv | Nicht-rekursives diskretes filter |
DE2906156A1 (de) * | 1978-02-20 | 1979-08-23 | Philips Nv | Digitale filteranordnung fuer nicht- linear quantisierte pcm |
DE2840471A1 (de) * | 1978-09-16 | 1980-03-20 | Standard Elektrik Lorenz Ag | Digitales filter |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7800406A (nl) * | 1978-01-13 | 1979-07-17 | Philips Nv | Inrichting voor het filteren van gecomprimeerde pulscode gemoduleerde signalen. |
US4232373A (en) * | 1978-04-14 | 1980-11-04 | Regents For Education Of The State Of Rhode Island | Compensation of fluidic transducers |
US4255794A (en) * | 1978-05-10 | 1981-03-10 | Nippon Electric Co., Ltd. | Digital filter |
US4215280A (en) * | 1978-09-01 | 1980-07-29 | Joseph Mahig | Phase responsive frequency detector |
JPS55153052A (en) * | 1979-05-16 | 1980-11-28 | Nec Corp | Digital multiplier |
FR2463416A1 (fr) * | 1979-08-14 | 1981-02-20 | Onera (Off Nat Aerospatiale) | Analyseur spectral a filtres numeriques recursifs |
NL8203520A (nl) * | 1982-09-10 | 1984-04-02 | Philips Nv | Digitale filterinrichting. |
US4691293A (en) * | 1984-12-28 | 1987-09-01 | Ford Aerospace & Communications Corporation | High frequency, wide range FIR filter |
US4791597A (en) * | 1986-10-27 | 1988-12-13 | North American Philips Corporation | Multiplierless FIR digital filter with two to the Nth power coefficients |
FR2618925B1 (fr) * | 1987-07-30 | 1989-12-15 | Rault Jean | Dispositif de calcul numerique pour installation de transmission de donnees en code 2b 1q ou analogue |
US7076217B1 (en) | 1999-11-23 | 2006-07-11 | Micro Linear Corporation | Integrated radio transceiver |
US7027792B1 (en) | 1999-11-23 | 2006-04-11 | Micro Linear Corporation | Topology for a single ended input dual balanced mixer |
US6985541B1 (en) * | 1999-11-23 | 2006-01-10 | Micor Linear Corporation | FM demodulator for a low IF receiver |
US7483479B2 (en) * | 2004-09-16 | 2009-01-27 | Keyeye Communications | Scaled signal processing elements for reduced filter tap noise |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3506813A (en) * | 1966-06-13 | 1970-04-14 | Hewlett Packard Co | Signal-to-noise ratio enhancement methods and means |
US3639848A (en) * | 1970-02-20 | 1972-02-01 | Electronic Communications | Transverse digital filter |
US3732409A (en) * | 1972-03-20 | 1973-05-08 | Nasa | Counting digital filters |
FR2188367B1 (de) * | 1972-06-01 | 1980-03-21 | Ibm France |
-
1974
- 1974-06-17 NL NLAANVRAGE7408032,A patent/NL176124C/xx not_active IP Right Cessation
-
1975
- 1975-05-22 GB GB22208/75A patent/GB1512244A/en not_active Expired
- 1975-05-30 US US05/582,309 patent/US3988606A/en not_active Expired - Lifetime
- 1975-06-04 DE DE19752524749 patent/DE2524749A1/de active Granted
- 1975-06-11 CA CA229,062A patent/CA1020636A/en not_active Expired
- 1975-06-13 SE SE7506777A patent/SE401066B/xx not_active IP Right Cessation
- 1975-06-16 BE BE157367A patent/BE830285A/xx not_active IP Right Cessation
- 1975-06-17 JP JP7279775A patent/JPS5536207B2/ja not_active Expired
- 1975-06-17 FR FR7518897A patent/FR2315201A1/fr active Granted
- 1975-06-17 AU AU82148/75A patent/AU499212B2/en not_active Expired
Non-Patent Citations (4)
Title |
---|
DD-Z.: Nachrichtentechnik-Elektronik, 1973, H.3, S.85 u.86 * |
DE-Buch: A.P.Speiser, Digitale Rechenanlagen, 1961, S.198,199 * |
DE-Z.: NTZ, 1972, H.11, S.492-496 * |
US-B.: Richards,R.K.: Arithmetic Operations in Digital Computers, 1956, S.136-176 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2728890A1 (de) * | 1976-07-06 | 1978-01-12 | Philips Nv | Nicht-rekursives diskretes filter |
DE2906156A1 (de) * | 1978-02-20 | 1979-08-23 | Philips Nv | Digitale filteranordnung fuer nicht- linear quantisierte pcm |
DE2840471A1 (de) * | 1978-09-16 | 1980-03-20 | Standard Elektrik Lorenz Ag | Digitales filter |
Also Published As
Publication number | Publication date |
---|---|
JPS5112746A (de) | 1976-01-31 |
BE830285A (fr) | 1975-12-16 |
SE401066B (sv) | 1978-04-17 |
AU8214875A (en) | 1976-12-23 |
NL176124B (nl) | 1984-09-17 |
AU499212B2 (en) | 1979-04-12 |
CA1020636A (en) | 1977-11-08 |
FR2315201B1 (de) | 1982-04-16 |
NL176124C (nl) | 1985-02-18 |
NL7408032A (nl) | 1975-12-19 |
JPS5536207B2 (de) | 1980-09-19 |
FR2315201A1 (fr) | 1977-01-14 |
SE7506777L (sv) | 1975-12-18 |
GB1512244A (en) | 1978-05-24 |
US3988606A (en) | 1976-10-26 |
DE2524749C2 (de) | 1987-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2524749A1 (de) | Digitale filteranordnung zum bearbeiten binaer codierter signalmuster | |
DE2150878C3 (de) | Rekursives digitales Filter | |
DE4237875C2 (de) | Delta-Sigma-Konverter n-ter Ordnung und Verfahren zur Delta-Sigma-Konvertierung | |
DE2918692C2 (de) | Digitalfilter | |
EP0421395B1 (de) | Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal | |
DE2039228C3 (de) | Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts | |
DE3303269A1 (de) | Verfahren und vorrichtung zur division von bcd-zahlen | |
DE2718229C2 (de) | Codiereinrichtung zur Umsetzung eines analogen Eingangssignals in ein PCM-Signal hoher Auflösung | |
DE2501531A1 (de) | Digitale anordnung zum umwandeln komprimierter deltamodulierter signale in pcm-signale | |
DE2900844A1 (de) | Anordnung zum filtern komprimierter pulskodemodulierter signale | |
DE2321298C3 (de) | Anordnung zum Umsetzen einer aus aufeinanderfolgenden Ziffern absteigender Wertigkeit bestehenden Zahl mit einer hohen Basis in eine Zahl mit einer niedri- | |
DE2704756A1 (de) | Digital-analog-umsetzer | |
DE1007085C2 (de) | Elektronisch arbeitender Zaehler | |
DE1241159B (de) | UEbertragschaltung fuer ein Schnelladdierwerk | |
DE3621446A1 (de) | Geraet zum digitalen verarbeiten von kontinuierlichen bitstroemen | |
DE2324692C2 (de) | Digital-Analog-Wandler | |
DE2253746A1 (de) | Modul-signalprozessrechner | |
DE2210037C3 (de) | Speicher-Prozessor-Element | |
DE1116923B (de) | Divisionsanordnung fuer Ziffernrechner | |
DE1181459B (de) | Multiplikationsschaltung fuer elektronische Zifferrechenmaschinen | |
DE2428346C3 (de) | Anordnung zur Verwirklichung einer vorbestimmten Übertragungskennlinie | |
DE2704258B2 (de) | Digital-Analog-Wandler | |
DE2315987B2 (de) | Digital-analog-umsetzer, insbesondere fuer einen nach dem iterativverfahren arbeitenden codierer | |
DE1806749B2 (de) | Ziffern- und funktionszeichen-darstellungseinrichtung fuer elektronische rechengeraete | |
DE3330688A1 (de) | Dividierschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |