DE2039228C3 - Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts - Google Patents

Description

signal enthaltenen Dezimalziffern zurück in das anderen Steuerausgänge gehören zu konventionellen Dktale Zahlensystem umgesetzt werden, wie der logischen Torschaltungen in der Steuereinheit 10, Zähler Stufen durchläuft. die jedoch in den Fig. 1 und 3 nicht besonders dar-

Die Erfindung schafft damit in besonders ein- gestellt sind. Diese Ausgänge sind an den verschiefacher Weise durch zweimaliges Umsetzen eine Lö- 5 denen Eingängen in den F i g. 1 und 3 in Klamsung des genannten Problems. Schwierigkeiten, die mern () angegeben und in der Baoleschen Schreibsich beispielsweise aus einer Multiplikation mit einer weise entsprechend der Verknüpfung von logischen negativen Potenz der Basis des dekadischen Zahlen- Signalen notiert, die zur Einleitung eines Signals an systems bei Stellenwertverschiebung nach rechts dem entsprechenden Ausgang notwendig sind,
sonst ergäben, können bei der erfindungsgemäßen io Somit bedeutet (54 · CTRφθ + 55 · QT) einen Einrichtung nicht auftreten. Ausgang aus der Steuereinheit 10 und gibt an, daß ein

Zweckmäßige Ausführungsformen der erfindungs- Steuersignal am Ausgang (54 · CTR φ 0 + 55 · SI) gemäßen Schaltungsanordnung sind Gegenstand der auftritt, wenn Steuersignale gleichzeitig auf jeden Unteransprüche. der Ausgänge 54 und CTRφθ oder 55 und ST

Die Erfindung wird nachstehend an einem Aus- 15 gegeben werden.

führungsbeispiel unter Bezugnahme av^e. die Zeich- In den Registern der Fig. 1 und 3 finden Flipnungen beschrieben. Im einzelnen zeigt Flops Verwendung als Zeitgeber- und Steuerschal-

F i g. 1 eine schematisches Blockdiagramm einer tungen gemäß F i g. 2.

Datenverarbeitungsanlage zur Umwandlung einer Ein Flip-Flop wird durch einen Buchstaben bzw.

binär kodierten Oktalzahl in einem Bruch, zo einen Buchstaben und ein Symbol mit nachfolgendem

Fig. IA die Organisation der Flip-Flops in den »F« bezeichnet, d.h. beispielsweise QIF, während Registern aus den F i g. 1 und 3, die Ausgänge des Flip-Flops in gleicher Weise, je-

F i g. 2 die Zeitgeber- und Steuer-Flip-Flops, wie doch ohne den Buchstaben F benannt werden. Ein sie in der Datenverarbeitungsanlage nach den F i g. 1 mit Querstrich versehenes Symbol, d. h. beispiels- und 3 Verwendung finden, 25 weise SI. bezeichnet einen Ausgang, der ein Steuer-

F i g. 3 ein schematisches Blockdiagramm der mit signal erhält, wenn das entsprechende Flip-Flop, den Merkmalen der Erfindung ausgestatteten Diten- d. h. QlF, im Zustand 0 steht. Ein ungestrichenes Verarbeitungsanlage zur Umwandlung des binär ko- Symbol, d.h. ßl, bezeichnet einen Ausgang, der dierten Bruches in eine binär kodierte Dezimalzahl ein Steuersignal empfängt, wenn das entsprechende und anschließend in binär kodierte Oktalziffern; die 30 Flip-Flop, d. h. QlF, in einem Zustand 1 steht. Die Schaltungen nach den F i g. 1 und 3 bilden ein ein- Buchstabenbezeichnung für ein Register mit nachheitliches System, das zum Zwecke der Darstellung folgender Nummer einer Zelle dient zur Identifiauf die beiden Blätter verteilt wurde. So enthält kation jedes Flip-Flops in einem Register. Somit hat F i g. 3 Schaltungen, die auch in F i g. 1 enthalten und also das Y-Register die Flip-Flops YOF bis Y41F demzufolge mit gleichen Bezugszeichen versehen 35 sowie die entsprechenden Ausgänge YO. Yö,..., sind, Y41.T4T.

F i g. 4 ein Flußdiagramm für die Sequenz der Ar- In den Flußdiagrammen der F i g. 4 und 5 be-

beitsschritte der Datenverarbeitungsanlage gemäß deutet beispielsweise die Notation A ^O (Fig. 4), Fig. 1 zur Umwandlung einer kodierten ganzen Zahl daß das /1-Register auf 0 gesetzt werden soll, und in einen binär kodierten Bruch, 40 die Notation A -<- Y (Fig. 4), daß der Inhalt des

Fig. 5 A bis 5C ein Flußdiagramm für die Ab- Y-Registers in das A-Register übertragen wird, folge der Arbeitsschritte der Datenverarbeitungs- CTR-I (F i g. 4) bedeutet, daß der Zähler um einen anlage nach F i g. 3 zur Urnwandlung eines Bruches Zustand herunterzälilt. Ferner bedeutet beispielsin eine dezimaJe ganze Zahl und zur Umwandlung weise A [38 : 39] «·-CC [41 : 39], daß der Inhalt einer dezimalen ganzen Zahl in ein kodiertes oktales 45 der 39 Flip-Flops in dem CC-Register, beginnend mit Signal. dem Flip-Flop 41, in die 39 Flip-Flops im Λ-Re-

Die Fig. 4 und 5A bis 5C erläutern die Ausfüh- gister, beginnend mit dem Flip-Flop 38, übertragen rung eines Befehls zur Stellenwertverschiebung nach werden soll (vgl. F i g. 4). In den Flußdiagrammen rechts. zeigen Kästen, die auf einer Ecke stehen, an, daß die

Terminologie ⁵° ^Beding^ung ^{in dem} Kasten vor dem Weitergang ge

prüft wird.

In F i g. 1 und 3 sind die Ausgänge 50 bis 517 der _{A AU}„_emeine Erläuterung

Steuereinheit 10 gezeigt. Davon sind in Fig. 1 nur ^{A> A11}8^ememe ^läuterung

50 und 59 und in Fig. 3 510 und 517 gezeigt; der Der Schiebe-Rechts-Befehl gibt an, daß eine biRest ist durch gestrichelte Linien angedeutet. Die ₅₅ när kodierte, ganze Zahl nach rechts um so viele Abfolge, in der die Steuersignale an diesen Ausgän- Dezimalstellen verschoben werden soll, wie der Stelgen auftreten, ist in den Flußdiagrammen der F i g. 4 lenfaktor angibt. Dabei ergibt sich nach dem Stel- und 5 erläutert. Die Bezugszeichen für die Aus- lenwertverschieben eine binär kodierte, ganze Oktalgänge sind neben den einzelnen Flußkästen in den rrnhl sowie eine binär kodierte Dezimalzahl am nied-Fig. 4 und 5 zu sehen. Die Sequenz der Arbeits- 60 rigstelligen Ende, wobei die Anzahl von Dezimalschritte der Steuereinheit 10 wird aus der folgenden stellen von dem Stellcnfaktor angegeben wird. Die Beschreibung, betreffend die Fig. 4 und 5, deutlich binär kodierten Oktalzahlen können dabei als Wörwerden. ter von einfacher oder auch von doppelter Genauig-

Die Steuereinheit 10 besitzt zusätzliche Ausgänge, keit vorliegen.

die verschiedene Operationen in dem System nach 65 Der Schiebe-Rechts-Befehl wird in zwei Phasen F i g. 1 steuern. Diese Ausgänge aus der Einheit 10 ausgeführt. Während der Phase I wird eine ganze sind nicht besonders bezeichnet, lediglich allgemein Oktalzahl in einen Oktalbruch verwandelt, was Vormit »andere Steuerausgänge« angegeben. Diese teile in der apparativen Auslegung der Anlage

<r

bringt. Bei Vorliegen einer ganzen Oktalzahl von doppelter Genauigkeit wird ein Teil in einen Bruch umgewandelt.

Während der Phase II wird der Oktalbruch in eine ganze binär kodierte Dezimalzahl umgesetzt und sodann die höchststelligen DezimalzifTern entsprechend der geforderten Stellenwertverschiebung wieder in das binär kodierte Oktalsystem konvertiert. Ähnlich wird mit der niedrigststelligen Hälfte einer Zahl von doppelter Genauigkeit verfahren.

Zur weiteren Erläuterung werde als einfaches Beispiel die Oktalzahl 123 betrachtet. Während der Phase I wird die Oktalzahl 123 mit einer Konstanten, nämlich dem oktalen Äquivalent von ΙΟ"³ multipliziert, so daß sich ein Oktalbruch ergibt, der kleiner als 1 ist. Selbstverständlich sind die erwähnten Zahlen binär kodiert.

Während der Phase II wird der binär kodierte Oktalbruch durch wiederholtes Multiplizieren mit dezimal 10 in eine binär kodierte Dezimalzahl umgewandelt, deren Ziffern nach jeder Multiplikation einzeln als Überflußziffern aufgesammelt werden. Der zugehörige Algorithmus ist an sich bekannt und beispielsweise in der erwähnten Auslegeschrift 10 99 765 beschrieben. Es werden also folgende Stufen durchlaufen:

octal dezimal octal

ÖJ23-10= 1,23

0^3 · 10 = 12,3

Ö3 -10= 123

Die Anlage wandelt sodann soviel binär kodierte Dezimalziffern in binär kodierte Oktalziffern um, daß die von dem Stellenfaktor bezeichnete Anzahl von niedrigststelligen Dezimalziffern zurückbleibt. Die Umsetzung in das Oktalsystem beginnt dabei von der höchststelligen Dezimalziffer an.

Bei dieser Umsetzung wird der sich aus der faktorisierten Darstellung einer Zahl in einem Zahlensystem ergebende Algorithmus ausgenutzt. Diese faktorisierte Darstellung einer Zahl mit den Ziffern u_m ..., w₀ in einem Zahlensystem mit der Basis b hat bekanntlich die Form:

(... (u_mb

u_m_₁)b + ... )b + u_t)b + M₀.

ίο Die Anlage ist dabei in besonderer Weise so ausgelegt, daß mehrere Teilschritte gleichzeitig ausgeführt werden können. So ist in Tabelle IV erläutert, daß das Multiplizieren einer Dezimalziffer mit der Basis und das Addieren der nächstniedrigen Dezimal-

ziffer gleichzeitig abläuft. Wie weiter unten noch dargestellt wird, gelingt dies unter Verwendung eines Parallel-Addierers mit zwei Eingangsgruppen. Dabei wird mit einem 1-2-4-8-Binärkode gearbeitet. Zur Darstellung einer Dezimalziffer in diesem Kode

ao benötigt man vier Bitstellen, während für eine Darstellung einer Oktalziffer drei Bitstellen ausreichen. Daher werden bei der Umsetzung der binär kodierten Dezimalziffer u_m (sie sei beispielsweise 0001) an der höchststelligen Seite zwei Binärstellen hinzugenommen, so daß sich zwei Oktalziffern zu je drei Bitstellen ergeben (im erwähnten Beispiel also: 000 001). Die höchststellige Oktalziffer wird dann mit dezimal 10, der Basis b also, multipliziert. Das Produkt wird zur nächststelligen Dezimalziffer u_m ., addiert, so daß

das Ergebnis die in binär kodierte Öktalform umgesetzte höchststellige und nächste Dezimalziffer darstellt. Dieser Arbeitsschritt wird so oft wiederholt, bis die gewünschte Anzahl von Dezimalziffern in binär kodierte Oktalform umgewandelt worden ist.

Angenommen, der Stellenfaktor betrage 1, dann werden die dezimal kodierten Ziffern 123 in das oktale System zurückverwandelt, mit Ausnahme der niedrigststelligen Ziffer 3. Nach dem vorstehend ausgeführten Algorithmus ist b die dezimale 10 bzw. die binäre 1010, so daß die Umsetzung nach folgendem Schema stattfindet (vgl. Tabelle IV):

2 3

23

(000001)

y W

(00000110 dezimal) = (00101 0)^2,3

(001010

(1)

(2)

(3)

1 2 dezimal

Man sieht also, daß die Dezimalziffern 12 zurück 65 Das hier beschriebene Ausführungsbeispiel der Anbinär oktal kodiert sind, wobei nur eine Ziffer, näm- lage arbeitet mit 13 Oktalziffem einfacher Genauiglich die Ziffer 3 in binär kodierter Dezimalform zu- keit und 26 Oktalziffern doppelter Genauigkeit. Die rückbleibt. größte Anzahl von Dezünalziffern. die in einer nach

7 8

rechts stellenwertverschobenen Zahl benötigt wer- wird die octale ganze Zahl als Ganzes in einen Bruch

den, ist 12. Folglich wird in der Anlage 10~¹² bzw. umgewandelt. Wenn die octale ganze Zahl eine Zahl

dessen oktales Äquivalent mit der ganzen Oktalzahl von doppelter Genauigkeit ist, wird sie teilweise in

multipliziert, um sie in Bruchform umzuwandeln. einen Bruch konvertiert.

10 ist deshalb ausgewählt worden, weil diese Zahl 5 Fig. 1 zeigt in Form eines Blockdiagramms die

die Basis desjenigen Zahlensystems ist, in das die Einrichtung zur Umwandlung der octalen ganzen

genannte Zahl durch wiederholtes Multiplizieren mit Zahlen in einen octalen Bruch. Die Organisation und

dezimal 10 umgewandelt werden soll. 12 ist deshalb der Betrieb dieser Einrichtung nach Fig. 1 sind fol-

als Potenz gewählt worden, weil sie gleich der größten gende:

Anzahl der erforderlichen Dczimalziffern ist. Die io Zunächst speichert eine Quelle 13 einen Schiebe-Tabelle III gibt das oktale Äquivalent von dezimal rechts-Befehl in ein Befehlsregister 11 und ein Stel-10-'² an. Der Oktalbruch beginnt mit 13 Nullen und lenfaktor-Signal in das Stellenfaktorregister 72. Dei ist in Tabelle III dann nur noch in seinen weiteren Stellenfaktor bezeichnet die Zahl an Dezimalziffern, 27 Ziffern angegeben. Damit erhält man die notwen- die in dem Bruchteil der endgültig nach rechts steldige Genauigkeit auch für eine Zahl von doppelter 15 lenwertverschobenen Zahl erforderlich sind.
Genauigkeit. Bei einer Zahl von einfacher Genauig- Man betrachtet zunächst die Umwandlung einer keit werden nur die höherstelligen 14 Ziffern octalen ganzen Zahl von einfacher Genauigkeit in benötigt, während bei einer Zahl von doppelter Ge- einen octalen Bruch. Die Quelle 13 speichert die nauigkeit alle 27 Ziffern verwendet werden. 13 oktale octal ganzzahligen Signale von einfacher Genauig-Stellen entsprechen 12 Dezimalstellen und 26 oktale ao keit in ein Y-Register 14. Die octale ganze Zahl wird Stellen entsprechen 24 Dezimalstellen. Somit wird dann in das /4-Register 16 übertragen.
10~¹² mindestens bis zu einer solchen Anzahl von Ein Zähler 22 wird entsprechend den 14 oberen Stellen (nicht gerechnet die ersten Nullen) umge- octalen Ziffern aus Tabelle III in einem vorwandelt, als es Stellen bei den oktal kodierten Zahlen bestimmten Zustand gesetzt. Der Zähler 22 zählt gibt. 15 dann durch 14 Zustände, ehe er in den Zustand 0

Die Tabellen I und II erläutern die in der folgen- übergeht. Zum Zwecke der Erläuterung seien die

den Beschreibung verwendete Terminologie. Eine Zählzustände mit 14, 13, 12,... ,0 bezeichnet. Na-

Zahl von einfacher Genauigkeit ist danach gemäß türlich können auch andere Sequenzen von Zählzu-

gängigem Sprachgebrauch ein Wort, das aus 39 Bits ständen Verwendung finden.

(13 Oktaden) besteht, während eine Zahl von 30 Ein Dekodierer 24 spricht auf jeden Zustand des

doppelter Genauigkeit zwei Wörter umfaßt, von Zählers an und erzeugt die entsprechende Ziffer aus

denen jedes 39 Bits enthält. den 14 octalen Ziffern gemäß Tabelle III. Es werden

Man entnimmt der Tabelle I, daß die umzuwan- 14 octale Ziffern benutzt, die eine Octade an Genaudelnde anfängliche Zahl einfacher Genauigkeit eine igkeit mehr ergeben als die 13 Octaden in dem ganzoktale ganze Zahl mit 13 Oktaden ist und nach der 35 zahligen Signal, das umgewandelt wird, um sicherzu-Verschiebung eine Zahl mit zwei Teilen ergibt, von stellen, daß das Ergebnis auf 13 Octaden genau ist. denen ein Teil die verschobene oktale ganze Zahl Der erste Zustand des Zählers entspricht der niedmit maximal 13 Oktaden und der andere Teil eine rigstwertigen Ziffer der oberen 14Ziffern, d.h. der umgewandelte dezimale ganze Zahl mit maximal octalen Ziffer 5, während der Zustand 1 des Zählers 12 Dekaden ist. 40 22 der höchstwertigen octalen Ziffer 4 entspricht.

Der Tabelle II entnimmt man, daß die anfängliche Somit liefert der Ausgang des Entschlüsselet 24

Zahl mit doppelter Genauigkeit zwei Teile umfaßt, eine Reihe von Ausgangssignalen, die der zu benut-

nämlich die obere oktale ganze Zahl mit 13 Oktaden zenden Bruchzahl entsprechen, um die ganzzahligen

und die untere oktale ganze Zahl mit 13 Oktaden, die Signale in dem /4-Register 16 umzuwandeln. Ein

den höherstelligen und den niederstelligen Teil der 45 Multiplizierer 26 multipliziert die vom Dekodierer

Zahl von doppelter Genauigkeit bilden. Nach der gebildeten Ziffern mit dem ganzzahligen Signal in

Verschiebung ergibt sich eine Zahl von doppelter dem A -Register 16, und das Ergebnis (14 Octaden)

Genauigkeit mit drei Teilen, von denen einer die um- erscheint endlich an dem Ausgang 26 a und wird im

gewandelte obere oktale ganze Zahl (13 Oktaden), ein wesentlichen in das A'-Register 18 eingeschrieben,

anderer die umgewandelte untere oktale ganze Zahl 50 Man betrachte nun die Umwandlung einer Zahl

(13 Oktaden maximal) und der dritte schließlich die von doppelter Genauigkeit. Die Quelle 13 speichert

umgewandelte untere dezimale ganze Zahl (maximal ein unteres octal ganzzahliges Signal (vgl. Tabelle II)

12 Dekaden) ist. Die genannten dezimal ganz- in das Y-Register 14 und das obere octal ganzzahlige

zahligen Teile sind diejenigen, die sich nach der Stel- Signal (Tabelle II) in das B-Register 12. Das untere

lenwertverschiebung nach rechts ergeben, während 55 octal ganzzahlige Signal wird dann in das /4-Register

die übrigen Teile die oktal kodieren ganzzahligen, 16 übertragen, genauso wie für eine Zahl mit ein-

nach rechts steilenwert verschobenen Zahlen bilden. fächer Genauigkeit umgewandelt, und das Ergebnis

B Phase I ^w'^rc* ^m ^^as ^-Register 18 eingespeichert. Danach

_TI j, . , ry ,, wird das obere octal eanzzahlige Signal aus dem

Umwandlung von octaler ganzer Zahl _{6o fi}._{Register 12 fa das} ^-Register 16 übertragen, und

ⁱⁿ der Zähler 22 wird in den Zustand 27 gesetzt, der

1. Kurze Beschreibung der Einrichtung _der niedrigstwertigen Ziffer aus den 27 Octalziffern

Der erste Schritt bei der Ausführung eines Schie- aus Tabelle III entspricht, die eine Octalziffer 7 ist.

berechts-Befehls besteht in der Umwandlung der Der Zähler 22 zählt dann durch 27 Zählzustände ent-

octalen ganzen Zahl in einen octalen Bruch, wobei 65 sprechend den 27 Ziffern gemäß Tabelle I von links

die äußerst schnelle Multiplikationstechnik, wie nach rechts.Der Zähler geht dann in den Zustand 0. Die

oben beschrieben, eingesetzt wird. Wenn die octale letzten 14 Zählzustände (vor dem Zustand 0) sind die

ganze Zahl eine Zahl von einfacher Genauigkeit ist, gleichen wie die 14 Zustände für eine Zahl mit ein-

ίο

fächer Genauigkeit; jedoch können sie auch in anderer Reihenfolge durchlaufen werden, je nach der Zählerart und dem Zählcode. Der Dekodierer 24 spricht auf jeden unterschiedlichen Zählzustand des Zählers 22 an und erzeugt die entsprechende Ziffer gemäß Tabelle III. Somit werden die in Tabelle III angegebenen 27 Ziffern von rechts nach links, nacheinander in Sequenz von der höchstwertigen zur niedrigstwertigen Ziffer erzeugt und werden auf den Multiplizierer 26 gegeben. Der Multiplizierer 26 multipliziert die von dem Dekodierer 24 gebildeten Ziffern mit dem oberen octal ganzzahligen Signal, das in dem A -Register 16 gespeichert ist. Das Ergebnis ist ein 27octalziffriges Signal. Die höchstwertigen 13 Octalziffern werden in das /!-Register 16 eingespeichert als das obere Octalprodukt, und die niedrigstwertigen J 4 Octalziffern werden in das Y-Register 14 als der untere Octalbruch eingespeichert. Der Addierer 30 addiert dann den Inhalt des Registers 14 zum Inhalt des X-Registers 18, das die 14 Octalziffern aus dem vorherigen Produkt enthält, das mit der unteren octalen ganzen Zahl gebildet wurde. Die Summe ist der untere Octalbruch (vgl. Tabelle II). Der Zähler 22 und der Dekodierer 24 erzeugen automatisch eine Reihe von Octalziffersignalen, die die Bruchzahl repräsentieren, die zur Umwandlung der ganzzahligen Signale in Bruchsignale dient.

2. Detaillierte Beschreibung der Schaltung
Man betrachte nun die Einzelheiten der Einrichtung aus F i g. 1 zur Umwandlung einer octalen ganzen Zahl in einen Octalbruch. Die Register 12, 14, 16, 18 sowie das CC-Register 20 (das in dem Multiplizierer 26 enthalten ist) haben jeweils 42 Speicherzellen bzw. Flip-Flops. Jede Zelle dient zum Speichern eines binären Informationsbits. In Fig. IA sind die 42 Speicherzellen in jenem Register dargestellt. Die Speicherzellen sind zu 14 Octaden gruppiert, von denen jede drei Speicherzellen umfaßt. Die erste Octade enthält die Zellen 0, 1 und 2, während die 14. Octade die Zellen 39, 40 und 41 umfaßt. Die drei Bits in jeder Octade repräsentieren eine binäre kodierte Octalzahl.

Man betrachte jetzt die genaue Arbeitsweise der Schaltung nach Fig. 1 unter Zuhilfenahme des Flußdiagramms aus F i g. 4. Zunächst speichert die Quelle 13 entweder eine ganze Zahl von einfacher Genauigkeit aus 13 Octaden in das Y-Register 14 oder eine ganze Zahl von doppelter Genauigkeit aus 26 Octaden in das B-Register 12 und das Y-Register 14. Außerdem speichert die Quelle 13 einen Schieberechts-Befehl in das Befehlsregister 11 und ein Stellenfaktor-Signal in das SF-Register 72. Dadurch geht die Steuereinheit 10 aus dem Zustand 0 in den Zustand 1, in dem ein Steuersignal am 51-Ausgang gebildet wird.

Wenn man zunächst davon ausgeht, daß eine Zahl nur in einfacher Genauigkeit von der Quelle 13 geliefert wurde und somit nur eine octale ganze Zahl (Tabelle I) in dem Y-Register gespeichert ist, dann läßt das Steuersignal an dem 5!-Ausgang ein Tor 33 das octal ganzzahlige Signal aus dem Y-Register 14 in das /!-Register 16 speichern. Das Steuersignal bei 51 läßt eine Zähler-Steuerschaltung 34 den Zähler 22 in den Zustand 14 stellen, der der niedrigstwertigen Ziffer aus den 14 Ziffern gemäß Tabelle III entspricht. Die Steuereinheit 10 geht aus dem Zustand 1 in den Zustand 4, wo sie eine Reihe von Signalen am Ausgang 54 erzeugt, bis der Zähler 22 in den Zustand 0 zurückkehrt. Der Zähler 22 gibt ein Steuersignal auf den Ausgang CTR φ 0, wenn er nicht im Zustand 0 steht. Somit sind jetzt Steuersignale an den Ausgängen 54 und CTR φ 0. Ein Steuersignal wird an dem Ausgang 54 · CTR φ Q der Steuereinheit 10 gebildet, wodurch der Dekodierer24 den Zustand des Zählers 22 entschlüsselt und ein kodiertes Ausgangssignal, das die Octalziffer 5 repräsentiert, auf den Multiplizierer 26 gibt.

ίο Der Multiplizierer 26 umfaßt eine Multiplizierschaltung 28, einen Umsetzer 30 in Form eines binären Paralleladdierers sowie das CC-Register 20. Das CC-Register 20 ist ein üblicher Akkumulator, der die Signale aus dem Umsetzer 30 speichert. Die Multiplizierschaltung 28 liefert ein 42-Bit-Ausgangssignal entsprechend dem Produkt der Octalziffersignale aus dem Dekodierer 24 mit der octalen ganzen Zahl in dem /!-Register 16. Das Steuersignal bei 54 · CTR φ 0 läßt die Multiplizierschaltung 28 die ao Produktsignale auf den AA -Eingang des Umsetzers 30 geben. Der Umsetzer ist ein binärer Volladdierer mit zweimal 42 Eingängen (AA; BB) sowie 42 Ausgängen und einem Übertrag-Ausgang. Der Addierer 30 verknüpft die Signale an seinen beiden Eingängen und gibt die Summensignale auf den Eingang des CC-Registers 20, wo sie automatisch gespeichert werden. Das Steuersignal bei 54 · CTR φ 0 läßt weiterhin den Entschlüsseier 24 den neuen Zustand des Zählers 22 entschlüsseln und eine entsprechende Ziffer auf die Multiplizierschaltung 28 geben.

Das neue Steuersignal bei 54 verursacht ein anderes Steuersignal bei 54 · CTR φ 0, das den Dekodierer 24 die nächst höherwertige Ziffer 0 (entsprechend dem Zustand 13 des Zählers 22) auf die Multiplizierschaltung28 geben läßt. Die Multiplizierschaltung 28 multipliziert das octal ganzzahlige Signal in dem A -Register 16 mit dem neuen Octalziffersignal aus dem Dekodierer 24 und liefert wiederum ein dem Produkt entsprechendes Signal an dem ΑΑ-Έ,ϊη-gang des Addierers 30. Das neue Steuersignal bei SA-CTR φθ läßt den Inhalt des CC-Registers 20 um eine Octalziffer nach rechts oder zum niederwertigen Ende des CC-Registers 20 (durch eine nicht dargestellte Torschaltung) verschieben; es läßt weiterhin ein Tor 36 die niedrigstwertige Octade, die aus dem CC-Register 20 hinausgeschoben wurde, in die 13. Octade (Zellen YΠ bis 739) des Y-Registers 14 speichern und läßt ein Tor 38 den Inhalt des CC-Registers 20 zurück zum BB-Eingang des Addierers 30 geben. Der Addierer 30 besitzt eine inhärente Verzögerung, so daß nach der Verschiebung des CC-Registers 20 der Addierer 30 die Signale an den Eingängen AA und BB verknüpft und Summensignale zurück auf das CC-Register 20 gibt, wo sie automatisch gespeichert werden.

Dieser Arbeitsablauf setzt sich für jedes unterschiedliche Steuersignal bei 54 und jeden verschiedenen Zustand des Zählers 22 (und damit für jede verschiedene Ziffer aus den 14 Ziffern in Tabelle III) fort, bis der Zähler 22 herab in den Zustand 0 gezählt hat. Dann wird ein Steuersignal bei CTR = 0 am Zähler 22 gebildet, was die Multiplizierschaltung 28 daran hindert, ein weiteres Produktsignal zu bilden, weiterhin das CC-Register 20 am Verschieben hindert und schließlich das Tor 36 daran hindert, eine weitere Octade in das Y-Register zu schieben.

Das CC-Register 20 enthält jetzt 14 Octalziffern, die das Produkt der vierzehn in Tabelle III darge-

P,

11 ** 12

stellten Ziffern mit dem octal ganzzahligen im (CTR +- 27) entsprechend der höchstwertigen Ziffer A -Register 16 enthaltenen Signal darstellt. Weiterhin von den 27 in Tabelle III dargestellten Ziffern und sind 14 Octalziffern jetzt in dem Y-Register 14 ent- wodurch schließlich das Q1 F-Flip-Flop (Fig. 2) in halten; jedoch sind diese Octalziffern nicht signifikant den Zustand 1 gesetzt wird (Q 1F -^- 1).
und bleiben unberücksichtigt. 5 Die Steuereinheit 10 kehrt jetzt zurück zum ZuWenn der Zähler 22 den Zählzustand 0 erreicht stand 4, indem die Steuersignale wiederum sequenhat, wird ein Steuersignal bei CTR — 0 gebildet, und tiell an dem S4-Ausgang gebildet werden. Der Zähdas System schlägt einen von zwei Wegen gemäß der ler 22 ist nicht im Zustand 0, somit wird ein Steuer-Darstellung im Flußdiagramm der Fig. 4 ein. Ein signal an dem CTR φ0-Ausgang gebildet. Ein Pfad gilt für QlF= 1 und der andere für Q1F = 0, io Steuersignal wird wiederum an dem SA■CTRφO-die mit »JA« bzw. »NEIN« in Fig. 4 bezeichnet sind. Ausgang gebildet, wodurch die Multiplizierschaltung Anfänglich ist das Q1 F-Flip-Flop im Zustand 0, so 28 ein Eingangssignal auf den A A -Eingang des Addaß dementsprechend der mit »NEIN« bezeichnete diercrs 30 gibt, das dem Produkt des von dem DePfad eingeschlagen wird. Das Steuersignal bei kodierer 24 gebildeten Signals mit dem Inhalt des CTR = 0 läßt die Steuereinheit in den Zustand 5 15 /4-Registers 16 entspricht; weiterhin wird der Inhalt des übergehen und ein Steuersignal bei SS bilden. Somit CC-Registers 20 um eine octale Ziffer (3 Bits) nach wird ein Steuersignal an dem S5 · Q~I-Ausgang gebil- unten (vgl. Fig. 1) verschoben; weiterhin wird das det, das das Tor 38 den Ausgang aus dem CC-Regi- Tor 38 dazu veranlaßt, den verschobenen Inhalt des ster 20 zurück zu dem BB-Eingang des Addierers 30 CC-Registers 20 zurück auf den ßfl-Eingang des geben läßt und das ein Tor 40 ein Signal auf den ao Addierers 30 zu geben; schließlich wird das Tor 36 AA -Eingang des Addierers 30 geben läßt, das die veranlaßt, die aus dem CC-Register 20 hinausgescho-Octalziffer 2 repräsentiert. Demzufolge addiert der bene Octalziffer in die 13. Octade des Y-Registers 14 Addierer 30 den Inhalt des CC-Registers 20 zur Oc- zu geben; schließlich wird das Y-Register 14 um eine talen 2, und das Ergebnis wird zurück in das CC-Re- Octade (3 Bits) nach links verschoben, und es wird gistcr 20 gespeichert. »5 der Zähler dazu veranlaßt, um eine Zählstufe herab-Der Sinn der Addition der Octnlen 2 zu dem in zuzählen. Diese Operation wiederholt sich für jede dem CC-Register 20 enthaltenen Ergebnis liegt dar- der restlichen 26 Stufen des Zählers 22, bis der Zähin, eine Korrektur an der Zahl vorzusehen, wodurch ler den Zustand 0 erreicht hat, zu welchem Zeitpunkt die Zahl größer wird, so daß für den Fall, daß Zif- das Steuersignal vom CTR φ 0-Ausgang verschwinfern in nachfolgenden Operationen weggeworfen 30 det und ein Steuersignal wiederum an dem CTR φ 0-werden, die sich ergebende Zahl immer noch in der Ausgang auftritt.

erforderlichen Anzahl von Digits, d.h. 13 Octal- Das CC-Register 20 und das Y-Register 14 en thal-

digits, korreM. in der niedrigstwertigen Ziffer jedoch ten jetzt die 27 Ziffern, die das Produkt der 27 Zif-

geringfügig größer als notwendig ist. Die Steuerein- fern (Tabelle III) mit der oberen octalen ganzen Zahl

heit 10 geht dann in den Zustand 6, wodurch ein 35 bilden. Das CC-Register 20 weist 14 Octaden auf,

Steuersignal am 5 6-Ausgang gebildet wird. und das Y-Register 14 hat 13 Octaden.

Ein Steuersignal wird jetzt an dem S6-Q~I-Aus- Die Steuereinheit 10 geht wiederum vom Zustand 4

gang gebildet, wodurch ein Tor 42 den Inhalt des in den Zustand 5 und läßt ein Steuersignal an dem

CC-Registers 20 in das X-Register 18 einspeichert Ausgang S 5 entstehen. Jetzt ist jedoch das QlF-

und wodurch der Inhalt aus dem A -Register 16 ge- 4« Flip-Flop in dem Zustand 1, so daß der linke Pfad

löscht wird. in Fig. 4 eingeschlagen wird. Ein Steuersignal wird

Wie in F i g. 4 angedeutet, werden jetzt zwei ver- auf die Ausgänge Q1 sowie S 5 gegeben, somit wird

schicdcne Pfade eingeschlagen, je nach dem Inhalt ein Steuersignal an dem 55-Ql-Ausgang gebildet,

des B-Registers 12. Wenn das B-Register 12 leer ist wodurch ein Tor 44 die oberen 39 Speicherzellen, be-

(was für eine Zahl von einfacher Genauigkeit der 45 ginnend mit Zelle 41, in dem CC-Register 20 in die

Fall ist), wird ein Steuersignal an dem B = 0-Aus- 39 Zellen, beginnend mit Zelle 38 des /!-Registers

gang des B-Registers 12 gebildet. Unter diesen Um- 16, überleitet

ständen ist die Phase I jetzt abgeschlossen, und die , _{A r},_R . ,„, _{rr r}.. . ,„,..

Steuereinheit 10 geht in den Zustand 10, bei dem ein ^K" ^lJ0 * ^Jyj "~ ^ ¹^¹" ^"'

Steuersignal an dem S 10-Ausgang gebildet wird. 50 Das in dem CC-Register 20 enthaltene Ergebnis

Es wird jetzt der weitere Arbeitsablauf für eine wird also ία das ^-Register 16 eingespeichert und

Zahl von doppelter Genauigkeit im Anschluß an den drei Speicherzellen oder eine Octade nach rechts ver-

Zustand 6 betrachtet. Die Verarbeitung der unteren schoben. Somit haben wir jetzt 13 obere Informa-

octalen ganzen Zahl findet in der eben beschriebenen tionsoctaden in dem Λ-Register 16 gespeichert, und

Weise statt. Jetzt ist eine Nicht-Null-Infonnation in 55 diese 13 Octaden bilden das obere Octalprodukt (vgl.

dem B-Register 12 enthalten, wodurch ein Steuer- TabelleIII). Das Steuersignal bei 55Ql läßt wei-

signal an dem B φ 0-Ausgang auftritt. Dadurch terhin ein Tor 46 die niedrigstwertige Octade (näm-

schlägt die Steuereinheit 10 den mit »NEIN« bezeich- Hch die Speicherzellen CCOF, CClF sowie CC2F;

neten Pfad in Fig. 4 ein und geht in den Zustand7, des CC-Registers 20 in die 14. Octade des Y-Regi-

bei dem ein Steuersignal an dem S 7-Ausgang gebil- 60 sters einspeichern
det wird. /y r^j . 31 ^_ qq jo2 : 3])

Jetzt ist das Flip-Flop QlF immer noch in einem

Zustand 0, wodurch ein Steuersignal am Q~l-Ausgang rj_as y.Register 14 enthält jetzt 14 Octaden, die dei

steht. Somit wird also ein Steuersignal an dem unteren octalen Teilbruch bilden (Tabelle II). Es is

S 7 · QT · B φ 0-Ausgang gebildet, wodurch das Tor 65 lediglich teilweise der untere Octalbruch, da er nocl

44 den Inhalt des B-Registers 12 in das A -Register zu dem oberen octalen Teilbruch in dem Z-Registe

16 speichert [A +- B), wodurch weiterhin die Steue- 18 addiert werden muß. Die Steuereinheit geht darn

rung 34 den Zähler 22 in den Zustand 27 setzt in den Zustand 6.

■f;

13 ' 14

Ein Steuersignal wird jetzt bei 56 sowie bei Ql ziffern in der ursprünglichen octalen ganzen Zahl, gebildet. Somit steht also ein Steuersignal an dem Für den Fall, daß die obere octale ganze Zahl eine Ausgang56 Ql. Das Steuersignal56-ßl läßt ein Zahl von doppelter Genauigkeit ist, beträgt die An-Tor 48 den Inhalt des AT-Registers 18 auf den AA- zahl der Zustände 27, einen mehr als 26 Octalziffern Eingang des Addierers 30 geben und läßt ein Tor 50 5 in der ursprünglichen oberen octalen ganzen Zahl den Inhalt des Y-Registers 14 auf den ßß-Eingang und unteren octalen ganzen Zahl. Somit ist die Angeben. Außerdem wird eine 1 zu dem Ergebnis ad- zahl der Ziffernsignale, die von dem Zähler und dem diert, um eine Korrektur für diejenigen Bits zu lie- Dekodierer erzeugt werden, um 1 größer als die Anfern, die später unberücksichtigt bleiben, und um zahl der oberen Ziffern, die in der endgültigen Octalsicherzustellen, daß nach dem Unberücksichtigtlas- io zahl erhalten werden, gleichgültig, ob einfache oder sen von Bits die niedrigstwertige Ziffer geringfügig doppelte Genauigkeit vorliegt.

größer ist. Dazu läßt das Steuersignal bei 56 · Q1 ein Zusammengefaßt empfangen die Register/! (16), ODER-Tor 51 ein Signal auf einen Übertrag-Ein- ß (12) und Y (14) die ganze Zahl, die umgewandelt gang des Addierers 30 geben. Der Addierer 30 ad- werden soll, und der Zähler 22 zählt durch eine Sediert automatisch die Eingänge zueinander, und das 15 quenz von Stufen, die mindestens gleich der klein-Ergebnis wird in das CC-Register 20 eingespeichert. sten Anzahl von Ziffern ist, die in dem Bruch ge-Das CC-Register 20 enthält jetzt die 14Octaden, die wünscht werden. Der Dekodierer 24 spricht auf jeden tatsächlichen unteren Octalbruch bilden (vgl. den Zustand des Zählers 22 an und liefert kodierte Tabelle H). Die Steuereinheit geht dann in den Zu- Ausgangssignale. Die auf diese Weise erzeugten kostand 7. ao dierten Ausgangssignale repräsentieren eine Bruch-Steuersignale werden jetzt bei 57 und Ql gebildet; zahl zur Umwandlung der ganzen Zahl in einen somit entsteht also ein Steuersignal an dem 57 -Ql- Bruch. Die Ziffern sind in dem Zahlensystem der Ausgang, wodurch das Tor 42 den Inhalt des CC- umzuwandelnden Zahl. Allgemein gesprochen, kön-Registers 20 in das X-Register 18 speichert. nen die Ziffern durch B-" repräsentiert werden. B ist Das Bit 42 des CC-Registers 20 ist eine 1 nach der 35 die Grundzahl des Zahlensystems, in das das erhal-Addition durch den Addierer 30, wenn es einen tene ganzzahlige Signal umgewandelt werden soll. Übertrag von den niederstelligen 14 Octaden wäh- η ist mindestens so groß wie die größte Zahl der errend der Addition durch den Addierer 30 gibt. Wenn forderlichen Ziffern in der endgültigen dezimalen es einen Übertrag gab, dann muß der Übertrag in den ganzen Zahl, die nach Phase II erhalten wird. In der höchstwertigen Teil des Ergebnisses überführt wer- 30 hier beschriebenen Ausführungsform für die Umden, das jetzt in dem A -Register 16 gespeichert ist. Wandlung von octal zu dezimal ist B dezimal 10 Dazu wird jetzt geprüft, ob das Bit 42 in dem CC- (bzw. octal 12), während η dezimal 12 (bzw. octal Register 20 eine 1 ist. Wenn es eine 1 ist, wird ein 14) ist. Der Multiplizierer 26 multipliziert die kodier-Steuersignal an dem CC [42:])= 1-Ausgang gebil- ten Ausgangssignale mit den ganzzahligen Signalen det. Man nehme an, daß kein Übertrag und kein 35 und erzeugt Bruchsignale, die dem Produkt entSteuersignal an dem Ausgang CC [42:1] = 1-Aus- sprechen.

gang gebildet werden. Dann wird die Steuereinheit 10 Die von dem Dekodierer gebildeten Ziffern kön-

vom Zustand 7 in den Zustand 10 übergehen und die nen auf verschiedene Werte modifiziert werden, je

Phase I beenden sowie die Phase II der Stellenwert- nach der besonderen Konstruktion des Multiplizie-

verschiebung nach rechts beginnen. 40 rers. Weiterhin kann das CC-Register 20 als Teil des

Man nehme nun an, daß ein Steuersignal an dem Addierers 30 betrachtet werden. Der Addierer 30

CC [42:1] = 1-Ausgang gebildet wird und anzeigt, kann eine Torschaltung sein oder auch eine Kombi-

daß ein Übertrag auftrat. Unter diesen Umständen nation von Registern mit Torschaltungen,
geht die Steuereinheit 10 von dem Zustand 7 in den

Zustand 8, bei dem ein Steuersignal an dem 5 8-Aus- 45 C. Phase II — Umwandlung des OUalbruches

gang gebildet wird. Ein Steuersignal an dem 58-Aus- in das Dezimalsystem sowie Korrekturzyklus

gang läßt ein Tor 52 den Inhalt des ^-Registers 16 , _Kurze Beschreibung
auf den AA -Eingang des Addierers 30 geben und

läßt das Tor 51 ein Signal auf den Übertrags-Eingang Nach der Phase I wird in die Phase II eingetreten, des Addierers 30 geben. Im Ergebnis addiert der Ad- 50 Wie vorstehend unter den theoretischen Erwägungen dierer 30 eine 1 zur Zahl in dem Register 16, und ausgeführt, wird der während der Phase I erhaltene das Ergebnis wire¹ in dem CC-Register 20 gespei- Octalbruch in eine dezimale ganze Zahl umgewandelt chert. Die Steuereinheit 10 geht dann in den Zu- und ein Teil der Ziffern in der dezimalen ganzen stand 9 über. Ein Steuersignal wird dann am 59- Zahl wieder in das octale Zahlensystem zurückver-Ausgang gebildet und läßt das Tor 44 das korrigierte 55 wandelt. Die Anzahl an Dezimalziffern, die verbleiobere Octalprodukt in dem CC-Register 20 zurück ben, wild durch den Stellenfaktor, der in dem Stellenin das A -Register 16 speichern. Auf den Zustand 9 faktorre;gister 72 enthalten ist, bezeichnet. Es gibt folgt der Zustand 10 der Steuereinheit 10, der die insgesamt 12 Dezimalziffern in der dezimalen ganzen Phase I beendet und die Phase II einleitet. Zahl, so daß die Anzahl der in das Octale zurückzu-Man bedenke, daß die Schaltung bzw. Einrichtung 60 verwandelnden Dezimalziffern gleich ist 12 (dezimal) nach F i g. 1 eine Datenverarbeitungsvorrichtung dar- minus dem Stellenfaktor.

stellt, die ein ganzzahliges Signal in ein Bruchsignal Während der Phase II werden bei Vorliegen dopumwandelt. Obwohl das gegebene Beispiel Zahlen pelter Genauigkeit das obere Octalprodukt und der aus dem Octalzahlensystem betrifft, kann das gleiche untere Octalbruch (wie er aus der Phase I erhalten Verfahren auf die Umwandlung von Zahlen in ande- 65 wurde) durch die verschiedenen Stufen, wie sie in ren Zahlensystemen Anwendung finden. Im Fall einer Tabelle II angezeigt sind, umgewandelt. Die endgülganzen Zahl von einfacher Genauigkeit ist die An- tigen Zahlen sind eine umgewandelte obere octale zahl der Zustände 14, einer mehr als die 13 Octal- ganze Zahl plus einer umgewandelten unteren dezi-

maler, ganzen Zahl. Wie im Ealle einfacher Genauigkeit wird der untere Octalbruch in eine untere dezimale ganze 7ahl und dann ein Teil der Ziffern in der unteren dezimalen ganzen Zahl zurück ins Octale verwandelt, um die umgewandelte untere octale ganze Zahl und die umgewandelte untere dezimale ganze Zahl zu bilden. Die Anzahl der dezimalen Ziffern, die ins Octale zurückverwandelt werden sollen, ist wiederum 12 (dezimal) minus dem Stellenfaktor.

Man betrachte wieder den Arbeitsablauf der Phase II zur Umwandlung eines Octalbruches einfacher Präzision ins Dezimale. Der Octalbruch wird in eine Dezimalzahl dadurch umgewandelt, daß das Octalbruchsignal wiederholt mit der Dezimalzahl 10 (Octalen 12) unter Verwendung der Einrichtung aus F i g. 1 multipliziert wird. Die oberen vier Bits des Signals, das sich aus jeder Multiplikation ergibt, repräsentieren eine der dezimalen Ziffern der Dezimalzahl. Der Addierer 30 ist ein binärer Volladdierer und arbeitet in dem 1-2-4-8-Zahlencode. Grundsätzlich wird die Multiplikation dadurch ausgeführt, daß eine Zahl, um drei binäre Bits verschoben, auf einen Eingang des Addierers und die gleiche Zahl, um zwei binäre Bits verschoben, auf den anderen Eingang des Addierers gegeben wird, so daß die Summe gleich der Dezimalen 10 (Octalen 12) mal der Zahl ist. Dies ist, kurz dargestellt, die dem Arbeitsablauf zugrunde liegende Theorie, wobei die Dezimale 10 (Octale 12) wiederholt mit den unteren Octalbruchsignalen multipliziert wird. Ein ähnlicher Arbeitsablauf wird bei einer Zahl mit doppelter Genauigkeit eingenommen.

Nach der Umwandlung eines Octalbruches von einfacher Genauigkeit in eine dezimale ganze 21ahl wird die erste dezimale Ziffer in eine octale nach einem neuartigen Verfahren und einer dazu geeigneten Einrichtung umgewandelt. Die Umwandlung wird, kurz gesagt, dadurch ausgeführt, daß die Ausgangssignale aus dem Addierer 30 zurück auf seine beiden Eingänge gegeben werden, und zwar binär verschoben bezüglich der Addierer-Eingänge, so daß im Effekt vom Addierer das Zehnfache der Addie;rer-Eingangssignale gebildet wird. Gleichzeitig wird die nächste der umzuwandelnden Dezimalziffern auf die nicht benutzten Eingänge des Addierers 30 gegeben, wodurch die Ziffern zur gebildeten Summe addiert werden. Die Ziffern werden jeweils einzeln von der höchstwertigen zur niedrigstwertigen auf den Addierer gegeben. Wenn alle nötigen (12-Stellenfaktor) dezimalen Ziffern umgewandelt sind, ist die Summe am Ausgang des Addierers das octale Äquivalent dieser Dezimalziffern und bildet die »umgewandelte octale ganze Zahl« (vgl. Tabelle I).

Die Dezimalziffern werden auf die nicht benutzten Eingänge des Addierers 30 durch eine spezielle Torschaltung 80 gegeben, die im einzelnen weiter unten erläutert wird.

Ähnliche Arbeitsschritte sind für die Behandlung einer Zahl von doppelter Genauigkeit nötig.

2. Genaue Beschreibung

Man betrachte jetzt die Einzelheiten der Einrichtung nach Fig. 3 zur Umwandlung der octalen Bruchsignale in dezimale ganzzahlige Signale. Die F i g. 5 enthält das Flußdiagramm, das die Sequenz der hier stattfindenden Arbeitsschritte erläutert. Die Eingänge des Addierers 30 sind in F i g. 3 wiedergegeben.

Der Schieberechts-Befehl war vorher in dem Befehls-Register 11 gespeichert, und die Stellenfaktorsignale waren in dem Register 72 gespeichert. Im. Fall einer Zahl mit einfacher Genauigkeit ist der 5 Octalbruch (Tabelle I) jetzt in dem AT-Register 18 enthalten. Im Fall einer Zahl mit doppelter Genauigkeit sind das obere Octalprodukt und der untere Octalbruch (vgl. Tabellen) jetzt in dem A-Register 16 bzw. in dem A'-Register 18 gespeichert.

ίο Man betrachtet zunächst die Einzelheiten zur Umwandlung eines Octalbruches von einfacher Genauigkeit (in dem A"-Register 18) in eine dezimale ganze Zahl. Die erste Multiplikation mit 10 ist ein besonderer Fall, weil der untere Octalbruch, der jetzt in dem A'-Register 18 gespeichert ist, 14 Octaden statt der erforderlichen 13 Octaden aufweist. Somit sind im Effekt die Zahlensignale in dem A"-Register 18 um drei Binärbits nach links verschoben. Das bedeutet, daß der in dem A*-Register 18 enthaltene untere Octalbruch tatsächlich schon mit der Dezimalen R (Octalen 10) multipliziert worden ist.

Dieser Speziafall wird durch die Torschaltungen 60 und 62 verarbeitet. Die Torschaltung 60 gibt die Ausgänge X 0-> X 41 aus dem AT-Register 18 auf die

as Eingänge 0 bis 41 des A A -Einganges des Addierers 30. Damit wird die Dezimale 10 (Octale 8) mal der Zahl in dem Al-Register 18 auf den Addierer 30 gegeben. Die Torschaltung 62 gibt die Ausgänge X 2 bis X 41 aus dem Ä'-Register 18 auf die Eingänge 0 bis 39 des BB-Addierereinganges. Man bemerke, daß das im Effekt eine Verschiebung der Zahl in dem AVRegister 18 um zwei Bit-Positionen nach rechts bedeutet. Da der Inhalt des AVRegisters 18 im Effekt dezimal 8 mal dem Octalbruch ist, wird eine Dezimale 2 mal dem octalen Bruch auf den Sß-Eingang des Addierers gegeben. Die Summe von 8 mal dem octalen Bruch (am /4/4-Eingang) plus 2 mal dem Octalbruch (am BB-Eingang) läßt zehnmal (octal 12) den Octalbruch durch den Addierer entstehen.

Im Betrieb bildet die Steuereinheit 10 ein Steuersignal an dem S 10-Ausgang. Dadurch schalten die Tore 60-0 bis 60-41 der Torschaltung 60 die Ausgänge AO bis X 41 aus dem λΤ-Register 18 auf die Eingänge 0 bis 41 des A A -Addierereinganges

(AA [41:42] ^- X [41:42])

(vgl. F i g. 5 A, 510); dadurch schalten die Tore 62-0 bis 62-39 der Torschaltung 62 die Ausgänge A* 2 bis X 41 aus dem AT-Register 18 auf die Eingänge 0 bis 39 des BB-Addierereinganges

(BB [39: 40] <-X [41: 40]).

Der Addierer 30 addiert automatisch die beiden Eingänge zueinander, und das Ergebnis wird automaliscr in das CC-Register 20 gespeichert. In diesem CC-Re gister 20 sind jetzt 43 Bits (0 bis 42) gespeichert. Di< oberen vier Bits (Bits 39 bis 42) sind die vier Über flußbits, die die höchstwertige Dezimalziffer der dezi malen ganzen Zahl bilden. Die restlichen 39 Bits ii den Zellen COF bis C38F des CC-Registers 20 bil den die 13 Octaden des Produktes aus der erstei (speziellen) Multiplikation. Das Steuersignal bei 511 sorgt weiterhin dafür, daß das Y-Regis1:er 14 auf I gelöscht wird (Y<-O) und weiterhin dafür, daß di Zählersteuerung 68 den Zähler 22 auf den Zustam 11 setzt (CTR <-11). Es wird aus der folgenden Be

17 ¹⁸

Schreibung noch hervorgehen, daß 10 mit dem im CC- Inhalt ^s/-Re^sters 14 vier bmare Bits oder

Register 20 enthaltenen Produkt einmal für jeden Zu- Dezimalz.ffer nach links verschieben
stand des Zählers 22 multipliziert wird, bis einschließ- , _y ^ .

lieh Zustand 0 des Zählers 22. Somit findet die Multi- V V" · ^J *~ ^l " ·

plikation 11 zusätzliche Male statt und liefert eine
Gesamtsumme von zwölf 4-Bit-Dezim^ern

hingen 64 und 66 zurück auf die AA- und BB-Ein- und 66 wiederum das 39 Bit fassende Produkt ,„ gänie des Addierers 30 gegeben. Die Torschaltung 64 ao dem CC-Register 20 zurück au die entsprechenden gibt die Bits aus dem CC-Register 20, um eiue Bit- Eingänge des Addierers 30 gelangen, wodurch ein Position verschoben, auf den AA-Eingang des Ad- Produkt aus 10 mal diesem Produkt zurück m das dierers 30. Die Torschaltung 66 gibt die gleichen Bits, CC-Register 20 gespeichert wird,
verschoben um drei Bit-Stellen, auf den BB-Eingang Die vorerwähnte'Operation wird bei jedem Auf-

des Addierers 30. Es ist jetzt wohl deutlich gewor- t_S treten von 511 wiederholt, bis der Zahler 22 den Zuden, daß dadurch der Addierer 30 ein Ausgangssignal stand 0 erreicht. Wenn der Zahler 22 den Zustand 0 bildet, das das dezimal Zehn-(octal Zwölf-)fache des erreicht hat, sind 12 Dezimalziffern (oder 48 Bits) in in den 39 Bits des CC-Registers 20 enthaltenen Pro- das Y-Register 14 eingespeichert worden und bilden duktes ist die dezimale ganze Zahl. Wenn der Zahler 22 in den

Im weiteren Betrieb geht die Steuereinheit 10 auto- *° Zustand 0 übergeht wird ein Steuersignal andern matisch vom Zustand 10 in den Zustand 11. Im Zu- CTR = 0-Ausgang des Zahlers 22 gebildet Dieses stand 11 werden wiederholt Steuersignale am 511- veranlaßt die Steuereinheit 10, in den Zustand 13 über-Ausgang gebildet, bis die Steuereinheit aus dem Zu- zugehen (F i g. 5 B). Das letzte vom Addierer 30 gestand 11 herausgeht. Das erste Steuersignal bei 511 bildete Produkt, das in dem CC-Register 20 gespeiläßt ein Tor 70 die vier binären Bits der Dezimal- 25 chert ist, ist redundant und wird wahrend der nachziffer in den Zellen CC 39 F bis CC 42 F des CC-Re- folgenden Operation nicht weiter beachtet,
gisters 20 in die unteren vier Zellen des Y-Registers Man sollte noch bemerken, daß zwar die Dezimal-

14 speichern ziffern aus dem CC-Register 20 als direkt in das

Y-Register 14 weiterbefördert dargestellt worden

(Y [3 : 4] -*- CC [42:4]). 30 sind, daß jedoch auch eine Pufferstufe zwischen den

zwei Registern vorgesehen sein kann, um zwei oder

Somit enthält das Y-Register 14 jetzt die höchstwer- mehrere Ziffern vor der Übertragung in das Y-Retige Ziffer der dezimalen ganzen Zahl. Das erste gister 14 zu sammeln.

Steuersignal am 511-Ausgang läßt weiterhin die Tore Das Q2F-Flip-Flop ist anfänglich im Zustand 0,

64-0 bis 64-38 der Torschaltung 64 die Ausgänge 35 und die Steuereinheit 10 befindet sich im Zustand 13, CCO bis CC 38 aus dem CC-Register 20 auf die Ein- so daß der mit »NEIN« bezeichnete Pfad von dem gängel bis 39 des /M-Addiereieinganges geben QlF = 1-Kasten in Fig.5B aus eingeschlagen wird.

Der Stellenfaktor, der in dem Stellenfaktorregister 72

rn no -xaw gespeichert ist, bezeichnet zusammen mit dem Befehl

(AA [39 : 39J <- CC [38 : 39J) _{+0 m dem} R_eg_ist_er 11 die Anzahl von dezimalen Ziffern,

die in der endgültig umgewandelten dezimalen ganzen

und läßt die Tore 66-0 bis 66-38 die Signale aus den Zahl erforderlich sind, und diese Ziffern werden in Ausgängen CCO bis CC 38 des CC-Registers 20 auf dem B-Register 12 gespeichert. Eine Übertragungsdie Eingänge 3 bis 41 des BB-Addierereingangs geben matrix 74 steuert die Übertragung aus dem Y-Re-

45 gister 14 in das B-Register 12 und läßt die Dezimal-

(BB [41: 39] +- CC [38 : 39]). ziffern in das B-Register 12 am linken Ende des Re

gisters einsetzen

Der Addierer 30 addiert automatisch die Eingänge

zueinander und liefert einen Ausgang, der dem Pro- (B [47 : 4] (Stellenfaktor) +- Y [4 (Stellen-

dukt aus zehn und den 39 in dem CC-Register 20 50 faktor)— 1]: 4 (Stellenfaktor)),

enthaltenen Bits entspricht. Das CC-Register 20 speichert automatisch den Ausgang aus dem Addierer 30. Die Übertragungsmatrix 74 nimmt einen Eingang Das CC-Register 20 enthält jetzt die zweite Dezimal- aus dem Dekodierer 76 auf, der den Stellenfaktor in ziffer in den Zellen 42 bis 39 und das zweite 39-Bit- dem Stellenfaktorregister 72 entschlüsselt und ein Produkt in den Zellen 0 bis 38. Das Steuersignal bei 55 Steuersignal auf die Übertragungsmatnx 74 gibt, das 511 läßt weiterhin die Zählersteuerung 68 den Zähler dem Betrag entspricht, um den die zwölf Dezimal-22 um eine Stufe herunteizählen (CTR — 1), und zwar ziffern in dem Y-Register 14 zu verschieben sind, in den Zustand 10. Während des ersten 511-Steuer- wenn sie in das B-Register 12 gespeichert werden,
signals finden noch weitere Aktionen statt, wie sie in Man nehme an, daß der Stellenfaktor 5 beträgt, F i g. 5 A angezeigt sind, jedoch sind sie jetzt hier an 60 d. h., nur die niedrigstwertigen fünf dezimalen Ziffern dieser Stelle nicht weiter wichtig. sollen in dem unteren Dezimalbruch sein, und der Die Steuereinheit 10 bildet dann ein weiteres Rest von sieben Ziffern soll in octale Form umge-Steuersignal an dem Ausgang 511, wodurch die wandelt werden. Der Dekodierer 76 spricht auf das zweithöchstwertige Dezimalziffer aus den Zellen Stellenfaktorsignal 5 in dem Register 72 an und gibt CC 39 F bis CC 42 F des CC-Registers 20 in die nied- 65 ein Signal entsprechend 28 (7 Ziffern · 4 Bits rigstwertigen vier Zellen des Y-Registers 14 durch = 28 Bits) auf die Übertragungsmatnx 74 und zeigt das Tor 700 weitergegeben wird. Das Steuersignal bei an, daß eine Verschiebung um 28 Bits erforderlich ΛΊ1 läßt weiterhin eine Verschiebematrix 70 den ist. Es werden Steuersignale an dem 513(72-Aus-

gang gebildet, die die Ubertragungsmatrix 74 veranlassen, die fünf in dem Y-Register 14 enthaltenen Ziffern in das B-Register 12 zu übertragen und sie 28 Binär-Steilen zu verschieben, so daß die fünf Ziffern jetzt am linksseitigen Ende des ß-Registers 12 erscheinen.

Man sollte bemerken, daß die Übertragung der gewünschten Dezimalziffern aus dem Y-Register 14 in das ß-Register 12 dadurch vollzogen werden kann, daß die Ziffern in dem Y-Register 14 verschoben und dann direkt in das ß-Register 12 übertragen werden. Es sind natürlich auch andere Verfahren zur Verschiebung und Übertragung dem Fachmann der Rechnertechnik ohne weiteres geläufig. Weiterhin ist es klar, daß die Übertragung aus dem Y-Register 14 in das ß-Register 12 auch an späteren Stellen im Arbeitsablauf stattfinden kann, je nach der Gesamtauslegung des Systems.

Bei einem Stellenfaktor verschieden von 12 (wie angenommen) geht die Steuereinheit 10 aus dem Zustand 13 in den Zustand 14. Wenn der Stellenfaktor 12 wäre, würde er die Steuereinheit 10 dazu veranlassen, aus dem Zustand 13 in den Zustand 0 überzugehen, wo der Betrieb beendet wäre.

Obgleich die bisherige Beschreibung für eine Zahl von einfacher Genauigkeit galt, würde eine entsprechende Beschreibung für eine Zahl von doppelter Genauigkeit genauso aussehen — mit der Ausnahme —, daß dei untere Octalbruch verwendet würde statt des Octalbruches, und das Ergebnis in dem B-Register 12 wäre an dieser Stelle die partielle untere ganze Dezimalzahl.

Mit dem Betrieb für die einfache Genauigkeit während des Zustandes 14 fortfahrend, ist zu bemerken, daß tias Q2F-Flip-Flop noch immer im Zustand 0 steht; dementsprechend werden Steuersignale an den Ausgängen 514 und JJl gebildet. Ein Steuersignal wird dann an dem Ausgang 514 · JJl gebildet. Ein Entschlüsseier 78 dekodiert die Stellenfaktorsignale in dem Register 72 und gibt ein Steuersignal auf die Zählersteuerung 68, entsprechend der Differenz zwischen 11 und dem Stellenfaktor (11 — Stellenfaktor). Bei dem angenommenen Stellenfaktor 5 gibt demzufolge der Dekodierer 78 Signale entsprechend dem Wert 6 auf die Zählersteuerung 68. Das Steuersignal beim 514 · 5Z-Ausgang läßt die Zählersteuerung 68 den Zähler 22 in den Zustand setzen, der dem Ausgangssignal des Dekodierers 78, d. h. 6, entspricht. Außerdem läßt das Steuersignal bei 514 · 2Ϊ alle Flip-Flops in dem CC-Register 20 auf 0 löschen und setzt das Q2F-Flip-Flop (Fig. 2) auf den Zustand 1. Zur Erklärung sei gesagt, daß das Q2F-Flip-Flop ein Zeitgeber-Flip-Flop ist, das den Umstand berücksichtigt, daß der Zustand 11 ein zweites Mal eingenommen worden ist. Nach dem Zustand 14 geht die Steuereinheit 10 automatisch in den Zustand 11, indem Steuersignale wiederum am 511-Ausgang gebildet werden.

Man bemerke, daß der Zustand des Zählers 22 an diesem Zeitpunkt die Anzahl der ersten Dezimalziffern bestimmt, die zurück in den Octalcode umgewandelt werden sollen. Für jeden Zustand des Zählers einschließlich des Zustandes 0 wird eine Dezimalziffer umgewandelt, wenn der Zähler auf den Zustand 0 hin während des Zustandes 11 zählt.

Es ist eine besondere Vorrichtung zusammen mit dem Addierer 30 vorgesehen, um gleichzeitig die Grundzahl b (dezimal 10) mit einer Zahl zu multiplizieren und gleichzeitig in einer umzuwandelnden dezimalen Ziffer zu addieren. Dieses Verfahren dient zur Umwandlung von dezimal in octal, wie das oben im Zusammenhang mit dem Buch von Knuth beschrieben wurde.

Der Inhalt des CC-Registers 20 wird auf beide Eingänge des Addierers 30 durch die Torschaltungen 64 und 66 zurückgekoppelt, und rwar verschoben im binären Stellenwert bezüglich der Addierereingänge,

ίο um zu erreichen, daß die Dezimale 10 mit dem Inhalt des CC-Registers 20 multipliziert wird. Man wird bemerkt haben, daß mehrere Eingänge des Addierers 30 unbenutzt bzw. wegen der Art der Verschiebung nicht angeschlossen blieben. Beispielsweise arbeitet am /4/4-Eingang die Torschaltung 64 lediglich mit den Eingängen 1 bis 39 des A A -Einganges, und die Torschaltung 66 arbeitet lediglich mit den Eingängen 3 bis 41 des ßß-Einganges. Außerdem ist der Übertrag-Eingang unbenutzt. Erfindungsgemäß dienen diese unbenutzten Eingänge dazu, die Dezimalzahl aus den Zellen Y 44 F bis Y 47 F des Y-Registers 14 einzuaddieren. Die Binär-Bits der Dezimalzahl in den Zellen Y 44 F bis Y 47 F sind mit 1, 2, 4, 8 bewichtet, so daß sorgfältig darauf geachtet werden muß, den gleichen Stellenwert einzuhalten, wenn diese Zellen hinsichtlich ihres Inhalts auf den Addierer gegeben werden, so daß die Ziffer in den Zellen Y44 F bis

Y 47 F zu dem von dem Addierer 30 gebildeten Ergebnis addiert wird. Dazu weist die Torschaltung 80 UND-Tore 1, 2, 4 und 8 auf, die den Bewichtungen der Zellen Y 44 F bis Y 47 F entsprechen. Das UND-Tor 1 aus der Torschaltung 80 gibt den Inhalt der Zelle Y44 auf den 0-Eingang des Eingangs BB. In ähnlicher Weise wird der Inhalt der Zelle Y 45 durch das Tor 2 der Torschaltung 80 in den 1-Eingang des ßß-Eingangs gegeben, und schließlich überführt das Tor 4 aus der Torschaltung 80 den Inhalt der Zelle

Y 46 in den 2-Eingang des Eingangs ßß des Addierers 30.

Dem Fachmann ist ohne weiteres klar, daß in dem binär kodierten dezimalen 8-4-2-1-Code für den Fall, daß das 8-Bit eine 1 ist, dann die 2- und 4-Bits immer Nullen sind. Dieser Umstand wird vorteilhaft ausgenutzt, so daß demzufolge die Torschaltung 80 zwei 8-Tore hat, die die Zelle Y 47 F mit dem 1-Eingang und dem 2-Eingang des Einganges ßß verbinden. Ein drittes 8-Tor aus der Torschaltung 80 koppelt die Zelle Y 47 F an den unbenutzten 0-Eingang des A/!-Einganges, und ein viertes 8-Tor aus der Torschaltung 80 koppelt die Zelle Y 47 F an den Übertrageingang des Addierers 30.

Somit sind die 1-, 2- und 4-Tore der Torschaltung 80 mit den 0-, 1- und 2-Eingängen des Eingangs BB verbunden und liefern bewichtete Eingänge 1,2 und 4 an den Addierer. Die vier 8-Tore, die an den Ubertrageingang, den 0-Eingang des Eingangs AA und den 1- und 2-Eingang von ßß angeschlossen sind, haben die Bewichtungen 1,1,2 und 4. Wenn demzufolge die 8-Tore aktiviert werden, wird eine Dezimale 8 zu dem von dem Addierer 30 gebildeten Ergebnis addiert. Die Tabelle V zeigt die Zustände der Flip-Flops Y 47 bis Y 44, die entsprechenden Tore 80, die aktiviert sind, und die entsprechenden Werte, die zu dem von dem Addierer 30 gebildeten Resultat addiert werden.

Es wird somit deutlich, daß die Torschaltung 80 eine spezielle Torschaltung ist, die imstande ist, eine Ziffer aus Signalen aus dem Y-Register 14 auf den

Addierer 30 gleichzeitig mit den Eingängen aus der Torschaltung 64 und 66 zu geben, so daß eine Multiplikation durch Verschiebung unter Verwendung der Tore 64 und 66 stattfindet, während eine Ziffer aus dem Y-Register 14 gleichzeitig zu dem Produkt addiert wird.

Nach Kenntnis dieses Hintergrundes wird der Rest des tatsächlichen Arbeitsablaufs erläutert. Das y-Register 14 enthält die Ziffern der dezimalen ganzen Zahl. Der Zähler 22 wurde in einen Zustand gesetzt, der 11 minus dem Stellenfaktor entspricht. Weiterhin ist das Q2F-Flip-Flop in einem Zustand 1. Die Steuereinheit 10 ist jetzt im Zustand 11 und beginnt mit der Ausbildung einer Reihe von Steuersignalen am AusgangSIl.

Das erste Steuersignal bei 511 läßt die Torschaltungen 64 und 66 den Inhalt des CC-Registers 20 zurück auf die angezeigten Eingänge des Addierers 30 koppeln. Jedoch enthält das CC-Register 20 jetzt alle Nullen, so daß demzufolge Nullen auf den Addierer 30 gegeben werden. Das Steuersignal bei 511 läßt weiterhin die Torschaltung 80 die höchstwertige Ziffer, die in den Flip-Flops Y 47 F bis Y 44 F des Y-Registers 14 enthalten ist, wie beschrieben, auf den Addierer 30 geben (vgl. Fig. 5A; BB2t—, wenn Y 47 F oder Y 45 F, BB1«-, wenn Y 47 F oder Y 45 F, BBO, wenn Y 44 F, AAO, wenn y47F, Übertrag <-, wenn y47F). Da es keine anderen Nicht-Null-Eingänge gibt, wird die höchstwertige Dezimalziffer in dem y-Register 14 ungeändert in das CC-Register 20 eingespeichert.

Das Steuersignal bei 511 läßt weiterhin die Verschiebematrix 70 den Inhalt des y-Registers 14 um eine Dezimalziffer oder vier Binär-Bits nach links verschieben

(Y [47 : 44] «- Y [43 :44]),

so daß die nächste Ziffer jetzt in den Zellen Y 44 F bis Y 47 F enthalten ist. Das Steuersignal bei 511 läßt weiterhin die Zählersteuerung 68 den Zähler 22 um eine Einheit weiter heranterzählen.

Somit enthält am Ende des ersten Steuersignals bei 511 das CC-Register 20 das octale Äquivalent der höchstwertigen Dezimalziffer, der Inhalt des Y-Registers 14 ist verschoben, so daß die nächste Ziffer in den Zellen Y 44 F bis Y 47 F enthalten ist, und der Zähler 22 hat um einen Zustand heruntergezählt.

Das zweite Steuersignal bei 511 läßt den Inhalt des CC-Registers 20 wieder durch die Torschaltungen 64 und 66 auf die Eingänge des Addierers 30 geben, und zwar verschoben in binärem Stellenwert bezüglich den Eingängen, so daß vom Addierer 30 das Produkt aus der Dezimalen 10 mit dem Inhalt des CC-Registers 20 gebildet wird. Gleichzeitig gibt die Torschaltung 80 die nächste Ziffer aus den Zellen Y 47 F bis Y 44 F auf die unbenutzten Eingänge des Addierers 30, wodurch die nächste dezimale Ziffer zu dem von dem Addierer gebildeten Produkt addiert wird. Das CC-Register 20 speichert automatisch die Summe. Das zweite Steuersignal bei 511 läßt weiterhin das Y-Register 14 um eine weitere Dezimalziffer bzw. vier Binär-Bits nach links verschieben und läßt die Zählersteuerung 68 den Zähler 22 um eine weitere Stufe herabiiählen.

Dieses Verfahren wiederholt sich für jedes Steuersignal bei 511 für jede Ziffer in dem Y-Register 14, die umgewandelt werden soll, bis der Zähler 22 der Zustand 0 erreicht. Das in dem CC-Register 20 ent haltene Ergebnis, nachdem der Zähler 22 den Zu stand 0 erreicht hat, ist das octale Äquivalent dei binär kodierten Dezimalziffern, die umgewandeil worden sind.

Der O-Zustand des Zählers 22 läßt die Steuereinheit 10 aus dem Zustand 11 in den Zustand 13 übergehen. Jedoch ist jetzt das Q 2 F-FIip-Flop in einerr

ίο 1-Zustand, so daß jetzt dementsprechend der mil »JA« bezeichnete Pfad in Fig. 4B nach dem Kaster Q2F — 1 eingeschlagen wird. Es war angenommer worden, daß die umzuwandelnde Zahl eine Zahl von einfacher Genauigkeit ist; demzufolge ist das QlF-

Flip-Flop in einem Zustand 0, so daß der mit »NEIN« bezeichnete Pfad nach dem Kasten Q1F = 1 in Fig. 4B eingeschlagen wird. Weiterhin ist das Q 3 F-Flip-Flop in dem Zustand 0. Ein Steuersignal wird also jetzt an dem Ausgang 513· Q2·53 gebildet,

woraufhin ein Tor 81 die niederstellenwertigerc Octalzahl aus dem CC-Register 20 in das A -Register 16 speichert

(A [38 : 39] *- CC [38 : 39]).

Somit enthält jetzt das Ä-Register 12 die umgewandelte ganze Zahl, und das /i-Register 16 enthält die umgewandelte octale ganze Zahl. Die Steuereinheit 10 geht zurück zum Zustand 0, in dem ein neuer

Operator erwartet wird.

Man nehme nun an, daß statt einer Zahl von einfacher Genauigkeit eine Zahl von doppelter Genauigkeit umgewandelt werden soll. Die Beschreibung zur Umwandlung des unteren Octalbruches würde im wesentlichen ident.sch zu der vorstehenden Beschreibung für den Octalbruch (einfache Genauigkeit) sein bis zu dem vorstehenden Eintritt in den Zustand 13. Somit würde der untere Octalbruch in eine untere dezimale ganze Zahl umgewandelt und in das Y-Re-

gister 14 eingespeichert werden. Dann würde die untere dezimale ganze Zahl auf den Addierer über die Tore 80, 64 und 66 gegeben werden, das gleiche wie für eine dezimale ganze Zahl, und würde in der gleichen Weise in eine untere partielle octale ganze Zahl

und eine untere dezimale ganze Zahl umgewandelt werden. Die partielle untere octale ganze Zahl würde in dem CC-Register 20 gespeichert werden, und die umgewandelte untere dezimale ganze Zahl würde in dem fi-Register 12 gespeichert werden. Bei einer

Zahl mit doppelter Genauigkeit jedoch würde das Q1 F-FIip-Flop in einem Zustand 1 sein, so daß dei mit »JA« bezeichnete Pfad nach dem Zustand 13 von dem Kasten QlF=I in Fig. 4B eingeschlagen werden würde. Das obere Octalprodukt (Tabelle II]

würde jetzt in dem /!-Register 16 gespeichert sein.

Man nehme an, daß die Steuereinheit jetzt in dem Zustand 13 steht. Das Q2F-Flip-Flop ist in einem 1-Zustand, und das Q3F-Flip-Flop ist in einem Zustand 0. Somit werden Steuersignale an den Ausgän-

gen 513, Q1, Q2 und Q3 gebildet. Dementsprechend werden Steuersignale an den 513 Ql Q2-93-, S13-Q2-Q3- sowie S13Q1Q2-Ausgängen gebildet. Dadurch wird eine Torschaltung 82 das obere Octalprodukt in dem ^-Register 16 hinüber auf den

A A -Eingang des Addierers 30 unverschoben übertragen

(ΛΛ-Addierer +- A [38 :39]),

und dann würde das obere Octalprodukt ungeändert ten Pfad gefolgt (Übergang von Fig. 5B zur

in dem CC-Register20 gespeichert werden. Diese Fig.5C), und der von QlF=I ausgehende, mit

Steuersignale lassen weiterhin die in dem CC-Register »JA« bezeichnete Pfad in Fig. 5C wird einge-

ZO enthaltene untere partielle octale ganze Zahl in schlagen.

das/1-Register 16 speichern, und zwar über dasTor 80 5 Es werden die Steuersignale an dem Ausgang

513Q1Q2 und an dem Ausgang 513Q2Q3

(A [38 : 39] <- CC [38 : 39]); gebildet. Diese Steuersignale lassen die Torschaltung

82 den Inhalt des /!-Registers 16 zurück auf den

lassen weiterhin das Y-Register auf 0 setzen (Y <-0); AA-Eingang des Addierers 30 koppeln (AA *~A

lassen schließlich das X-Register 18 auf 0 setzen io [38:39]), und zwar unverschoben, und lassen die

(X+-0) und lassen das Q 3 F-Flip-Flop in den Zu- Torschaltung 84 den Ausgang des CC-Registers 20

stand 1 setzen (Q 3 F -«- 1). zurück auf den ßß-Eingang des Addierers 30 unge-

Das obere Octalprodukt wird jetzt multipliziert mit schoben koppeln (BB tr- CC [38 : 39]). Der Addierer 10, insgesamt 12-Stellenfaktor mal, um es unter dem 30 zählt die Werte zusammen, und die Summe, näm-Gesichtspunkt zu korrigieren, daß nur ein Teil def 15 Hch die umgewandelte untere octale ganze Zahl, wird unteren Hälfte der Zahl in dezimale Zahl umgewan- in das CC-Register 20 gespeichert. Nach dem Zudelt worden war. Die Anzahl von Malen, in der die stand 13 geht die Steuereinheit 10 in den Zustand 14. umgewandelte obere octale ganze Zahl mit der Dezi- Es wird ein Steuersignal an dem 514-Ausgang gemalen 10 multipliziert wird, wird durch den Zähler bildet. Die Flip-Flops QlF, Q2F und Q3F sind 22 gezählt. Dazu gibt der Dekodierer 78 ein Signal ao sämtlich in dem Zustand 1, und die Steuersignale auf die Zählersteuerung 68, das der Differenz zwi- werden an den Ausgängen Ql, Q 2 und Q 3 gesehen 11 und dem Stellenfaktor entspricht; das bildet. Dementsprechend werden Steuersignale an Steuersignal bei 513Q1Q2-33 läßt die Zähler- 514Q1Q2Q3, an 514Q1Q2 und an 514Ql steuerung 68 den Zähler 22 in einen Zustand setzen, gebildet. Diese Steuersignale lassen das Tor 86 die der dem Ausgang des Dekodierers 78 entspricht. Für 35 stellenwertverschobene untere octale ganze Zahl aus den angenommenen Stellenfaktor von 5 wird der dem CC-Register 20 in das ^-Register 18 speichern Zähler 62 erneut in den Zustand 6 gesetzt.

Nach dem Zustand 13 geht die Steuereinheit 10 (X [39 :40] «- CC [39 :40]) ;
dann automatisch zurück in den Zustand 11, in dem

Steuersignale wiederholt — wie vorbeschrieben — 30 lassen ferner das CC-Register 20 auf 0 löschen

bei 511 gebildet werden. Jetzt enthält das Y-Register (CC^-O); lassen ferner die Zählersteuerung 68 den

alle Nullen, und das obere Octalprodukt ist im CC- Zähler 22 in einen Zustand setzen, der 11 minus dem

Register 20 enthalten. Somit wird die Torschaltung Stellenfaktor entspricht
80 keinen Einfluß auf die Operation des Addierers

30 haben, da alle Nullen durch die Torschaltung 80 35 [CTR «- 11 - (Stellenfaktor)];
auf ihn gegeben werden. Im Ergebnis werden die

Torschaltungen 64 und 66 den Addierer lediglich da- und lassen das Q1 F-Flip-Flop in den Zustand 0 setzu veranlassen, den Inhalt des CC-Registers mit 10 zen (QlF-e-0). Somit enthält das .Y-Register 18 zu multiplizieren und in das CC-Register 20 wieder- jetzt die umgewandelte untere octale ganze Zahl. Der holt zurückzuspeichern, bis der Zähler 22 auf 0 her- 4° Zähler 12 wird auf den angezeigten Zustand gesetzt, abgezählt hat, wie es bereits oben beschrieben wor- um die 11-minus-Stellenfaktor-Überflußziffern in dem den ist. Wenn der Zähler 22 endlich den Zustand 0 y-Register 14 zurück in octal zu verwandeln. Nach erreicht, wird der Zustand 11 der Steuerung 10 be- dem Zustand 14 geht die Steuereinheit 10 in den Zuendet, und das obere Octalprodukt ist insgesamt mit stand 15 über.

10¹²SF (SF bedeutet Stellenfaktor) multipliziert 45 Ein Steuersignal wird an dem 515-Ausgang gebil-

worden. det. Ein Entschlüsseier 88 entschlüsselt den Stellen-

Jedoch werden die Überflußziffern in den Zellen faktor, der im Register 72 enthalten ist, und bildet

CC 39 bis CC 42 des CC-Registers 20 gespeichert sein einen Ausgang, der der Zahl von denjenigen Bit-

und werden in dem Y-Register 14 durch das Tor 70 Positionen in dem Y-Register 14 entspricht, die keine

akkumuliert sein, ähnlich, wie es vorstehend beschrie- 5° Überflußziffern speichern. Das Steuersignal bei 515

ben worden ist, als der untere Octalbruch in Dezi- läßt die Verschiebematrix 70 die Überflußziffern übsr

malziffern umgewandelt wurde. die Anzahl von Bit-Plätzen in dem Y-Register 14

Nachdem der Zähler 22 den Zustand 0 erreicht verschieben, die von dem Dekodierer 88 angezeigt

hat. kehrt die Steuereinheit 10 in den Zustand 13 zu- werden

rück. Das Y-Register 14 enthält die obere dezimale 55

ganze Zahl, das CC-Register 20 enthält dann die un- (Y [47 :4 (11 — Stellenfaktor)] -<- Y [4 (11 — Stellen-

tere partielle octale ganze Zahl, and das B-Register faktor—1:4(11—Stellenfaktor)]).
12 enthält die umgewandelte untere dezimale ganze

Zahl. Die in dem CC-Register 20 enthaltene untere Im Ergebnis werden die Überflußziffern zum linken

partielle octale ganze Zahl wird jetzt zu der unteren 60 Ende des Y-Registers 14 verschoben,

partiellen octalen ganzen Zahl in dem A -Register 16 Nach dem Zustand 15 geht die Steuereinheit 10

addiert, um die umgewandelte untere octale ganze zurück zum Zustand 11, in dem erneut Steuersignale

Zahl, wie sie in Zeile 5 in der Tabelle II zu sehen ist, wiederholt an dem 511-Ausgang gebildet werden und

zu erhalten. Dazu ist das Q1 F-Flip-Flop jetzt in dafür sorgen, daß der Zähler herab auf den Zustand 0

einem Zustand 1 (da die Zahl von doppelter Genauig- 65 zählt; für jedes Steuersignal bei 511 wird der Inhalt

keit ist), und das Q 2 F- und das Q 3 F-Flip-Flop sind des CC-Registers 2d mit 10 multipliziert und eine

jeweils in den Zuständen 1. Dementsprechend wird Ziffer aus dem Y-Register 14 dazu durch den Addie-

dem mit »JA« von dem Kasten Q3F = 1 bezeichne- rer 30 addiert. Dies geschieht alles unter Verwendung

25 26

der Torschaltungen 64, 66, die den Inhalt des CC- Torschaltung 80 gibt gleichzeitig binär kodierte Dezi-Registers 20 bei seinem Aufgeben auf die Eingänge malzifTernsignale (die nicht umgewandelt werden soldes Addierers 30 verschieben, und unter Verwendung len) jeweils nacheinander aus dem K-Register 14 auf der Torschaltung 80, die die Ziffer aus den Zellen diejenigen Eingänge des Addierers, die nicht mit seiy44F bis Y 47 F auf die unbenutzten Eingänge des 5 nen Ausgängen verbunden sind, wodurch der Addie-Addierers 30 gibt. Somit ist — wie bereits oben be- rer Ausgangssignale bildet, die dem Produkt der schrieben — wiederum eine Multiplikation mit gleich- ersten Zahlbasis (Dezimale 10) mit den Ausgangszeitiger Addition durchgeführt worden. Nachdem der Signalen des Addierers plus dem binär kodierten DeZähler 22 den Zustand 0 erreicht hat, wird ein Steuer- zimalziffemsignal aus dem Y-Register entsprechen,
signal an dem CTR = 0-Ausgang gebildet, worauf- io

hin die Steuereinheit 10 zurück in den Zustand 13 y ,
geht. Am Ende von Zustand 13 enthält das CC-Regi- Zusammenfassung
ster 20 die umgewandelte obere octale ganze Zahl Es wird also eine Datenverarbeitungsanlage zur (vgl Zeile 6 von Tabelle II). Verschiebung eines in einem ersten Zahlensystem ko-Jetzt ist das Q 1-Flip-Flop im Zustand 0; dement- 15 dierten Binärsignals um Ziffern beschrieben, die in sprechend wird dem mit »NEIN« bezeichneten Weg einem zweiten Zahlensystem kodiert sind. Ein Bein Fig. 5C gefolgt. Die QlF- und Q3F-Fhp-Flops fehls-Register speichert einen die Verschiebung besind in einem Zustand 1. Dementsprechend werden zeichnenden Befehl. Ein Stellenfaktor-Register spei-Steuersignale an den Ausgangen 5IF, QlF und chert ein Stellenfaktorsignal, das die Anzihl der er-β3λ gebildet. Ein Überfluß von nur einem Bit kann ₂₀ forderlichen Ziffernverschiebungen bezeichnet. Die erhalten worden se.n von der stellenwertverschobe- Datenverarbeitungsanlage sprich! auf den gespeichernen unteren octalen ganzen Zahl. Wenn solch ein ten Verschiebebefehl und den eesDeicherten Stellen-Überfluß stattfindet würde die Zelle 39 in dem faktor an und ™^£££5!gSX^ ^-Register 18 em 1-Bit enthalten. Folglich muß der ersten Zahlensystem kodiert sind, um eine solche AnÜberfluß in die obere octale ganze Zahl ,η dem CC- _i5 zahl von in dem zweiten Zahlensystem kodierten Zif-Register 20 addiert werden. Dazu wird em Steuer- fern, die von dem gespeicherten Stellenfaktor aneesignal an den Ausgängen S13-51·Q2-Q3 _und geben wird gespe.cnerten Meilenfaktor ange

S13Q1Q3 gebildet, wodurch ein Tor90 den In- Bei einer Verschiebung nach recht«; wandelt die

Anzahl mindestens gleich der minimalen An-

(ßß-Addierer - CC [38:39]). BruchT!?"^ ηΐ '" *""■ J^^f¹¹ **

^{l u} Drucnes ist. tun Dekodierer spricht auf jeden Zu-

Im Ergebnis addiert der Addierer 30 einen eventuell " SSlln ZiffemSnX ™^ά™^{&η eine Reih} _D ^{e v}°ⁿ **

vorhandenen Überfluß, der in der ZelleΛΓ39 gespei- kodterten Ziffern,! 1 ^S°- ^erZeUgte

chert ist, zur umgewandelten oberen octalen ganzen zahl S.L·Umwand" ^KV^rasenUcnJ™

Zahl in dem CC-Register 20, und das Ergebnis wird S dn BnSiVnT^ ,# ? ^^^

jetzt wieder zurück in das CC-Register 20 gespei- ₄₀ ie«! veSl B t ?f^ktf

chert. Nach dem Zustand 13 geht die Steuereinheit dem7anzSLn%^f .'^¹"^Za

10 automatisch in den Zustandi4 übe, dfedefen Produkt enfsprichT" """*

Im Zustand 14 wird ein Steuersignal an dem Aus- Weiterhin leictPt λ;» η « ' u ·.

gang 514-5I-Q2-Ö3 gebildet, wodurch das TorSl IJm^S^t^^^^^T^"

die umgewandelte obere octale ganze Zahl aus dem 45 signaler, X in ^ f von biraren

CC-Re|ister20 in das Λ-Registlr 16 speichert. ' nd in binL Si!r,T H ^ ^Zahlensvstem

Der umgewandelte untere Dezimalbruch ist jetzt in Sm kodiert ίΐ'"" ²^ *?

dem ß-Register 12 enthalten, die umgewandelte un- pSTeladdtrer fSrt d" h -' Th^Ζ

tere octale ganze Zahl ist jetzt in dem AT-Register 18 zweitenZahlvl ^*}™* ^Αά*ψ^οη

enthalten, und die stellenwertverschobe J^ obere ₅„ Add _ere^f?™S^ T - ΐ"^?¹¹¹

octale ganze Zahl ist jetzt in dem ^-Register 16 ent- άί Md^Zf fnT ^ZUmCk ^ ^ώβ·

halten. Nach dem Zustand 14 geht die Steuereinheit sfgnifSz bezüeHch ™Z ^V _f ^erSchoben ?^{n b}

10 in den Zustand 0 zurück, in dem der Arbeiteab- JZ??«^AddTeSr, ,Γη R ^' ST- *****

lauf beendet wird. aaaL™ km"Tc ' ^{daß die effektIve}' ^von

Es ist somit eine Einrichtung getroffen worden zur ₅₅ Basi zahl £ίΐ T' ^ ^^ !£

Umwandlung der in einem erLn Zahlensystem ko- ^Z
dierten Signale in Signale, die in einem zweiten Zah-

dem Ausgang des Addierers 30 gebildet wird. Eine ^m kodim si?

2 502

Tabelle I

Einfache Genauigkeit

1. Octale ganze Zahl (13 Octaden)

2. Octaler Bruch (14 Octaden)

3. Dezimale ganze Zahl (12 Dekaden)

4. Umgewandelte octale ganze Zahl (max. 13 Octaden) + umgewandelte dezimale ganze Zahl

(max. 12 Dekaden)

Tabelle II
Doppelte Genauigkeit

1. Obere octale ganze Zahl (13 Octaden)

2. Oberes Octalprodukt (13 Octaden)

3. Oberes Octalprodukt (13 Octaden)

4. Oberes Octalprodukt (13 Octaden)

5. Obere dezimale ganze Zahl (12 Dekaden)

6. Umgewandelte obere octale ganze Zahl (13 Octaden)

Untere octale ganze Zahl (13 Octaden) Unteres Octalprodukt (14 Octaden) Untere dezimale ganze Zahl (12 Dekaden)

Untere teilweise octale ganze Zahl (max. 13 Ocladen) + umgewandelte untere dezimale ganze Zahl (max. 12 Dekaden)

Umgewandelte untere octale ganze Zahl

(max. 13 Octaden) + umgewandelte untere dezimale ganze Zahl (max. 12 Dekaden)

Umgewandelte untere octale ganze Zahl (max. 13 Octaden) + umgewandelte untere dezimale ganze Zahl (max. 12 Dekaden)

Tabelle III

Zählerstellung 1 14

13
Nullen

15

27 Zählrichtung

(10-i2)_io =.O...O 431463410237052042256071207 (octal)

14 obere Ziffern Ziffern

Tabelle IV

gleichzeitig

gleichzeitig

u_mb

_ «mfc + Mm-1 Octale Zahl für 1. Dezimalziffer Octale Zahl für 1. und 2. Dezimalziffern

(u_mb + U_7n^b

(u_mb + u_m . J b + u_m . ₂ Octale Zahl für 1. bis 3. Dezimalzißern

	Y 46	29	YAA	20 39	228	X	2	1	30
Tabelle	O		O		_^—■——	X			__— ·
Zustände	O		1	Aktivierte Tore 80			X	Durch y 47 bis Γ44 dargestellte Ziffer und
	O		O		X		vom Addierer 20 in das
Y 47	O	Y 45	1	8 4 (ALL)	X	X	Ergebnis hineinaddierter Gesamtwert
O	1	O	O				0
O	1	O	1			X	1
O	1	1	O		X		2
O	1	1	1		X	X	3
O	O	O	O	X			4
O	O	O	1	X		X	5
O		1	X	Hierzu 6 Blatt Zeichnungen		6
O	1	X		7
1	O		8
1	O		9

Claims (8)

1 2 daß ein Dekodierer (24) an den Zähler ange- Patentansprüche: schlossen ist und auf die Zählerzustände an spricht und eine Reihe von kodierten Ziffern er-

1. Schaltungsanordnung in einer Datenverarbei- zeugt, die einer Bruchzahl für die Umwandlung tungsanlage zum Verschieben einer in einem 5 der binär kodierten Zahl in den Bruch entspricht, Ausgangsregister gespeicherten binär kodierten und daß in der an den Dekodierer angeschlos-Oktalzahl um eine Anzahl von Dezimalstellen senen Multiplizierschaltung (26) aus der Ziffernnach rechts, dadurch gekennzeichnet, reihe und der Zahl der Bruch erzeugt wird, daß unter Steuerung durch einen in einem Befehlsregister (11) enthaltenen Verschiebe-Rechts- io

Befehl die Zahl aus dem Ausgangsregister (18)

durch eure Arithmetikschdtung (26) in eine Die Erfindung betrifft eine Schaltungsanordnung

Bruchzahl umgewandelt wird; daß die Bruchzahl in einer Datenverarbeitungsanlage zum Verschieben in einem Umsetzer (30) mindestens teilweise in einer in einem Ausgangsregister gespeicherten binär ein Zwischensignal, bestehend aus binär kodier- 15 kodierten Oktalzahl um eine Anzahl von Dezimalten Ziffern des Dezimalsystems, umgesetzt wird; stellen nach rechts.

daß ein die Anzahl an Dezimalstellen bezeich- Eine Verschiebung einer binär kodierten Oktal-

nendes Stellenfaktorsignal in einem Stellen faktor- zahl um eine Anzahl von Dezimalstellen läuft register (72) gespeichert wird; daß eine an das darauf hinaus, die Oktalzahl mit einer positiven oder Stellenfaktorregister angeschlossene Zähler- 20 negativen Potenz der Basis des dekadischen Zahlen-Steuer-Schaltung (68, 78) den Zähler (22) durch systems zu multiplizieren. Von den dabei nötig wereine durch das Stellenfaktorsignal bestimmte An- denden Umwandlungs-Algorithmen einer Zahl aus zahl von Stufen zählen läßt und daß eine an den dem ersten in das zweite Zahlensystem und umge-Zählerausgang angeschlossene Steuerung (10) kehrt ist aus der deutschen Auslegeschrift 10 09 765 den Umsetzer derart steuert, daß entsprechend 25 eine Umwandlung einer zwischen 0 und 1 liegenden der vom Zähler abgegebenen Zählsignale so viele Binärzahl in eine Dezimalzahl bekannt, wobei die von in dem Zwischensignal enthaltenen Dezimal- Ziffern der Dezimalzahl reihenweise durch jeweilige ziffern zurück in das oktale Zahlensystem umge- Multiplikation der Binärzahl mit dem Binäräquivasetzt werden, wie der Zähler Stufen durchläuft. lent von Dezimal 10 erhalten werden. Die dort offen-

2. Schaltungsanordnung nach Anspruch 1, da- 30 barte Schaltungsanordnung zur Ausführung dieses durch gekennzeichnet, daß die Umsetzung der Algorithmus arbeitet mit so vielen hintereinander-Ziffern aus dem Zwischensignal in das oktale geschalteten Addierwerken, wie die Binärzahl Stel-Zahlensystem mit den höchststelligen Ziffern be- fen hat, sowie mit Laufzeitgliedern zur Verschiebung ginnt. einer Binärzahl um eine oder mehrere Stellen. Diese

3. Schaltungsanordnung nach Anspruch 1 35 für Serienbetrieb ausgelegte Schaltung ist für eine oder 2, dadurch gekennzeichnet, daß die Anzahl Parallel-Verarbeitung nicht verwendbar und beder vom Zähler durchlaufenen Zählerstufen sonders für Binärzahlen mit mehr als 10 Stellen gleich ist der Anzahl der Ziffern im Zwischen- sehr aufwendig.

signal, vermindert um den Stellenfaktor. Aus der deutschen Offenlegungsschrift 14 24 717

4. Schaltungsanordnung nach einem der vor- 40 ist eine Schaltungseinrichtung bekannt, die eine Destehenden Ansprüche, dadurch gekennzeichnet, zimal-Binär-Umsetzung durch Addition einer um daß in einem Register (CC-Register 20) die in drei Bitstellen verschobenen Ziffer zu der um zwei das oktale Zahlensystem zurück umgesetzten Bitstellen verschobenen Ziffer und nachträglicher Ziffern und mindestens ein Teil des Zwischen- Hinzufügung der nächstniedrigen Ziffer leistet. Mit signals enthalten sind, der nicht in das oktale 45 dieser Einrichtung läßt sich jedoch die Multiplikation Zahlensystem zurückverwandelt wurde. mit negativen Potenzen der Basis 10 nicht erreichen.

5. Schaltungsanordnung nach einem der vor- Der Erfindung liegt daher die Aufgabe zugrunde, hergehenden Ansprüche, dadurch gekennzeich- eine Schaltungsanordnung zu schaffen, die eine Vernet, daß der Umsetzer einen Parallel-Addierer Schiebung einer binär kodierten Oktalzahl um eine (30) mit zwei Gruppen von Eingängen (AA, BB) 50 Anzahl von Dezimalstellen nach rechts ermöglicht, sowie einem Übertrag-Eingang aufweist. Zur Lösung dieser Aufgabe ist erfindungsgemäß

6. Schaltungsanordnung nach einem der vor- vorgesehen, daß unter Steuerung durch einen in stehenden Ansprüche, dadurch gekennzeichnet, einem Befehlsregister enthaltenen Verschiebedaß der Umsetzer eine Multiplizierschaltung (26) Rechts-Befehl die Zahl aus dem Ausgangsregister aufweist, in der die Zahl durch Multiplikation 55 durch eine Arithmetikschaltung in eine Bruchzahl mit einer negativen Potenz der Grundzahl des umgewandelt wird, daß die Bruchzahl in einem Umdekadischen Zahlensystems in den Bruch verwan- setzer mindestens teilweise in ein Zwischensignal, deltwird. bestehend aus binär kodierten Ziffern des Dezimal-

7. Schaltungsanordnung nach Anspruch 6, da- systems, umgesetzt wird; daß ein die Anzahl an durch gekennzeichnet, daß die Potenz unabhängig 60 Dezimalstellen bezeichnendes Stellenfaktorsignal in vom Stellenfaktor der höchsten Stellenzahl der einem Stellenfaktor-Register gespeichert wird, daß im dekadischen Zahlensystem ausgedrückten Zahl eine an das Stellenfaktor-Register angeschlossene gleich ist. Zähler-Steuer-Schaltung den Zähler durch eine durch

8. Schaltungsanordnung nach Anspruch 6 das Stellenfaktorsignal bestimmte Anzahl von oder 7, dadurch gekennzeichnet, daß der Um- 65 Stufen zählen läßt und daß eine an den Zähleraussetzer einen Zähler (22) aufweist, dessen Anzahl gang angeschlossene Steuerung den Umsetzer derart von Stufen mindestens gleich der kleinsten An- steuert, daß entsprechend der vom Zähler abgegezahl von in dem Bruch gewünschten Ziffern ist; benen Zählersignale so viele von in dem Zwischen-