DE2335661A1 - Arithmetische und logische schaltung - Google Patents

Arithmetische und logische schaltung

Info

Publication number
DE2335661A1
DE2335661A1 DE19732335661 DE2335661A DE2335661A1 DE 2335661 A1 DE2335661 A1 DE 2335661A1 DE 19732335661 DE19732335661 DE 19732335661 DE 2335661 A DE2335661 A DE 2335661A DE 2335661 A1 DE2335661 A1 DE 2335661A1
Authority
DE
Germany
Prior art keywords
circuit
signals
signal
borger
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19732335661
Other languages
English (en)
Inventor
John Joseph Igel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2335661A1 publication Critical patent/DE2335661A1/de
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491Computations with decimal numbers radix 12 or 20.
    • G06F7/492Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/494Adding; Subtracting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/505Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination
    • G06F7/506Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages
    • G06F7/508Adding; Subtracting in bit-parallel fashion, i.e. having a different digit-handling circuit for each denomination with simultaneous carry generation for, or propagation over, two or more stages using carry look-ahead circuits
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804Details
    • G06F2207/3808Details concerning the type of numbers or the way they are handled
    • G06F2207/3828Multigauge devices, i.e. capable of handling packed numbers without unpacking them
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/492Indexing scheme relating to groups G06F7/492 - G06F7/496
    • G06F2207/4924Digit-parallel adding or subtracting

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Executing Machine-Instructions (AREA)
  • Complex Calculations (AREA)
  • Error Detection And Correction (AREA)

Description

Böblingen, 11. Juli 1973 heb-oh
Anmelderin; International Business Machines
Corporation, Armonk, W.Y. 10504
Amtl. Aktenzeichen; Neuanmeldung
Aktenzeichen der Anmelderin: RO 972 006
Arithmetische und logische Schaltung
Die Erfindung betrifft eine modulare arithmetische und logische Schaltung und insbesondere eine solche arithmetische und logische Schaltung, die die logischen Funktionen UND, ODER, EXKLUSIV ODER und die arithmetischen Funktionen der binären und dezimalen Subtraktion und Addition durchzuführen in der Lage ist, wobei die Subtraktion und Addition dezimaler Operanden sowohl mit den Datenformaten gezont dezimal, als auch dezimal ohne vorherige Verdichtung oder dichtes Packen bzw. Entpacken durchgeführt werden kann.
Bisher bekannte arithmetische und logische Schaltungen konnten arithmetische Operationen entweder mit dezimalen oder gezont dezimalen Datenformaten durchführen, jedoch nicht mit beiden. Zum Durchführen arithmetischer Operationen mit gezont dezimalen Daten in einer arithmetischen und logischen Schaltung für Dezimalarithmetik war es bisher notwendig, die in gezonter Dezimalform vorliegenden Daten in Dezimalform umzuwandeln und nach Durchführung der arithmetischen Operation die Daten wieder in die gezonte Dezimalform zu überführen. In gleicher Weise mußten in Dezimalform vorliegende Daten zunächst für arithmetische und logische Schaltungen, die für gezonte Dezimaldaten bestimmt waren, entpackt werden und nach Durchführung der arithmetischen Operationen war es notwendig, die entpackten Daten wieder in die Dezimalform zu
409808/0784
überführen.
Aufgabe der Erfindung ist es also, eine Schaltungsanordnung für eine verbesserte arithmetische und logische Schaltung zu schaffen, die folgende Operationen durchführen kann. Die logischen Operationen UND, ODER, EXKLUSIV ODER und die arithmetischen Funktionen von binärer und Dezimaler Subtraktion/Äudition, wobei dezimale Subtraktion una Addition sov/ohl mit gezonten Dezimaldaten, als auch mit Dezimaldaten durchführbar sind. (B) Erzeugung der Komplemente im Liner-, Zweier-, i\euner- und Zehnerkomplement; (C) Parallelschaltung zur Verarbeitung größerer Operanden und (D) die Schaltung kann mit hochintegrierten Schaltungsgruppen aufgebaut werden, so daß aie zusätzlich durch die arithmetische und lo gische Schaltung durchführbaren Operationen relativ preiswert werden.
Dies wird gemäß der Erfindung dadurch erreicht, daß Schaltmittel vorgesehen sind, die ein ßORGER-Signal über die Vorzeichenposition bei der Durchführung einer Dezimaloperation übertragen und die bei Durchführung einer Operation mit gezont dezimalen Daten ein BORGER-Signal über das Vorzeichen der n'iedrigwertigen Bits und über die Zone für aie nachfolgenden Bits übertragen können.
Somit betrifft also die Erfindung eine arithmetische und logische Schaltung zum wahlweisen Durchführen von arithmetischen und logischen Operationen mit zwei in codierter Form vorliegenden Operanden mit einer Steuerschaltung für die Abgabe entsprechender Steuersignale, die erfindungsgemäß gekennzeichnet ist durch eine Komplementschaltung, die einen Operanden in Abhängigkeit von Steuersignalen in wahrer Form, als Einerkomplement oder als Neunerkomplement durchläßt, durch eine erste Subtrahierstufe zur Subtraktion des von der Komplementschaltung durchgelassenen ersten Operanden von dem zweiten Operanden, ferner durch eine BORGER-Vorausschauschaltung, die in Abhängigkeit von dem ersten die Komplementschaltung durchlaufenden Operanden, dem zweiten Operanden, voh Steuersignalen und den Ausgangssignalen der ersten
ro 972 006 409808/0784
Subtrahierstufe parallel höherwertige und niedrigwertige Gruppen von BORGER-Signalen ableitet, sowie durch eine .zweite Subtrahierschaltung, die in Abhängigkeit von den Ausgangssignalen der ersten Subtrahierstufe, einem Steuersignal und den BORGER-Signalen das Steuersignal und die BORGER-Signale von den AusgangsSignalen der ersten Subtrahierstufe subtrahiert.
Die Erfindung wird nunmehr anhand eines Ausführungsbeispiels in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Dabei zeigt
Fig. 1 schematisch ein Blockschaltbild zur Erläuterung
der Erfindung,
Fig. 2 eine Darstellung der Datenformate dezimal und
gezont dezimal und
Fig. 3 eine Darstellung, wie die Schaltbilder der
Figuren 3A, 3B, 3C, 3D und 3E zusammen eine logisches Blockschaltbild einer Ausführungsform aer Erfindung ergeben.
Die in Figur. 1 gezeigte Prinzipschaltung enthält Register 10 und 2O, die als Α-Register und B-Register bezeichnet sind, denen die Operanden, gesteuert durch von der Steuerschaltung 40 kommende Ladesignale (LADEN A, LADEN B), auf den Leitungen 46 und 50 zugeführt werden. Die Register 10 und 20 haben jeweils acht Bitpositionen zur Speicherung der binären Bits 0 bis 7, wobei das Bit 0 das. Bit höchster Ordnung und das Bit 7 das Bit niedrigster Ordnung ist. Diese Anordnung ist für Datenverarbeitungsanlagen gedacht, .die mit Bytes zu acht Bits arbeiten. Ein Byte kann binäre Daten, dezimale Daten oder gezonte Dezimaldaten darstellen.
Ein Byte binärer Daten kann daher einen Operanden bis zu 2 darstellen und natürlich können auch Bytes zur Darstellung größerer Zahlen zusammengefaßt werden. Die niedrigwertigen Bytes einer dezimalen Datendarstellung benutzen die Bits 0 bis 3 zur Darstel-
RO 972 OO6 4 09808 /07 8 A
lung einer Ziffer in binärer Form und die Bits 4 bis 7 zur Darstellung des Vorzeichens der Ziffer in binärer Form. Höherwertige Bytes von Daten in dezimaler Form enthalten zwei Ziffern, die jeweils binär durch vier Bits dargestellt werden. Die Bits O bis eines niedrlgwertigen Bytes stellen bei gezonten Dezimaldaten das Vorzeichen der Zahl in binärer Form dar. Die Bits 4 bis 7 der niedrigwertigen Bytes geeonter Dezimaldaten stellen den numerischen Wert der Ziffer in binärer Form dar. Die höherwertigen Bytes gezont dezimaler Daten enthalten die Zonenbits für die Bits 0 bis 3 und eine numerische Ziffer für die Bits 4 bis 7. Gezonte dezimale Daten und dezimale Datenformate sind in Figur 2 gezeigt.
Die Ausgangβleitungen des Registers 10 sind mit den Eingängen einer Komplementschaltung 60 verbunden. Die Komplementschaltung 60 wird durch aus der Steuerschaltung 40 kommende Signale so gesteuert, daß von dem Register 1O kommende Daten in wahrer oder komplementärer Form an die Subtrahierschaltung 100 geleitet werden können. Die Komplementschaltung 60 kann von den aus dem Register 10 kommenden Daten das Einer- oder das Neunerkomplement bilden. Das Einerkomplement dient zur Entwicklung des Zweierkomplements in der Subtrahierschaltung 100 zur Durchführung binärer arithmetischer Operationen und das Neunerkomplement wird in der Subtrahierschaltung 100 in das Zehnerkomplement umgesetzt, das bei Dezimaloperationen verwendet wird. Das Zweier- bzw. Zehnerkomplement wird dadurch gebildet, daß man das Einer- bzw. Neunerkomplement nimmt und einen BORGER zwangsweise in die niedrigwertige Bitposition des Bytes einführt. Dieser BORGER wird dadurch zwangsweise über die Steuerschaltung 4O eingeführt, daß ein Signal "BORGER EIN" über die Steuerleitung 43 zugeführt wird.
In einer logischen Subtraktion subtrahiert die Subtrahierschaltung 100 den von der Komplementschaltung 60 weitergeleiteten Operanden vom Operanden im Register 20. In diesem Beispiel ist das Register 1O das Α-Register und das Register 20 das B-Register. Die Subtrahierschaltung 100 führt daher die Operation B -A durch, wobei A in wahrer oder komplementärer Form vorliegen kann. Die
ro 972 006 409808/078 4
Subtrahierschaltung 100 weist Borgeeingänge aus einer BORGER-Vorausschauschaltung 170 auf.
Die BORGER-Vorausschauschaltung 170 erhält Eingangssignale aus dem Register 20, der Komplementschaltung 60 und der Subtrahierstufe 100 und wird durch von der Steuerschaltung 40 kommende Signale gesteuert. Die Ausgangssignale der BORGER-Vorausschauschaltung werden der Subtrahierschaltung 100 und der Sechserkorrekturschaltung 250 zugeführt. Die BORGLR-Vorausschauschaltung 170 wird für dezimal und gezonte Dezimaloperationen benutzt. Bei Durchfübung dezimaler, arithmetischer Operationen muß das BORGER-EIIj-SIGKAL durch die Vorzeichenposition übertragen werden. Die Steuerschaltung 40 entsperrt die Steuerleitung 43, so daß das BORGER-Eingangssignal nach der höherwertigen Ziffer der niedrigwertigen Bytes dezimaler Daten hindurchgelassen wird. Die Steuerschaltung 40 entsperrt außerdem die Steuerleitungen 49 und 51 und führt zwangsweise ein positives oder negatives Vorzeichen als die niedrigwertigen Ausgangsbits 4 bis 7 der Sechserkorrekturschaltung ein. Diese Anordnung gestattet, das Vorzeichen zunächst nicht zu beachten, da es durch die von der Steuerschaltung kommenden Steuersignale "Vorzeichen" und "Plus" automatisch erzeugt wird. Somit tritt also das Vorzeichen in den niedrigwertigen Bits 4 bis 7 aes niedrigwertigen Bytes auf und die niedrigwertigen Bits des niedrigwertigen Bytes werden durch die höherwertigen Bits 0 bis 3 dargestellt. Jedoch die nächste Operation für Dezimalarithmetik betrifft zwei in dem Byte enthaltene Ziffern statt eines Vorzeichens und einer Ziffer. Während dieser Operation steht das Vorzeichen-Steuersignal von der Steuerschaltung 40 nicht zur Verfügung, so daß das BORGER-Eingangssignal den niedrigwertigen Bits 4 bis 7 zugeführt wird und der Borgevorgang von den niedrigwertigen Bits, die die niedrigwertigere Ziffer bilden, wird nach den höherwertigen Bits 0 bis 3 weitergeleitet. Die nächstfolgenden höherwertigen Bytes werden in genau der gleichen Weise behandelt.
Bei der Durchführung arithmetischer Operationen mit gezont dezimalen Daten liefert die Steuerschaltung 40 ein Steuersignal "Ge-
RO 972 006 4Q9 808/07
zonte Dezimaldaten" auf der Leitung 45, die das Signal "BORGEN" als EORGEN-Ausgangssignal von den niedrigwertigen Bits 4 bis 7 als Ausgangssignal durchschaltet. Die niedrigwertigen Bits 4 bis 7 bilden die niedrigwertige Ziffer für das niedrigwertige Byte am Ausgang der Sechserkorrekturschaltung 250, während die höherwertigen Bits 0 bis 3 das Vorzeichen darstellen, wobei die Vorzeichenbits durch die Steuersignale- von der Steuerschaltung 40 für gezont dezimal und plus zwangsläufig eingeführt werden. Die das Vorzeichen darstellenden Bits treten am. Ausgang der Sechserkorrekturschaltung 250 auf. Das nächste Byte enthält eine Ziffer, dargestellt durch die Bits 4 bis 7, und einen gezonten Abschnitt, dargestellt durch die Bits 0 bis 3. Bei Verarbeitung dieser höherwertigen und der weiteren höherwertigen Bytes läßt die Steuerschaltung 40 ein BORGE-Signal von den niedrigwertigen Bits 4 bis 7 als ein BORGER-Ausgangssignal durch sowie zv/angsläufig gezonter Bits für die Lits 0 bis 3 mit Hilfe des Steuersignals gezont dezimal.
Die Sechserkorrekturschaltung 250 ist so aufgebaut, daß die Ausgangssignale für die arithmetische und logische Schaltung dieser Stufe entnommen werden können. Eingangssignale werden der Sechserkorrekturschaltung 250 von der Funktionssteuerschaltung 130, der Steuerschaltung 40 und eier BORGER-Vorausschauschaltung 170 zugeführt. Die Sechserkorrekturschaltung 250 wird für verschiedene Dezimaloperationen benutzt, die noch beschrieben werden. Die hier verwendete Ausführungsform der Sechserkorrekturschaltung 250 enthält logische Schaltkreise, die durch von der Steuerschaltung 40 kommende Signale gesteuert werden, wodurch die für die arithmetische und logische Schaltung bestimmten Ausgangsdaten der Sechserkorrekturschaltung 250 entnommen werden können.
Die Funktionssteuerschaltung 130 enthält ebenfalls logische Schaltkreise, denen Eingangssignale von der Subtrahierstufe 1OO und von der BORGER-Vorausschauschaltung 170 zugeführt und die durch Steuersignale aus der Steuerschaltung 40 gesteuert werden. Wenn die Steuerschaltung 40 über die Leitung 41 ein UND-Signal an
ro 972 006 409808/0784
die Funktionasteuerschaltung 130 abgibt, dann wird der im Register 10 liegende Operand mit dem im Register liegenden Operand einer UND-V#rknüp£tthg unterzogen und das Resultat tritt als Auegangssignal am Aülgang der Sechserkorrekturechaltung 250 auf. Der aus dem Register 10 kommende Operand durchläuft die Komplementschaltung 60 nach fler Funktionssteuerschaltung 130, wird jedoch normalerweise nicht in Bein Komplement umgewandelt und die Steuerschaltung 40 liefart auf der Leitung 48 kein Komplementsignal. Die Funktionssteuerschaltung 130 führt dann eine EXKLUSIV-ODER-Verknüpfung der in den Registern 10 und 20 liegenden Operanden durch, wenn die Steuerschaltung 40 über die Leitung 42 ein EXKLUSIV-ODER-Signal abgibt. Während dieser Operation wird normalerweise in der Komplementschaltung 60 der vom Register 10 kommende Operand nicht in sein Komplement umgesetzt. Das Ergebnis dieser EXKLUSIV-ODER-Verknüpfung tritt an den Ausgängen der Sechserkorrekturschaltung 250 auf. Die Funktionssteuerschaltung 130 führt dann eine logische ODER-Verknüpfung durch, wenn die Steuerschaltung gleichseitig über die Leitungen 41 bzw. 42 die Steuersignale UND bzw. EXKLUSIV ODER abgibt. Wenn eine logische ODER-Verknüpfung durchgeführt wird, wird der vom Register 10 kommende Operand in der Komplementschaltung 60 normalerweise nicht in sein Komplement umgesetzt. Das Ergebnis dieser logischen ODER-Verknüpfung tritt an den Ausgängen der Sechserkorrekturschaltung 250 auf. Selbstverständlich kann jede der logischen Operationen, falls dies gewünscht wird, d.h. UND, EXKLUSIV ODER und ODER, mit dem Komplement des im Register 10 liegenden Operanden durchgeführt werden. Arithmetische Festkommaoperationen werden dann durchgeführt, wenn die Steuerschaltung kein Vorzeichensignal auf Leitung 49, ein Plussignal auf der Leitung 51, ein Dezimalsignal auf der Leitung 44 und ein Zonendezimalsignal auf Leitung 45 abgibt. Die Abwesenheit des UND-Signals auf der Leitung 41 und des EXKLUSIV-ODER-Signals auf der Leitung 42 bewirkt, daß die Funktionssteuerschaltung 130 die Ergebnisse aus der Subtrahierstufe 150 der Sechserkorrekturschaltung 250 zuleitet und die Abwesenheit des Dezimalsignals auf der Leitung 44 bewirkt, daß die Ausgangssignale der Subtrahierstufe 100, die die Funktionssteuerschaltung 130 durch-
RO 972 006 U 09808 /0784
laufen haben, auch die Sechserkorrekturschaltung 250 durchlaufen, ohne daß dabei eine Sechserkorrekturoperation durchgeführt wird.
Die Sechserkorrekturschaltung 250 enthält logische Schaltkreise, die die Ausgangssignale der Funktionssteuerschaltung 130 ohne Ausführung einer Sechserkorrekturoperation durchlassen, sowie andere logische Schaltkreise, die an den Ausgangssignalen der Funktionssteuerschaltung 130 eine Sechserkorrekturoperation vornehmen. Die logischen Schaltkreise zur Durchführung der Sechserkorrekturoperation berücksichtigen dabei die Vorzeichenposition dezimaler Daten und die Vorzeichen- und Zonenpositionen gezonter Dezimaldaten.
Die Einzelbeschreibung erfolgt nunmehr anhand der in Figuren 3A, 3B, 3C, 3D und 3E dargestellten Ausführungsform der erfindungsgemäß aufgebauten Schaltung. Das Register 10 in Figur 3 besteht jeweils aus einer Verriegelungsschaltung 11 für die Bitpositionen 0 bis 7 des Registers. Die Eingabedaten treten in codierter Form mit den Bits 0 bis 7 einschließlich auf. Die arithmetische und logische Schaltung gemäß der Erfindung würde im allgemeinen in einer Datenverarbeitungsanlage eingebaut sein und somit kämen die Daten auch aus dieser Anlage. Selbstverständlich könnte die erfindungsgemäß aufgebaute Schaltung auch in einer Steuereinheit oder in ähnlichen Vorrichtungen untergebracht sein, in denen arithmetische und logische Operationen durchgeführt werden müssen. Die Eingangsdaten, die ein Datenbyte für den Operanden A bilden, werden den UND-Schaltungen 12 zugeleitet, die durch ein von der Steuerschaltung 40 über Leitung 46 ankommendes Steuersignal "LADEN A" entsperrt werden. Die UND-Torschaltungen 12 steuern die Einstellung der zugehörigen Verriegelungsschaltungen 11. Die Verriegelungsschaltungen 11 werden durch ein von der Steuerschaltung 40 über Leitung 58 ankommendes Rückstellsignal "Rückstellen A" in ihre Ruhelage zurückgestellt. Die Einstell- und Rückstell-Ausgangssignale der Verriegelungsschaltungen 11 werden den Eingängen der Komplementschaltung 60 zugeleitet.
ro 972 006 409808/0784
" 9 " 9 33RR.61
Die Komplementschaltung 60 enthält logische Schaltkreise, die für die Bits 0 und 4, Bits 1 und 5, Bits 2 und 6 und Bits 3 und 7 jeweils identisch aufgebaut sind. Die in den Verriegelungsschaltungen 11 eingespeicherten Daten werden unter Steuerung von aus der Steuerschaltung 40 über die Leitungen 41 bzw. 48 ankommende Signale XFR Ä bzw. Komplement durch die logischen Schaltkreise der Komplementschaltung 60 hindurchgeleitet. Das XFR Α-Signal wird den UND-Torschaltungen 77 und 79 zugeführt. Das Komplementsignal wird der UND-Torschaltung. 79 und üer Inverterstufe 80 zugeführt, deren Ausgang mit der üND-Torschaltung 77 verbunden ist. Die Ausgangssignale der UND-Torschaltungen 77 und 79 steuern die Komplementschaltung 60 in der Weise, daß die in den Verriegelungsschaltungen 11 eingespeicherten Daten in wahrer und komplementärer Form weiterübertragen werden.· In diesem Zusammenhang dient das Ausgangssignal der ÜND-Torschaltung 77 zum Entsperren der UND-Torschaltungen 62, 68, 72, 74, 81, 88, 92 und 94. Diese UND-Torschaltungen lassen die in den Verriegelungsschaltungen 11 liegenden Daten über zugeordnete ODER-Torschaltungen 64, 69, 73, 76, 84, 89, 93 und 96 durch.
Das Einerkomplement der in den Verriegelungsschaltungen 11 liegenden Daten wird durch die UND-Torschaltungen 61, 66, 70, 75, 81, 86, 90 und 95 gebildet. Die UND-Torschaltungen 61, 66, 70, 81, und 90 werden durch die Ausgangssignale der UND-Torschaltungen und der Inverterstufe 98 eingestellt. Die UND-Torschaltungen 75 und 95 werden durch das Ausgangssignal der UND-Torschaltung 79 entsperrt. Die Inverterstufe 98 bildet das DEZ-Signal durch Inversion des Ausgangssignals der ODER-Torschaltung 97, deren Eingänge mit der Steuerschaltung 40 verbunden sind und über die Leitungen 44 bzw. 45 die Steuersignale für dezimal bzw. gezont dezimal aufnimmt. Das Fehlen eines Bereitstellungssignals von der Inverterstufe 98 entsperrt die UND-Torschaltungen 75 und 95, die beide zur Bildung des Einer- bzw. Neunerkomplements dienen. Das Neunerkomplement der in den Verriegelungsschaltungen 11 liegenden Daten wird durch die UND-Torschaltungen 63, 65, 67, 71, 75, 83, 85, 87, 91 und 95 gebildet. Die UND-Torschaltungen 63, 65, 67, 71,
ro 972 006 A 09808 /0784
" 10 " 7335661
83, 65, 87 und 91 werden durch die von der UNü-Torschaltung 79 und von der ODER-Torschaltung 97 kommenden Signale entsperrt. Die Entsperrung der UfoD-Torschaltungen 75 und 95 erfolgt, wie bereits beschrieben.
Die Ausgangssignale der ODER-Torschaltungen 64, 69, 73, 76, 84, 89, 93 und 96 werden der Subtrahierstufe 100 als Eingangssignale, der Funktionssteuerschaltung 130 und der Borgevorausschauschaltung 170 als Eingangssignale zugeführt. Die Subtrahierstufe 100 führt die Funktion B -A -Borgen durch. Diese Funktion kann durch AVBV Borgen erzielt werden. Die Funktion AVB wird durch EXKLUSIV-ODER-Torschaltungen 101 bis 108 durchgeführt, die eingangsseitig mit den Ausgängen der Komplementärschaltung 60 und des Registers 20 verbunden sind. Die im Register 10 liegenden Daten werden in wahrer Form über die Komplementschaltung 60 den EXKLUSIV-ODER-Schaltungen 101 bis 108 zugeführt, wenn eine Subtraktion durchgeführt wird sowie in komplementärer Form für eine Aktion. Die im Register 20 liegenden Daten werden immer über die EXKLUSIV-ODER-Schaltungen 101 bis 108 in wahrer Form übertragen. Die Ausgangssignale der EXKLUSIV-ODER-Schaltungen 1O1 bis 108 werden den Eingängen der EXKLUSIV-ODER-Schaltungen 109 b.is 116 zugeführt. Die EXKLUSIV-ODER-Schaltungen 109 bis 115 erhalten jeweils ein BORGE-Eingangssignal von der BORGüR-Vorausschauschaltung 170. Die EXKLUSIV-ODER-Schaltung 116, die der niedrigstwertigen Bitposition entspricht, erhält ein Eingangssignal von der Steuerschaltung 40 über die Leitung 43. Es muß darauf hingewiesen werden, daß die Ausgangssignale der EXKLUSIV-ODER-Schaltungen 101 bis 108 auch den Eingängen der BORGER-Vorausschauschaltung 170 zugeleitet werden. Die Ausgangssignale der EXKLUSIV-ODER-Schaltungen 109 bis 116 werden aen Eingängen der Funktionssteuerschaltung 130 zugeleitet.
Die Funktionssteuerschaltung 130 enthält die UND-Torschaltungen 131, 135, 139, 143, 147, 151, 155 und 159 zur Durchführung der logischen UND-Operation mit den in den Registern 10 bzw. 20 liegenden Operanden A und B. Diese UND-Torschaltungen werden durch
RO 972 006 4 0 9 8 0 8 / 0 1 £ 4
ein von der Steuerschaltung 40 über die Leitung 41 kommendes UND-Sighal entsperrt. Die EXKLUSIV-ODER-Verknüpfung zwischen Operand A und Operand B wird durch die EXKLUSIV-ODER-Schaltungen 101 bis 1O8 in der Subtrahierschaltung 100 durchgeführt. Die Ausgangssignale dieser EXKLUSIV-ODER-Schaltungen werden den entsprechenden UND-Torschaltungen 133, 137, 141, 145, 149, 153, 157 und 161 der Funktionssteuerschaltung 130 zugeführt. Diese UND-Torschaltungen werden durch ein von der Steuerschaltung 40 über die Leitung 42 ankommendes Steuersignal XOR entsperrt.
Die logische ODER-Verknüpfung wird dann durchgeführt, wenn die Steuerschaltung gleichzeitig ein UND-Signal auf der Leitung 41 und ein XOR-Signal auf der Leitung 42 abgibt. Fehlt entweder das UND-Signal auf der Leitung 41 oder das XOR-Signal auf der Leitung 42, dann wird die Funktionssteuereinheit für eine arithmetische Operation bereitgestellt. Dies wird dadurch erreicht, daß die Leitungen 41 und 42 mit den Eingängen der Inverterstufen 163 bzw. 164 verbunden sind. Die Ausgangssignale der Inverterstufen 163 und 164 entsperren die UND-Torschaltungen 132, 136, 140, 144, 148, 152, 156 und 160. Diese UND-Torschaltungen erhalten auch Eingangssignale von den EXKLUSIV-ODER-Schaltungen 109 bis 116. Es muß darauf hingewiesen werden, daß die Ausgangssignale der UND-Torschaltungen 131, 132 und 133 den Eingängen der ODER-Schaltung zugeführt werden. Die Eingänge der ODER-Schaltungen 138, 142, 146, .150, 154, 158 und 162 sind mit den Ausgängen der entsprechenden zugeordneten UND-Torschaltungen in gleicher Weise verbunden. Die Ausgangssignale dieser ODER-Torschaltungen werden den Eingängen der Sechserkorrekturschaltung 250 zugeleitet. Bevor jedoch die Sechserkorrekturschaltung 250 beschrieben wird, soll die BORGER-Vorausschauschaltung 170 beschrieben werden, der Eingangssignale von den EXKLUSIV-ODER-Schaltungen 101 bis 108 zugeleitet werden.
Die BORGER-Vorausschauschaltung 170 gestattet ein schnelleres Arbeiten der Schaltung, da BORGER nicht serial von Position zu' Position weiterübertragen werden müssen. Das heißt, der BORGER wird für jede Bitposition parallel ermittelt. Der BORGER für
ro 972 006 409808/0784
- 12 - 233566
eine niedrigwertige Bitposition 7 kann durch die folgende Gleichung ausgedrückt werden: B7A7+Borge Ein (A7B7+Ä7 B7) oder B7A7+Borge Ein (A7VB7) oder B7A7+Borge Ein 0E7 oder G7+Borge Ein P7, wobei G7 die BORGER-Erzeugerfunktion und P7 die BORGER-übertragungsfunktion darstellt. In gleicher Weise kann der BORGER für Bit 6 durch die Gleichung B6A6+B7 (A6VB6) oder G6+B7P6 oder G6+P6G7+P6P7 BORGER EIN dargestellt werden. Die BORGER für die übrigen Bits, d.h. die Bits 5 bis 0 einschließlich, werden in gleicher Weise abgeleitet.
Die Operation B7A7 wird durch die Inverterstufe 171 und die UND- . Torschaltung 172 ausgeführt. Die Inverterstufe 171 ist eingangsseitig mit dem Ausgang der UND-Torschaltung 49 verbunden, die das Bit 7 aus dem den Operanden B enthaltenden Register 20 aufnimmt. Die UND-Torschaltung 49 wird durch das von der Steuerschaltung 40 über die Leitung 57 kommende XFR B-Signal entsperrt. Das Ausgangssignal der Inverterstufe 171 wird der UND-Torschaltung 172 zugeführt, die an einem anderen Eingang mit dem Ausgang der ODER-Schaltung 96 verbunden ist. Das Ausgangssignal der UND-Torschaltung 172 wird dem Eingang der ODER-Schaltung 227 zugeleitet. Das Ausgangssignal der ODER-Schaltung 227 ist der BORGER für Bit 7. Die ODER-Schaltung 227 liegt außerdem eingangsseitig an der UND-Torschaltung 226. Die UND-Torschaltung 226 nimmt das BORGER EIN-Signal von der Steuerschaltung 40 über Leitung 43 auf. Die UND-Torschaltung 226 erhält weiterhin ein Eingangssignal von der Inverterstufe 179, die ihrerseits eingangsseitig mit dem Ausgang der EXKLUSIV-ODER-Schaltung 108 verbunden ist. Somit führt die UND-Torschaltung 226 die Funktion UND für das BORGER EIN-Signal mit der Größe(A7VB7) durch.
Der BORGER für Bit 6 wird über die ODER-Schaltung 225 abgeleitet, die Eingangssignale von den UNü-Torschaltungen 174, 223 und 224 aufnimmt. Die UND-Torschaltung 174 liegt eingangsseitig an der ODER-Schaltung 93 und an der Inverterstufe 173. Die Inverterstufe 173 ist wiederum mit einer nicht dargestellten UND-Torschaltung verbunden, die ihrerseits eingangsseitig mit dem Ausgangsbit 6 aus Register 20 verbunden ist und durch das Signal XFR B ent-
RO 972 006 4 09 808/078 4
sperrt wird. Die ÜND-Torschaltung 223 ist eingangsseitig mit dem Ausgang der Inverterstufe 175 verbunden, während ein zweiter Eingang an die Leitung 43 angeschlossen ist zur Aufnahme des BORGER EIN-Signals. Ein weiterer Eingang ist mit dem Ausgang der Inverterstufe 179 verbunden. Die Inverterstufe 175 ist eingangsseitig mit dem Ausgang der EXKLUSIV-ODER-Schaltung 107 verbunden. Die Eingänge der UND-Torschaltung 224 sind mit der ÜND-Torschaltung 172 und der Inverterstufe 175 verbunden.
Das BORGER-Signal für Bit 5 wird vom Ausgang der ODER-Schaltung 222 abgenommen, die eingangsseitig mit den UND-Torschaltungen 177, 219, 220 und 221 verbunden ist. Die UND-Torschaltung 219 ist eingangsseitig mit den Inverterstufen 175, 178 und 179 sowie mit der Leitung 43 verbunden. Die UND-Torschaltung 22O ist eingangsseitig mit den Inverterstufen 172, 175 und 178 verbunden. Die UND-Torschaltung 221 ist eingangsseitig mit der UND-Torschaltung 174 und der Inverterstufe 178 verbunden. Die UND-Torschaltung 177 ist eingangsseitig mit der ODER-Schaltung 89 und außerdem mit der Inverterstufe 176 verbunden. Die Inverterstufe 176 ist eingangsseitig mit dem Ausgang für das Bit 5 des Registers 20 verbunden. Die Inverterstufe 178 ist eingangsseitig mit dem Ausgang der EXKLUSIV-ODER-Schaltung 106 verbunden.
Der BORGER für Bit 4 wird vom Ausgang der ODER-Schaltung 218 abgenommen, muß jedoch, wie bereits erwähnt, für gezonte Dezimaloperationen durch die Vorzeichen- und Zonenpositionen hindurch übertragen werden. Somit wird der Borger für Bit 4 von der ODER-Schaltung 186 abgenommen, die den Borger für Bit 4 von der ODER-Schaltung 218 über UND-Torschaltung 185 aufnimmt.
Die Eingänge der ODER-Schaltung 218 sind mit den UND-Torschaltungen 121, 214, 215, 216 und 217 verbunden. Die UND-Torschaltung 181 ist eingangsseitig mit dem Ausgang der ODER-Schaltung 84 und mit dem Ausgang der Inverterstufe 180 verbunden. Die Inverterstufe 180 ist ihrerseits eingangsseitig mit einer nicht gezeigten UND-Torschaltung verbunden, deren Eingang mit dem Bit 4-Ausgang
RO 972 006 409808/0784
des Registers 20 verbunden ist und durch das Signal XFR B entsperrt wird. Die UND-Torschaltung 214 ist eingangsseitig mit den Ausgängen der Inverterstufen 175, 178, 179 und 182 und mit der Leitung 43 verbunden und nimmt das BÜRGEN EIN-Signal von der Steuerschaltung 40 auf. Die UND-Torschaltung 215 ist eingangsseitig mit den Ausgängen der Inverterstufen 175, 178 und 182 sowie mit der UND-Torschaltung 172 verbunden. Die UND-Torschaltung 216 ist eingangsseitig mit aen Ausgängen der Inverterstufen 178 und 182 sowie mit der UND-Torschaltung 174 verbunden. Die UND-Torschaltung 217 ist eingangsseitig mit dem Ausgang der Inverterstufe 182 und dem Ausgang der UNü-Torschaltung 177 verbunden. Die Inverterstufe 182 ist eingangsseitig mit dem Ausgang der EXKLUSIV-ODER-Schaltung 105 verbunden.
Die ODER-Schaltung 218 ist ausgangsseitig mit den Eingängen der Inverterstufe 285 und der ühD-Torschaltungen 184, 229, 274 und 276 verbunden. Die Ui*ü-Torschaltung 184 ist im übrigen eingangsseitig mit dem Ausgang der Inverterstufe 183 verbunden, die wiederum eingangsseitig mit der Leitung 49 verbunden ist, über die das Vorzeichensignal von der Steuerschaltung 40 ankommt. Der Ausgang der UND-Torschaltung 184 ist mit dem Eingang der ODER-Schaltung 186 verbunden, von der der BORGER für Bit 4 abgenommen wird. Der andere Eingang der ODER-Schaltung 186 ist mit dem Ausgang der UND-Torschaltung 185 verbunden. Die UND-Torschaltung 185 ist eingangsseitig mit den Leitungen 43 und 49 zur Aufnahme der von der Steuerschaltung 40 kommenden Signale "BORGER EIN" und "Vorzeichen Steuerung" verbunden. Wenn daher das Vorzeichensteuersignal nicht gleichzeitig mit dem BORGER EIN-Signal von der Steuerschaltung 40 ankommt, wird der durch die ODER-Schaltung 218 abgeleitete BORGER durch die üND-Torschaltung 184 und die ODER-Schaltung 186 durchgelassen und wird der BORGER für das Bit 4. Ist das Vorzeichensteuersignal gleichzeitig mit dem BORGEN EIN-Signal vorhanden, dann wird das BORGEN EIN-Signal durch die UND-Torschaltung 185 und die ODER-Schaltung 186 durchgelassen und wird damit das BORGE-Signal für das Bit 4.
ro 972 OO6 409808/0784
Die durch eine ODER-Schaltung 218 durchgelassenen Signale werden durch die UND-Torschaltung 229 dann durchgelassen, wenn von der Steuerschaltung 40 ein Zone-Dezimal-Signal ankommt. Die UND-Torschaltung 229 ist ausgangsseitig mit dem Eingang der ODER-Schaltung 230 verbunden. Der Ausgang der ODER-Schaltung 230 ist das BORGEN AUS-Signal für die arithmetische und logische Schaltung. Die ODER-Schaltung 230 ist außerdem eingangsseitig mit dem Ausgang der UND-Torschaltung 228 verbunden. Die UND-Torschaltung ist eingangsseitig mit dem Ausgang der Inverterstufe 199 und mit dem Ausgang der ODER-Schaltung 204 verbunden. Die ODER-Schaltung 204 liefert ausgangsseitig einen BORGER für das Bit 0 an die UND-Torschaltung 228, während die Inverterstufe 199 das Zonendezimalsignal invertiert liefert. Man sieht daher, daß das von der ODER-Schaltung 230 kommende BORGEN AUS-Signal für eine gezonte Dezimaloperation von der ODER-Schaltung 218 abgenommen wird und von der ODER-Schaltung 204, wenn keine gezonte Dezimaloperation durchgeführt werden soll. Mit anderen Worten, wenn die Schaltung mit gezonten Dezimaldaten arbeitet, wird aus dem BORGER für Bit 4 das BORGEN AUS-Signal für die arithmetische und logische Schaltung und für Dezimal- und Binäroperationen wird der BORGER für Bit 0 das BORGEN AUS-Signal.
Der BORGER für Bit 3 wird von der ODER-Schaltung 213 abgenommen, die eingangsseitig mit den Ausgängen der UND-Torschaltungen 188 und 212 verbunden ist. Die UND-Torschaltung 188 ist eingangsseitig mit dem Ausgang der ODER-Schaltung 76 und dem Ausgang der Inverterstufe 187 verbunden. Die Inverterstufe 187 ist eingangsseitig mit einer UND-Torschaltung (nicht gezeigt) verbunden, die wiederum eingangsseitig mit dem Ausgang für Bit 3 des Registers 2O verbunden ist und durch das Signal XFR B entsperrt wird. Die UND-Torschaltung 212 ist eingangsseitig mit dem Ausgang der ODER-Schaltung 186 und dem Ausgang der Inverterstufe 191 verbunden. Die Inverterstufe 191 ist eingangsseitig mit dem Ausgang der EXKLUSIV-ODER-Schaltung 104 verbunden. Wegen dieser Anordnung . kann der BORGER für Bit 4 nach dem höherwertigen Bit 3 übertragen werden.
ro 972 006 409808/0784
Der BORGER für Bit 2 wird von der ODER-Schaltung 211 abgenommen, die eingangsseitig mit den UND-Torschaltungen 190, 209 und 210 verbunden ist. Die UND-Torschaltung 190 ist eingangsseitig mit der ODER-Schaltung 73 und der Inverterstufe 189 verbunden. Die Inverterstufe 189 ist eingangsseitig mit einer (nicht gezeigten) UND-Torschaltung verbunden, die eingangsseitig an dem Bit 2-Ausgang des Registers 20 angeschlossen ist und durch das Signal XFR B entsperrt wird. Die UND-Torschaltung 2O9 ist eingangsseitig mit der ODER-Schaltung 186, Inverterstufe 191 und Inverterstufe 195 verbunden. Die Inverterstufe 195 ist eingangsseitig mit dem Ausgang der EXKLüSIV-ODER-Schaltung 103 verbunden. Die UIID-Torschaltung 21O ist eingangsseitig mit dem Ausgang der UND-Torschaltung und dem Ausgang der Inverterstufe 195 verbunden. Somit wird also ein Borger für Bit 2 immer dann erzeugt, wenn an einer der UND-Torschaltungen 190, 209 oder 210 ein 1-Bit-Ausgangssignal auftritt.
Der BORGER für Bit 1 wird von der ODER-Tor schaltung 208 abgenommen, die eingangsseitig mit den UND-Torschaltungen 193, 205, 206 und 207 verbunden ist. Die UND-Torschaltung 193 ist eingangsseitig mit dem Ausgang der ODER-Schaltung 69 und dem Ausgang der Inverterstufe 192 verbunden. Die Inverterstufe 192 ist eingangsseitig mit dem Ausgang der UND-Torschaltung 39 verbunden, die eingangsseitig mit dem 1-Bit-Ausgang des Registers 20 verbunden ist und durch das Signal XFR B entsperrt wird. UND-Torschaltung 205 ist eingangsseitig mit der ODER-Schaltung 186 und den Inverterstufen 191, 194 und 195 verbunden. Die Inverterstufe 194 ist eingangsseitig mit dem Ausgang der EXKLUSIV-ODER-Schaltung 102 verbunden. Die UND-Torschaltung 206 ist eingangsseitig mit der UND-Torschaltung 188 und den Inverterstufen 194 und 195 verbunden. Die UND-Torschaltung 207 ist eingangsseitig mit der UND-Torschaltung 108 und der Inverterstufe 194 verbunden.
Der BORGER für das Bit Null wird von der ODER-Schaltung 204 abgenommen, wie bereits erwähnt. Die ODER-Schaltung 204 ist eingangsseitig mit den UND-Torschaltungen 197, 200, 201, 202 und 203 verbunden. Die UND-Torschaltung 197 ist eingangsseitig mit dem Aus-
RO 972 OO6 U09808/078U
7335661
gang der ODER-Schaltung 64 und dem Ausgang der Inverterstufe 196 verbunden. Die Inverterstufe 196 ist eingangsseitig mit dem Ausgang der UND-Torschaltung 28 verbunden, die eingangsseitig mit dem Bit O-Ausgang des Registers 20 verbunden ist, welche durch das Signal XPR B entsperrt wird. Die UND-Torschaltung 200 ist eingangsseitig mit der ODER-Schaltung 186 und den Inverterstufen 191, 194, 195 und 198 verbunden. Die Inverterstufe 198 ist eingangsseitig mit dem Ausgang der EXKLüSIV-ODSR-Schaltung 101 verbunden. Die UND-Torschaltung 201 ist eingangsseitig mit der UND-Torschaltung 188 und den Inverterstufen 194, 195 und 198 verbunden. Die UND-Torschaltung 202 ist eingangsseitig mit der UND-Torschaltung 190 und den Inverterstufen 194 und 198 verbunden. Die UND-Torschaltung 203 ist eingangsseitig mit der UND-Torschaltung 193 und der Inverterstufe 198 verbunden.. Der BORGER für Bit Null wird durch die UND-Torschaltung 228 und die ODER-Schalter 230 durchgelassen und wird das BORGEN AUS-Signal, wenn das Signal Zone DEZ von der Steuerschaltung 40 nicht auftritt.
Die BORGER-Signaie für die Bits 1 bis 7 einschließlich, d.h. die Äusgangssignale der ODER-Schaltungen 208, 211, 213, 186^ 222P und 227 werden den Eingängen der EXKLUSIV-ODER-Schaltungen 1OS, 110, 111, 112, 113, 114 bzw. 115 der Subtrahierstufe 100 zugeleitet» Ss soll darauf hingewiesen werden, daß die BORGER-Vorausschauschaltung 170 ausgangsseitig mit den Eingängers der Sechserkorrekturschaltung 250 verbunden ist» Der Ausgang der ODER-Schaltung 230, der das BORGEN-AüS-Signal führt, ist mit dem Eingang der Inverterstufe 282 und der UND-Torschaltunges 253 und 261 verbunden. Wie bereits erwähnt, ist außerdem der Ausgang der ODER-Schaltung 213 mit den Eingängen der Inverterstufe 285 und der WiD-1SoSschaltungen 274 und 276 verbunden. Es sollte ferner beachtet werden, daß die logischen Schaltkreise für die Bits niedriger Ordnung 4 bis 7 identisch mit denen der Bits höherer Ordnung 0 bis 3 aufgebaut sind.
Die Sechserkorrekturschaltung 25O enthält logische Schaltkreise zur Durchführung der Sechserkorrektur bei der Durchführung dezi-
RO 572 OO6 4 098U3/07Ö4
- 13 -
maler und gezont dezimaler arithmetischer Operationen. Die Sechserkorrekturoperation hängt von dem BORGEN-AUS-Signal aus der ODER-Schaltung 230 der BORGER-Vorausschauschaltung 170 für die Bits 0 bis 3 und dem BORGER-Ausgang der ODER-Schaltung 218 für die Bits 4 bis 7 ab. Wenn die Ausgangssignale der Funktionssteuerschaltung 130 durch RO bis R7 für die Bits O bis 7 dargestellt werden und das BORGEN-AUS-Signal durch B dargestellt wird, dann führt die Sechserkorrekturschaltung·250 eine Sechserkorrekturoperation gemäß den folgenden Gleichungen durch. Für die Bits O und ist das Datenausgangssignal der Sechserkorrekturschaltung BRO+ROR 1R2, wobei B das BORGER-Ausgangssignal von der ODER-Schaltung und der Inverterstufe 282 für Daten-Aus O und ODER-Schaltung 218 und Inverterstufe 285 für Daten-Aus 4 sind. Die Gleichung für Daten Aus-1 und Daten Aus-5 ist BR1+R1R2+BRTr2. Der BORGER B ist der gleiche für Daten Aus-1 und Aus-5 wie für Daten-Aus O und 4 bzw. Die Sechserkorrektgleichung für Daten Aus-2 und Daten Aus-6 ist BR2+BR2, wobei B den Borger in gleicher Weise darstellt wie für die Daten-Aus O und 4. Die Sechserkorrekturgleichung für Daten Aus-3 und Daten-Aus 7 ist R3. Die Datenausgangssignale, Daten Aus-0 bis Daten-Aus 7 einschließlich werden von den ODER-Schaltungen 254, 260, 265, 266, 270, 280 bzw. 281 abgenommen.
Die ODER-Schaltung 254 gibt zwangsweise ein Ausgangssignal für das Daten-Aus O-Bit ab, wenn es sich uir. eine Operation mit gezonten Dezimaldaten handelt, Das Signal Zone DEZ, das von der Steuerschaltung 40 auf Leitung 45 ankommt, erzwingt dieses Daten-Aus O Bit. Die UND-Torschaltung 251 läßt das wahre Ausgangssignal für das Daten-Aus O Bit durch, wenn weder dezimal, noch gezont dezimale Operationen durchgeführt werden, d.h. wenn die Steuerschaltung 4ü wecier ein Deziroalsteuersignal auf der Leiteng 44, noch das Signal gesont DEZ auf der Leitung 45 abgibt, wodurch die Inverterstufe 98 die UND-Torschaltung 251 entsperrt, die das RO-Ausgangssignal von der ODER-Schaltung 134 der Funktionssteuerschaltung 130 durchläßt. Die UND-Torschaltungen 252 und 253 sind für das richtige Arbeiten der Sechserkorrektur notwendig. Die UND-Torschaltung 252 liefert das Daten-Aus-O-Bit, wenn von der ODER-
RO 972 006 409808 /078U
Schaltung 230 kein BORGEN-AUS-Signal vorliegt, Die UND-Torschaltung 253 liefert das Daten-Aus O-Bit, wenn die'ODER-Schaltung 138 und die ODER-Schaltung 142 je ein Ausgangssignal abgeben.
Das Daten-Aus 1-Bit wird von der ODER-Schaltung 260 abgenommen und wird durch das von der Steuerschaltung 40 über die Leitung 45 ankommende Signal Zone DEZ zwangsweise durchgelassen. Die TOiD-Torschaltung 256 liefert das wahre Aasgangssignal für das Daten-Aus 1-Bit und ist eingangsseitig mit der ODER-Schaltung 138 und mit dem Ausgang der Inverterstufe 98 zur Aufnahme des Signals DEZ verbunden. Die UND-Torschaltungen 257 und 258 liefern die Daten-Aus 1-Bit-Signale für die Sechserkorrekturoperation. Die UND-Torschaltung 257 ist eingangsseitig mit der ODER-Schaltung 138 und der Inverterstufe 282 verbunden. Die UND-Torschaltung 258 ist eingangsseitig mit der ODER-Schaltung 138 und der Inverterstufe 284 verbunden. Die UND-Torschaltung 259 liefert ebenfalls das Daten-Aus 1-Bit-Signal für die Sechserkorrektur und ist eingangsseitig zur Aufnahme des Signals DEZ mit der Inverterstufe 283, der ODER-Schaltung 142, der ODER-Schaltung 230 und der ODER-Schaltung 97 verbunden.
Das Daten-Aus 2-Bit wird durch die ODER-Schaltung 265 durchgelassen, die' eingangsseitig mit den Ausgängen der UND-Torschaltungen 261, 262, 263 und 264 verbunden ist. Die UND-Torschaltung
261 wird für die Sechserkorrektur verwendet und ist eingangsseitig mit der Inverterstufe 284 der ODER-Schaltung 230, der ODER-Schaltung 97 und der Inverterstufe 199 verbunden. Die UND-Torschaltung
262 wird ebenfalls für die Sechserkorrektur benutzt und ist eingangsseitig mit der ODER-Schaltung 142, der Inverterstufe 282 und der Inverterstufe 199 verbunden. Die UND-Torschaltung 263 läßt das wahre Ausgangssignal für das Daten-Aus 2-Bit durch. Diese UND-Torschaltung ist eingangsseitig mit der ODER-Schaltung 142 der Inverterstufe 98 und der Inverterstufe 199 verbunden. Die UND-Torschaltung 264 liefert das Daten-Aus 2-Bit, wenn zwangsläufig das Plusvorzeichen eingeführt wird« Diese UND-Torschaltung ist eingangsseitig mit den Leitungen 45 und 51 zur
ro 972 OO6 ti 09808/0784
Aufnahme der Steuersignale Zone DEZ und Plus von der Steuerschaltung 40 verbunden.
Das Daten-Aus 3-Bit wird von der ODER-Schaltung 266 abgenommen. Immer dann tritt ein Daten-Aus 3-Bit auf, wenn die ODER-Schaltung 146 ein Bit nach der ODER-Schaltung 266 durchläßt, oder wenn bei gezonter Dezircaloperation die Steuerschaltung 40 ein Signal Zone DEZ über Leitung 45 abgibt.
Das Daten-Aus-4-Bit wird von der ODER-Schaltung 270 abgenommen. Diese ODER-Schaltung läßt ein Bit dann durch, wenn die Steuerschaltung 40 ein Vorzeichensignal über Leitung 49 abgibt. Die UND-Torschaltung 267 läßt das wahre Ausgangssignal für das Daten-Aus 4-Bit durch, wenn die ODER-Schaltung 150 ein 1-Bit-Signal abgibt und wenn von der Inverterstufe 98 ein entsperrendes Signal DEZ ankommt. Die UND-Torschaltungen 268 und 269 sind während der Sechserkorrektur entsperrt. Die UND-Torschaltung 26 8 läßt ein 1-Bit von der ODER-Schaltung 150 durch, wenn sie durch ein Ausgangssignal von der Inverterstufe 2 35 entsperrt ist. Die UND-Torschaltung 269 läßt ein 1-Bit-Signal durch, wenn an den Ausgängen der ODER-Schaltungen 150, 154 und 158 gleichzeitig ein 1-Bit auftritt.
Die ODER-Schaltung 275 läßt das von den UND-Torschaltungen 271, 272, 273 oder 274 kommende Daten-Aus 5-Bit hindurch. Das Daten-Aus 5-Bit wird zwangsweise über die ODER-Schaltung 27 5 geleitet, wenn die Steuerschaltung 40 über Leitung 49 ein Steuersignal "Vorzeichen" liefert. Die UND-Torschaltung 271 läßt das 1-Bit-Signal von der ODER-Schaltung 154 in wahrer Form durch, wenn der Inverter 98 ein Signal DEZ abgibt. Die UND-Torschaltungen 272, und 274 werden für die Sechserkorrektur benutzt. Die UND-Torschaltung 272 ist eingangsseitig mit der ODER-Schaltung 154 und der Inverterstufe 285 verbunden. UND-Torschaltung 273 ist eingangsseitig mit der ODER-Schaltung 154 und der Inverterstufe 287 verbunden. UND-Torschaltung 274 ist eingangsseitig mit der Inverterstufe 286, der ODER-Schaltung 178, ODER-Schaltung 218 und der
ro 972 006 4 09808/07 8 4
ODER-Schaltung 97 verbunden.
Das Daten-Äus 6-Bit wird von der ODER-Schaltung 280 abgenommen. Diese ODER-Schaltung ist eingangsseitig mit den UND-Torschaltungen 276, 277, 278 und 279 verbunden. Die UND-Torschaltungen 276 und 277 werden bei der Sechserkorrektur benutzt. Die UND-Torschaltung 276 ist eingangsseitig mit der Inverterstufe 287, der ODER-Schaltung 218, der ODER-Schaltung 97 und der Inverterstufe 183 verbunden. Die UND-Torschaltung 277 ist eingangsseitig mit der ODER-Schaltung 158, der Inverterstufe 285 und der Inverterstufe 183 verbunden. Das wahre Ausgangssignal für Daten-Aus-6-Bit wird durch die UND-Torschaltung 278 durchgelassen. Die UND-Torschaltung ist eingangsseitig mit der ODER-Schaltung 178 verbunden und wird das von der Inverterstufe 98 kommende Signal DEZ und das von der Inverterstufe 183 kommende Signal "Vorzeichen" hindurchlassen. Die UND-Torschaltung 279 erzeugt zwangsweise ein Vorzeichenbit und ist eingangsseitig mit der Vorzeichensteuerung und der Plussteuerung verbunden, die über die Leitungen 49 bzw. 51 ankommei. Das Daten-Aus 7-Bit wird von der ODER-Schaltung 281 abgenommen, die mit der ODER-Schaltung 162 und der Leitung 49 zur Aufnahme des Vorzeichensteuersignals von der Steuerschaltung 40 verbunden ist.
Die Arbeitsweise der arithmetischen und logischen Schaltung wird am besten aus der Beschreibung von Beispielen verständlich. Ein Beispiel einer logischen UND-Operation zeigt, wie die arithmetische und logische Schaltung wahre Ausgangssignale von den Registern 10 und 20 nach der Funktionssteuerschaltung 130 durchläßt^ wo Operand K mit dem Operand B einer UND-Verknüpfung unterzogen wird. Das Ergebnis der logischen UND-Verknüpfung wird is. wahrer Form über die Sechserkorrekturschaltung 250 geleitet, die die Ergebnisse in wahrer Form an die Datenausgangsleitungejci der arithmetischen und logischen Schaltung durchlast.
372 oos 4Q9808/0?S
* -rf- --1
Beispiel einer UND-Operation
01234567
Operand A 01101011
Operand B 00101010
Ergebnisse 00101010
Die Operanden A und B liegen in den Registern 10 bzw. 20. Die Verriegelungsschaltungen 11 der Register 10 für Bits O, 3 und 5 werden zurückgestellt und die Verriegelungsschaltungen 11 für die Bits 1, 2, 4, 6 und 7 werden eingestellt. Die Kippschaltungen 29 der Register 20 für die Bits O, 1, 3, 5 und 7 werden zurückgestellt und die Kippschaltungen 29 für die Bits 2, 4 und 6 werden eingestellt. Die Steuerschaltung 40 liefert zunächst das Signal XFR A, das die UND-Torschaltungen 77 und 79 entsperrt, jedoch wird nur die UND-Torschaltung 77 ein Signal durchlassen, da die Steuerschaltung 40 nicht gleichzeitig über die Leitung 48 ein Komplsnentsignal abgibt. Das von der üND-Torschaltung 77 kommende Ausgangssignal entsperrt die UND-Torschaltungen 62, 68, 72, 74, 81, 88, und 94, so daß die in den Verriegelungsschaltungen 11 eingespeicherten Bits nach der Komplementschaltung 60 durchgelassen werden. In diesem Beispiel lassen nur die UND-Torschaltungen 68, 72, 81, 92 und 94 ein Eins-Bit durch. Die von den UND-Torschaltungen 62, 68, 72, 74, 81, 88, 92 und 94 kommenden Ausgangssignale werden über ODER-Schaltungen 64, 69, 73, 76, 84, 89, 93 und 96 nach den UND-Tor schaltungen 131, 135, 139, 143, 147, 151, 155 und 159 durchgelassen. Diese UND-Torschaltungen sind außerdem eingangsseitig mit den UND-Torschaltungen 28 und 39 bis 49 verbunden, die durch das von der Steuerschaltung 40 kommende Signal XFR B entsperrt werden.
Die logische UND-Verknüpfung wird dann durchgeführt, wenn die Steuerschaltung 40 auf Leitung 41 ein Signal UND abgibt. Da· Ergebnis einer UND-Verknüpfung 1st, da» die UND-Torschaltungeu 139, 147 und 155 ein 1-Bit-Signal und die UND-Torschaltunfen 131, 135, 143, 151 und 159 ein O-Bit-Signal durchlassen. Die ODER-Schaltungen 134, 138, 142, 146, 150, 154, 158 und 162 lassen die Aus-
RO 972 006 409808/0784
gangssignale der UND-Torschaltungen 251, 256, £63, der ODER-Schaltung 266 und der UND-Torschaltungen 267, 271, 278 bsw. der ODER-Schaltung 281 durch. Die Inverterstufs 98 liefert ein Signal DES" zum Entsperren der eben erwähnten UND-Torsahal&ungsn, weil üxe, steuerschaltung auf den Leitungen 44 oder 45 weder ein Signal Dezimal, noch ein Signal Zone Dezimal abgibt, Semit lassen diese logischen Schaltkreise die Ergebnisse der Ausgangssignale der arithmetischen und logischen Schaltung über die ODEE-Schaltimgen 254, 260, 265, 266, 270, 275, 280 und 281 durch* Obgleich dia Operanden an der Subtrahierschaltung IQQ anliegen-, sperrt doch das auf der Leitung 41 von der Steuerschaltung 40 kommends Signal ΌΕΌ die UND-Torschaltungen 132, 136, 140, 144, 148, 152, Ί56 und 150 über die Inverterstufe 163» so daß die Ergebnisse der arithmetischen Operation nicht über die Funktionssteuerschaltung 130 laufen.
Beispiel einer EXKLUSIV ODSR-Verknüpfung
01234567
Operand A 10101101
Operand B 011QQ11Q
Ergebnisse 11001011
Beim Durchführen einer LXKLUSIV-QDER-Verknüpfung werden die Operanden A und B in der gleichen Weise wie für die logische UND-Verknüpfung in die Register 10 bzw. 20 geladen, OperandA durchläuft die Komplementschaltung 60 in wahrer Form in Richtung auf die Subtrahierstufe 100 und die Funktionssteuerschaltung 13Ο. Natürlich läuft auch der Operand B nach der Subtrahierstufe 100 und der Funktionssteuerschaltung 130. Dieses Mal entzerrt das Signal XOR auf Leitung 42 die UND-Torschaltungen 133, 137, 141," 145, 149, 153, 157 und 161 und sperrt die UND-Torschaltungen 132, 136, 140, 144, 148, 152, 156 und 160 über die Inverterstufe164.
Die EXKLUSIV-ODER-Schaltungen 101 bis 108 einschließlich führen die EXKLUSIV-ODER-Verknüpfung zwischen den Operanden A und B-durch und das Ergebnis wird den UND-Torschaltungen zugeführt,
ho 972 006 4O98O8/0784
die durch das Signal XOR entsperrt sind. In diesem besonderen Fall lassen die UND-Torschaltungen 133, 137, 149, 157 und 161 die 1-Bits durch und die UND-Torschaltungen 141, 145 und 153 lassen die O-Bits durch. Diese Ergebnisse werden dann über die ODER-Schaltungen 134, 138, 142, 146, 15O, 154, 158 und 162 an die Sechserkorrekturschaltung 250 in der gleichen Weise weitergeleitet, wie für die logische UND-Verknüpfung, d.h. die Ergebnisse werden nach den UND-Torschaltungen 251, 256, 263, der ODER-Schaltung 266, den UND-Torschaltungen 267, 271, 278 und der ODER-Schaltung 281 weitergeleitet. Diese logischen Schaltkreise lassen dann das Ergebnis nach den Ausgangsleitungen der arithmetischen und logischen Schaltung über die ODER-Schaltungen 254, 260, 265, 266, 270, 275, und 281 durch.
Operand A
Operand B
Ergebnis UND
Operand A
Operand B
Ergebnis XOR
Ergebnis UND
Ergebnis XOR
Ergebnis ODER
Beispiel einer logischen ODER-Verknüpfung
UND-Operation 01234567
10101101 01100110 00100100
EXKLUSIV ODER-Verknüpfung 01234567
10101101
01100110
11001011
OO1OO1OO 11001011 11101111
Die logische ODER-Verknüpfung wird mit den Operanden A und B durchgeführt, die in den Registern 10 bzw. 20 eingespeichert sind, Der Operand A wird in wahrer Form nach der Komplementschaltung und von dort nach der Subtrahierstufe 100 und der Funktionssteuerschaltung 130 durchgelassen. Der Operand B wird unmittelbar nach der Subtrahierstufe 100 und der Funktionssteuerschal-
RO 972 006
409808/0784
COPY
tung 130 durchgelassen. In diesem Fall liefert die Steuerschaltung 40 gleichzeitig ein Signal UND auf der Leitung 41 und ein Signal XOR auf der Leitung 42. Die Operanden A und B werden mit Hilfe der UND-Torschaltungen 13ί, 135, 139, 143, 147, 151, 155 und einer UND-Verknüpfung unterzogen. Die Operanden A und B werden durch die UND-Torschaltungen 133, 137, 141, 145, 149, 153, 157 und 161 einer EXKLUSIV-ODER-Verknüpfung unterzogen. Unter Bezugnahme auf das Beispiel einer logischen ODER-Verknüpfung sieht man, daß die UND-Torschaltungen 139 und 151 die 1-Bits durchlassen, und daß die anderen UND-Torschaltungen, die die logische UND-Verknüpfung durchführen, die O-Bits durchlassen. Man sieht ferner, daß für die Operation XOR die UND-Torschaltungen 133, 137, 149, 157 und 161 die 1-Bits und die anderen UND-Torschaltungen die O-Bits durchlassen. Das Ergebnis dieser beiden logischen Verknüpfungen wird durch die ODER-Schaltungen 134, 138, 142, 146, 15Ο, 154, 158 und 162 durchgelassen, wobei die ODER-Schaltung 146 die einzige ODER-Schaltung ist, die kein 1-Bit durchläßt. Die Ausgangssignale dieser ODER-Schaltungen werden dann den Ausgarepleitungen der arithmetischen und logischen Schaltung in der gleichen Weise, wie zuvor für die logischen Funktionen für UND und EXKLUSIV ODER beschrieben, durchgelassen.
Binäre Addition
Beispiel A
01234567
Operand B ' O10O1OO1 +73
Operand A 00001001 (+) + 9
82
01234567
Operand B Ο1ΟΟ1ΟΟ1
Operand A Einerkomplement 1111Ο11Ο
EXKLUSIV ODER 10111111
ro 972 006 409808/0784
EXKLUSIV ODER Borger EXKLUSIV ODER-Ergebnis Borgen Aus = 1
01234567
10111111
11101101
01010010
+82
Beispiel B
Operand B Operand A
Operand B Operand A Einerkomplement EXKLUSIV ODER-Ergebnis Borgen Aus = O
01234567 O1OO1OO1 +73 11110111 (+) - 9
01234567 01001001 00001000 01000000 ~ +64
Binäre arithmetische Operationen werden mit Festkommaoperanden durchgeführt, d.h. daß in der höherwertigen Bitposition des Operanden die Vorzeichenposition O eine positive Zahl und die Vorzeichenposition 1 eine negative Zahl kennzeichnet. Alle negativen Zahlen sind in Zweierkomplementform. Obgleich keine Beispiele angeführt sind, können binäre arithmetische Operationen durch diese arithmetische logische Schaltung im Einerkomplement bzw. unter Angabe der Vorzeichengröße durchgeführt werden. Das Beispiel A der binären Addition erläutert die Addition zweier positiver Zahlen. Wenn jedoch eine Addition durchgeführt wird, wird der Operand A in der Komplementschaltung 60 in sein Komplement umgewandelt und nach der Subtrahierstufe 100 und der Funktionssteuerschaltung durchgelassen. Der Operand B wird unmittelbar der Subtrahierstufe 100 und der Funktionssteuerschaltung 130 zugeführt. Zu diesem Zeitpunkt sind durch das Fehlen der Signale UND und XOR auf den Leitungen 41 bzw. 42 von der Steuerschaltung 40 nur die UND-Torschaltungen 132, 136, 140, 144, 148, 152, 156 und 160 entsperrt. Die Komplementschaltung 60 bildet das Einerkomplement mit dem Α-Operanden. Der Operand A wird in Einerkomplementform den
ro 972 006 *09808/078A
LXKLuSIV-ODL-R-Schaltungen 101 bis 1O8 einschließlich zusammen mit dem b-Operanüen zugeführt. Von diesen EXKLUSIV-ODER-Schaltungen wira nur die EXKLUSIV-ODER-Schaltung 102 ein O-Bit durchlassen. Alle anderen EXKLUSIV-ODER-Schaltungen lassen ein 1-Bit durch.
Das BORGEN 1-Signal wird der EXKLUSIV-ODER-Schaltung 116 zusammen mit dem Ausgangssignal der EXKLUSIV-ODER-Schaltung 108 zugeleitet. Die BORGER für die Bits 1 bis 7 einschließlich, die von der BORGER-Vorausschauschaltung 170 kommen, werden den EXKLUSIV-ODER-Schaltungen 109 bis 115 zugeleitet. Der BORGER für Bit 7 ist O, da die Bedingungen für die UND-Torschaltung 172 nicht erfüllt sind und 0E7 ist O und daher sind die Bedingungen für die UND-Torschaltung 226 nicht erfüllt. Somit läßt ODER-Schaltung 227 ein O-Bit nach der EXKLUSIV-ODER-Schaltung 115 durch. Der BORGER für Bit 6 ist ein 1-Bit, da die Bedingungen für die UND-Torschaltung 174 erfüllt sind und somit die ODER-Schaltung 224 ein 1-Bit nach der EXKLUSIV-ODER-Schaltung 114 durchläßt. Der BORGER für Bit 5 ist ein 1-Bit, weil die Eingänge der UND-Torschaltung 177 die UND-Bedingung erfüllen und somit läßt die ODER-Schaltung 222 ein 1-Bit nach der EXKLUSIV-ODER-Schaltung 113 durch. Der BORGER für Bit 4 ist O, weil die UND-Bedingungen für die mit der ODER-Schaltung 218 verbundenen UND-Torschaltungen nicht erfüllt sind. Außerdem ist das Vorzeichensteuersignal auf der Leitung 49 nicht vorhanden, so daß die UND-Bedingungen für die UND-Torschaltungen 184 und 185 nicht erfüllt sind. Daher läßt die ODER-Schaltung ein O-Bit nach der EXKLUSIV-ODER-Schaltung 112 durch. Der BORGER für Bit 3 ist eine 1, weil die Eingangssignale der logischen UND-Torschaltung 188 die UND-Bedingung erfüllen, so daß die ODER-Schaltung 213 ein 1-Bit nach der EXKLUSIV-ODER-Schaltung 111 durchläßt. Der BORGER für Bit 2 ist eine 1, weil die Eingangssignale der UND-Torschaltung 190 die UND-Bedingung erfüllen und. daher läßt die ODER-Schaltung 211 ein 1-Bit nach der EXKLUSIV-ÜDER-Schaltung 110 durch. Der BORGER für Bit 1 ist ein 1-Bit, weil die ObD-Torschaltung 207 mit ihren Eingangsbedingungen die UiMD-Bedingung erfüllt und damit läßt die ODER-Schaltung 208 ein 1-Bit nach der EXKLUSIV-ODER-Schaltung 109 durch. Die Ausgangs-
RO 972 006 4 0 98 08/078 A
signale der EXKLUSIV-ODER-Schaltungen 109 bis 116 einschließlich sind damit die Ergebnisse der binären Addition und man sieht aus dem Beispiel, daß das richtige Ergebnis erzielt worden ist. Diese Ergebnisse werden durch die UND-Torschaltungen 132, 136, 140, 144, 148, 152, 156 und 160 nach den Ausgangsleitungen der arithmetischen und logischen Schaltung über die UND-Torschaltungen 251, 256, 263, die ODER-Schaltung 266, die UND-Torschaltungen 267, 271, 278 und die ODER-Schaltung 281 durchgelassen. Diese logischen Schaltkreise lassen die Ergebnisse über ODER-Schaltungen 254, 260, 265, 266, 270, 275, 280 und 281 in der zuvor beschriebenen Weise durch.
Das Beispiel B der binären Addition zeigt, wie eine Operation durchgeführt werden kann, wenn der Operand A eine negative Zahl ist und in Zweierkomplementform dargestellt ist. Dieser Operand A wird in der Komplementschaltung 60 in sein Komplement in gleicher Weise umgewandelt wie eine positive Binärzahl ins Komplement umgesetzt wird. Die komplementäre Binärzahl wird dann den EXKLUSIV-ODER-Schaltungen 101 bis 108 zusammen mit dem Operanden b zugeführt. Die Ergebnisse werden dann den EXKLUSIV-ODER-Schaltungen 1O9 bis 116 zusammen mit den Übertragen oder BORGERN für die Bits 1 bis 7 und dem BORGEN EIN-Signal zugeleitet. Es sei darauf hingewiesen, daß das BORGEN EIN-Signal ein 1-Bit und die BORGER für die Bits 1 bis 7 O-Bits sind. Die Ergebnisse der EXKLUSIV-ODER-Schaltungen 109 bis 116 einschließlich sind in dem Beispiel dargestellt und man sieht, daß das richtige Ergebnis erhalten wird.
Binäre Subtraktion
Beispiel A
01234567 +73 +64
Operand B 01001001 (-) + 9
Operand A OOOO1OO1 +64
EXKLUSIV ODER 01000000
BORGER 00000000
EXKLUSIV ODER-Ergebnis 01000000 =
BORGEN Aus = O
ro 972 OO6 409808/0784
Bexspiel B 01234567
O1001001
11110111
+73
(-) - 9
+82
Operand B
Operand a
10111110
11101100
+82
EXKLUSIV ODER
BORGER
01010010 =
EXKLUSIV ODER-Ergebnis
BORGEN Aus = O
Die binäre Subtraktion in den Beispielen A und B wird in der Weise durchgeführt, daß die Operanden A und B in wahrer Form den EXKLUSIV-ODER-Schaltungen 101 bis 108 einschließlich zugeführt werden. Die Ausgangssignale dieser EXKLUSIV-ODER-Schaltungen werden den entsprechenden EXKLUSIV-ODER-Schaltungen 109 bis 116 einschließlich zusammen mit den BORGERN zugeleitet. Im Beispiel A sind axe Ausgangssignale der ODER-Schaltungen 101 und 103 bis einschließlich O-Bits und das Ausgangssignal der EXKLUSIV-ODER-Schaltung 102 ist-ein 1-Bit. Da es sich hier um eine Subtraktion handelt, ist das BORGEN EIN-Signal ein O-Bit. Alle anderen BORGER sind ebenfalls O-Bits. Die Ausgänge der EXKLUSIV-ODER-Schaltungen 109 bis 116 einschließlich liefern die Ergebnisse. Nur die EXKLUSIV-ODER-Schaltung 110 weist ausgangsseitig ein 1-Bit auf, alle anderen liefern O-Bits als Ausgangssignale. Man sieht, daß das richtige Ergebnis erzielt ist und daß das BORGEN Aus-Signal ein O-Bit ist.
Die binäre Subtraktion in Beispiel B ist ähnlich aufgebaut wie im Beispiel A, nur wird hier eine negative Zahl, d.h. eine Zahl im Zweierkomplement subtrahiert. Wiederum werden beide Operanden in wahrer Form den EXKLUSIV-ODER-Schaltungen 101 bis 108 einschließlich zugeführt. Alle diese EXKLUSIV-ODER-Schaltungen, mit Ausnahme der Schaltungen 102 und 108, haben eine 1 als Ausgangssignal. Die Ergebnisse werden von den EXKLUSIV-ODER-Schaltungen 109 bis 116 abgenommen und man sieht, daß wiederum das richtige Ergebnis erzielt ist. Das BORGEN Aus-Signal ist ein O-Bit.
RO 972 006
409808/0784
Operand B Operand A
Dezimaloperation
01234567 bits niedriger Ordnung Operand B 10001111
Operand A 01101111
504
X - unentschieden
9er Komplement
EXKLUSIV ODER
BORGER
Ergebnis
BORGEN Aus = O
01234567
Operand B 1OOO1111 Operand A 00111010
10110101
1111xxxx
Vor ζ.
Bits höherer Ordnung
9er Komplement
EXKLUSIV ODER
BORGER
Ergebnis
Borgen Aus = 1:
01234567 Operand B ΟΟ11Ο111
Operand A 00010010
01234567 Operand B ΟΟ11Ο111
Operand A 1OQOO111
1Ο110000
OOQOOOOO
101100OO
Sechserkorrektur 0110
.01010000,
Die Dezimaloperation ist hier mit drei Ziffern dargestellt, da die Ziffer niedriger Ordnung in der unteren Hälfte des Bytes das Vorzeichen trägt. Das nächste byte enthält die höchste und die zwei nächsten Ziffern. Die Operanden A und B werden Byte für Byte den Registern 10 bzw. 20 zugeleitet. Das in Register 10 liegende Byte wird in das Neunerkomplement umgesetzt, da die Steuerschaltung 40 über Leitung 44 ein Dezimalsteuersignal und über Leitung ein Komplementsignal liefert. Das Neunerkomplement des A Operanden-Bytes wird den EXKLUSIV-ODER-Schaltungen 101 bis 108 zusammen mit dem Operand B-Byte zugeleitet. Die EXKLUSIV-ODER-Schaltungen 101, 103, 104, 106 und 108 lassen 1-Bits und die
RO 972 OO6
409808/0784
anderen EXKLUSIV-ODER-Schaltungen dieser Gruppe lassen O-Bits durch. Die BORGER für die Bits O bis 3 sind 1-B.its. Die BORGER für die Bits·4 bis 7 werden abgeleitet, doch sie ergeben ein X = unentschieden, da das Vorzeichensteuersignal auf der Leitung 41 bewirkt, daß die ODER-Schaltungen 270, 275, 280 und 281 1-Bits durchlassen, die das Vorzeichen darstellen. Die niedrigste Ziffer ist gleich einer dezimalen Vier und dies entspricht dem richtigen Ergebnis für diese Ziffernposition.
Das nächste Byte enthält die zweite Ziffer in der unteren Hälfte aes Bytes und die höherwertige Ziffer in der oberen Hälfte des Bytes. Der Operand A für dieses Byte wird in Komplementform umgesetzt und die Ausgangssignale der EXKLUSIV-ODER-Schaltungen 101, 103 und 1O4 sind 1-Bits und die verbleibenden EXKLUSIV-ODER-Schaltungen dieser Gruppe lassen O-Bits durch. Hier gibt es aber kein BORGEN Ein-Signal von der Steuerschaltung 40. Die BORGER für die Bits 1 bis 7 einschließlich sind O-Bits. Diese BORGER,d.h. alle O-Bits, werden den EXKLUSIV-ODER-Schaltungen 109 bis 116 zugeleitet. Es muß darauf hingewiesen werden, daß während dieser Operation das von der Steuerschaltung 40 kommende Vorzeichensignal auf der Leitung 49 nicht auftritt. Ferner ist das BORGEN Aus-Signal ein 1-Bit. Das BORGEN Aus-Signal wird der Sechserkorrekturschaltung 250 zugeführt und eine Sechserkorrektur wird durchgeführt. Ls muß jedoch darauf hingewiesen werden, daß eine Sechserkorrekturoperation nur mit den höherwertigen Bits 0 bis 3 durchgeführt wird. Es soll ferner darauf hingewiesen werden, daß aie nach der Sechserkorrektur erhaltenen Ergebnisse mit den durch Addition erhaltenen Dezimalziffern übereinstimmen, d.h. 5 und 0 der oberen bzw. unteren Hälfte des Bytes.
ro 972 006 40 9808 /078
Gezonte Dezimaloperation
Operand B
Operand A
+086
+066
η I I Niedrige Ziffern Operand B
Operand A
Operand B
Operand A
Operand B
Operand A
01234567
11111000
11110110
OX
+1 Neunerkomplement Operand B
Operand A
Operand B
Operand A
Operand B
Operand A
01234567
11111OOO
10100011
01234567
11110000
1111OOOO
X = unentschiede EXKLUSIV ODER
Borger
01011011
xxxxi111
01234567
11110000
1Ο1Ο1ΟΟ1
EXKLUSIV ODER Ergebnis
Borgen Aus = O
EXKLUSIV ODER Ergebnis
Borgen Aus = O
EXKLUSIV ODER Ergebnis
Borgen Aus = 1: Sechserkorrektur
Vorz. Ο1Ο11ΟΟ1
xxxx1110
Zweite Ziffer höchste Ziffer 1111Ο111
01 10
Neunerkomplement Neunerkomplement 01234567
11111000
11110110
jjnj£o
EXKLUSIV ODER
Borger
EXKLUSIV ODER
Borger
01234567
11111OOO
10100011
91
Ο1Ο11Ο11
xxxx1110
Zone
1
Zone
RO 972 006
409808/078
Das Beispiel einer gezonten Dezimaloperation zeigt, wie Vorzeichen- und Zonenbits zwangsweise die obere Hälfte des Bytes durchlaufen. Auch wird hier das BORGEN Ein-Signal nicht nach der oberei Hälfte des Bytes, wie im Fall einer Dezimaloperation, übertragen. Die ersten Bytes der Operanden A und B werden in den Registern 10 bzw. 20 eingespeichert. Das Byte für Operand A wird in die Neunerkomplementform umgesetzt, da die Steuerschaltung 40 auf der Leitung 48 ein Komplementsignal und auf der Leitung 45 ein Signal Zone DEZ liefert. Das Neunerkomplement dieses Bytes niedriger Ordnung des Operanden A wird den EXKLUSIV-ODER-Schaltungen 101 bis 108 einschließlich zusammen mit dem niedrigwertigen Byte des Operanden B zugeführt. Ein BORGEN Ein-Signal wird von der Steuerschaltung 40 über Leitung 43 zugeführt. Das Signal Zone Dezimal wird über Leitung 45 zugeführt. Die BORGER für Bits 4 bis 7 sind 1-Bits und die BORGER für Bits O bis 3 sind X = unentschieden, da das Signal Zone DEZ auf Leitung 45 an den Ausgängen der ODER-Schaltungen 254, 260, 265 und 266 ein 1-Bit erzwingt. Die BORGER für Bits 4 bis 7 werden den EXKLUSIV-ODER-Schaltungen 113 bis 116 einschließlich zugeführt und ergeben die niedrigwertige Ziffer des Ergebnisses. Das BORGEN Aus-Signal ist in diesem Fall ein O-Bit, weil die Eingänge der UND-Torschaltung 229 die UND-Bedingung nicht erfüllen.
Das nächste oder zweite Byte für die Operanden A und B enthält Bits, die für die Bits 4 bis 7 Ziffern und für die Bits O bis 3 Zonen darstellen. Die Operation läuft im wesentlichen in der gleichen Art und Weise für die niedrigwertigen Bytes ab. Auch in diesem Fall ist das BORGEN Aus-Signal ein O-Bit. Das nächste oder höherwertige Byte der Operanden wird genauso behandelt, jedoch ist das BORGEN Aus-Bit ein 1-Bit, so daß nunmehr eine Sechserkorrektur durchgeführt wird. Es muß darauf hingewiesen werden, daß das BORGEN Aus-Signal in diesem bestimmten Fall das Ergebnis eines 1-Bits ist, das durch die ODER-Schaltung 218 und die UND-Tor schaltung 229 hindurchgelaufen ist. Die UND-Torschaltung 229 wird durch das über Leitung 45 ankommende Signal Zone DEZ entsperrt. Es muß jedoch darauf hingewiesen werden, daß das durch
RO972006 409808/0784
die ODER-Schaltung 218 aurchgelassene 1-Bit den U:*.D-Torschaltungen 274 und 276 sowie der Inverterstufe 285 zugeführt wird. Das Ausgangssignal der Inverterstufe 285 wird den UND-Torschaltungen 268, 272 und 277 zugeleitet. Da das Ausgangssignal der EXKLUSIV-ODER-Schaltung ein 1-Bit ist, läßt die ODER-Schaltung 2b1 eifi Ί-Bit durch. Das Ausgangssignal der EXKLUSIV-ODER-Schaltung 115 ist ein 1-Bit und obgleich die LihD-Torschaltung 276 durch das Ausgangssignal der ODER-Schaltung 218 entsperrt ist, ändert die Inverterstufe 287 das von der ODER-Schaltung 115 gelieferte 1-Bit in ein O-Bit. Außerdem kann das von der ODER-Schaltung 115 kommende 1-Bit die UKD-'iorschaltung 277 nicht durchlaufen, da diese durch ein von der Inverterstufe 285 kommendes Signal gesperrt ist. Die andere UND-Torschaltung 278 nimmt ein von der EXKLUSIV-ODER-Schaltung 115 kommendes 1-bit auf, ist jedoch nicht entsperrt, da sie aurch aas Fehlen des Signals DEZ gesperrt ist. Daher läßt die ODER-Schaltung 230 ein O-Bit durch. In gleicher Weise sieht man, daß die ODER-Schaltungen 270 und 275 ebenfalls O-Bit durchlassen. Die gezonte Dezimaloperation ist nunmehr beendet und es wurde das richtige Ergebnis erzielt.
Es muß hier noch darauf hingewiesen werden, daß das Register 20 als Schieberegister dargestellt ist. Die Steuerschaltung 4O liefert Signale an das Betriebsregister 20 nach Art eines Schieberegisters. Line Verschiebung nach rechts und links ist bei Durchführung einer Multiplikation und Division nützlich. Eine Verschiebung von Daten in einem Register kann auch für logische Operationen nützlich sein.
RO972006 409808/0784

Claims (17)

  1. PATENTANSPRÜCHE
    (\) Arithmetische und logische Schaltung zum wahlweisen Durchführen von arithmetischen und logischen Operationen mit zwei in codierter Form vorliegenden Operanden mit einer Steuerschaltung für die Abgabe entsprechender Steuersignale, gekennzeichnet durch eine Komplementschaltung (6O), die einen Operanden in Abhängigkeit von Steuersignalen in wahrer Form, als Einerkomplement oder als Neunerkomplement durchläßt, durch eine erste Subtrahierstufe (100) zur Subtraktion des von der Komplementschaltung (60) durchgelassenen ersten Operanden von dem zweiten Operanden, ferner durch eine BüRGER-Vorausschauschaltung (170), die in Abhängigkeit von dem ersten die Komplementschaltung durchlaufenden Operanden, dem zweiten Operanden, von Steuersignalen und aen Ausgangssignalen der ersten Subtrahierstufe (100) parallel höherwertige und niedrigwertige Gruppen von BORGER-Signalen ableitet, sowie durch eine zweite Subtrahierschaltung, die in Abhängigkeit von den Ausgangssignalen der ersten Subtrahierstufe, einem Steuersignal und den BORGER-Signalen das Steuersignal und die BORGER-Signale von den Ausgangssignalen der ersten Subtrahierstufe (100) subtrahiert.
  2. 2. Arithmetische und logische Schaltung nach Anspruch 1f dadurch gekennzeichnet, daß die erste Subtrahierstufe (1OO) eine Anzahl von Exklusiv-ODER-Schaltungen (101-108) enthält.
  3. 3. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Subtrahierschaltung eine Anzahl von Exklusiv-OüER-Schaltungen (1O9-116) enthält.
  4. 4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (40) an die BORGER-Vorausschauschal-
    RO 972 006
    409808/0784
    tung (170) ein Steuersignal liefert (BORGEN EIN), das durch andere Steuersignale aus der Steuerschaltung (40) nach den beiden Gruppen von BORGER-Signalen geleitet wird.
  5. 5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Steuerschaltung (40) ein weiteres Steuersignal an die BORGER-Vorausschauschaltung (170) liefert, die selektiv von den beiden Gruppen von BORGER-Signalen ein BORGEN- AÜS-Signal ableitet.
  6. 6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß das weitere Steuersignal für die Verarbeitung von gezonten Dezimaldaten bestimmt ist.
  7. 7. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das BORGEN-EIN-Signal durch ein Vorzeichen-Steuersignal selektiv nach der höherwertigen Gruppe von BORGER-Signalen geleitet wird.
  8. 8. · Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das
    BORGEN-EIN-Signal ständig der niedrigwertigen Gruppe von BORGER-Signalen zugeführt wird.
  9. 9. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Anwesenheit des weiteren Steuersignals (ZONE DEZ.)
    . bewirkt, daß das BORGEN-AUS-Signal von der niedrigwertigen • Gruppe von BORGER-Signalen abgeleitet wird. ■"■ ~
  10. 10. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß bei Abwesenheit des weiteren Steuersignals (ZONE DEZ) das BORGEN-AÜS-Signal von der höherwertigen Gruppe von BORGER-Signalen abgeleitet wird.
  11. 11. Schaltung nach Anspruch 1 bis 10, dadurch gekennzeichnet, daß eine FunktionsSteuerschaltung (130) vorgesehen ist, die eingangsseitig mit der Komplementschaltung (60), dem
    RO 972 006
    409808/0784
    Operanden-B-Register,. der Subtrahier stufe (100) und der Steuerschaltung (4O) zur Aufnahme der von diesen Stufen kommenden Signale verbunden ist und selektiv die Ergebnisse der zweiten-Subtrahierschaltung oder die Ergebnisse aer logischen UND, ODER bzw. Exklusiv-ODER-Verknüpfungen -. durchläßt.
  12. 12. Schalttung nach Anspruch 1, dadurch gekennzeichnet, daß eine Sechserkorrekturschaltung (250) mit der Subtrahierstufe (100), der BORGER-Vorausschauschaltung (170) und der Steuerschaltung, (40) verbunden ist und selektiv unter Steuerung durch die Steuerschaltung (40) und die BORGER-Signale an den Ergebnissen der zweiten Subtrahierschaltung eine Sechserkorrektur durchführt.
  13. 13. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Sechserkorrekturschaltung (250) selektiv eine niedrigwertige Gruppe von Ergebnissen der zweiten Subtrahierschaltung einer Sechserkorrektur unterzieht.
  14. 14. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Sechserkorrekturschaltung (250) selektiv eine höher— wertige Gruppe von Ergebnissen der zweiten Subtrahierschaltung einer Sechserkorrektur unterzieht.
  15. 15. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Sechserkorrekturschaltung (250) logische Schaltkreise enthält, die in Abhängigkeit von Steuersignalen eine niedrigwertige Gruppe von Vorzeichensignalen liefert.
  16. 16. Schaltung nach. Anspruch 12r dadurch gekennzeichnet, daß die Sechserkorrektur schal tung (250) logische Schaltkreise enthält, die in Abhängigkeit von Steuersignalen eine höherwertige Gruppe von Vorzeichensignalen, liefert.
    ro 972 0ü6 4 0 9 8 0 8/0784 "'"""".
  17. 17. Schaltung nach Anspruch 12, dadurch gekennzeichnet, daß die Sechserkorrekturschaltung (250) weitere logische Schaltkreise enthält, uie in Abhängigkeit von Steuersignalen eine höherwertige Gruppe von Zonen-Signalen liefert,
    006 4Q9808/0784
DE19732335661 1972-07-31 1973-07-13 Arithmetische und logische schaltung Ceased DE2335661A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US27633972A 1972-07-31 1972-07-31

Publications (1)

Publication Number Publication Date
DE2335661A1 true DE2335661A1 (de) 1974-02-21

Family

ID=23056251

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732335661 Ceased DE2335661A1 (de) 1972-07-31 1973-07-13 Arithmetische und logische schaltung

Country Status (6)

Country Link
US (1) US3752394A (de)
JP (1) JPS5228612B2 (de)
CA (1) CA1001307A (de)
DE (1) DE2335661A1 (de)
FR (1) FR2331262A5 (de)
IT (1) IT989316B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3811039A (en) * 1973-02-05 1974-05-14 Honeywell Inf Systems Binary arithmetic, logical and shifter unit
DE2352686B2 (de) * 1973-10-20 1978-05-11 Vereinigte Flugtechnische Werke- Fokker Gmbh, 2800 Bremen Dezimaler Parallel-Addierer/Substrahierer
CH1130374A4 (de) * 1974-08-19 1977-03-31
US3958112A (en) * 1975-05-09 1976-05-18 Honeywell Information Systems, Inc. Current mode binary/bcd arithmetic array
US4001570A (en) * 1975-06-17 1977-01-04 International Business Machines Corporation Arithmetic unit for a digital data processor
US4125867A (en) * 1976-10-27 1978-11-14 Texas Instruments Incorporated Electronic calculator or microprocessor having a hexadecimal/binary coded decimal arithmetic unit
US4118786A (en) * 1977-01-10 1978-10-03 International Business Machines Corporation Integrated binary-BCD look-ahead adder
US4592005A (en) * 1982-07-06 1986-05-27 Sperry Corporation Masked arithmetic logic unit
US4644489A (en) * 1984-02-10 1987-02-17 Prime Computer, Inc. Multi-format binary coded decimal processor with selective output formatting
US5513362A (en) * 1992-04-23 1996-04-30 Matsushita Electric Industrial Co., Ltd. Method of and apparatus for normalization of a floating point binary number
TWI259356B (en) * 2004-03-26 2006-08-01 Infortrend Technology Inc Apparatus for checking data coherence, controller and storage system having the same and method therefore is disclosed

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3310786A (en) * 1964-06-30 1967-03-21 Ibm Data compression/expansion and compressed data processing
US3596074A (en) * 1969-06-12 1971-07-27 Ibm Serial by character multifunctional modular unit
US3711693A (en) * 1971-06-30 1973-01-16 Honeywell Inf Systems Modular bcd and binary arithmetic and logical system

Also Published As

Publication number Publication date
JPS5228612B2 (de) 1977-07-27
CA1001307A (en) 1976-12-07
IT989316B (it) 1975-05-20
JPS4953741A (de) 1974-05-24
US3752394A (en) 1973-08-14
FR2331262A5 (fr) 1977-06-03

Similar Documents

Publication Publication Date Title
DE2712224A1 (de) Datenverarbeitungsanlage
DE3535436C2 (de)
DE2335661A1 (de) Arithmetische und logische schaltung
DE2230188C2 (de) Arithmetisch-logische Einheit für einen Digitalprozessor für variable Wortlängen
DE2758130C2 (de) Binärer und dezimaler Hochgeschwindigkeitsaddierer
DE1213144B (de) Anordnung zur Verarbeitung von Daten
DE2063199A1 (de) Einrichtung zur Ausfuhrung logischer Funktionen
DE2730918A1 (de) Anordnung zum multiplizieren von binaerzahlen
DE1271433B (de) Adressiereinrichtung fuer einen Tabellenwertspeicher
DE2743575A1 (de) Verfahren und einrichtung zur multiplikation einer ersten zahl mit einer zweiten zahl
DE2039228C3 (de) Schaltungsanordnung in einer Datenverarbeitungsanlage zum Verschieben einer binär kodierten Oktalzahl um eine Anzahl von Dezimalstellen nach rechts
DE2165730A1 (de) Rechensystem
DE3424078C2 (de)
DE1079358B (de) Dezimal-Addiervorrichtung
DE2000275A1 (de) Elektronischer Walzenschalter
DE2855946A1 (de) Pla-addierschaltung
DE1549485C3 (de) Anordnung zur Division binärer Operanden ohne Rückstellung des Restes
DE2046685A1 (de) Einrichtung zum Konvertieren einer Dezimalzahl in eine Binarzahl
DE1537307A1 (de) Logische Schaltung
DE2027179C (de) Rechenwerk zur arithmetischen oder bitweisen logischen Verknüpfung
DE1499227B2 (de) Schaltungsanordnung für arithmetische und logische Grundoperationen
DE2135607C2 (de) Schaltungsanordnung zur Inkrementierung oder Dekrementierung
DE2450669A1 (de) Verfahren und schaltungsanordnungen zur verschluesselung und entschluesselung
DE1116923B (de) Divisionsanordnung fuer Ziffernrechner
DE1270306B (de) Paritaetspruefschaltung fuer ein sowohl rein binaer als auch binaer-dezimal arbeitendes Addierwerk

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection