DE1499227B2

DE1499227B2 - Schaltungsanordnung für arithmetische und logische Grundoperationen

Info

Publication number: DE1499227B2
Application number: DE1499227A
Authority: DE
Inventors: Brian George San Jose Calif. Utley (V.St.A.)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1964-12-23
Filing date: 1965-12-11
Publication date: 1975-02-06
Also published as: DE1499227C3; ES321002A1; CH439809A; GB1097085A; US3417236A; BE672601A; NL166558B; NL6516539A; FR1464946A; DE1499227A1; NL166558C

Description

Die Erfindung betrifft eine Schaltungsanordnung ur Durchführung logischer und arithmetischer irundoperationen gemäß Oberbegriff des Anspruchs.

Schaltungsanordnungen zur Durchführung der ;rithmetischen Grundoperationen Additionen bzw. iubtraktionen sind bekannt. In »Arithmetic Operations α Digital Computers« von R. K. Richards (D. on Nostrand Co., 1955), insbesondere auf den Seien 106 bis 124 und nach F i g. 4 bis 17 sind aus zwei Registern bestehende akkumulierende Rechenwerke bekanntgeworden. Bei diesen akkumulierenden Rehenwerken wird die Summe bzw. Differenz in den lippstufen gebildet. Hierbei befindet sich der erste Operand bereits im Akkumulator, und der zweite /ird dazu addiert bzw. davon subtrahiert. Die dabei ntstehenden Überträge müssen verzögert oder gepeichert und dem Akkumulator erneut zugeführt /erden. Die Steuerung der Übertragung von den Jbertragsspeichern in die Akkumulatorkippstufen er-•)lgt über UND-Schaltungen. Die Überträge werden abei synchron nacheinander verarbeitet. Dies beingt, daß eine lange Zeit für deren Verarbeitung ar Verfügung stehen muß. Es ist durch diese Verffentlichung ferner bekannt, durch Umschaltung der Ausgänge der Akkumulatorkippstufen einen Akkululator für die Subtraktion geeignet zu machen. In jesem Fall wird ein Übertrag dann weitergegeben, /enn eine Kippstufe von 0 auf L wechselt, anstatt on L auf 0, wie es bei der Addition der Fall ist. Die ynchrone Verarbeitung der Überträge hat gewisse Jachteile, die durch die in der DT-AS 1 190 707 beanntgewordene Schaltungsanordnung zur asynchroen Verarbeitung der Überträge vermieden werden.

Bei dieser Schaltungsanordnung werden die Kipptufen zur Zwischenspeicherung der Dualüberträge ber bei Addition und Subtraktion verschieden geteuerten UND-Schaltungen durch die bei den Um-.'haltvorgängen der Akkumulatorkippstufen entste- : enden Schaltflanken so lange wiederholt eingeschal- ;t und durch den Synchrontaktimpuls ausgeschaltet, is diese Dualüberträge in Form von den Kippstufen es Akkumulators schaltenden Ausschaltflanken der isten Kippstufe in den Akkumulator übertragen /orden sind. Diese Schaltungsanordnung ist ferner lit einer Korrektureinrichtung ausgestattet, die bei itradisch verschlüsselten Dezimalzahlen die erforerlichen Korrekturen erledigt. Da es sich bei der orliegenden Erfindung hauptsächlich um rein binäre Verknüpfungen handelt, wird auf die Korrekturvorichtung nicht näher eingegangen. Wie gezeigt wurde, md die bekanntgewordenen Schaltungen zwar zur mrchführung der arithmetischen Operationen Addion und Subtraktion geeignet, jedoch sind sie nicht ar Durchführung von logischen Operationen, wie inksverschiebung, Austausch, UND- bzw. ODER-■unktion geeignet. Die Funktion von logischen Opeationen mit von einem akkumulierenden Rechenverk ausführen zu lassen, ist jedoch bei vielen elekronischen Rechenanlagen sehr zweckmäßig. Zum seispiel ist beim Adressenrechenwerk zur Adressennodifikation nicht nur eine Addition oder Subtrakion notwendig, sondern es sind häufig auch logische Jrundoperationen von dem genannten Typ erforderich.

Weiterhin ist aus dem Taschenbuch der Nachrich-■nverarbeitung (Steinbuch), Springer Verlag, 962, S. 1107 bis 1112 ein Parallelrechenwerk mit liteinander verbundenen Registern bekanntgeworden, das sowohl logische als auch arithmetische Grundoperationen durchführen kann, indem es von im Speicher einer Rechenmaschine enthaltenen Mikrooperationen gesteuert wird. Dieses Parallelrechenwerk besteht aus drei Registern, die aus bistabilen Kippschaltungen bestehen, die miteinander durch UND- bzw. ODER-Schaltungen verbunden sind und durch anliegende Operations- und Taktsignale gesteuert werden. Diese Schaltungsanordnung hat jedoch den Nachteil, daß die Überträge, die bei der Addition bzw. bei der Subtraktion zweier Zahlen gegebenenfalls entstehen, nacheinander verarbeitet werden, so daß gegebenenfalls «-Taktsignale zur Addition zweier «-stelliger Zahlen benötigt werden.

Außerdem ist durch die britische Patentschrift 947 143 ein zweistufiges Rechenwerk bekanntgeworden, das in der ersten Stufe Hilfsgrößen aus nur jeweils bestimmten benachbarten Binärstellen der einzelnen Operanden bildet, aus denen dann das Endergebnis in relativ wenig Schritten erzeugt wird. Dies wird insbesondere dadurch möglich, daß die Steuerleitungen nur die Funktion der zweiten Schaltstufe beeinflussen, während in der ersten Schaltstufe immer nur Hilfsgrößen erzeugt werden, aus denen sich sämtliche verfügbaren Funktionen der zweiten Schaltstufe ableiten lassen.

Ein derartiges zweistufiges Rechenwerk hat außer der Bildung der erforderlichen Hilfsgrößen für die eigentlichen Operationen den wesentlichen Nachteil, daß die gesamte Ansteuerung an nur einer Stufe des Rechenwerks vorgenommen werden kann, weshalb z.B. bei einer Austauschoperation auch nur in diesem Register ein Ergebnis gebildet werden kann, währenddem der andere an der Austauschoperation beteiligte Operand verlorengeht.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die mit einem akkumulierenden Rechenwerk ohne Hilfsgrößen zur Durchführung von Additionen oder Subtraktionen ausgestattet ist und die außerdem mit geringem technischem Aufwand und ohne Hilfsgrößen noch die logischen Grundoperationen UND, ODER, Austausch, Linksverschiebung und Exklusiv-Oder durchführen kann.

Die erfindungsgemäße Lösung der Aufgabe ist im Anspruch gekennzeichnet.

Durch die Kopplung bzw. Verbindung der informationsführenden Ein- bzw. Ausgänge der einzelnen Kippstufen von nur zwei Registern ist es möglich, mit sehr geringem schaltungstechnischem Aufwand die arithmetischen Operationen Addition und Subtraktion sowie die logischen Operationen Und, Oder, Austausch, Linksverschiebung und Austausch mit. ein und derselben Schaltungsanordnung durchzuführen.

Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Ausführungsbeispiele der Erfindung sind nachfolgend an Hand der Zeichnung näher erläutert. In den Zeichnungen bedeutet

Fig.l eine beispielsweise Schaltungsanordnung zur Durchführung der parallelen Addition von zwei Binärzahlen, ...'■' ■'...'·■

F i g. 2 eine schaltungstechnisch vereinfachte Ausführung des Addierers nach Fig. 1,

F i g. 3 eine beispielsweise Schaltungsanordnung zur Durchführung der parallelen binären Subtraktion,

F i g. 4 eine Möglichkeit zur Realisierung der logischen Und-Funktion mit der beispielsweisen Schaltung, ... ; - : : _: . . .

F i g. 5 eine Möglichkeit zur Realisierung der logischen Oder-Funktion mit der beispielsweisen Schaltung,

F i g. 6 eine Schaltung zur Durchführung der logischen Operation eines Vierteladdierers,

F i g. 7 eine Möglichkeit zur Realisierung des Vertauschens der beiden Registerinhalte,

F i g. 8 eine Schaltung, die die arithmetischen und logischen Operationen der in den F i g. 2 bis 7 dargestellten Schaltung ausführt.

In einem parallelen binären Addierer, wie er in F i g. 1 gezeigt ist, befinden sich ein Register für Augend und Summe, das aus mehreren individuellen y-Registerstufen 12 mit den Bezeichnungen Y₁, Y₂, Y₃.. .Y_n besteht, und ein Register für Addend/Ubertrag, das aus den X-Registerstufen 14 mit den Bezeichnungen X₁, X₂, X₃.. .X_n besteht. Die X- und Y-Register-Stufen sind über UND-Schaltungen 16 und ODER-Schaltungen 18 gemeinsam an die folgende Stufe angeschlossen und außerdem innerhalb einer Stufe miteinander verbunden, um eine erforderliche Torsteuerungsfunktion zu haben. Addiersignale werden jeder Stufe von einer Leitung 22 aus zugeführt, und sie werden in jeder Stufe auf Wechselstrombasis, wie z. B. über Kondensatoren 23, an entsprechende Toreingänge gekoppelt. Jedes der X- und Y-Register besteht z. B. aus Flipflops mit die binäre 1 und die binäre 0 darstellenden komplementären Ausgangssignalen, die aufrechterhalten werden, bis durch ein entsprechendes Eingangssignal der Zustand der Registerstufe umgeschaltet wird. Jeder Toreingang wird durch die ihm benachbarte Torsteuerleitung, wie z. B. die Leitung 24 mittels einer herkömmlichen Torschaltung in einem individuellen Flipflop 12 oder 14 gesteuert. Die Signale vom 1-Ausgang jeder AT-Registerstufe werden einer ODER-Schaltung 20 als Weiterschaltsperrsignal zugeführt, durch das verhindert wird, daß das Datenverarbeitungsgerät zum nächsten Teilschritt in einem Programm weiterschaltet. Das Weiterschaltsperrsignal bleibt bestehen, solange eine Af-Registerstufe 14 im binären 1-Zustand ist.

Im Betriebszustand des in F i g. 1 gezeigten parallelen binären Addierers werden zwei Zahlen A in der Form a_v a₂, a₃.. .a_n und B in der Form b_v b₂, b₃ ... b_n in die Y- bzw. AT-Register durch bekannte, nicht dargestellte Einrichtungen eingegeben. Für die Zwecke dieses Beispiels sei A der Augend und B der Addend. Nach der Eingabe werden dem parallelen binären Addierer zyklische Addiersignale zugeführt. Das erste Addiersignal veranlaßt die Umschaltung jedes Y-Flipflops 12, falls dessen entsprechendes X-Flipflop 14 eine 1 enthält, d. h. im binären 1-Zustand ist. Nun enthält das Y-Register das Teilresultat C₁. Gleichzeitig bewirkt das Addiersignal, daß die X-Flipflops 14 im Ein-Zustand bleiben oder in den binären 1-Zustand gebracht werden, falls die X- und Y-Flipflops der vorhergehenden Stufe im vorhergehenden Umlauf beide im binären 1-Zustand gewesen sind. Es sei darauf hingewiesen, daß für die Registerstufe X₁, nämlich das Flipflop 14 in der Einerstelle, X₁ durch Wirksammachen des »Übertrag«-Signals ausgeschaltet wird (O-Zustand). Wenn eines der X- und Y-Flipflops oder beide im Aus-Zustand waren, wird das nächsthöhere AT-Flipflop ausgeschaltet (geht in den binären O-Zustand). Auf diese Weise werden die Überträge erzeugt und im JV-Register als Faktor F₁ gespeichert. Der Umlauf wird wiederholt, bis das AT-Register eine 0 (F_n) enthält; nun wird das Weiterschaltsperrsignal aus der ODER-Schaltung 20 beendet, und daher kann das Verarbeitungsgerät seinen Betrieb fortsetzen. Es werden keine weiteren Addiersignale empfangen, und die Summe der beiden Zahlen A und ß ist im Y-Register gespeichert. Diese Operation läßt sich wie folgt zusammenfassen:

C₁ Teilresultat
+F₁ Übertrag von A und B

C₂ Teilresultat Nr. 2
+F₂ Übertrag von C₁ + F₁
C Teilresultat Nr. 3

C_n Teilresultat Nr. η (wobei η die Nummer der Operation bei F = 07)
Operation endet, wenn F_n = 0

as Jedes Teilergebnis C wird für die nachfolgende Addieroperation im Y-Register gespeichert. Die Operation endet an einer beliebigen Stelle, wenn die : Überträge gleich 0 sind; die Zahl der Umläufe in der ; Operation ist gewöhnlich kleiner als die Zahl der ver-; wendeten Registerstufen und ist auf keinen Fall j größer als die Zahl der Stufen. Nachstehend wird ] ein Beispiel gegeben, das die Addieroperation für zwei bestimmte binäre Zahlen zeigt (A = 0100111101 und B = 0000001001).

0100111101 A

+ 0000001001 B

0100110100 C₁

+ 0000010010 F₁

0100100110 C₂

+ 0000100000 F₂

0100000110 C₃

+ 0001000000 F,

0101000110 C₄ = C_n
0000000000 F_A = F„

Die Regeln der Operation für diese Schaltung von' Fig. 1 lauten wie folgt: falls X_n = 1, Umschaltung; von Y_n; falls Y_n und X_n = 1, Einstellen von AT_{n + 1};

falls Y_n oder AT_n=O, Rückstellen von X_n _{+ 1}, und'

falls X_n = I, Erzeugen des Weiterschaltsperrsignalsi Die F i g. 2 zeigt eine parallele binäre Addieran-j

Ordnung, die ebenso wie die von F i g. 1 betrieben wird, aber infolge der fehlenden UND- und ODER-! Schaltungen 16 und 18 etwas einfacher im Aufbau ist. Die Wechselstromeingangssignale zu den Τοη schaltungen der jeweiligen Registerstufen sind durcr.

die Pfeile 23' dargestellt. Es versteht sich jedoch, da£₍ diese den Eingangssignalen 23 von F i g. 1 entsprej chen. Wie man sieht, wird das binäre 1-AusgangSj signal der Y-Flipflops nicht benutzt. Statt dessei· werden die binären O-Ausgangssignale der Y-Flip,

flops zum Einstell-Wechselstromeingang des nächst höheren AT-Flipflops gekoppelt. Logisch zeigt dies ai daß das Y-Flipflop aus dem binären 1- in den binäre 0-Zustand umschaltet und daher sowohl es selbst un

Jas ihm entsprechende ^-Flipflop im binären 1-Zu-,tand gewesen sein müssen. Die binären O-Ausgangsjgnale der X- und Y-Flipfiops einer gegebenen Stufe iienen zum Steuern getrennter Torschaltungen auf ler Rückstellseite eines nachfolgenden A^-Flipflops. «Venn also entweder X_n oder Y_n = O ist, wird das X_n ^ ,-Flipflop durch das nachfolgende Addiersignal auf 0 rückgestellt. Die Regel für den Betrieb der schaltung von F i g. 2 lautet: wenn Y_n von 1 auf 0 vechselt, ist A_n^₁ in den 1-Zustand zu stellen. Die Wirkungsweise der Schaltung nach F i g. 2 entspricht ler in Fig. 1 dargestellten und vorher beschriebenen Anordnung.

Fig. 3 zeigt eine bestimmte Anordnung für einen jarallelen binären Subtrahierer. Ein Vergleich von ^::ig. 3 mit Fig. 2 läßt erkennen, daß die beiden Schaltungen fast in jeder Hinsicht übereinstimmen, tbgesehen davon, daß das binäre 1-Ausgangssignal ler Y-Flipflops zur Steuerung des folgenden Ä"-Fliplops statt des binären O-Ausgangssignals benutzt vird. Das Subtrahiersignal wird über eine Leitung 32 '.ugeführt und entspricht dem Addiersignal auf der .eitung 22 von F i g. 2. Eingangsborg- und Eingangsi^rg-Si.enale werden an Stelle der Eingangsübertragind Eingangstibertrag-Signale von Fig. 2 angelegt. \)ie Regel für den Betrieb der Schaltung von Fig. 3 autet: Wenn Y_n von 0 auf 1 übergeht, ist X„ „, in den ; -Zustand zu schalten. Der einzige Unterschied zwichen dieser Aussage und der für den Betrieb der Schaltung von Fig. 2 maßgebenden Regel besteht im Jmschalten von Y von 1 auf 0 anstatt von 0 auf 1. •in besonderer Vorteil der Wirkungsweise des binäen Subtrahierers von F i g. 3 besteht darin, daß es innötig ist, zum Zwecke der Subtraktion irgendein Complement zu bilden. Die Subtrahieroperation wird oll und ganz durch die echte Teildifferenzsubtraktion lusgeführt. Die Schaltung von Fig. 3 arbeitet entprechend dem folgenden Beispiel, bei dem ange-•lommen wird, daß eine binäre Zahl (B = 00110) on einer binären Zahl A (01101) zu subtrahieren ist.

A 01101
-B 00110

A₁ 01011
-B₁ 00100

A₂ 01111
-B₂ 01000

A₃ 00111

B₃ 00000

Teil-Differenz

Teil-Borger

Teil-Differenz

Teil-Borger

Teil-Differenz

Keine weiteren Borger

Operationsende

Zunächst ist die Zahl A im Y-Register und die Zahl B im Ä'-Register durch in F i g. 3 nicht gezeigte einrichtungen eingegeben worden. Beim Betrieb des subtrahierers von F i g. 3 wird jede Teildifferenz in ihrem entsprechenden Y_n-Flipflop dadurch gebildet, Jaß dessen Zustand umgeschaltet wird, wenn eine binäre 1 am Ausgang des entsprechenden Ä"„-Flipflops vorliegt. Ein Borgwert wird in dem nachfolgenden ^n + j-Flipflop hergestellt, wenn ein gegebenes Y_n-Flipflop in den binären 1-Zustand gebracht wird.

Außer zur Subtraktion kann der binäre Subtrahie-'er von F i g. 3 zur Ausführung der Funktion einer unären Linksverschiebung verwendet werden. Zu diesem Zweck wird die zu verschiebende Zahl durch in ^:"" i g. 3 nicht gezeigte Mittel in das Ä'-Register einge-

geben, und das Y-Register wird auf 0 gestellt. Am Ende des ersten Subtrahierumlaufs erscheint nun die ursprüngliche Zahl im Ä'-Register, jedoch um eine Stelle nach links verschoben. Als Beispiel sei diese Operation für die Verschiebung der binären Zahl 011010 dargestellt:

Zyklus 1
Zyklus 2

Y
X

000000
011010

Y
X

011010
110100

Die Zahl im Ä'-Register im Umlauf 1 erscheint also im Ä'-Register im Umlauf 2, um eine Stelle nach links verschoben.

F i g. 4 veranschaulicht eine Anordnung von X- und Y-Registerstufen, die als logische Schaltung zur Ausführung der UND-Funktion zwischen im X- bzw. im Y-Register gespeicherten Zahlen dient. Das UND-Ergebnis steht dann im Y-Register, und die Operation wird gemäß der folgenden Tabelle ausgeführt:

Tabelle I

Y X

0 110
10 10

45

Y₁ 0 0 1 0

Aus Tabelle I ist zu ersehen, daß jedes Yp in einen binären 0-Zustand gebracht werden muß, ausgenommen, wenn das entsprechende X_n-Flipflop eine binäre 1 enthält. Gemäß Fig. 4 wird das binäre 1-AusgangssignaI des Ä'_n-Flipflops 14 zur Steuerung des Rückstelleingangssignals von X_n und das binäre O-Ausgangssignal des AVFlipflops 14 zur Steuerung des Rückstelleingangssignals des entsprechenden Y_n-Flipflops 12 verwendet. Ein zugeführtes UND-Signal auf einer Leitung 42 wird dann entsprechend den beschriebenen Verbindungen in jede X- und Y-Flipflopstufe eingespeist.

F i g. 5 stellt eine bestimmte Anordnung von Y-Registerstufen 12 und AT-Registerstufen 14 dar, die so miteinander verbunden sind, daß sie eine logische ODER-Funktion zwischen entsprechenden Stellen der X- und Y-Register ausführen. Das ODER-Ergebnis steht dann im Y-Register und wird entsprechend der folgenden Tabelle gebildet:

	Tabelle	1	II	0
Y	0	0	1	0
X	1	1

YlIlO

Aus Fig. 5 geht hervor, daß das binäre 1-Ausgangssignal des Ä"„-Flipflops 14 so verknüpft wird, daß es sowohl die Einstellung des entsprechenden Y_n-Flipflops 12 als auch die Rückstellung des Ä'n-Flipflops 14 durch ein auf Leitung 52 zugeführtes ODER-Signal bewirkt. Dadurch wird jeder binäre 1-Zustand in einem der X- und Y-Flipflops einer gegebenen Stufe in dem Y-Flipflop der betreffenden Stufe angezeigt. Sowohl die UND- als auch die ODER-Funktion treffen auf eine Operation innerhalb einer individuellen Register-Stufe zu und können gleichzeitig für so viele Stufen, wie im X- und im Y-Register enthalten sind, ausgeführt werden.

F i g. 6 zeigt eine Anordnung von Y-Flipflops 12 und Äf-Flipflops 14 für die Ausführung der exklusi-

409586/105

ven ODER-Funktion bezüglich der in den jeweiligen Registern gespeicherten binären Zahlen. Diese Funktion wird bezüglich jeder Stelle der X- und Y-Register gemäß der folgenden Tabelle ausgeführt:

Tabelle IH

0 110
10 10

Y 1 1 0 0

Exklusive ODER-Signale werden über eine Leitung 62 zugeführt. Die Y- und die AT-Stufen jeweils einer Stelle sind so untereinander verbunden, daß der binäre 1-Zustand des A'-Flipflops 14 einen Zustandswechsel des entsprechenden Y-Flipflops 12 und die Rückstellung des AT-Flipflops 14 bei Anliegen des exklusiven ODER-Signals hervorruft. Wie man sieht, nutzt diese Schaltung bei ihrem Betrieb die gleichen Funktionen wie bei der Addition und Subtraktion aus, jedoch ohne Übertrag oder Borger.

F i g. 7 zeigt eine Anordnung, bei der zwei Register zur Ausführung einer direkten Austauschfunktion benutzt werden. Bei diesem Ausführungsbeispiel sind die Y-Flipflops 12 und die A'-Flipflops 14 paarweise so miteinander verbunden, daß der Zustand jedes Flipflops auf das andere Flipflop eines Paars beim Anlegen eines Austauschimpulses über eine Leitung 63 übertragen wird. In der dargestellten Schaltung steuert jedes binäre 1-Ausgangssignal eines Flipflops den Einstelleingang des anderen Flipflops in derselben Stufe, und jedes binäre O-Ausgangssignal eines Flipflops steuert den Rückstelleingang des anderen Flipflops in der betreffenden Stufe. Auf einen Austauschimpuls hin arbeitet die Schaltung entsprechend der nachstehenden Tabelle:

	Tabelle IV	0	1	1
Y	0	1	0	1
X	0	1	0	1
Y	0	0	1	1
X	0

Das Ergebnis ist also ein zweiseitiger Austausch der jeweiligen gespeicherten binären Zustände innerhalb jeder Stufe, und die Operation wird für alle vorgesehenen Registerstufen erweitert. Bei den bisher bekannten Anordnungen zur Ausführung einer ebensolchen Funktion findet gewöhnlich nur eine Umstel lung und kein Austausch von Zahlen statt. Das heißt bei den üblichen »Austausclu-Befehlen, wie z. B. »stelle A nach B um«, ersetzt A zwar B, aber B ersetzt nicht A, und es geht daher verloren. Im Gegensatz dazu sieht die vorliegende Anordnung einen echten Austausch vor, bei dem A an die Stelle von B und B an die Stelle von A treten.

Fig. 8 stellt in Form einer Blockschaltung die dritte und die vierte Stufe eines Teils einer zusammengesetzten Schaltung aus η Stufen dar, die aus den in F i g. 2 bis 7 gezeigten Anordnungen zur Ausführung der Addier- und Subtrahier-Rechenoperationen und der logischen Funktionen »Und«, »Oder«, »exklusives Oder«, »Linksverschiebung« und »Austausch« für zwei binäre Zahlen besteht. Zur Vereinfachung der Darstellung sind die X- und Y-Flipflops 14 bzw. 12 in binäre 1- und binäre 0-Blöcke entsprechend X_n, Y_n bzw. X_n, Y_n aufgeteilt worden. Abtastverstärker 72 sind über direkte Eingänge an die X_n- bzw. Y„-Stufen angekoppelt, um die X- bzw. Y-Flipflops in binäre Zustände zu bringen, die den aus dem Speicher empfangenen binären Zahlen, die zu verarbeiten sind, entsprechen. Mit Ausnahme der direkten Eingangssignale aus den Abtastverstärkern 72 stellt jedes durch einen Pfeil auf der linken Seite eines der Flipflopblöcke dargestellte Eingangssignal ein durch den Zustand des über die unmittelbar über der dem Pfeil befindliche zugeordnete Leitung zugeführten Signals gesteuertes Wechselstrom-Eingangssignal dar. Steuersignale werden von den zugeordneten Steuerimpulstreibern geliefert, die bezeichnet sind als Treiber 74 für die Additionsimpulse, Treiber 75 für die Subtraktions- und Linksverschiebung-Steuerimpulse, Treiber 76 für die UND-Steuerimpulse, Treiber 77 für die ODER-Steuerimpulse, Treiber 78 für die Exklusiv-ODER-Steuerimpulse und Treiber 79 für die Austausch-Steuerimpulse. Durch eine angekoppelte Ausgabeschaltung werden die entsprechen-

ao den Zustände der verschiedenen Registerstufen angezeigt. Diese Ausgabeschaltung besteht aus einem Treiber 82 für die Anzeige mit zugeordneter Lampe 83. Der Anzeigetreiber 82 empfängt das binäre 0-Ausgangssignal des ihm zugeordneten Y-Flipflops 12

(d. h. Y), kehrt dieses Signal um, wodurch die Anzeigelampe 83 erregt und eine Anzeige des Zustandes des Y-Registers ermöglicht wird. Außerdem ist eine ODER-Schaltung 20 vorgesehen, die ein Sperrsignal für die Steuerimpulstreiber 74, 75 in der in F i g. 1 bis 3 angedeuteten Art und Weise liefert und ein Weiterschalten verhindert.

Um die Wirkungsweise der Schaltung von F i g. 8 leichter verständlich zu machen, wird auf die F i g. 2 bis 7 zurückgegriffen, in denen die verschiedenen Funktionen Addition, Subtraktion, Oder, Exklusiv-Oder, Und, Linksverschiebung und Austausch getrennt dargestellt sind. Die Schaltung von F i g. 8 wird entsprechend den verschiedenen Regeln wie folgt betrieben, um die gewünschten Funktionen zu erreichen (wobei der eigentliche Schritt, der entsprechend der Regel ausgeführt wird, angegeben ist):

Addition

AT_n = 1, binärer Wechsel von Y_n (Teil-Summe) Y_n wechselt von 1 auf 0, stellt AT_n+1 = 1
(Übertrag erzeugt und gespeichert)
X_n oder Y_n = 0, stellt X_{n + 1} = O
(Übertrags-Auslösung)

Subtraktion

X_n = 1, binärer Wechsel von Y_n (Teil-Differenz) Y_n wechselt von 0 auf 1, stellt X_n+1 = I
(Borger erzeugt und gespeichert)

y" = 1 }^stellt ^Xn*1 ⁼ ° (Borger-Auslösung)

UND

AT_n = 0, stellt Y_n = 0 (UND entsteht)
Austausch

AT_n = 1, stellt Y_n = 1 (AT zu Y)
AT_n = 0, stellt Y_n = 0 (X zu Y)
Y_n = l,stelltAT_n = 1(Y zu X) Y_n = 0, stellt X_n = 0 (Y zu X)

ODER

AT_n = 1, stellt Y_n = 1 (ODER-Ergebnis

bei AT = 1) [

Exklusiv-Oder

X_n = 1, binärer Wechsel Y_n (Exklusiv-Oder) oder Y_n =

Linksverschiebung

(Dies ist eine Subtraktion mit einem Borgerzyklus beginnend mit jedem Y_n = 0) X_n = 1, binärer Wechsel Y_n (Teil-Differenz) Y_n Wechsel von 0 auf 1, stellt X_{n + 1} = I (Borger) X_n = 0, stellt X_{n +} , = 0 (löst Borger aus)

Weitere Linksverschiebungsfunktionen können erreicht werden, indem alle y_n-Flipflops auf 0 gesetzt werden und der Umlauf wiederholt wird. Auf die Linksverschiebungsfunktion kann auch die Aus-

tauschfunktion folgen, um in der üblichen Form die Zahl im Y-Register anzuzeigen. Die in F i g. 8 dargestellte zusammengesetzte Schaltung stellt also eine wesentliche Vereinfachung der Schaltungsanordnung im Gegensatz zu den speziellen Schaltungen dar, die im Bekannten zur Ausführung der verschiedenen beschriebenen Funktionen verwendet worden sind. Wenn z. B. die zusammengesetzte Schaltung von F i g. 8 mit den in F i g. 2 bis 7 getrennt dargestellten Spezialschaltungen verglichen wird, ist es offensichtlich, daß die einzigen zusätzlichen Einrichtungen gegenüber den für eine Einzweckschaltung benötigten Registern und Anzeigevorrichtungen die zusätzlichen Steuerimpulstreiber und die verschiedenen Verbindungen sind, durch die erreicht wird, daß die zusammengesetzte Schaltung von F i g. 8 die oben beschriebene Mehrzweckfähigkeit erhält.

Hierzu 3 Blatt Zeichnungen

Claims

Patentanspruch:

Schaltungsanordnung zur Durchführung der logischen Grundoperation Und, Oder, Exklusiv-Oder und Austausch sowie der arithmetischen Grundoperationen Addition und Subtraktion mit Hilfe eines ersten und eines zweiten Registers zur Aufnahme der zu verknüpfenden Operanden, Ergebnisse und gegebenenfalls Überträge, wobei die Register aus bistabilen Kippschaltungen, die jeweils eine Eingangstorschaltungs-Funktion aufweisen oder mit Und- bzw. Oder-Schaltungen miteinander gekoppelt sind und durch anliegende Takt- und Operationssignale sowie gespeicherte Operanden oder Zwischenergebnisse gesteuert werden, wobei die gegebenenfalls entstehenden Überträge bzw. Borger bei der Addition bzw. Subtraktion in einer Zehnerstelle durch logische Verknüpfung der Ausgangssignalc der Kippschaltungen des ersten Registers und der Kippschaltungen des zweiten Registers in einer Zehnerstclle auf die nächstfolgende Zchnerstelle beider Register gegeben werden, dadurch gekennzeichnet, daß die jeweiligen Operationssignale (Additions-, Subtraktions- oder Austausch-Signal) an die bistabilen Kippschaltungen beider Register (Af und Y) angelegt werden, daß der wahre Ausgang einer bistabilen Kippschaltung (x, bis X_n) des ersten Registers (Af) sowohl mit dem wahren als auch mit dem inversen Eingang der entsprechenden Kippschaltung (y_t bis y„) des zweiten Registers (Y) verbunden ist, daß der inverse Ausgang der Kippstufen (x_{ bis x_n) des ersten Registers (X) mit den inversen Eingängen der jeweils entsprechenden Kippstufe (y, bis y„) des zweiten Registers (Y) bzw. der nachfolgenden Kippstufe (.v, bis Jt_n) des ersten Registers verbunden ist und daß der wahre Ausgang der Kippschaltungen (V₁ bis y„) des zweiten Registers (Y) mit dem wahren Eingang der entsprechenden Kippschaltung (X₁ bis x„) des ersten Registers (Af) und mit beiden Eingängen der nachfolgenden Kippschaltungen des ersten Registers (X) verbunden ist, während der inverse Ausgang einer Kippschaltung (V₁ bis .v„) des zweiten Registers (Y) mit den inversen Eingängen der entsprechenden Kippschaltungen bzw. der nachfolgenden Kippschaltung des ersten Registers (X) sowie deren wahren Eingang verbunden ist,

daß bei der Addition ein Operand (z. B. Addend) und die entstehenden Übertragsignale im ersten Register (X) gespeichert sind, während im zweiten Register (Y) der zweite Operand (z. B. Augend) oder eine Teilsumme gespeichert ist, daß die binären Null-Signale der Kippschaltungen des zweiten Registers (Y) an den Eingang der nächsthöheren Kippschaltung des ersten Registers (X) gelangen und daß das Additionssignal auf zwei Eingänge der Kippschaltungen sowohl des ersten als auch des zweiten Registers (X, Y) gegeben wird, wobei die Teilresultats- und Übertragsverarbeitung in aufeinanderfolgenden Zyklen erfolgt,

daß zur Subtraktion die binären Eins-Ausgangssignale der Kippschaltungen des zweiten Registers zum Eingang der jeweils nächsthöheren Kippschaltung des ersten Registers geführt werden, daß das Subtraktions-Operationssignal an beide Eingänge der Kippschaltungen sowohl des ersten als auch des zweiten Registers (X, Y) geführt ist und daß die Eins-Ausgangssignale der Kippschaltungen des ersten Registers (X) an die Eingänge der gleichwertigen Kippschaltung des zweiten Registers (Y) geführt sind, während die Null-Ausgänge der Kippschaltungen des ersten Registers (Af) an die Eingänge der nächstfolgenden Stufe des gleichen Registers geführt sind, und daß die Verarbeitung der entstehenden Borgerund Teildifferenzen zum Endresultat in mehreren Zyklen erfolgt,

daß zur Und-Funktion jede Kippschaltung des zweiten Registers auf Null gestellt wird, wenn die mit ihr verbundene Kippschaltung des ersten Registers eine Eins enthält, daß das binäre Eins-Ausgangssignal der Kippschaltungen des ersten Registers zur Rückstellung auf den Eingang zurückgekoppelt und das binäre Null-Ausgangssignal auf den Rückstell-Eingang der entsprechenden Kippschaltung des zweiten Registers (Y) gegeben wird und daß das Und-Operationssignal jeweils an einen Eingang jeder Kippschaltung sowohl des ersten als auch des zweiten Registers (Af und Y) gegeben wird,

daß zur Oder-Funktion das auf einer Leitung (52) angelegte Oder-Operationssignal mit den in den beiden Registern (Af und Y) befindlichen lo- j gischen Operanden so verknüpft wird, daß das ; Ergebnis in den Kippschaltungen des zweiten i Registers (Y) steht, wobei das binäre Eins-Ausgangssignal einer Kippschaltung des ersten Registers (X) bewirkt, daß die gegenüberliegende Kippschaltung des zweiten Registers (Y) auf Eins gestellt wird und die Kippschaltung, die das Ausgangssignal erzeugte, gelöscht wird,

daß zur Exklusiv-Oder-Funktion das Exklusiv-Operationssignal an zwei Eingänge der Kippschaltungen des zweiten Registers (Y) und an einen Eingang der Kippschaltungen des ersten Registers (A') geführt ist, daß der binäre Eins-Zustand einer Kippschaltung des ersten Registers einen Zustandswechsel der entsprechenden Kippschaltung des zweiten Registers (Y) und die Rückstellung der Kippschaltung des ersten Registers (Af) bei Anliegen des Operationssignals erreicht, so daß am Ende der Operation das Ergebnis in den Kippschaltungen des zweiten Registers (Y) steht

daß eine Austauschoperation durch Anliegen des Austausch-Operationssignals an zwei Eingängen sowohl der Kippschaltungen des ersten Registers (Af) als auch des zweiten Registers (Y) gesteuert wird, daß die Kippschaltungen einer Stelle bzw. Position der beiden Register (Af und Y) jedes binäre Eins-Ausgangssignal auf den Eingang der entsprechenden Kippschaltung geben und daß jedes binäre Null-Ausgangssignal die Rückstellung der anderen Kippschaltung steuert und

daß zur Durchführung der Linksverschiebung einer im ersten Register (Af) stehenden Binärzahl alle Kippschaltungen des zweiten Registers (Y) auf Null gestellt werden, wodurch die zu verschiebende Binärzahl nach jeweils zwei Subtraktionsumläufen in dem ersten Register (Af) um eine Stelle nach links verschoben steht.