DE2435529A1

DE2435529A1 - Digitalrechner

Info

Publication number: DE2435529A1
Application number: DE2435529A
Authority: DE
Inventors: Robert John Cooke
Original assignee: Solartron Electronic Group Ltd
Current assignee: Gemalto Terminals Ltd
Priority date: 1973-07-31
Filing date: 1974-07-24
Publication date: 1975-02-13
Also published as: US3953718A; GB1482406A; JPS5045531A; FR2239721B1; FR2239721A1; NL7410157A

Description

Beschreibung

zum Patentgesuch 243552^

der Firma The Solartron Electronic Group Limited, Victoria Road, Farnborough, Hampshire / England

betreffend:
"Digitalrechner"

Die Erfindung bezieht sich auf einen Digitalrechner für die Berechnung einer großen Varietät von Rechengängen mit einer oder mehreren unabhängigen Variablen und ist insbesondere jedoch nicht ausschließlich gerichtet auf solche Digitalrechner, die besonders geeignet sind für die Linearisierung eines digitalisierten Ausgangssignals, abgeleitet von einem Wandler mit einer nichtlinearen Ausgangschrarakteristik, wie etwa ein Thermoelement oder ein Widerstandsthermometer.

Es wird allgemein anerkannt, daß es sehr wünschenswert für ein Meßsystem mit einem Wandler ist, etwa einem Thermoelement oder einem Widerstandsthermometer, daß Mittel vorgesehen werden für die Wandlung des Ausgangssignals des Wandlers, welches Ausgangssignal typischerweise ein analoges elektrisches Signal ist, in eine Ausgangsanzeige in normalen physikalischen Einheiten, d.h. Grad Celsius im Falle der erwähnten Wandler. Da solche Wandler üblicherweise eine nichtlineare Ausgangscharakteristik haben, müssen die Wandlungsschaltkreise eine Linearisierung durchführen. Es ist bekannt,

509807/1042

einen analogen Wandler-schaltkreis für die Linearisierung des analogen Ausgangssignals, erzeugt von dem Wandler, zu verwenden, doch die Genauigkeit der Wandlung, die mit einem solchen Schaltkreis erreichbar ist, ist nicht sehr groß. Ferner muß ein solcher analoger Wandlerschaltkreis normalerweise speziell ausgelegt sein für die Verwendung mit einem ganz bestimmten Typ von Wandler und ist deshalb nicht in der Lage, in Verbindung mit anderen Wandlertypen verwendet zu werden. Für größere Genauigkeit und größere Flexibilität der Anwendung ist es deshalb zu bevorzugen, das analoge Ausgangssignal vom Wandler in digitale Form zu wandeln und dann Digitaltechniken für die Linearisierung vorzusehen.

üblicherweise kann die Änderung des von einem Thermoelement erzeugten Ausgangssignals mit der Temperatur über den normalen Arbeitsbereich innerhalb vorgegebener Genauigkeit beschrieben werden durch eine empirisch ermittelte Polynomfunktion siebenter oder achter Ordnung. Wenn die Werte der Koeffizienten für diese Funktion einmal bestimmt worden sind, kann demgemäß die Linearisierung des Ausgangssignals bewirkt werden durch Anlegen einer digitalen Form des Signals an einen Digitalrechner, der so ausgebildet ist, daß er den wert der Funktion berechnet entsprechend der Höhe des angelegten Ausgangssignals. Die Bestimmung der Koeffizienten einer geeigneten Polynomfunktion dieser Ordnung ist jedoch extrem schwierig und der Digitalrechner für die Berechnung der Werte dieser Funktion ist ebenso kompliziert und relativ teuer. Aufgabe der vorliegenden Erfindung 1st es, einen Digitalrechner zu schaffen, der geeignet ist für die Linearisierung des Ausgangssignals eines Wandlers, wie eines Thermoelements oder eines Widerstandsthermometers, und der relativ einfach ist und ökonomisch hinsichtlich der Digitalschaltkreise, die erforderlich sind, um eine gegebene Genauigkeit der Linearisierung zu erreichen.

509807/1042 - 3 -

Eine bekannte Ausführungsform eines Digitalrechners, die geeignet ist für die Verwendung bei der Linearisierung des Ausgangssignals, erzeugt von einem Wandler, ist beschrieben in der GB-PS 1 321 o67. Der bekannte Rechner umfaßt zwei Schieberegisterspeicher mit Mitteln für das Einspeichern von Ausgangswerten in die Speicher. Jeder Speicher ist in eine Rezirkulationsschleife geschaltet, welche einen Kombinierschaltkreis umfaßt,mit dem die Zahl im Speicher geändert wird gemäß linearer Progression oder exponentieller Progression bei aufeinanderfolgenden Rezirkulationsvorgängen, welche unter der Wirkung von Steuerschaltkreisen durchgeführt wrden. Die Steuerschaltkreise sind so ausgebildet, daß eine Schleife Gruppen von N Addier- oder Subrahierzyklen unterworfen wird, wobei N gleich 1 ist oder eine andere ganze Zahl. Die andere Schleife wird Gruppen von M Addier- oder Subtrahierzyklen unterworfen, wobei M eine ganze Zahl gleich oder kleiner als N ist. Die Zahl in einem der Speicher wird damit zum Konvergieren auf einen vorgegebenen Endwert gebracht. Die Ausdrücke "lineare Progression" und "exponentielle Progression" sind in der erwähnten Druckschrift erläutert und werden in dem gleichen Sinne auch hier benutzt. Mit der Erfindung soll eine Modifikation des Digitalrechners gemäß jener Druckschrift erzielt werden, die besonders geeignet ist für die Linearisierung des Ausgangssignals eines Wandlers,u-nd die ökonomischer zu verwirklichen ist.

Diese Aufgabe wird mit den im Patentanspruch 1 angegebenen Mitteln gelöst.

Anstatt also zwei Speicher mit jeweiligen Rezirkulationsschleifen zu verwenden und gleichzeitig die jeweiligen Zahlen in ihnen durch lineare oder exponentielle Progression

509807/1042 ⁴ "

zu verändern, wie in der erwähnten Patentschrift erläutert, ist bei dem Digitalrechner gemäß der Erfindung die Verwendung eines einzigen Speichers vorgesehen, der in eine Rezirkulationsschleife gelegt ist, und die Änderung der Zahl in ihm auf einen vorgegebenen Zielwert durch lineare oder exponentielle Progression während die Daten gespeichert werden, welche die Operationen definieren, um diese Änderung zu bewirken. Eine neue Zahl kann dann in denselben Speicher eingegeben werden und durch lineare oder exponentielle Progression verändert werden, die gesteuert wird in Abhängigkeit von den gespeicherten Daten, so daß sich die gewünschte Antwort ergibt. Tatsächlich verwendet also der Digitalrechner gemäß der Erfindung nur einen Speicher und die linearen oder exponentiellen Progressionen des Speicherinhalts werden sukzessiv (nacheinander) durchgeführt anstatt gleichzeitig die Progressionen für die jeweiligen Inhalte von zwei Speichern durchzuführen. Man erkennt jedoch, daß der Digitalrechner gemäß vorliegender Erfindung in der Lage ist, alle Rechnungen durchzuführen, die von der Vorrichtung gemäß der erwähnten Druckschrift durchgeführt werden können, einschließlich Division, Wurzelziehen und Ableitung von Logarithmen mit der Basis zehn.

In einer bevorzugten Ausführungsform der Erfindung, die besonders geeignet ist für die Linearisierung eines digitalen Signals x, das sich gemäß mindestens einer Polynomfunktion von mindestens zweiter Ordnung ändert, und bei welchem Signal es sich beispielsweise um den digitalisierten Ausgang von einem Wandler handeln kann, der nicht lineare Charakteristik aufweist, sind die ganzen Zahlen N und M beide gleich 1, und es ist ein weiterer Speicher vorgesehen für die Speicherung der Koeffizienten, der mindestens einen erwähnten Polynomfunktion von x. Die Anordnung ist

509807/1042

dabei so getroffen, daß im Betrieb der Reziprokwert von χ in den ersterwähnten Speicher als dessen erste Zahl eingegeben wird und geändert wird durch exponentielle Progression auf einen Zielwert von eins, der Koeffizient höchster Ordnung wird in den ersterwähnten Speicher eingegeben als diese zweite Zahl und gemäß exponentieller Progression geändert im Ansprechen auf die gespeicherten Zahlen in der Zähleinrichtung, wobei der erwähnte Koeffizient höchster Ordnung dividiert wird durch diesen Reziprokwert. Die verbleibenden Koeffizienten herunter bis zum Koeffizienten erster Ordnung werden sukzessive additiv in den ersterwähnten Speicher in absteigender Ordnung eingegeben. Die Zahl im ersterwähnten Speicher wird nach jeder Addition gemäß exponentieller Progression geändert im Ansprechen auf die gespeicherten Zahlen in der Zähleinrichtung, um so die Zahl im ersterwähnten Speicher nach jeder Addition durch diesen Reziprokwert zu dividieren, und der letzte (d.h. Ordnung Null) Koeffizient wird additiv in den ersterwähnten Speicher eingegeben.

Dieser Reziprokwert von χ kann in den ersterwähnten Speicher in einer vorläufigen Operation eingegeben werden, bei der χ in den ersterwähnten Speicher als die erste Zahl eingegeben wird und geändert wird durch exponentielle Progression auf einen Zielwert von eins, welcher Zielwert als zweite Zahl dient und geändert wird durch exponentielle Progression im Ansprechen auf die gespeicherten Zahlen in der Zähleinrichtung, um so diesen Reziprokwert zu erzeugen.

Die Erfindung wird nachstehend anhand des in den beigefügten Zeichnungen dargestellten Ausführungsbeispiels näher erläutert.

509807/ 1042

Fig. 1 ist ein Blockschemadiagramin eines Digitalrechners gemäß der Erfindung, angeschlossen dargestellt für die Verwendung bei der Linearisierung des Ausgangssignals, erzeugt von einem Thermoelement, und

Fig. 2 ist eine grafische Darstellung der Ausgangscharakteristik des Thermoelements nach Fig. 1, d.h. der Änderung des vom Thermoelement erzeugten Ausgangssignals mit der Temperatur.

In Fig. 1 ist das Thermoelement mit 10 bezeichnet. Es kann sich beispielsweise um ein Chromel-Alumel-Thermoelement gemäß britischer Norm 1927 von 1952 handeln. Das Thermoelement hat einen typischen Betriebsbereich von - 100° C bis + 1350 C, innerhalb welchem die Temperatur mit einer Genauigkeit von - 1° C gemessen werden soll. Die Ausgangscharakteristik des Thermoelementes 10 ist in Fig. 2 dargestellt und kann, falls erwünscht, beschrieben werden durch eine einzige Polynomfunktion, aber um selbst den begrenzten Bereich von - 50° C bis + 600° C mit der gewünschten Genauigkeit zu überdecken, muß eine Funktion fünfter Ordnung verwendet werden: Um den gesamten Bereich zu überdecken, wäre offensichtlich eine Funktion noch viel höherer Ordnung erforderlich. Es hat sich jedoch gezeigt, daß dann, wenn die Ausgangscharakteristik des Thermoelementes 10 in zwei Abschnitte zerlegt wird, welche sich jeweils von dem Punkt S nach unten bzw. nach oben erstrecken, und wobei S die Größe des Ausgangssignals ist, erzeugt von dem Thermoelement 10 entsprechend einer Temperatur von 130° C, diese Abschnitte von - 100° C bis + 130° C und von + 130° C bis 1350° C jeweils mit der gewünschten Genauigkeit beschrieben werden können durch eine zugeordnete Funktion dritter Ordnung , nämlich von

- 100° C bis + 130°C, T = a_o + a^ + a₂x² + a₃x³ (1)

509807/1042

und von
+ 130° C bis + 1350° C, T = b_Q + i^x + h^² + b₃x³ (2) .

Die Koeffizienten a bis a_ und b bis b_o werden in

ο 3 ο 5

bekannter Weise berechnet, typischerweise in einem Computer durch Messung oder Ableitung von publizierten Tabellen der Größe des Ausgangssignals, erzeugt vom Thermoelement 10, bei einer Mehrzahl von Bezugstemperaturen über jeden der beiden Bereiche der Thermoelementcharakteristik, um so eine Mehrzahl von Punkten in jedem Bereich zu definieren, wonach die jeweiligen Polynomfunktionen dritter Ordnung berechnet werden, welche mindestens gemäß dem Gesetz der kleinsten Quadrate mit den fweiligen Punkten in jedem Bereich zusammen stimmen.

Um das von dem Thermoelement 10 erzeugte Ausgangssignal zu linearisieren, wird das Ausgangssignal zunächst an einen Analog-Digital-Wandler 12 angelegt, wie in Fig. 1 angedeutet. Der Wandler 12 kann irgendeine bekannte Ausführungsform haben und wandelt das Ausgangssignal in ein Digitalsignal x, das repräsentativ ist für den Modul und das Vorzeichen des Ausgangssignals. Typischerweise liegt das Digitalsignal χ in dekadisch serieller bit-paralleler BCD-Form vor und hat bis zu sechs Deakaden Auflösung. Dieses Digitalsignal wird dann an den Digitalrechner angelegt, der insgesamt mit 14 markiert ist.

Der Digitalrechner 14 umfaßt eine Selektoreinheit 16 mit einem ersten Eingang 18, angeschlossen für den Empfang des Digitalsignals x, einen zweiten Eingang 20 und einen Ausgang 22. Die Selektoreinheit 16 kann typischerweise eine Mehrzahl von UND-Gattern umfassen und sie dient dazu, um selektiv das Signal vom Eingang 18 oder das Signal vom

509807/1042

Eingang 20 auf den Ausgang 22 zu übertragen. Der Ausgang 22 der Selektoreinheit 16 ist angeschlossen an den Eingang eines Speichers 24, der aus Gründen der Vereinfachung als Schieberegisterspeicher dargestellt ist und hier auch so bezeichnet werden soll. Falls erwünscht, kann der Speicher jedoch auch von einem Schnellzugriffsspeicher (random access store RAM) gebildet sein. Das Register 24 umfaßt eine Mehrzahl von Dekadenstufen 24a bis 24h (mit zunehmender Ordnung der Wertigkeit),von denen die höchstwertige Stufe 24h für die Speicherung eines Polaritätsbits dient und die nächsthöchstwertige Stufe 24g angeschlossen^san einen Detektor 23, welcher das Vorhandensein einerO oder einer 1 in dieser Stufe erfaßt.

Das Register 24 ist in eine Rezirkulationssehleife 25 gelegt, welche einen Kombinierschaltkreis umfaßt, gebildet von einer BCD-Addier- und -Subtrahiereinheit 26. Um dies zu erreichen, ist der Ausgang der niedrigstwertigen Stufe 24a angeschlossen" an einen Eingang 28- der Addier- und Subtrahiereinheit 26 und der Ausgang der Einheit 26 ist angeschlossen an den zweiten Eingang 20 der Selektoreinheit 16. Der Ausgang der Stufe 24a zusammen mit einem Ausgang von jeder der nachfolgenden Stufen 24b bis 24e ist ferner verbunden mit einem zugeordneten Eingang 30a bis 3Oe einer weiteren Selektoreinhieit 32, deren Ausgang 34 an einen Eingang 36 einer dritten Selektoreinheit 38 angeschlossen ist. Die dritte Selektoreinheit 38 besitzt einen zweiten Eingang 40 und ähnelt im übrigen der Selektoreinheit 16: Ihr Ausgang 42 ist angeschlossen an einen zweiten Eingang 42 der Addier- und Subtrahiereinheit 26.

Man erkennt, daß die oben erläuterte Anordnung des Registers 24 in seiner Rezirkulationssehleife 25 sehr ähnlich der Ausbildung des Registers 12 nach Fig. 1 der erwähnten britischen Patentschrift ist. Demgemäß kann die

509807/1042

Addier- und Subtrahiereinheit 26, die oben erwähnt wurde, verwirklicht werden mittels der Volladdierer 14, 16 und zugeordneter Übertragschaltkreise und Schaltkreis 18 der Fig. 1 der erwähnten Patentschrift, während die Selektoreinheit 32, die oben erwähnt wurde, verwirklicht werden kann mittels der UND-Gatter 22, 26 ... der Fig. 1 der erwähnten Patentschrift.

Der zweite Eingang 40 der Selektoreinheit 38 ist angeschlossen an den Ausgang einer weiteren Selektoreinheit 44, die wiederum ähnlich der Selektoreinheit 16 ist und zwei Eingänge 46, 48 aufweist, angeschlossen für den Empfang der jeweiligen Signale von einem Festwertspeicher 50 (read-only memory ROM).Der ROM 50 ist unterteilt in erste und zweite Zonen 50a bzw. 50b, wobei der Ausgang der Zone 50a angeschlossen ist an den Eingang 46 und der Ausgang der Zone 50b an den Eingang 48. Zugeordnete Digitalsignale, repräsentativ für die oben erwähnten Koeffizienten a , a,, a- und a₃ und die oben erwähnte Gröflse S werden in der ersten Zone 50a gespeichert, während zugeordnete Digitalsignale, repräsentativ für die Koeffizienten b , b., b~ und b~ und die Größe S in der zweiten Zone 50b gespeichert sind, wobei negative Zahlen in Zehnerkomplementform gespeichert werden.

Die Selektoreinheiten 6Θ 16, 32 und 38 und die Addier- und Subtrahiereinheit 26 haben jeweils Steuereingänge 54, 56, 58, 60, angeschlossen an zugeordnete Steuerausgänge 62, 64, 66, 68 einer Steuereinheit 70. Der Steuerausgang 64 zur Steuereinheit 70 ist ferner verbunden mit einem Steuereingang 72 eines HilfsSpeichers 74, der wiederum aus Gründen der Einfachheit als Schieberegisterspeicher dargestellt ist.

- 10 -

509807/ 10 4 2

Der HilfsSpeicher 74 hat typischerweise fünf Stufen 74a bis 74e und einen Ausgang 75, wobei der Inhalt jeweils einer ausgewählten Stufe in einen Zhähler 76 ausgelesen werden kann. Der Zähler 76 hat einen Zähleingang 77, angeschlossen an den Steuerausgang 68 zur Steuereinheit 70 und einen Null-Erfassungsausgang 78, angeschlossen an einen Steuereingang 80 der Steuereinheit 70. Zusätzlich hat der Zähler 76 einen Zählausgang 82, angeschlossen an einen Eingang 84 des HilfsSpeichers 74, wobei die Zählung im Zähler 76 in eine ausgewählte der Stufen 74a bis 74d übertragen werden kann.

Der D&etektor 23 hat einen Ausgang 86, der angeschlossen ist an einen weiteren Steuereingang 88 der Steuereinheit 70, während die Stufe 24h des Registers 24 einen Polaritätsbitausgang aufweist, der angeschlossen ist an noch einen weiteren Eingang 89 der Steuereinheit 70.

Die Steuereinheit 70 umfaßt in bekannter Weise einen Taktpulsgenerator (nicht dargestellt) und eine Matrixanordnung von Gattern oder ähnlichen Logikelementen (nicht dargestellt), die so angeordnet sind, daß die verschiedenen Steuerausgänge der Einheit 70 in vorgegebener Weise oder Kombination erregt werden im Ansprechen auf Prograiransteuersignale, erzeugt von einem weiteren ROM 90. Der ROM 9O hat eine Mehrzahl von diesen Programmsteuersignalen gespeichert, wobei jedes Signal eine gewünschte Operation oder Gruppe von Operationen repräsentiert, die von dem Digitalrechner 14 durchzuführen sind. Der ROM 90 ist angeschlossen für die Adressierung durch einen Zähler 92, der einen Zähleingang 94 verbunden hat mit einem weiteren Steuerausgang 96 der Steuereinheit 70. Jedesmal dann, wenn eine gewünschte

509807/1042 " ^u "

Operation oder Gruppe von Operationen, welche gerade in dem Digitalrechner 14 unter der Steuerung der Steuereinheit 70 im Ansprechen auf das laufende adressierte Programmsteuersignal von dem ROM 90 vollendet wird, erzeugt die Steuereinheit 70 ein "Operation beendef-Signal am Steuerausgang 96. Dieses "Operation vollendet"-Signal verschiebt die Zählung im Zähler 92, wodurch demgemäß das nächste gewünschte Programmsteuersignal im ROM 90 angesteuert wird und damit veranlaßt wird, daß die Steuereinheit 70 die nächste gewünschte Operation oder Gruppe von Operationen einleitet. Auf diese Weise wird die Steuereinheit 70 programmiert für die Steuerung des Digitalrechners 14, um so die vollständige Sequenz der Operationen oder Gruppe von Operationen durchzuführen, die notwendig sind für die Linearisierung des AUSGANGSsignals, erzeugt vom Wandler 10, wie nachfolgend im einzelnen erläutert wird.

Demgemäß wird die Steuereinheit 70 zunächst programmiert für die Auswahl des Eingangs 18 der Selektoreinheit 16 (d.h. die Einheit 16 wird gesetzt für die Übertragung des ersten Eingangs 18 auf ihren Ausgang 22), und das Digitalsignal χ vom Analog-Digital-Wandler 12 wird eingegeben über die Einheit 16 in das Register 24. Nachdem das Digitalsignal χ in das Register 24 eingespeichert worden ist, wählt die Steuereinheit den Eingang 20 der Selektoreinheit 16 für die Dauer der Rechnungen aus, die folgen sollen, und transformiert χ in das Zehnerkompliment, falls χ negativ ist. Die Steuereinheit 70 wählt dann den Eingang 40 der Selektoreinheit 38 aus, womit eines der identischen Digitalsignale S von den Zonen 50a oder 50b in dem ROM 50 an den Eingang

- 12 -

509807/ 1042

2A35529

43 der Addier- und Subtrahiereinheit 26 über die Selektoreinheit 44 gelangt (die ursprünglich auf einen ihrer beiden Weitergabezustände eingestellt sein kann), und die Selektoreinheit 38, und setzt die Addier- und Subtrahiereinheit 26 so, daß sie subtrahiert durch Anlegen eines geeigneten Steuersignals an den Steuereingang 60 derselben. Eine Rezirkulation der Schleife 25 einschließlicher des Registers 24 und der Einheit 26 wird dann bewirkt unter Steuerung durch die Steuereinheit 7o, wobei S von χ subtrahiert wird und die Differenz in das Register 24 gelangt. Wenn diese Differenz negativ ist, was bestimmt wird durch das Polatitätsbit in der Stufe 24h, dann ist χ <S und die Steuereinheit 70 wählt den Eingang 46 der Selektroreinheit 44, wobei die Koeffizienten a , a,, a,, 3 a, in der Zone 50a des ROM 50 ausgelesen werden können für die Verwendung in den Berechnungen, die nachfolgen. Wenn die Differenz positiv ist, so bedeutet das, daß in ähnlicher Weise x> S ist und die Steuereinheit 70 wählt den Eingang 48 der Selektroreinheit 44, so daß die Koeffizienten b , b., b,,, b₃ in der Zone 50b ausgelesen werden können, um die Rechnungen durchzuführen.

Wenn χ einmal, wie in dem vorangehenden Absatz erläutert, mit S verglichen worden ist, so setzt die Steuereinheit 70 die Addier- und Subtrahiereinheit 26 auf Addition und bewirkt eine weitere Zirkulation der Schleife 25, um so S zur Zahl im Register 24 zu addieren. Das Resultat dieser Rezirkulation besteht darin, daß die Zahl im Register 24 auf χ gespeichert wird. Die Zahl χ wird dann normalisiert unter der Steuerung durch die Steuereinheit 70 für die verbleibenden Rechnungen, wobei die Normalisierung nur das Wiederherstellen von χ umfaßt, falls erforderlich bezüglich Vorzeichen und Moduklform, und dann nach rechts oder links verschoben wird (d.h. Multiplikation oder Division mit einer Zehnerpotenz), um so den Wert von χ in den Bereich o,l zu bringen.

509807/1042 _

Wenn angenommen wird, daß χ kleiner als S war, so ist ein bequemer Weg für die Lösung der Gleichung (1) die Erzeugung einer
den Gleichung

zeugung einer Zahl X=- und die Berechnung der nachfolgen-

j i +

^{T =} I^ ^{+ a}2) 5 ^{+ a}l/ f ⁺ V

wobei es sich um eine Addier- und Divisionsrekursion handelt, für die der Digitalrechner 14 besonders geeignet ist.

Um demgemäß die Gleichung (3) zu lösen, erzeugt die Steuereinheit 70 zunächst die Zahl Y, indem sukzessive Rezirkulationen der Schleife 25 bewirkt werden, um so zu veranlassen, daß die Zahl Y in dieser einem Zielwert von 1 angenähert wird durch exponentielle Progression. Um dies zu erreichen, wählt die Steuereinheit 70 die Eingänge 30a und 36 der Selektoreinheiten 32 bzw. 38 und veranlaßt dann die Addier- und Subtrahiereinheit 26, wiederholt die Zahl im Register 24 zu sich selbst zu addieren (d.h. die Zahl im Register 24 wiederholt zu verdoppeln) bis die Zahl im Register 24 1 übersteigt, wie durch den Detektor 23 erfaßt. Die Anzahl η von Additionen, die erforderlich sind, werden gezählt durch den Zähler 76 (der die Zahl von Steuersignalen zählt, erzeugt am Ausgang 68 der Steuereinheit 70) und eingespeichert in die Stufe 74a des Registers 74. Die Steuereinheit 70 wählt als nächstes den Eingang 30b der Selektoreinheit 32, setzt die Addier- und Subtrahiereinheit 26 so, daß sie subrtrahiert und bewirkt dann sukzessive Rezirkulationen der Schleife 25 derart, daß die Einheit 26 wiederholt ein Zehntel der Zahl im Register 24 von sich

- 14 -

509807/1042

selbst abzieht. Dieser Prozess wird fortgesetzt, bis die Zahl im Register 24 unter 1 fällt, wie vom Detektor 23 erfaßt, worauf die Zahl n.. der durchgeführten Subrtraktionen von der Einheit 26 durchgeführt und vom Zähler 76 gezählt in die Stufe 74b des Zählers eingespeichert wird. In genau analoger Weise wird die Zahl im Register 24 wiederholt vermehrt um ein Hundertstel von sich selbst (unter Verwendung des Eingangs 30c der Selektoreinheit 32), bis wiederum überschritten wird, wobei die Zahl n„ der erforderlichen Additionen in der Stufe 74c des Registers 74 gespeichert wird, dann ein Tausendstel der Zahl (unter Verwendung von Eingang 3Od der Selektoreinheit 32) wiederholt subtrahiert von sich selbst wird, und zwar n^mal), und schließlich wird die Zahl wiederholt um ein Zehntausendstel von sich selbst vermehrt (unter Verwendung von Eingang 3Oe der Selektoreinheit 32), und zwar η.mal, wobei n_ und n. wiederum gespeichert werden in den STufen 74d bzw. 74e des Registers 74. Wenn jede der Zahlen η bis n. sukzessiv erzeugt worden ist, konvergiert die Zahl im Register 74 sukzessiv immer mehr auf den STielwert von 1 hin.

Wie in der oben erwähnten britischen Patentschrift erläutert, ist die Sequenz der Operationen, wie sie im vorhergehenden Absatz erläutert wurden, äquivalent der Multiplikation mit einem Operator E, gegeben durch die Beziehung

E = 2 O . (1-0.1) 1 . (1+0.01) ^Δ . (1-0.001) ^ä . (1+0.0001)

Demgemäß ist x.E = 1 oder E=-

Jv

- 15 -

509807/1042

An dieser Sttelle ist die Zahl im Register 74 1 oder ein Wert sehr nahe 1 und diese Zahl wird multipliziert mit dem Operator E, um die Zahl im Register 74 zu ändern auf — = Y durch Wiederholung der η bis n. Additionen und Subtraktionen, die oben erläutert wurden in der oben beschriebenen Reihenfolge. Demgemäß adressiert die Steuereinheit 70 die Stufen 74a des Registers 74 über den Steuerausgang 64, wobei ohne Löschung η über den Ausgang 75 ausgelesen und in den Zähler 76 eingelesen wird und gleichzeitig wählt die Steuereinheit den Eingang 30a der Selektoreinheit 32 mittels des gleichen Steuerausgangs 64. Die Addier- und Subtrahiereinheit 26 führt dann η Additionen der Zahl im Register 24 mit diesem selbst aus unter der Steuerung der Steuereinheit 70, wobei jede Addition die Zählung im Zähler 76 um 1 vermindert über den Steuerausgang 68 und den Zähleingang 77. Wenn η Additionen bewirkt worden sind, erreicht die Zählung im Zähler 76 Null und ein Signal erscheint an dessen Ausgang 78. Dieses Signal veranlaßt die Steuereinheit 70, die Stufe 74b des Registers 74 anzusteuern oder zu adressieren und gleichzeitig den Eingang 30b der Selektoreinheit 32 auszuwählen, worauf die Einheit 26 n. Subtraktionen von einem Zehntel der Zahl im Register .24 von sich selbst durchführt. In ähnlicher Weise werden η Additionen von einem Hundertstel der Zahl im Register 24 zu sich selbst durchgeführt, dann n_ Subtraktionen von einem Tausendstel der Zahl im Register 24 von sich selbst und schließlich η. ADditionen von einem Zehntausendstel der Zahl im Register 24 zu sich selbst. AN DIESem Punkt ist die Zahl im Register 24 gleich

IxE = Ix^ = Y (5).

Die nun im Register 24 befindliche Zahl Y wird dann geändert gemäß exponentieller Progression auf einen Zielwert von 1, wie oben erläutert, unter Bezugnahme auf die Zahl x, womit neue Zahlen n_Q', n^^', n₂', η ', n₄ ' erzeugt werden, die in das Register 24 eingegeben werden und einem neuen Operator

509807/1042

- 16 -

E¹ entsprechen, gegeben durch

E· = i = χ (6).

Die neuen Zahlen η ' bis n„· ersetzen die alten Zahlen

ο 4

η bis n, im Register 74.

Der Digitalrechner 14 ist nun vorbereitet für die Lösung der Gleichung (3) wie folgt. Das Register 24 wird geleert durch die Steuereinheit 70, welche dann den Eingang 40 der Selektoreinheit 38 auswählt und den Koeffizienten a₃ in das leere Register 24 über die Selektoreinheit 44, 38, die Addier- und Subtrahiereinheit 26 und die Selektoreinheit 16 addiert. Die Steuereinheit 70 wählt dann den Eingang 36 der Selektoreinheit 38 und veranlaßt unter Verwendung der Zahlen η · bis n^¹, gespeichert im Register 74, welche Zahlen wiederum ohne Löschung sukzessiv in den Zähler 76 ausgelesen werden, sukzessive Rezirkulation der Schleife 25 derart, daß di-e Zahl a., im Register 24 multipliziert wird mit dem Operator E' in einer Weise identisch mit der, die oben unter Bezugnahme auf die Erzeugung der Zahl Y beschriebnen wurde. Dieser Prozess erzeugt im Register 24 die Zahl a_ .E¹ = ^3 . Der Koeffizient

a₂ wird dann addiert in das Register 24 über die Einheit 26 zur Erzeugung von ^3 + ^a2, was wiederum multipliziert wird

/ a Y

mit E¹ umi_3 ₊ a₂\ I^ zu erzeugen. Als nächstes wird der

Koeffizient^Ya, zum ^Y Register 24 addiert, um /^a3 + ^a2) 1 + ^al

V γ J ^Y zu erzeugen, was wiederum multipliziert mit E¹

r/^a3+ ^a2) A + ^al7 i

Mir ²J ^{Y 1}J^Y

im Register 24, um die gewünschte Polynomfunktionsgröße zu erzeugen.

ergibt und schließlich wird a_Q addiert

- 17 509807/1042

Die Sequenz der Operationen, die oben beschrieben wurde, kann zweckmäßigerweise zusammengefaßt werden wie folgt:

1. χ in Register 24 einspeichern.

2. Subtrahiere S von χ zur Erzeugung von χ - S in Register 24.

3. Falls x-S negativ ist, wähle Koeffizienten a bis a₃, während, falls x-S positiv ist, Koeffizienten b bis b^ gewählt werden.

4. Addiere S zurück in Register 24, um χ in Register 24 wiederherzustellen.

5. Normalisiere χ und reduziere auf 1 durch exponentielle Progression zwecks Bestimmung und Speicherung von Zahlen η bis n. entsprechend einem Operator E = — = Y.

6. Lege Operator E an Register 24 zur Erzeugung von „-in diesem.

7. Reduziere i im Register 24 auf 1 durch exponentielle Progression zwecks Bestimmung und Speicherung von Zahlen η ' bis n.' entsprechend einem Operator E¹ = ^.

8. Addiere a~ (oder b-.) in das leere Register 24.

9. Lege Operator E¹ an Register 24 an zur Erzeugung von

^a3 in diesem.
Y

10. Addiere a~ (oder b„) zum Inhalt des Registers 24 zwecks

Erzeugung von ^3 + ^a2 in diesem.
Y

11. Lege Operator E' an Register 24 an zur Erzeugung von

( ^a3 + ^a2 ) 1 in diesem.

12. Addiere a, (oder b.) zum Inhalt von Rgegister 24 zwecks

Erzeugung von U₃ ₊ *₂) 1 + _{a in} diesem. \γ- / γ ^x

- 18 -

509807/1042

13. Lege Operator E¹ an Register 24 an zur Erzeugung von

Q^a3 + ^a2] , + ^al7 1 in diesem. Y~ J ± JY

14. Addiere a (oder b ) zum Inhalt von Register 24 zwecks Erzeugung vonf/a-, + a_o] 1 + a,l 1 + a in diesem,

was dann der gewünschte Wert ist.

Um den Ausgang von unterschiedlichen Typen von Wandlern zu linearisieren, z.B. einem anderen Thermoelement oder einem Widerstandsthermometer, und unter der Annahme, daß dessen Ausgangscharakteristik über den gewünschten Betriebsbereich immer noch beschrieben werden kann - innerhalb der gewünschten Genauigkeitsgrenzen - durch zweiPolynomfunktionen dritter Ordnung, ist es nur erforderlich, die Werte der Koeffizienten a bis a₃ und b bis b₃ entsprechend zu ändern, sowie die Größe S, die gespeichert ist, in dem ROM 5O. Polynome höherer Ordnung können ebenfalls verarbeitet werden in relativ leichter Weise, indem einfach der ROM 50 erweitert wird für die Aufnahme weiterer Koeffizienten und der ROM 9O erweitert wird für die Vergrößerung der Zahl von Addier- und Divisionsrekursionen, die durchzuführen sind von dem Digitalrechner 14.

Die beschriebene Ausfuhrungsform des Rechners 14, die oben erläutert wurde, ist spezifisch bestimmt für die Linearisierung des Ausgangssignals, erzeugt von einem Wandler. Es versteht sich jedoch, daß die Anordnung des Rechners 14 leicht modifiziert werden kann, um als allgemeiner Digitalrechner zu dienen, mit dem eine große Zahl von Funktionen berechnet werden können. Beispielsweise könnte der ROM 90 ersetzt werden durch operatorsteuerbares Programmiereinrichtungen, etwa manuell betätigbare Schalter oder Lochkartenleser, und der ROM 50 könnte unter anderen Ausdrücken log_lQ2_{# log}^ _Q ^ χο^.οΐ enthalten, damit die Schleife 25 selektiv linearen Progressionen unterworfen werden kann, wie in der oben angezogenen Patentschrift erwähnt. 509807/1042 -19-

In ähnlicher Weise kann das beschriebene Ausführungsbeispiel der Erfindung bei der Erzeugung der Operatoren E und E' eine einzige Addition oder Subtraktion durchführen vor jedem Test, um zu sehen, ob der Inhalt des Registers 24 1 überschritten hat bzw. unter 1 gefallen ist, so daß η bis η. und η ' bis n.¹ jeweils aus Gruppen von einer Addition oder Subtraktion aufgebaut werden, d.h. N = 1 und η bis n. und η ' bis η.' einzelne Additionen oder Subtraktionen durchgeführt werden im Ansprechen auf

η -η. und η ' - η.', d.h. M=I. Andere ganzzahlige Werte ο 4 ο 4 ^ ^

von N und M sind jedoch möglich, solange N>M ist, um beispielsweise die Operation des Quadratwurzelziehens durchzuführen, wie sie in der oben erwähnten Patentschrift erläutert wurde.

Schließlich ist zwar das Verfahren der Linearisierung des Ausgangssignals, erzeugt von einem Wandler, wie es oben beschrieben wurde, von dem Digitalrechner 14 durchgeführt worden, der für diesen speziellen Zweck ausgelegt wurde, doch versteht es sich, daß man das Verfahren auch ohne weiteres durchführen könnte mittels eines geeigneten programmierten Rechners allgemeiner Anwendbarkeit. In diesem Falle kann die Sequenz von Operationen, wie sie oben dargelegt wurde, als eine geeignete Form eines Programms für einen solchen Computer betrachtet werden.

(Patentansprüche)

- 20 -

509807/1042

Claims

Patentansprüche

IV Digitalrechner mit einem Speicher, Mitteln für das Einspeichern einer ersten Zahl in den Speicher, weicher in eine Rezirkulationsschleife geschaltet ist, die einen Kombinierschaltkreis zum Ändern der Zahl gemäß linearer Progression oder exponentieller Progression enthält, und mit einer Steuereinrichtung für das Bewirken sukzessiver Zirkulationen der Schleife derart, daß der Kombinlerschaltkreis «ine Mehrzahl von aufeinanderfolgenden Gruppen von H Addier- en oder Subtrahierzyklen durchführt, wobei N « 1 oder eine andere ganze Zahl ist und die Zahl im Speicher auf einen vorgegebenen zielwert gemäß einer der genannten Progressionenjkonvergiert, gekennzeichnet durch eine Zähleinrichtung (74, 76) für das Zhählen und Speichern der Zahl von N Addier- oder Subtrahierzyklen in jeder der Gruppen, und durch Mittel (16) für das nachfolgende Einspeichern einer zweiten Zahl in den Speicher (24), wobei die Steuereinrichtung (7O) auf die Zähleinrichtung ansprechend ausgebildet ist zur Durchführung weiterer sukzessiver Zirkulationen der Schleife (25) derart, daß der Kombinierschaltkreis (26) eine Mehrzahl weiterer Gruppen von M Addier- oder Subtrahierzyklen durchführt mit M * einer ganzen Zahl gleich oder kleiner als N, und wobei die Zahl von M Addier- oder Subtrahierzyklen in jeder der weiteren Gruppen dieselbe ist wie die Zahl von N Addier- oder Subtrahierzyklen in den entsprechenden ersten Gruppen, um so die zweite Zahl gemäß einer der Progressionen auf den gewünschten Wert zu bringen.
2) Digitalrechner nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (24) einen Festwertspeicher (random access memory - ROM) umfaßt.

- 21 509 8 07/1042
3) Digitalrechner nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher (24) einen Schieberegisterspeicher umfaßt.
4) Digitalrechner nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Zähleinrichtung (74, 76) einen Zähler (76) für die Zählung der Zahl von N Addier- oder Subtrahierzyklen in Jeder der Gruppen umfaßt, sowie einen weiteren Speicher (74) , der ausgebildet ist für die Speicherung der jeweiligen Zählung in jeder Gruppe.
5) Digitalrechner nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Speicher (74) einen Festwertspeicher (random access memory - ROM) umfaßt.
6) Digitalrechner nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Speicher (74) einen Schieberegisterspeicher umfaßt.
7) Digitalrechner nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß der Zähler (76) und der weitere Speicher (74) so ausgebildet sind, daß vor der Durchführung jeder weiteren Gruppe von M Addier- oder Subtrahierzyklen die Zählung für jene Gruppe aus dem weiteren Speicher in den Zähler zurück ausgelesen wird und die Zählung im Zähler dann um eins herabgesetzt wird im Ansprechen auf jede M durchgeführten Addieroder Subtrahierzyklen, wobei dann, wenn die Zählung im Zähler Null erreicht, die Durchführung dieser Gruppe von M Addieroder Subtrahierzyklen beendet ist.
8) Digitalrechner nach einem der vorangehenden Ansprüche für die Linearisierung eines Digitalsignals x, das sich in Übereinstimmung mit mindestens einer Polynomfunktion von mindestens zweiter Ordnung ändert, und das beispielsweise ein digitalisiertes Ausgangssignal ist, das von einem Wandler mit nicht linearer Charakteristik abgeleitet ist, dadurch gekennzeichnet,

509807/ 1042

- 22 -

daß die ganzen Zahlen N und M beide gleich eins sind, und daß ein weiterer Speicher (50) vorgesehen ist für die Speicherung der Koeffizienten dieser mindestens einen Polynomfunktion von x, wobei die Anordnung so getroffen ist, daß im Betrieb der Reziprokwert von χ in den ersterwähnten Speicher (24) als dessen erste Zahl eingespeichert wird und geändert wird gemäß exponentieller Progression auf einen Zielwert von eins, daß der Koeffizient höchster Ordnung in den ersterwähnten Speicher als diese zweite Zahl eingegeben wird und geändert wird gemäß exponentieller Progression im Ansprechen auf die gespeicherten Zahlen in der Zähleinrichtung (74, 76), wobei dieser Koeffizient höchster Ordnung durch den erwähnten Reziprokwert dividiert wird, daß die verbleibenden Koeffizienten bis herunter zum Koeffizienten erster Ordnung sukzessiv additiv in den ersterwähnten Speicher in absteigender Ordnung eingegeben werden, daß die Zahl im ersterwähnten Speicher nach jeder Addition geändert wird durch exponentielle Progression im Ansprechen auf die gespeicherten Zahlen in der Zähleinrichtung, wobei die Zahl im ersterwähnten Speicher nach jeder Addition durch den erwähnten Reziprokwert dividiert wird, und daß der letzte Koeffizient (d.h. der Koeffizient nullter Ordnung) additiv in den ersterwähnten Speicher eingespeichert wird.
9) Digitalrechner nach Anspruch 8, dadurch gekennzeichnet, daß der Reziprokwert von χ in den ersterwähnten Speicher (24) in einem Vorausarbeitsgang eingegeben wird, in welchem χ in den ersterwähnten Speicher als dessen erste Zahl eingegeben wird und durch exponentielle Progression auf einen Zielwert von eins verändert wird, welcher Zielwert als zweite Zahl dient und geändert wird durch exponentielle Progression im Ansprechen auf die gespeicherten Zahlen in der Zähleinrichtung (74, 76), um so den erwähnten Reziprokwert zu erzeugen.

509807/1042

r s e i t

Leerseite