DE2239737B1 - Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl - Google Patents

Description

mengefaßt, auf den einen Eingang des Addierwerkes geführt sind, daß ferner ein zu den genannten UND-Gliedern zusätzliches UND-Glied vorhanden ist, das eines seiner Eingangssignale vom Ausgange der letzten Verzögerungsvorrichtung bezieht, sein anderes hingegen ein Steuersignal ist, das derart vom Taktgebersignal abgeleitet ist, daß es nur im letzten Takte einer Taktgruppe den logischen Zustand NULL aufweist, wobei der Ausgang dieses letzteren UND-Gliedes auf den anderen Eingang des Addierwerkes gelegt ist.

In der Zeichnung ist ein Ausführungsbeispiel des Erfindungsgegenstandes schematisch dargestellt.

Es zeigt

F i g. 1 einige Steuersignale in logischer Darstellung,

F i g. 2 ein Blockschaltbild eines Multiplikators und

F i g. 3 ein vollständiges Pulsdiagramm einer Multiplikation.

Nach Fig. 1 ist ein mit CLl bezeichnetes Signal 21 im ersten, der Wertigkeit 2° = 1 entsprechenden Takte einer 4zähligen Taktgruppe im Zustande EINS, in den drei folgenden Takten NULL. Ein mit CL 4 bezeichnetes Signal 22 ist im dritten, der Wertigkeit 22=4 entsprechenden Takte EINS, in den übrigen Takten NULL. Ein mit CL 8 bezeichnetes Signal 23 ist nur im vierten, der Wertigkeit 23 = 8 entsprechenden Takte EINS, in den übrigen NULL. Ein CL8 genanntes Signal 24 stellt die Negation zum Signal 23 dar und ist in den ersten drei Takten im Zustande EINS, im letzten im Zustande NULL. Die Signale 21, 22, 23, 24 werden aus dem (nicht dargestellten) Taktgebersignal abgeleitet und dienen zu Steuerzwecken.

Nach F i g. 2 ist die natürlich binär kodierte Dezimaldarstellung BCD (8-4-2-1-Kode) als Kode verwendet. Die binären Wertigkeitsstufen der einzelnen Takte innerhalb einer Taktgruppe sind 1,2,4, 8, entsprechend den Potenzen 2°, 2¹,2²,2³. Auf einer Leitung 1 wird das die Zahl ζ seriell darstellende Signal s geführt. Dieses speist gleichzeitig ein UND-Glied 2 und eine bistabile Kippstufe 3 als Verzögerungsvorrichtung, die die Signalpulse um jeweils einen auf der Leitung 4 geführten Taktpulse des Taktgebers (nicht gezeichnet) verzögert. Von der Kippstufe 3 wird das nun um einen Takt verzögerte Signali an eine gleichartige Kippstufe 5 weitergeleitet, die es erneut um einen Takt verzögert. Das nun um zwei Takte verzögerte Signal s wird einerseits einer weiteren gleichartigen Kippstufe 5, andererseits einem weiteren, in bezug auf das UND-Glied 2 gleichartigen UND-Glied 7 zugeführt. Das um drei Takte verzögerte Signal s wird von der Kippstufe 6 und ein in bezug auf die UND-Glieder 2, 7 gleichartiges UND-Glied 8 abgegeben. Die Ausgänge der UND-Glieder 2, 7 speisen ein ODER-Glied 9, das seinerseits einen Summandeneingang 10 eines Addierwerkes 11 speist, während der Ausgang des ODER-Gliedes 8 auf den Summandeneingang 12 des Addierwerkes 11 gelegt ist. Das Addierwerk 11 ist zur Addition zweier Summanden ausgelegt.

Zur Erläuterung der Funktion des Multiplikators gemäß F i g. 2 sei der Informationsfluß an Hand einer Taktgruppe von vier Takten verfolgt. Ist die durch das Signal s dargestellte Zahl ζ ungerade, so erscheinen an beiden Eingängen des UND-Gliedes 2 der logischen EINS entsprechende Spannungen, einerseits der erste Puls des Signals s, anderseits das CLl genannte Signal 21. Dadurch wird am Ausgang des UND-Gliedes 2 eine EINS gebildet, die über das ODER-Glied 9 an den Eingang 10 des Addierwerkes 11 weitergeleitet wird. Zwei Takte später erscheint derselbe erste Puls des Signals s am Ausgange der Kippstufe 5 und somit auch am einen Eingang des UND-Gliedes 7, das gleichzeitig an seinem anderen Eingange mit dem CL 4 genannten Signal 22 gespeist wird. Das UND-Glied 7 gibt deshalb an seinem Ausgang eine EINS ab, die ebenfalls über das ODER-Glied 9 den Eingang 10 des Addierwerkes 11 speist. Diese letztere EINS erscheint aber in dem die Wertigkeit 2² = 4 aufweisenden Takte. Die Signalpulse von den UND-Gliedern 2, 7 erscheinen also zeitlich so gestaffelt, daß sie zusammen den Wert 2°+2² = 5 bilden. Die in den drei weiteren Takten eventuell folgenden Spannungspulse — der erste bestimmt allein die Parität des Signali s — repräsentieren entweder einzeln oder in ihrer Gesamtheit nun eine gerade Zahl. Sie können, durch die Signale 21 und 22 gesperrt, in den UND-Gliedern 2, 7 keine logische EINS mehr erzeugen, sondern werden durch die Kippstufen 3, 5, 6 um drei Takte verzögert; eine Verzögerung um vier Takte bedeutet im BCD-Kode eine Multiplikation mit 10 — der Basis —, eine Beschleunigung um einen Takt eine Division durch 2. Die Verzögerung um drei Takte bewirkt also eine Multiplikation der nun geraden Zahl mit 5. Da der Informationsgehalt des ersten Taktes schon berücksichtigt ist, wird dieser durch das UND-Glied 8 mittels des CXS genannten Signals 24 unterdrückt. Im Addierwerk 11 werden die beiden über die Eingänge 10, 12 einlaufenden Pulszüge addiert; das Summensignal, das das verfünffachte Signal s darstellt, kann am Ausgang 13 des Addierwerkes 11 abgenommen werden. Das Pulsdiagramm nach F i g. 3 stellt die Multiplikation 125 ■ 5 = 625 dar. Es besteht aus Pulszügen 30 bis 41 in logischer Darstellung. Angegeben sind jeweils die zwei logischen Stufen 0 (NULL) und L (EINS). Der Pulszug 30 zeigt das Signal CLl, der Pulszug 31 das Signal CL 4, der Pulszug 32 das Signal CTS. Die Pulszüge 30, 31, 32 sind also Wiederholungen der Signale 21, 22, 24 in Fig. 1. Der Pulszug 33 stellt die Zahl 125 im BCD-Kode dar, die sich über drei Taktgruppen 42, 43, 44 erstreckt, entsprechend den drei Dezimalstellen der Zahl 125. In Taktgruppe 42 steht 5 = 2²+2°, in der Taktgruppe 43 steht 2=2! und in der Taktgruppe 44 steht 1=2°. Die Laufrichtung der Pulszüge ist von links nach rechts, dergestalt, daß die Taktgruppe, die die kleinste Zehnerpotenz enthält — im gekennzeichneten Falle also die 5 — zuerst zur Multiplikation gelangt. Die Pulszüge 34, 35, 36 zeigen den jeweils um einen zusätzlichen Takt verzögerten Pulszug 33, dargestellt durch die Ausgangssignale der als Verzögerungsvorrichtungen arbeitenden bistabilen Kippstufen 3, 5, 6 in Fig. 2. Der Pulszug 37 zeigt das Ausgangssignal des UND-Gliedes 2 in F i g. 2, das aus der logischen Multiplikation der Pulszüge 30 und 33 — also des Signals CLl und der Zahl 125 — hervorgeht. Der Pulszug 37 zeigt im jeweils ersten Takte der Taktgruppe 42 und 44 eine logische EINS, entsprechend der Ungeradzahligkeit von 1 und 5 in 125. Der Pulszug 38 zeigt im jeweils dritten Takte — entsprechend 2² = 4 — der gleichen Taktgruppen 42 und 44 eine logische EINS, hervorgehend aus der logischen Multiplikation des Signals CL 4, dargestellt als Pulszug 31, mit dem zweifach verzögerten Pulszug 33, also dem

Pulszug 35. Dieser Pulszug 38 erscheint am Ausgang des UND-Gliedes 7 in Fig. 2. Der Pulszug 39 stellt die logische Addition der Pulszüge 37 und 38 dar, durchgeführt im ODER-Glied 9 in Fig. 2; er zeigt in den Taktgruppen 42 und 44 je eine 5, entspre- S chend der Ungeradzahligkeit von 1 und 5 in 125. Der Pulszug 40 zeigt die um drei Takte verzögerten geradzahligen Reste des Pulszuges 33, der die Zahl 125 repräsentiert. Eine Verzögerung um vier Takte entspräche einer Multiplikation mit 10; eine Beschleunigung um einen Takt entspräche einer Division durch zwei. Die Vereinigung der beiden Operationen, die erwähnte Verzögerung um drei Takte, bewirkt somit eine — nur auf gerade Zahlen anwendbare — Multiplikation mit fünf. Die Pulszüge 39 und 40 speisen das Addierwerk 11 in F i g. 2, das eine vollständige Addition mit Ubertragsbildung der Pulszüge 39 und 40 vornimmt und dabei an seinem Ausgang den Pulszug 41 abgibt, der die Zahl

625 = 2² + 2V21/2² + 2«

darstellt.

Die arithmetische Funktion der erfindungsgemäßen Vorrichtung soll weiter erläutert werden an Hand der Operation

1237 · 5 = 6185.

In der BCD-Darstellung ist

1237 = 0001
4.

0010
3.

0011 2.

Olli 1. Dekade

Die Operation wird durch die erfindungsgemäße Vorrichtung durchgeführt wie folgt:

Die 1., 2. und 4. Dekade weisen an der Stelle 2o einen Bit auf dieser wird abgespalten (und dann je für sich mit. 5 multipliziert)	0001 0001 0000	0010 0000 0010	0011 0001 0010	Olli 0001 0110	= 1237 = 1011 = 226
Die verbleibende Zahl ist dann	0001 0101	0001 0000	0011 0101	0000 0101	= 1130 = 5055
Linksverschiebung um 3 Takte ergibt Dazu werden die verfünffachten Bits der Wertigkeit 2° addiert	0110	0001	1000	0101	= 6185
Addition ergibt

Hierzu 1 Blatt Zeichnungen

Claims (1)

1 2

multipliziert werden, so stehen heute beispielsweise

Patentanspruch: folgende Möglichkeiten zur Verfügung: Ist 2 der feste

Faktor, so kann die Multiplikation auf eine Addition

Elektronische Vorrichtung zur Verfünffachung der Zahl zu sich selbst zurückgeführt werden, wofür einer im 8-4-2-1-Kode binär kodierten Dezimal- 5 geeignete Schaltungen bekannt sind. Ist der Faktor zahl, wobei die einzelnen binären Wertigkeitsstu- gleich der Basis des binär kodierten Zahlensystems, fen durch die durch einen Taktgeber gesteuerte, so wird die Multiplikation durch Verzögerung der zeitliche Stellung von Spannungspulsen innerhalb Pulssequenz um so viele Takte, als die Basis des binär einer Taktgruppe und die Zehnerpotenzen durch kodierten Zahlensystems Binärstufen aufweist, erdie durch denselben Taktgeber gesteuerte, zeit- io reicht. Ist der Faktor jedoch weder die Zahl 2 noch liehe Abfolge der Taktgruppen dargestellt wer- die Basis des Zahlensystems, so wird die Multiplikaden, dadurch gekennzeichnet, daß sie tion nicht nach einem bestimmten Verfahren, sonein Addierwerk (11) zur seriellen Addition zweier dem, wie meist üblich, durch wiederholte Addition binär kodierter Zahlen, drei elektronische Ver- vorgenommen. Der Faktor muß dann für jede Multizögerungsvorrichrungen (3, 5, 6) zur Verzögerung 15 plikation neu eingegeben oder aus einer Speicherder Spannungspulse um einen Takt des Taktge- vorrichtung abgerufen werden,
bers und zwei UND-Glieder (2, 7) aufweist, wo- Bei der Verfünff achung einer binär kodierten Dezi-

bei das eine Eingangssignal des einen UND-Glie- malzahl handelt es sich um die Multiplikation der des (2) das mit 5 zu multiplizierende Ursprung- Zahl mit der halben Basis des Zahlensystems. Wähliche Signal, das andere Eingangssignal ein Steuer- 20 rend dies beim natürlich binär kodierten Oktal- oder signal ist, das derart vom Taktgebersignal abgelei- Hexadezimalsystem im rein sequentiellen Betrieb, wie tet ist, daß es jeweils nur im ersten Takt einer Takt- er hier vorliegt, durch bloße Verzögerung der Pulsgruppe den logischen Zustand EINS aufweist, folgen erreicht werden kann, ist dies beim BCD-während das eine Eingangssignal des anderen System ausgeschlossen. Soll also eine binär kodierte UND-Gliedes (7) mit dem Ausgangssignal der 25 Dezimalzahl in einer elektronischen Rechenanlage zweiten Verzögerungsvorrichtung (5) identisch ist, mit 5 multipliziert werden, so muß die Zahl 5 für jede und das andere Eingangssignal dieses zweiten Multiplikation entweder neu eingegeben werden oder UND-Gliedes (7) ein Steuersignal ist, das derart in der Rechenanlage derart gespeichert sein, daß sie vom Taktgebersignal abgeleitet ist, daß es nur im bei Bedarf abgerufen werden kann. Dies bedingt eine dritten Takte einer Taktgruppe den logischen Zu- 30 Speichervorrichtung und eine ausgebaute Multiplikastand EINS aufweist, wobei ferner die Ausgangs- tionsschaltung. Da solche wiederholte Multiplikasignale dieser beiden UND-Glieder (2, 7), von tion — hier mit 5 — vorzugsweise in kleinen einem ODER-Glied (9) zusammengefaßt, auf den Rechenanlagen vorkommen, die als Einzweckrechner einen Eingang (10) des Addierwerkes (11) geführt beispielsweise für Meßgeräte Verwendung finden und sind, daß ferner ein zu den genannten UND-Glie- 35 deshalb keine Datenspeicher aufweisen, muß bei diedern (2, 7) zusätzliches UND-Glied (8) vorhan- sem Verfahren der Faktor in einem Festspeicher vorden ist, das eines seiner Eingangssignale vom handen sem. Der Schaltungsaufwand an elektro-Ausgang der letzten Verzögerungsvorrichtung (6) rüschen Komponenten und Funktionsgruppen ist bezieht, sein anderes hingegen ein Steuersignal also beträchtlich und grundsätzlich derselbe, ob es ist, das derart vom Taktgebersignal abgeleitet ist, 40 sich bei dem festen Faktor um 5 oder eine in bezug daß es nur im letzten Takte einer Taktgruppe den auf die Basis des Dezimalsystems willkürliche Zahl logischen Zustand NULL aufweist, wobei der handelt.

Ausgang dieses letzteren UND-Gliedes (8) auf Der Erfindung liegt die Aufgabe zugrunde, die Ver-

den anderen Eingang (12) des Addierwerkes (11) fünffachung einer natürlich binär kodierten Dezimalgelegt ist. 45 zahl in einer elektronischen Rechenanlage ohne Er-

gebnisdatenregister und ohne Register zur Spei-

cherung des Faktors 5 durchzuführen. Die Lösung

dieser Aufgabe liegt gemäß der Erfindung darin, daß eine elektronische Vorrichtung der eingangs genann-

Die Erfindung betrifft eine elektronische Vorrich- 50 ten Gattung ein Addierwerk zur seriellen Addition tung zur Verfünffachung einer im 8-4-2-1-Kode binär zweier binär kodierter Zahlen, drei elektronische Verkodierten Dezimalzahl, wobei die einzelnen binären zögerungsvorrichtung zur Verzögerung der Span-Wertigkeitsstufen durch die durch einen Taktgeber nungspulse um einen Takt des Taktgebers und gesteuerte, zeitliche Stellung von Spannungspulsen zwei UND-Glieder aufweist, wobei das eine innerhalb einer Taktgruppe, und die Zehnerpotenzen 55 Eingangssignal des einen UND-Gliedes das mit durch die durch denselben Taktgeber gesteuerte, zeit- 5 zu multiplizierende, ursprüngliche Signal, das liehe Abfolge der Taktgruppen dargestellt werden. andere Eingangssignal ein Steuersignal ist, das der-Sowohl die sequentielle Übermittlung von Daten art vom Taktgebersignal abgeleitet ist, daß es jeweils auf einer Leitung als auch die Multiplikation binär nur im ersten Takte einer Taktgruppe den logischen kodierter Zahlen sind in der Technik bekannt. Ist 10 60 Zustand EINS aufweist, während das eine Eingangsdie Basis des kodierten Zahlensystems, handelt es sich signal des anderen UND-Gliedes mit dem Ausgangsalso um das dekadische Dezimalsystem, so spricht signal der zweiten Verzögerungsvorrichtung identisch man von binär kodierter Dezimaldarstellung, allge- ist, und das andere Eingangssignal dieses zweiten mein BCD-System (8-4-2-1-Kodierung) genannt. UND-Gliedes ein Steuersignal ist, das derart vom Häufig werden jedoch auch Zahlen im Oktal- bzw. 65 Taktgebersignal abgeleitet ist, daß es nur im dritten im Hexadezimal-System (mit Basis 8 resp. 16) binär Takte einer Taktgruppe den logischen Zustand EINS kodiert. Soll eine solche Zahl mit einem fest vorge- aufweist, wobei ferner die Ausgangssignale dieser beigebenen, vom Zweck der Anlage bestimmten Faktor den UND-Glieder, von einem ODER-Glied zusam-