DE1958662C - Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge - Google Patents

Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge

Info

Publication number
DE1958662C
DE1958662C DE1958662C DE 1958662 C DE1958662 C DE 1958662C DE 1958662 C DE1958662 C DE 1958662C
Authority
DE
Germany
Prior art keywords
pulse train
pulses
pulse
divider
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
Other languages
English (en)
Inventor
Jochen Dr.-Ing.; Wagnerberger Wolfgang Dipl.-Phys.; 8500 Nürnberg Haeusler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Publication date

Links

Description

Die Erfindung bezieht sich auf einen digitalen Im- teiler unterscheiden sich trotz der soeben genannten pulsfolgenteiler mit optimaler Gleichverteilung der aus Einschränkung z. B. die Abstände der Ausgangsimpulseiner äquidistanten Eingangsimpulsfolge (N) ausge- folge um bis zu fünf Impulse der Eingangsimpulsfolge, wählten Impulse einer Ausgangsimpulsfolge (η). Durch die deutsche Auslegeschrift 1 267 717 ist ein
In der Digitaltechnik stellt sich häufig die Aufgabe, S elektronischer Impulsfrequenzteiler zur Erzeugung aus einer Folge von N äquidistanten Impulsen durch einer Ausgangsimpulsfolge mit angenähert gleich-Auswahl bestimmter Impulse dieser Folge eine neue mäßiger Inipulsverteilung bekannt. Mit diesem einen Folge von η Impulsen in möglichst gleichmäßiger Ver- binären Zähler enthaltenden Impulsfrequenztciler wird teilung abzuleiten, wobei η < N ist. Die Äquidistanz das Optimum der Gleichverteilung nicht erreicht. So kann dabei sowohl zeitlich verstanden sein als auch io unterscheiden sich z. B. bei einer gewünschten Ausräumlich, wahl von drei Impulsen aus 32 Impulsen die Abstände
In Problemen der digitalen Steuerung, bei denen die der Ausgangsimpulsfolge um bis zu sieben Impulse Impulse der Eingangsfolge in gleichen zeitlichen Ab- d*r Eingangsimpulsfolge.
ständen entstehen, so daß ihnen eine Frequenz züge- Weiterhin ist durch die deutsche Auslegeschrifi
ordnet werden kann, erzeugen Teilvorrichtungen, die 15 1 294 473 eine Schaltungsanordnung bekannt zum
die Impulse der Ausgangsfolge nicht äquidistant her- Umwandeln einer Impulsfolge mit unregelmäßiger
vorbringen, Unterscnwingungen, uenen irage r^cgci- inipuiMuigcncmicu*. m iui^uhrui5v.,, j« 1.-.,—1-
strecken gelegen.'ich — unerwünschtermaßen — folgefrequenz immer gleich und nie größer als die
folgen können. _ maximale Zählfrequenz eines durch diese Impulsfolgen
Ein räumliches Verständnis von Äquidistanz liegt so gesteuerten Zählers ist, insbesondere eines Achssowohl in der digital-inkrementalen als auch in der Zählers zum Überwachen von Gleisabschnitten in digital-absoluten Darstellung von Winkeldrehungen Eisenbahnsicherungsanlagen. Bei dieser bekannten durch Impulsfolgen vor, wie sie beispielsweise in der Schaltungsanordnung ist ein durch die Impulsfolge mit Technik der Winkelschrittgeber und Winkelcodierer unregelmäßiger Impulsfolgefrequenz fortgeschaltetes angewandt wird. Bei diesen Problemen führt eine 25 Schieberegister und ein durch den Taktpuls eines Taktungleichmäßige Verteilung der Impulse einer einer generators fortgeschaltetes Schieberegister mit der vollen Umdrehung von 360° zugeordneten Impulsfolge gleichen Anzahl von Registerzellen vorgesehen, deren unmittelbar zu Fehlern in der Winkelerfassung. entsprechende Registerzellen mit je einem Einstell-
Die Aufgabe der Impulsfolgenteilung stellt sich in bzw. Abfrageeingang eines diesen Registerzellen jeweils dieser Technik z. B. beim Aufspr, .hen der magneti- 30 zugeordneten Zwischenspeichers verbunden sind. Die sehen Teilung auf Winkelschnttgeberscheiben, wobei Ausgänge aller Zwischenspeicher sind an den Eingang ein Impulsfolgegenerator, z. B. ein W nkelschrittgeber, des Zählers angeschlossen. Die unregelmäßig entweicher 360° in N — 180 000 Impulse abbildet, auch stehenden Ausgangsimpulsfolgen werden durch diese zur Darstellung gröberer Teilungen von nur« Impulsen Schaltungsanordnung durch .zusätzliche Maßnahmen verwandt werden soll. 35 durch erheblichen technischen Aufwand, nämlich
Bei den geschilderten Aufgaben der Impulsfolgen- durch zusätzliche Umformung der Impulsfolge wieder
teilung ist der Quotient N/n ein Maß für die ideale vergleichmäßigt.
Gleichverteilung, die bei vorgegebener Äquidistanz der Aufgabe der Erfindung ist es, einen digitalen Im- N Impulse der Eingangsimpulsfolge jedoch nur dann pulsfolgenteiler zu entwickeln, der die obengenannten realisiert werden kann, wenn« als Teiler in N enthalten 40 Nachteile oder Beschränkungen bekannter Teilerist. Im allgemeinen ist die Äquidistanz in der Aus- anordnungen umgeht.
gangsimpulsfolge der η Impulse verletzt. Die für eine Die Aufgabe wird durch einen Impulsfolgenteiler
solche Impulsfolge optimal erreichbare Gleichver- gelöst, der erfindungsgemäß gekennzeichnet ist durch
teilung ist dann gegeben, wenn sich die Abstände ein Rechenwerk, das die zur optimalen Gleichver-
zwischen zwei belegen unmittelbar aufeinanderfol- 45 teilung der Impulse der Ausgangsimpulsfolge erforder-
genden Impulsen der Ausgangsimpulsfolge maximal liehen Impulsabstände, die α oder (all) Impulsen
nur um einen Impuls der Eingangsimpulsfolge unter- der Eingangsimpulsfolge entsprechen, durch Addition,
scheiden. Substraktion und Vergleich ganzer aus dem Teilerver-
Ist mit α die zum Quotienten Njn nächst kleinere hältnis Njn abgeleiteten Zahlen unter Vermeidung ganze Zahl bezeichnet, so darf nach einem für die Aus- 50 einer Division rundungsfehlerfrei ermittelt und durch gangsimpulsfolge freigegebenen Impuls der Eingangs- ein Zählwerk, das die Impulse der Eingangsimpulsimpulsfolge jeweils nur der a-te oder der (a Y I)-Ie folge erfaßt und in Abhängigkeit von der Ansteuerung Impuls der Eingangsimpulsfolge für den nächsten durch das Rechenwerk nach a oder (a -\ I) Impulsen Impuls der Ausgangsimpulsfolge durchgelassen werden. der Eingangsimpulsfolge einen Impuls der Ausgangs-
Die bisher bekanntgewordenen digitalen Impuls- 55 impulsfolge freigibt.
teiler (vgl. deutsche Auslegeschrift 1 285 538), insbe- Der erfindungsgemäße Impulsfolgenteiler vermag
sondere in dekadischer Stufung, arbeiten nicht in der also aus einer Eingangsimpulsfolge N mit beliebig
soeben geschilderten, optimalen Weise, d. h., in den vielen Impulsen eine Ausgangsimpulsfolge η mit be-
von den Impulsteilern erzeugten Ausgangsimpulsfolgen liebig vielen Impulsen n< N so abzuleiten, daß die
unterscheiden sich die Impulsabstände um mehr als 6° Impulse der Ausgangsimpulsfolge im genannten Sinne
einen Impuls der Eingangsimpulsfolge. Darüber hinaus optimal gleichmäßig verteilt sind. Die im Prinzip be-
unierliegen diese bekannten Teileranordnungen, die, liebige Zahl N wird lediglich durch die Kapazitäten
wenn auch nicht die optimale, so doch eine möglichst der noch zu beschreibenden Speicher oder Zähler auf
gleichmäi3ige Verteilung erreichen, noch anderen Be- beispielsweise N --- Nn < χ begrenzt. Dies stellt aber
schränkungen. Durch die deutsche Auslegeschrift 65 keine echte Grenze des Teilverfahrens dar, welches,
1 285 538 ist ein dekadisch aufgebauter Frcc|iicnzteilcr wie noch gezeigt wird, prinzipiell rundungsfehlerfrci
bekannt, in welchem /V K)'" mit ganzzahligem m, arbeitet, und zwar bei beliebigem N g N0.
ül-"> nicht beliebig ist. Hei diesem bekannten Frequenz- Es hat sich überraschenderweise gezeigt, daß die
If
Bestimmung der zur optimalen Gleichverteilung füh- Das Rechenwerk 11 und das Zählwerk 12 können
renden Impulsabstände von c oder (α ι 1) Impulsen ζ. B. mit Dualzahlen arbeiten. Die in F i g. 2 wiederder Eingangsimpulsfolge auch dann ohne Division gegebene Schaltung für das Rechenwerk 11 enthält
durchgeführt werden kann, wenn der Ouotient <V in drei SpeicherSl, S2 und 53. In dem Speichers» ist
quotient „ m 5 die ^^ ^, 2yy = 34 als Dualzahl im Binärcode
der Form ^5 rjLOOOLO gespeichert. Die schraffierte Bitstelle, die
N ^ a . z das Vorzeichen enthält, führt O-Signal. Die Leitungen,
η N' die den Signaltransport für mehrere Bitstellen symboli-
_..... sieren, sind stärker gezeichnet als die Leitungen der
vorliegt. Dabei sind a, Z, N' ganz? Zahlen, von denen Z to Steuersignale.
und N teilerfremd sind. jm speicher S2 wird das Zweierkompliment zu
Der Quotient Ζ/ΛΤ ist ein echter Bruch, der die (2Z = 32) im Binärcode als LLOOOOO eingegeben, und ideale Gleichverteilung vereitelt. Die optimale Gleich- zwar in bekannter Weise so, daß der ebenfalls als Vorverteilung ergibt sich, wenn die «-Vielfachen von N zeichenbitstelle durch Schraffm gekennzeichnete Speiauf die nächste ganze Zahl ab- oder aufgerundet wer- L-Signd, Plus und Null durch O-Signal gekennzeichnet, den, je nachdem, ob der nicht ganzzahlige Anteil Der Speicher S3 ist der E .ebnisspeicher, in den < V2 ist (Kriterium für a) oder nicht (Kriterium für durch das Startsignal L über die "JND-Stufe z/I und a 4 1). Würde bei der Darstellung des nicht ganz- die ODER-Stufeol zunächst N' ■= 17 - OOLOOOL zahligen Anteils die Dezimalbruchform gewählt, so ao eingelesen wird. Das Startsignal wird gleichzeitig auch würden, wie beispielsweise bei l/3 =0,3, unendliche auf eine Verzögerungsstufe ν 1 gegeben, die über die Dezimalbrüche auftreten, so daß bei endlichem Auf- ODiJR-Stufe o2 nach Abschluß des Einlesens von /V' wand nur mit Rundungsfehlern der Vergleich mit >/„ in den Speicher S3 an die UND-Stufen «2 und /#3 durchgeführt werden kann. " L-Signal zum Einlesen von N' = 00L000L und 2Z
Demgegenüber wird in dem erfindungsgemäßen 25 = LLOOOOO über die ODER-Stufen o3 und o4 in den
Impulsfolgenteiler die Auswahl von α oder (a t- 1) Paralleladdierer PA gibt. Dieser speichert die Summe
rundungsfehlerfrei ermittelt. yy" 4- ( -2Z) = LLLLOOOL ab.
An Hand der Zeichnung und eines Ausführungsbei- Inzwischen ist das Startsignal über die Verzögespiels wird die Erfindung näher erläutert. Es zeigt rungsstufe v2 an die ODER-Stufe «5 gelangt, über
Fig. 1 das Flußdiagramm des erfindungsgemäßen 30 welche der Speicher S3 gelöscht wird. Sobald die
Impulsfolgenteilers, nächste Verzögerungsstufe v3 das Startsignal an die
h i g. 2 in schematischer Darstellung die logische ODEK-Stufe 06 weitergibt, wird über die UND-Stufe
Verknüpfung des Rechenwerks des erfindungsgemäßen «4 das zunächst noch im Paralleladdierer PA ge-
Impulsfolgenteilers, speicherte Resultat LLLOOOL in den soeben gelöschten
Fig. 3 in schematischer Darstellung die logische 35 Speicher S3 eingelesen.
Verknüpfung des Zählwerks des erfindungsgemäßen Darauf wird nach Weitergabe des Startsignals über
Impulsfolgenteilers. die Verzögerungsstufe v4 an die ODER-Stufe o7 der
An Hand des in Fig. 1 wiedergegebenen Fluß- Paralieladdierer PA gelöscht, womit der erste Zyklus
diagramms soll zunächst die allgemeine Wirkungs- bis zur Entscheidung über S > 0 oder S < 0 gemäß
weise der Erfindung erläutert werden. 40 F i g. 1 durchlaufen ist. Die das Vorzeichen enthaltende
Von einem anfänglichen Speicherwert S - /V' wird Bitstelle im Speicher S3 hält nun das über die Auswahl zunächst der Betrag 2Z abgezogen und diese Differenz von α oder (a f- 1) entscheidende Signal am Ausais neuer Speicherwert erfaßt. Ist dieser Wert > 0, so gang A bereit. Im Beispielsfalle enthält die Vorzeichenmuß der nächste Impulsabstand (a + I) sein. In bitstelle das Signal L, das bedeutet, daß der (a I l)-te diesem Falle muß ferner dieser Speicherwert um 2 /V' 45 Impuls, also der dritte Impuls, aus der Eingangsimpulserhöht werden. Nach dem Bereitstellen des Signals für folge N ausgewählt ist. Je nachdem, ob die erste Diffe- a oder (a f 1) wird erneut der Betrag 2Z abgezogen, renz zu einer positiven oder negativen Zahl führt, ersobald auf das bereitgestellte Signal hin ein Impuls der scheint nach a = 2 oder (al 1) 3 Impulsen der Ausgangsfolge gesetzt wurde. Eingangsimpulsfolge N am Eingang R des Rechen-
Zur Realisierung des Flußdiagramms gemäß F i g. t 50 werkesll mit dem Setzen eines Impulses der Ausdienen das in F i g. 2 dargestellte Rechenwerk 11 und gangsimpulsfolge L-Signal.
das in Fig. 3 dargestellte Zählwerk 12. Durch das Dieses geht zunächst direkt auf die UND-Stufen «5 Zählwerk 12 werden die Impulse der Ausgangsimpuls- und 1/6. Da K':mme A L-Signal führt, wird gemäß der folge« aus denen der Eingangsimpulsfolge JV ausge- rechten Schleife in F i g. 1 S3 t 2/V'(- 15 1 34) geblendet. 55 bildet und in den Paralleladdierer PA eingelesen.
An Hand eines Beispiels wird im folgenden die Führt Klemme A O-Signal, so bleibt j/5 gesperrt, und
Wirkungsweise des Rechenwerkes 11 und des Zähl- über o3 wird die Zahl Null über 1/6 und r>4 der
Werkes 12 näher beschrieben. Speicherwert von S3 in den Paralleladdierer einge-
Aus einer Eingangsimpulsfolge N mit 50 Impulsen lesen.
soll eine Ausgangsimpulsfolge η mit 17 Impulsen mit 60 Unabhängig von der durchgeführten Rechnung,
optimaler Gleichverteilung ausgeblendet werden. Es S3 -|- 0 oder S3-( 2/V\ wird der Speicher S3 über
gilt die Beziehung: die ODER-Stufe o5 gelöscht, sobald die Verzöge-
v „ rungsstufe v5 das an R angebotene /--Signal weitergibt.
— α-\-■ Wie die Parallelschaltung der Ausgänge der weiteren n N' 65 Verzögerungsstufen r6 bis v8 zu den Ausgängen der
Verzögeriingsstufen i'3, \·4 und rl über die ODF.R-
— 2 -l·- Stufen 06, jS und o2 zeigt, läuft im weiteren der bc-17 17 reits beschriebene Pru/cß bis zinn Löschen des Par-
alleladdierers nach der Berechnung von S3 — IZ ab. Damit ist in der Vorzeichenbitstelle des Speichers 53 das Auswahlsignal für den nächsten Impuls der Ausgangsimpulsfolge bei A bereitgestellt.
Die von dem beschriebenen Rechenwerk 11 gelieferten Signale für die Auswahl von α und (a -)- 1) greifen in dem in Fig. 3 dargestellten Zählwerk 12 über den Kontakt Er ein.
Ein an sich bekannter Speicher 54 wird über den Eingang E, auf (er I- 1), im Beispielsfalle auf 3, also im Binärcode auf 0000000LL eingestellt. Dieses Binärmuster wird über die ODER-Stufeol und die UND-Stufen i/0 bis Um in einen an sich bekannten Rückwärtszähler RZ eingegeben.
Über den Kontakt En werden diesem Rückwärtszähler RZ die 50 Impulse der Eingangsimpulsfolge N zugeführt. Die Ausgänge der Binärstellen 21 bis 2m des Rückwärtszählers RZ werden einer NOR-Stufe zugeführt und auf 0 geprüft, während die Binärstelle 2° des Rückwärlszählers RZ zusammen mit dem Kontakt En einer Auswahllogik AL zugeführt wird, welche je nach den an Er anstehenden Signalen (a '*■ 0 bzw. a I· 1 ^ Z.) über die ODER-Stufe Ol und die Ausgangs-U N D-Stufe Un nach jeweils a — 2 oder (a + 1) — 3 Eingangsimpulsen bei En einen Ausgangsimpuls freigibt. Dabei realisiert die NOR-Slufe die für das Setzen eines Ausgangsimpulses erforderliche Bedingung, daß die Bitstellen 21 bis 2M Null sind, während die Auswahllogik bei /.-Signal in der Bitstelle 2° an die Ausgangs-UND-Stufe Un nur ein /.-Signal liefert, wenn an Er O-Signai angeboten, d. h. der Impulsabstand a = 2 gefordert wird, und bei O-Signal in der Bitstclle 2° an die Ausgangs-UND-Stufe Un nur ein /.-Signal liefert, wenn an Er L-Signal steht, d.h., wenn der Impulsabstand (a + 1) = 3 gefordert wird.
Mit dem Setzen des Impulses der Ausgangsimpulsfolge wird über die ODER-Stufe öl des Zählwerkes \2 der Rückwärtszählcr RZ vor Eintreffen des nächsten Impulses der Eingangsimpulsfolge erneut auf (a + 1) = 3 gesetzt. Ferner leitet der Ausgangsimpuls die in beschriebener Weise durchgeführte Ermittlung des nächsten Impulsabstandes ein.
Es ist ersichtlich, daß die für die duale Zahlender-S stellung beschriebene Realisierung des Impulsfolgenteilers gemäß der Erfindung auch mit binär-dezimaler oder weiteren in der Digitaltechnik üblichen Zahlendarstellungen und den entsprechenden Zählern, Speichern und Addierern ausgeführt werden kann.
»o Ferner ist es, nicht schwierig, die erfindungsgemäße Auswahl der zu einer optimalen Gleichverteilung führenden Impulsabstände α, (a + 1) unter Zuhilfenahme der erfindungsgemäßen rundungsfehlerfreien Bereitstellung der erforderlichen Auswahlsignale auch in andere Teilcrschallungen einzufügen, wie beispielsweise in solche, die die Teilung über ein Koinzidenzgatter ausführen, welches dann Impulse der Ausgangsfolge liefert, wenn ein die Ausgangsimpulse registrierender Zähler den gleichen Stand aufweist wie
ao ein eine feste Vergleichszahl enthaltender Speicher.

Claims (1)

  1. Patentanspruch:
    Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangs-
    a5 impulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge, gekennzeichnet durch ein Rechenwerk (U), das die ?ur optimalen Gleichverteilung der impulse der Ausgangsimpulsfolge (ti) erforderlichen Impulsabstände, welche a oder (a -f 1) Impulsen der Eingangsimpulsfolge (jV) entsprechen, durch Addition, Substraklion und Vergleich ganzer aus dem Teilerverhältnis N/n abgeleiteter Zahlen unter Vermeidung einer Division rundungsfehlerfrei ermittelt und durch ein Zähl werk (12), das die Impulse der Eingangsimpuls folge (N) erfaßt und in Abhängigkeit von der Ansteuerung durch das Rechenwerk (U) nach a oder (a + 1) Impulsen der Eingangsimpulsfolge (N) einen Impuls der Ausgangsimpulsfolge (n) freigibt.
    Hierzu 1 Blatt Zeichnungen

Family

ID=

Similar Documents

Publication Publication Date Title
DE2311220A1 (de) Digital-informations-verarbeitungsvorrichtung zur zeichenerkennung
DE2220878A1 (de) Schaltungsanordnung zur digitalen frequenzmessung
DE2150751B2 (de) Digitaler sinus-kosinus-generator
DE1169166B (de) Modulí¬9 Pruefzahl-Rechner
DE3440680A1 (de) Verfahren und vorrichtung zur dezimaldivision
DE1958662C (de) Digitaler Impulsfolgenteiler mit optimaler Gleichverteilung der aus einer äquidistanten Eingangsimpulsfolge ausgewählten Impulse einer Ausgangsimpulsfolge
DE3633461A1 (de) Taktsignalgebervorrichtung
DE1958662B2 (de) Digitaler impulsfolgenteiler mit optimaler gleichverteilung der aus einer aequidistanten eingangsimpulsfolge ausgewaehl ten impulse einer ausgangsimpulsfolge
DE2337084A1 (de) Tasteneingabeschaltung
DE2037959A1 (de) Verfahren und Schaltungsanordnung zum Dar stellen oder Aufzeichnen einer Folge binarer Bits
DE2239737C2 (de) Elektronische Vorrichtung zur Verfünffachung einer im 8-4-2-1-Kode binär kodierten Dezimalzahl
DE1234055B (de) Anordnung zur Addition oder Subtraktion
DE1116923B (de) Divisionsanordnung fuer Ziffernrechner
DE1915493C3 (de) Schaltung für Multiplikation nach dem Prinzip der fortgesetzten, stellenversetzten Addition
DE2844125C2 (de)
DE1574603A1 (de) Binaere Addierschaltung
AT203245B (de)
DE1239506B (de) Divisionseinrichtung
DE1803607C3 (de) Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl
DE2743946C2 (de) Umsetzschaltung für Dualzahlen
DE1950350B2 (de) Verfahren und vorrichtung zur erzeugung von impulsen zum beispiel zur steuerung von schrittmotoren in werkzeugmaschinen
DE2011997A1 (de) Elektronischer Zaehler
DE1088264B (de) Verfahren und Anordnung zum Abdrucken des Inhalts eines Magnetspeichers
DE1303692B (de)
DE2949806A1 (de) Digitales ausfiltern von stoerimpulsen